CN1158707C - 带有掺氧保护层的铁电集成电路及其制备方法 - Google Patents
带有掺氧保护层的铁电集成电路及其制备方法 Download PDFInfo
- Publication number
- CN1158707C CN1158707C CNB991255364A CN99125536A CN1158707C CN 1158707 C CN1158707 C CN 1158707C CN B991255364 A CNB991255364 A CN B991255364A CN 99125536 A CN99125536 A CN 99125536A CN 1158707 C CN1158707 C CN 1158707C
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- integrated circuit
- layer
- protective layer
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
一种包括有集成电路部分(170,175,180)的铁电集成电路,所述集成电路部分包括有:铁电氧化物材料的薄膜(124)和用于保护所述的铁电氧化物材料不受还原性的制备过程影响的保护层(130,160,135)。在一方法中,在沉积保护层(130,135,160)期间,将少量氧引入溅射气氛中,在保护层中形成一氧浓度梯度。氧将形成抑制氢向铁电氧化物材料扩散的氧化物。优选在保护层内部的氧浓度为零,而在保护层表面附近的氧浓度约为2重量%。
Description
技术领域
本发明涉及一种具有对氢曝光低敏感性的铁电集成电路,以及所述电路的制备方法。
背景技术
当用于集成电路固定存储器时,铁电化合物具有良好的特性。参见Miller的US5,046,043。当铁电装置具有所希望的电子特性,如高残余极化,良好的矫顽磁场,高耐疲劳性,以及低漏电电流时,所述铁电装置如电容器可用作固定存储器。人们一直在对含铅ABO3-型铁电氧化物如PZT(钛酸锆酸铅)和PLZT(钛酸锆酸镧铅)进行研究,以便实际用于集成电路。另外人们还在对层状超点阵材料的氧化物进行研究,以便供集成电路使用。参见Watanabe的US5,434,102。层状超点阵材料化合物当用于铁电存储器中时将显示出优于PZT和PLZT化合物若干数量级的特性。目前,人们正在制备包含铁电元件的集成电路装置。然而,在制备过程中氢降解这样顽固的问题将阻碍经济地、工业化地生产铁电存储器和其它的IC装置,所述存储器和装置使用具有希望电子特性的层状超点阵材料化合物。
在集成电路中常用的铁电存储装置包含:半导体基底和与铁电装置电接触的金属氧化物半导体场效应晶体管(MOSFET),通常为铁电电容器。铁电电容器通常包含一薄膜,该薄膜包含位于第一底电极和第二顶电极之间的铁电金属氧化物;所述电极通常包含铂。在所述电路的制备过程中,MOSFET将经受使硅基底产生缺陷的条件。例如,CMOS/MOSFET的制备方法通常包括:高能步骤,如离子磨蚀刻和等离子体蚀刻。在相对高温下、通常在500-900℃的范围内,在用于铁电薄膜结晶的热处理期间,也将产生缺陷。因此,在半导体硅基底的单晶结构中将产生许多缺陷,这将导致MOSFET电子特性的降低。
为恢复MOSFET/CMOS的硅的性能,制备方法通常包括氢退火步骤,在该步骤中,通过利用氢的还原性能,消除了如悬挂键这样的缺陷。业已开发出了各种各样的工艺来进行氢退火,如合成气体退火(“FGA”)。通常,FGA处理是在环境条件下在350-550℃、通常在400-500℃的H2-N2气体混合物中进行约30分钟。此外,MOSFET/CMOS的制备方法要求:经常在高温使集成电路暴露至氢中的另外的制备步骤,如用于沉积金属和电介质,由硅烷或TEOS源产生二氧化硅的富氢等离子体CVD处理,和利用氢和氢等离子体的蚀刻处理。在涉及氢的处理期间,氢基本上将扩散通过顶电极至铁电薄膜,但也从电容器的侧边通过,并且将使包含在铁电材料中的氧化物还原。所吸收的氢通过还原金属氧化物还将使铁电薄膜的表面金属化。由于这些作用的结果,将降低电容器的电子性能。在合成气体退火(FGA)之后,铁电体的残余极化作用很低并且不再适合于存储信息。另外还将使漏电电流增加。此外,通过发生在界面处的化学变化,将降低铁电薄膜对上电极的粘结性。另外,通过氧气、水、和其它发生氧化-还原反应的产物,对上电极进行冲切。因此,在上电极和铁电薄膜之间的界面处可能会发生剥离。此外,氢还将达到下电极,这将产生使电容器从基底剥离的内应力。特别是,由于这些氧化物是配合物并且有被氢还原降解的倾向,因此,在包含层状超点阵材料化合物的铁电存储器中这些问题是相当严重的。
在制备铁电装置中所遇到的相应的问题是:由于制备过程而在不同电路层内和之间产生的应力。铁电化合物包含金属氧化物。还原反应的产物将使铁电元件的总体积增加。因此,在铁电薄膜上面的各层上将产生向上压力。
现有技术中已报道了若干种方法,用以抑制或逆转铁电氧化物材料中所希望电子性能的降低。在高温(80℃)进行约1小时的氧回收退火,将使得被氢处理所降低的铁电性能基本上完全恢复。但是高温氧退火本身可能会使硅结晶结构产生一些缺陷,因此,多少将抵消一些先前合成气体退火对CMOS特性的有益作用。另外,可以只在铝金属化作用之前进行高温氧-退火。此外,如果氢处理将造成铁电装置的结构损坏、如剥离的话,那么恢复退火将不能有效地使损坏反转。
为降低氢热处理的有害作用并保护铁电金属氧化物元件,现有技术还指出:应用氢阻挡层来抑制氢扩散入铁电材料或介电材料中。通常,将阻挡层施加至铁电元件上面,但也能将其施加至铁电元件的下面,以及施加至其侧面。通常,在防止氢扩散时,氢阻挡层不是十分有效的。因此,甚至当使用氢扩散阻挡层时,在铁电装置中仍将经常产生结构损坏、氢到达铁电层以及降低铁电材料的铁电性能。
因此,拥有带铁电存储装置的集成电路以及所述电路的制备方法,这将是十分有利的,这将增加用来保护铁电氧化物材料、特别是铁电层状超点阵材料免于氢降解的各种措施的益处,同时还将使集成电路的复杂性及其制备方法最小化。
发明内容
通过提供一集成电路,本发明解决了上述的问题。本发明提供一种包括有集成电路部分(170,175,180)的铁电集成电路,所述集成电路部分包括有:铁电氧化物材料的薄膜(124)和用于保护所述的铁电氧化物材料不受还原性的制备过程影响的保护层(130,160,135),其中,所述的保护层含有氧,并且在所述的保护层内具有氧浓度梯度。
本发明所述的保护层可以是:铁电集成电路的氢阻挡层,金属化导线层,或另外的层或结构组份。根据本发明的铁电集成电路通常包含:含少量过量氧的不同的氢阻挡层,或包含少量过量氧的金属化导线层,或两者。本发明还提供了:包含少量氧的氢阻挡层和金属化导线层的成形方法。根据本发明,在保护层中少量的氧将形成氧化物,以便保护铁电氧化物免于氢降解。存在于保护层中的氧化物通过与氢的反应而保护了铁电氧化物,结果是,使得氢不扩散入铁电材料中。此外,直接在铁电电路元件上的氢阻挡层中形成氧化物,将产生向下压缩应力。通过氢使铁电材料中氧化物的还原和铁电元件中其它的氢反应,将产生向上的应力,并且将使薄膜从基底上剥离。由于形成了氧化物,因此,通过氢阻挡层产生的向下的压缩应力将平衡通过下层铁电薄膜产生的向上应力。因此,在氢阻挡层中的氧化物,将使电容器堆成严重损坏以下的应力平衡条件。
本发明的一方面是:在保护层的表面附近存在少量氧化物。所述氧化物起氢“捕获剂”的作用。在保护层表面附近的区域中的少量氧化物不会明显降低该层的导电性。
优选的是,所述保护层直接在铁电元件上面包含氢阻挡层。如果氢阻挡层是导电的,那么优选氢阻挡层包含钛或硅的氮化物。
本发明的另一方面是:直接在铁电元件上面的金属化导线层中存在少量氧化物。所述氧化物位于金属化导线层表面附近的区域中。
优选的是,金属导线层包含铝。
本发明的另一方面是:覆盖铁电元件两侧的包含少量氧的保护层。
本发明的另一方面是以如下方式形成保护层:在所述层中有氧梯度,在各保护层的中心部没有氧。优选的是,在保护层表面附近,氧的浓度约为2重量%。通常,该保护层包含:氢阻挡层或金属化导线层。如果保护层包含带有许多晶粒的多晶物质、如金属或陶瓷材料,那么,少量氧恰好足以装饰晶粒界面。
本发明的另一方面是:通过包含少量氧的氢阻挡层产生向下应力,其中所述的应力是由其中形成的氧化物所产生的。向下应力将平衡由于氢反应而在铁电元件中各层所产生的向上应力。
本发明的另一方面是一制备方法,包括形成包括有铁电氧化物材料的薄膜的铁电集成电路部分;和形成用于保护所述的铁电氧化物材料不受还原性的制备过程影响的保护层;其中,所述的形成保护层的步骤包括在所述的保护层中形成氧浓度梯度。其中在保护层溅射沉积期间将少量变化量的氧添加至溅射气氛中,以致使将氧引入各保护层表面附近的区域中,但不引入各保护层的中心区域。
当结合附图对下面的说明进行阅读时,本发明的许多其它特征、目的和优点将变得显而易见。
附图说明
图1是根据本发明集成电路的横截面图,其中迭片固定电容器由包含少量氧的导电氢阻挡层在其上表面和下表面附近覆盖;
图2是类似于图1所述实施方案的、本发明另一实施方案的横截面图,但是其中,金属化导线层在其上表面和下表面附近包含少量氧;
图3是根据本发明另一实施方案集成电路的横截面图,其中铁电电容器的上表面和侧面通过包含少量氧的非导电氢阻挡层在其上表面和下表面附近覆盖;
图4是根据本发明的固定铁电存储装置制备方法的优选实施方案的流程图。
具体实施方式
应理解的是,描述铁电集成电路装置的图1-3并不意味着实际集成电路装置任何特定部分的实际设计或横截面图。在实际装置中,各层不是规则的并且厚度可以有不同的比例。在实际装置中各层常常是弯曲的并且拥有重叠的边缘。而这些附图示出了理想化的表示,除另外存在的可能性以外,它们用来更清楚、更充分地描述本发明的结构和方法。另外,这些附图只是能利用本发明方法制备的铁电装置无数变更中的一种。图1-3描述了包含一呈场效应晶体管形式的、与铁电电容器电连接的包含开关的铁电存储器。另外,也可想得到的是,利用本发明的方法来制备其中铁电元件结合在开关元件中的铁电FET存储器。所述的铁电FET描述于McMillan的US5,523,964中。同样地,利用本发明方法制得的其它集成电路也包括其它元件和组分的材料。
图1中,示出了可根据本发明制备的、举例性的固定铁电存储单元170的横截面图。制备包含MOSFETs和铁电电容器元件的集成电路的一般制造步骤描述于Mihara的US5,466,629和Yoshimori的US5,468,684中。另外,还在其它的参考文献中描述了一般的制造方法。
图1中,在硅基底102的表面上形成场氧化物区104。在硅基底102内彼此独立地形成源区106和消耗区108。在源区106和消耗区108之间的硅基底104上形成栅绝缘层110。另外在栅绝缘层110上形成栅电极112。所述的这些源区106、消耗区108、栅绝缘层110、和栅电极112一起形成MOSFET 114。
在基底104和场氧化物区102上形成由BPSG(硼掺杂的磷硅酸盐玻璃)制得的第一夹层介电层(ILD)116。在ILD116上形成粘结层118。粘结层118例如由钛制得,并且厚度通常为20纳米。粘结层如钛将增强电极对电路的邻接的下层或上层的粘结作用。
如图1所述,将由铂制得的并且厚度为200纳米的下电极层沉积在粘结层118上。然后,在下电极层122上形成铁电薄膜124。将由铂制得的并且厚度为200纳米的上电极层126沉积在铁电薄膜124上。铁电薄膜124的组分将在下面进行详细讨论。
将保护层,在这种情况下为导电氢阻挡层130沉积至上电极层126上。氢阻挡层130优选包含钛的氮化物。根据本发明,氢阻挡层130包含在其上表面和下表面附近的少量氧。在图1中,在层130下表面附近的下区131中描述的点表示少量氧。同样地,在层130上表面附近的上区133中描述的点也表示少量的氧。氢阻挡层130优选包含晶粒。优选的是,在氢阻挡层中有氧的浓度梯度,以致使在层130中心区132中氧的重量浓度为零,并且在层130下表面和上表面处的区131和133中,氧浓度渐渐增加至一定值,所述值从约1重量%至3重量%。在氢阻挡层130底部的区131从下表面向上延伸约层130总厚度的约10-20%。同样地,在氢阻挡层130顶部的区133从上表面向下延伸约层130总厚度的约10-20%。优选的是,在区131和133中,氧浓度约为2重量%。少量的氧恰好足以装饰区131和133中的晶粒界面。据信,位于晶粒界面处的TiON将增加晶粒界面氢扩散的活化能量,借此抑制氢扩散通过该层。然而,少量的氧基本上不会降低导电氢阻挡层130的导电性。
然后,以少至两个构图步骤,使迭片层进行构图,以形成被自动调整的氢阻挡层130覆盖的迭片存储电容器120。例如,如图1所述,将层124,126和130部分腐蚀掉,直至层122的表面。然后,将层122和118部分腐蚀掉,直至层116的表面。这些构图步骤将形成被自动调整的氢阻挡层130覆盖的迭片铁电电容器120。
沉积由NSG(非掺杂硅酸盐玻璃)制得的第二夹层介电层(ILD)136,以便覆盖ILD116,铁电电容器120,和氢阻挡层130。另外,也可以将PSG(磷硅酸盐玻璃)薄膜或BPSG(硼磷硅酸盐玻璃)薄膜用于层136。
使ILD136构图,以便形成与MOSFET114和铁电电容器120电接触的线孔。选择性地使线孔142开通ILD136和ILD116,以便暴露源区106,并且选择性地使线孔144开通ILD136和ILD116,以便暴露栅区108。选择性地使线孔146开通ILD136,以便暴露部分下电极122。选择性地使线孔148开通ILD136,以便暴露氢阻挡层130。
形成源电极导线152和消耗电极导线154,以便分别填充导线孔142和144。形成下电极导线156和上电极导线158,以便分别填充导线孔146和148。消耗电极导线154电连接至下电极导线156,并且优选是相同的导线元件。这些导线152,154,156和158的每一个优选包含:Al-Si-Cu标准连接金属,其厚度约300纳米。
铁电元件,例如图1电容器的制备方法通常涉及利用氧化条件的步骤,这些步骤可能会损坏集成电路开关114和其它元件。在形成铁电元件之后,通常进行电路的氢热处理,以便修复开关的氧化损坏。在该氢处理期间,以及在其它高能步骤期间,由于氢能扩散进入铁电薄膜124中并在薄膜中与铁电薄膜包含的铁电氧化物反应,因此,铁电薄膜124的铁电性能有降低的倾向。通常,直接在铁电元件上面的氢扩散阻挡层能抑制氢扩散,并由此抑制铁电氧化物的氢降解。然而,常用的氢扩散阻挡层不能完全阻止铁电氧化物的氢降解。在氢阻挡层130中存在少量氧将增强氢阻挡层130抑制氢扩散的能力,并由此增强对铁电薄膜124的保护作用。
图2是类似于图1所述实施方案的、本发明的另一实施方案的横截面图,但其中存储单元175的金属化导线层160在其下表面附近的下区161中和在其上表面附近的上区163中包含少量氧。优选的是,在金属化导线层160中有氧的浓度梯度,以致使在层160的中心区162中氧的重量浓度为零,并且氧浓度在层160的下表面和上表面附近的区161和163中渐渐增加至一值,该值从约1%至约3%(1-3%wt)。优选的是,在区161和163中的氧浓度约为2重量%。在金属化导线层160底部的区161从下表面向上延伸约层160总厚度的约10-20%。同样地,在金属化导线层160顶部的区163从上表面向下延伸约层160总厚度的约10-20%。少量氧恰好足以装饰区161和163中的晶粒界面。据信,位于晶粒界面处的TiON将增加晶粒界面氢扩散的活化能,借此抑制氢扩散通过该层。然而,少量的氧基本上不会降低金属导线层160的导电性。优选的是,金属化导线层160包含铝。优选的是,集成电路不仅包含直接在铁电薄膜上面的含氧氢阻挡层,而且包含含氧金属化导线层。但是,在本发明的一个实施方案中,集成电路包含含氧金属化导线层和含氧氢阻挡层;而在另一实施方案中,集成电路包含含氧氢阻挡层和不含氧金属化导线层。在另一实施方案中,不是金属化导线层或氢阻挡层的、铁电集成电路的至少一个结构层或组份包含:少量过量的氧。
如图3所示,在另一优选的实施方案中,在铁电存储单元180中的不导电氢阻挡层135覆盖迭片电容器120的顶部和侧部。如图3所述,下电极层122有一侧面123;铁电薄膜124有一侧面125;而上电极126有一侧面127。侧面123,125和127一起形成了迭片电容器120的侧面。直接在铁薄膜124上的氢阻挡层部分,将阻止部分氢通过上电极层126直接垂直扩散入铁电薄膜中。然而,通常扩散入铁电层中的一些氢将沿该层的边缘横向扩散。覆盖侧面123,125和127的这部分氢阻挡层135将抑制氢沿电容器120侧面在横向向铁电薄膜124的扩散。根据本发明,氢阻挡层135在其下表面即内表面附近的下区137中和在其上表面即外表面附近的上区139中包含少量氧。在氢阻挡层135底部的区137从下表面向上延伸约层135厚度的10-20%。同样地,在氢阻挡层135顶部的区139从上表面向下延伸约层135厚度的10-20%。在图3中,在区137和139中所述的点表示少量氧。氢阻挡层135优选包含晶粒。优选的是,在氢阻挡层135中有氧的浓度梯度,以致使在层135中心区138中氧的重量浓度为零,并且在层135下表面和上表面处的区137和139中,氧浓度渐渐增加至一定值,所述值从约1重量%至3重量%。优选的是,在所述上、下表面处的区137和139中的氧浓度约为2重量%。在本实施方案中,导线孔146和148必须开通不导电的氢阻挡层135,以便与铁电电容器120电接触。在本发明的另一实施方案中(未在图中示出),不导电的氢阻挡层覆盖电容器120的侧面,而导电的氢阻挡层直接位于铁电薄膜124的上面。
术语“基底”指的是:在其上形成集成电路的底层薄片,以及在其上沉积薄膜层,如BPSG层116的任何物体。在本发明中,“基底”指的是:在其上施加有价值层的物体;例如,当我们在讨论下电极如122时,所述基底包括:在其上形成电极122的层118和116。
在本发明中,术语“上面”,“顶”和“上”,以及“下面”,“底”和“下”意思是相对于硅基底102而言的。也就是说,如果第二元件是在第一元件“上面”,那么,这就表示,第二元件远离基底102;如果第二元件在另一元件的“下面”,那么,它将比该元件更接近基底102。基底102的长的尺寸限定在此认为是“横向”平面的平面,而垂直于该平面的方向认为是“垂直的”。
在本说明书中,术语“保护层”指的是:包含少量氧以便保护铁电氧化物材料免于氢降解的铁电集成电路的层或其它结构组份。术语“保护层”包括:含少量过量氧的氢阻挡层和含少量过量氧的金属化层。术语“氢阻挡层”指的是:包含对氢扩散本身是一阻挡层的材料的层,即使所述层不含过量氧时也是如此。例如,即使不含氧,主要含氮化钛的层就是氢扩散的阻挡层。然而,存在少量氧将增强氮化钛的扩散阻挡性能。
本说明书指的是:直接在铁电材料的薄膜上形成的保护层。“直接在上面”意指:保护层在图1-3垂直方向上的至少部分铁电薄膜之上。例如,在图1中,氢阻挡层130是直接在铁电薄膜124之上;尽管它没有在与导线层156接触的下电极122部分之上,但它也直接在下电极122之上。术语“直接在上面”并不指:保护层直接与铁电层接触。所述保护层可以与铁电层接触或不接触。只要保护层直接在铁电层部分之上,它就将保护该部分的氢扩散。显而易见的是,铁电元件可以利用相对于横向和垂直方向变化的取向来制备。例如,如果铁薄膜处于垂直平面内,那么,术语“横向”指的是垂直方向,而“直接在上面”指的是与薄膜垂直平面垂直的取向。当意指将集成电路层沉积或形成在底层基底或层上时,本说明书中常使用术语“在…之上”。与“直接在上面”相反的是,术语“在…之上”通常表示直接接触,很显然的是,这也在不同的文章中使用。
在本说明书中使用的术语“少量”和类似的术语指的是:在集成电路的薄膜、层或其它结构组份中包含的氧。“少量”意指:不超过薄膜,层或结构组份总重量的3重量%的过量氧量。在本发明中,所述结构组份的主要材料通常不包含含氧化物或其它氧的化合物;例如,在一种氢阻挡层中主要材料是氮化钛。但是,如果指的是铁电氧化物层,那么,“少量”指的是:包含在主要铁电氧化物中的过量化学计算平衡量的氧。
正如在集成电路技术中使用的那样,在本发明中使用术语“薄膜”。通常,它指的是:厚度小于一微米的薄膜。在本发明中所述的薄膜,在所有例子中其厚度均小于0.5微米。优选的是,铁电薄膜124的厚度为100纳米至300纳米,最优选的是从120纳米至250纳米。不应将集成电路技术的这些薄膜与宏观电容器技术的层状电容器相混淆,所述层状电容器是由与集成电路技术是不相容的、完全不同的方法形成的。
铁电薄膜124的组分可选自合适的铁电氧化物,它们包括但不局限于:ABO3-型钙钛矿,如钛酸盐(例如,BaTiO3,SrTiO3,PbTiO3(PT),PbZrTi3(PZT)),铌酸盐(例如KNbO3),优选的是层状超点阵化合物。
US5,519,234(1996年5月21日出版)披露了层状超点阵化合物,如钽酸锶铋,与先前最好的材料相比,所述化合物在铁电应用中具有优异的性能,并且具有高的介电常数和低的漏电电流。US5,434,102(1995年7月18日出版)和US5,468,684(1995年11月21日出版)描述了将这些材料制成实际集成电路的方法。
通常,可以将层状超点阵材料概括在下式中:
式中A1,A2…Aj表示在钙钛矿状结构中A-位置的元素,它们可以是如锶,钙,钡,铋,铅等的元素;S1,S2…Sk表示超点阵产生元素,所述元素通常为铋,但也可以是如铱,钪,镧,锑,铬,铊,以及化学价为+3的其它元素;B1,B2…Bl表示在钙钛矿状结构中B-位置的元素,它们可以是如钛,钽,铪,钨,铌,锆,以及其它元素;Q表示阴离子,所述阴离子通常为氧,但也可以是其它元素,如氟化物,氯化物和这些元素的混合物,如氧氟化物,氧氯化物等。在结构式(1)中的上标表示各元素的化学价,而下标表示一摩尔化合物中所述材料的摩尔数;或者相对晶胞而言,在晶胞中元素的平均原子数。下标可以是整数或分数。也就是说,结构式(1)包括:其中晶胞可以在整个材料中改变的各种情况,例如在Sr.75Ba.25Bi2Ta2O9中,平均75%的A-位置被锶原子占据,25%的A-位置被钡原子占据。如果在化合物中只有一种A-位置元素,那么,该元素由“A1”表示,W2…Wj均为零。如果在化合物中只有一种B-位置元素,那么,该元素由“B1”表示,Y2…Yj均为零,对于超点阵产生元素来说同样如此。尽管本发明打算包括:其中任何一种位置和超点阵产生剂均可有多种元素,而将结构式(1)以更为通常的形式表示,但通常的情况是:有一种A-位置元素,一种超点阵元素,和一种或两种B-位置元素。根据下式,可得到z值:
(2)(a1w1+a2W2...+ajwj)+(s1×1+s2×2...+sk×k)+(b1y1+b2y2...+blyl)=2z.
式(2)包括在US5,519,234(1996年5月21日出版)中讨论的所有三种Smolenskii型化合物。层状超点阵材料不仅包括能满足结构式(1)的每一种材料,而且还包括其自身自发的形成不同交替层的结晶结构的那些材料。
更准确地说,所使用的术语“化合物”指的是:其中相同分子都包含相同的化学元素和结构的均相物质。术语“材料”可以包含不同组分的分子。例如,层状超点阵材料铌酸锶铋钽包含:内部连接的结晶点阵,其中两种不同的原子、钽和铌占据结晶结构不同的B-位置。然而,术语“层状超点阵材料”,“层状超点阵化合物”,以及“层状超点阵材料化合物”,在本说明书中实际上可以互换使用,并且它们的意思根据本文将是清楚的。
在本发明中的术语“化学计量”可以用于材料、如层状超点阵材料的固态薄膜,或者可以用于形成材料的前体。当用于固态薄膜时,化学计量指的是:表示在最终固态薄膜中各元素实际的相对用量的计算式。当用于前体时,化学计量表示前体中金属的摩尔比例。“平衡的”化学计算式是这样的一个计算式:其中刚好有足够形成所述材料完整结晶结构的各元素,其中所有结晶位置均被结晶点阵占据,但在实际中,在室温时结晶中总是有一些缺陷。例如,SrBi2TaNbO9和SrBi2Ta1.44Nb0.56O9均为平衡的化学计算式。相反,由于前体包含超出形成完整结晶材料所需的过量的铋,因此,其中锶,铋,钽,和铌的摩尔比分别为1,2.18,1.44,和0.56的、用于铌酸锶铋钽的前体,在本发明中由不平衡的“化学计算”式SrBi2.18Ta1.44Nb0.56O9表示。在本发明中,“过量”的金属元素指的是:大于与制备所希望材料的其它金属键合所需的量,其中所有原子位置均被占据并且没有剩下任何金属。然而,正如现有技术中已知的那样,由于氧化铋是高挥发性的,并且在根据本发明制备电子装置时将使用大量的热量,因此,在根据本发明方法制得的固态铁电薄膜中铋的摩尔比通常将低于用于前体的化学计算式中的摩尔比。然而,根据本发明的方法制得的铁电薄膜中锶,钽,以及铌的摩尔比十分接近用于前体的化学计算式中给出的摩尔比,或与之相同。参见US5,434,102(授权于Watanabe等人)。
现有技术中已知的是,通过形成一钽酸锶铋材料的薄膜而制备拥有良好电子性能的铁电固定存储器,其中所述的材料包含由化学计算式SrBi2Ta2O9表示的比例的化学元素。根据Watanabe等人的US5,434,102以及相应的工艺,目前被本领域普通技术人员优选的、用于制备层状超点阵材料的前体具有化学计算式SrBi2Ta1.44Nb0.56O9。也就是说,由于在前体中过量的铋在制备过程中作为铋氧化物气体被带走,因此,最终的薄膜不包含过量的铋。所述前体溶液包含:相应于化学计算比SrBi2.18Ta1.44Nb0.56O9的化学前体的量。在本发明中将该化学计算式称之为:具有“标准”铌对钽比例的“标准”式。具有标准化学计算式的前体包括约9%的过量铋。也就是说,标准化学计算式包括这样的铋量,该量超出与前体中所有锶、钽和铌健合形成层状超点阵化合物所需的量;其中在结晶中所有原子位置均被占据。优选的是,铁电层124包含:带有过量B-位置金属或过量超点阵产生金属的层状超点阵材料;也就是说,至少一种金属如铋和铌的量至多约为标准式中示出的量之上40%摩尔,或除标准式中示出的量以外至多约为40%摩尔。与利用具有标准式的前体制得的材料相比,本发明的铁电材料更为耐氢降解。
图4是根据本发明制备铁电存储器170的制备步骤的流程图。铁电存储器170优选在可以是硅,镓,砷或其它半导体,或绝缘体如玻璃或氧化镁(MgO)的常规晶片上形成。铁电存储器170优选包含保护层,所述保护层为氢阻挡层。在步骤212中,提供一半导体基底102(图1),在步骤214中在所述基底上形成一开关114。该开关通常是MOSFET。在步骤216中,形成第一夹层介电层116,以便将开关元件与形成的铁电元件中分开。在步骤218中,形成下电极层122。优选的是,电极层122由铂制得,并且进行溅射沉积,以便形成厚度约200纳米的层。在优选的方法中,在沉积电极之前,优选通过溅射在该步骤中形成由钽或氮化钽制得的粘结层118。在步骤220中,制备所希望铁电薄膜的化学前体。优选的是,前体包含:形成铁电层状超点阵材料的化合物。在步骤222中,将铁电薄膜124施加至下电极层122上。在优选的方法中,铁电薄膜包含层状超点阵化合物。MOCVD法是形成薄膜最为优选的方法。另外,也可以利用液体沉积工艺,如在US5,456,945中所述的旋涂法或雾化沉积法,施加铁电薄膜。通常,根据包含化学前体化合物的市售溶液来制备最终的前体溶液。优选的是,在步骤220中对市售溶液所提供的各种前体的浓度进行调节,以便适应特殊制备或操作条件的需要。例如,在用于层状超点阵薄膜的常用市售溶液中各元素的化学计算量可能是SrBi2.18Ta1.44Nb0.56O9。然而,常常希望的是,将额外的铌或铋添加至所述溶液中,以便在还原条件下产生保护铁电化合物免于氢降解的额外的氧化物。优选的是,施加步骤222之后是处理过程224,所述处理过程优选包括:在高温下的干燥步骤和结晶子步骤,如氧炉退火和快速热处理(RTP)退火;处理步骤224可以包括:在施加步骤222期间或之后的紫外照射处理。根据需要可以重复步骤222和224,以便形成希望厚度的薄膜。例如,在典型的旋涂步骤中,可以施加前体的涂层并进行干燥。然后,可以施加另一前体涂层并进行干燥。然后,在步骤226中,在氧中使处理过的薄膜进行退火,以便形成最终的铁电薄膜124。在步骤222-226之后,在步骤228中形成上电极层126。优选的是,上电极层126由铂制得,并且进行溅射-沉积,以便形成厚度约200纳米的层。在步骤230中,沉积氢阻挡层130。优选的是,氢阻挡层130包含氮化钛;优选的是,氢阻挡层130通过溅射法沉积至上电极层126上。本发明的特征之一是:在其中形成区131和133的氢阻挡层130溅射沉积的开始和随后的时间周期内,在溅射气氛中包括有少量氧气(从0%至约10%体积)。在氢阻挡层130中形成的氧化物,通过与存在于各种制备方法中的氢反应,或通过抑制氢扩散,而保护存储装置中的铁电化合物。优选的是,步骤230以氢阻挡层130中有氧浓度梯度为准而进行,以致使,在层130中心区132中氧的重量百分浓度为零,并且,在层130的上、下表面处的区131和133中氧浓度渐渐地增加至一值,该值从约1重量%至3重量%。优选的是,在表面附近的区131和133中,氧浓度约为2重量%。
如果需要的话,在制备铁电存储单元170时,也可以包括:如现有技术已知的离子磨腐蚀和灰化这样的方法的构图步骤。例如,步骤218可以包括所述的构图步骤,并且另一所述的构图步骤可以在步骤226之后。然而,优选的是,在一步构图步骤中,如在步骤132中对许多层进行构图。优选的是,阻挡层形成步骤230之后是构图处理232,其中将迭层118,122,124,126和130构图形成铁电电容器120,所述电容器被自生氢阻挡层130所覆盖。优选的是,只需要两个腐蚀过程来完成步骤232的构图过程。在步骤232中,优选使用常规的离子磨法。然后,在步骤234中沉积第二ILD层136,以覆盖ILD116和电容器120,包括氢阻挡层130。在步骤236中,使导线孔142,144,146,和148通过ILD层116和136,如图1和图2所示,分别到达开关114(通常达到MOSFET的源区和消耗区),到达下电极122,以及到达氢阻挡层130。优选的是,利用标准离子磨法进行步骤236。在步骤238中,如图1所示,优选使用溅射法沉积导线层152,154,156和158。然而,由于氢阻挡层130保护薄膜124的铁电氧化物,因此,也能使用CVD法,不管这些方法伴随还原条件与否。在本发明方法优选的替代实施方案中,少量氧包括在金属化导线层160中,该层直接在铁电层120上面。优选的是,少量氧在金属化层160中在其上表面附近的上区161中和在其下表面附近的下区163中形成。优选的是,在金属化导线层160中有氧浓度梯度,以致使,在层160中心区162中氧的重量百分浓度为零,并且在层160上、下表面附近的区161和163中氧浓度渐渐增加至一值,该值从约1重量%至约3重量%。优选的是,在区161和163中氧浓度约为2重量%。例如,在溅射沉积法中,在导线层160的区161和163形成期间,将少量氧气(从0%至约10%体积)添加至溅射气氛中,以便在层160上、下表面附近形成少量氧化铝。
最后,在步骤240中进行氢退火,以修复缺陷并恢复开关(MOSFET)114中所希望的半导体性能。优选的是,在200-400℃的温度,在大气压下,于其中H2占1-10%的H2-N2(合成气体)气体混合物中,使集成电路进行氢退火,退火时间为10-40分钟。在步骤242完成该电路,该步骤通常包括:沉积钝化层和包装。
在另一优选的实施方案中,如图3所示,在步骤230形成铁电存储单元180的不导电氢阻挡层135,以便覆盖迭片电容器120的顶部和侧部。根据本发明,在氢阻挡层135底部内表面附近的下区137中,和其顶部外表面附近的上区139中形成少量氧。在图3中,在区137和139中的点表示少量氧。优选的是,在氢阻挡层135中形成氧浓度梯度,以致使,在层135的中心区138中氧的重量浓度为零,并且在层135表面的区137和139中氧浓度渐渐增加至一值,该从1重量%至3重量%。优选的是,在表面附近,在区137和139中的氧浓度约为2重量%。在该实施方案中,导线孔146和148必须开通不导电氢阻挡层135,以便与铁电电容器120进行电接触。
试验证明,氢通过铁电薄膜的相互扩散,即在与铁电薄膜平面平行的方向上的扩散,与垂直于铁电薄膜平面的方向的扩散相比是较低的。因此,据信,在铁电层124横向边缘处铁电材料中额外的氧化物将起可能在横向渗透的氢“捕获剂”的作用,并且将保护剩余的材料免于氢降解。优选使铁电薄膜124形成包含“捕获”氢的过量氧化物,所述氢可以会使被氢阻挡层覆盖的铁电薄膜的剩余部分发生氢降解。通常,在铁电薄膜124中一层或多层保护层如含氧氢阻挡层130,135,和过量氧化物的结合将足以保护铁电薄膜124免于在常规氢处理时大量的降解。然而,取决于制备方法中不同氢化和还原步骤氢曝光的强度,使用另外的保护措施会有所帮助。由于这些原因,本发明的方法将使用各种其它的步骤来保护存储装置免于氢损坏。这些步骤可以与含氧保护层、如氢阻挡层130,135以及含氧化物的金属化导线层160结合使用。
另外,还可以使用其它的处理程序和步骤。例如,MOSFET接触导线的开孔可以在氢处理之前进行,而通过绝缘层至铁电元件电极的孔可以在氢加热处理步骤之后来开。
为使氢曝光减少,应尽可能地采用低温、短持续时间的氢加热处理。另外,通过使用含过量金属如过量铋和/或过量铌的前体,能获得良好的铁电性能。此外,在铁电层之后沉积的集成电路层中、如在铁电层制备之后沉积的ILD层中使用的辅加的氧,可以单独有效地使用或与一种或多种上述的措施结合使用,其中所述的辅加的氧在随后的氢处理期间起氢“捕获剂”的作用。用此方式,本发明适用于:能防止与几乎任何氢曝光结合的铁电元件降解的方法和/或结构,所述氢曝光是产生和完善集成电路其它部分所必须的。
至此,已描述了铁电集成电路的制备方法和结构,所述集成电路能够进行氢曝光,并且仍将得到具有良好电性能的铁电装置。应理解的是,在本说明书中描述的并且在附图中示出的特定实施方案只是举例性的,它们并不构成对本发明的限制,本发明将在下面的权利要求中进行限定。此外,很显然的是,在不脱离本发明原则的前提下,本领域普通技术人员可以对所述具体实施方案作出多种用途和改进。另外也很清楚的是,在某些情况下,所述的步骤可以以不同的顺序进行;或者,可以用相当的结构和方法来替代所述的各种结构和方法。因此,本发明应包括:所述制备方法中的每一个新的特征及这些特征的新的组合,电子装置,以及电子装置的制造方法。
Claims (14)
1.一种包括有集成电路部分(170,175,180)的铁电集成电路,所述集成电路部分包括有:铁电氧化物材料的薄膜(124)和用于保护所述的铁电氧化物材料不受还原性的制备过程影响的保护层(130,160,135),其特征在于,所述的保护层含有氧,并且在所述的保护层内具有氧浓度梯度。
2.如权利要求1的铁电集成电路,其特征在于,所述的铁电氧化物材料的薄膜(124)有一侧面(125),并且所述保护层(135)覆盖所述的侧面(125)。
3.如权利要求1或2的铁电集成电路,其特征在于,所述的保护层(130,135)为氢阻挡层。
4.如权利要求3的铁电集成电路,其特征在于,所述的氢阻挡层包含钛的氮化物。
5.如权利要求3的铁电集成电路,其特征在于,所述的氢阻挡层包含硅的氮化物。
6.如权利要求1或2的铁电集成电路,其特征在于,所述的铁电氧化物材料的薄膜(124)包含铁电层状超点阵材料。
7.如权利要求6的铁电集成电路,其特征在于,所述的铁电层状超点阵材料(124)包含选自如下的材料:铌酸锶铋钽和钽酸锶铋。
8.如权利要求1的铁电集成电路,其特征在于,所述的保护层(160)包含金属化导线层。
9.如权利要求8的铁电集成电路,其特征在于,所述的金属化导线层(160)包含铝。
10.如权利要求1的铁电集成电路,其特征在于,所述的集成电路部分还包括:基底(102,104,116,118);在所述基底上的下电极层(122),沉积在所述下电极上的所述的铁电氧化物材料的薄膜(124);以及沉积在所述铁电材料上的上电极层(126),沉积在所述上电极层(126)之上的所述保护层(130,135,160)。
11.如权利要求10的铁电集成电路,其特征在于,所述下电极层(122)有一侧面(123),所述铁电氧化物材料的薄膜(124)有一侧面(125),并且所述上电极层(126)有一侧面(127),所述保护层(135)覆盖所述侧面(123,125,127)。
12.如权利要求1,2,10或11的铁电集成电路,其特征在于,所述的保护层(130,135)包含:下区(131,137),中心区(132,138),和上区(133,139),并且进一步的特征在于,所述中心区(132,138)中的氧浓度为零,所述下区(131,137)的氧浓度为1-3重量%,所述上区(133,139)的氧浓度为1-3重量%。
13.一种铁电集成电路的制备方法,包括:
形成包括有铁电氧化物材料的薄膜的铁电集成电路部分;
和形成用于保护所述的铁电氧化物材料不受还原性的制备过程影响的保护层;其特征在于:
所述的形成保护层的步骤包括在所述的保护层中形成氧浓度梯度。
14.如权利要求13的方法,其进一步的特征在于:所述的保护层包含下区,中心区和上区,所述中心区的氧浓度为零,所述下区的氧浓度为1-3重量%,所述上区的氧浓度为1-3重量%。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/204,033 US6225656B1 (en) | 1998-12-01 | 1998-12-01 | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same |
US09/204033 | 1998-12-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1255751A CN1255751A (zh) | 2000-06-07 |
CN1158707C true CN1158707C (zh) | 2004-07-21 |
Family
ID=22756341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991255364A Expired - Fee Related CN1158707C (zh) | 1998-12-01 | 1999-12-01 | 带有掺氧保护层的铁电集成电路及其制备方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6225656B1 (zh) |
EP (1) | EP1017104A3 (zh) |
JP (1) | JP3970477B2 (zh) |
KR (1) | KR100351025B1 (zh) |
CN (1) | CN1158707C (zh) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10237078A (ja) * | 1996-10-14 | 1998-09-08 | Dainippon Printing Co Ltd | 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法 |
US20030178658A1 (en) * | 1999-07-13 | 2003-09-25 | Hiroki Shinkawata | Semiconductor memory and method of manufacture thereof |
EP1102329A3 (en) | 1999-11-17 | 2003-09-24 | Sanyo Electric Co., Ltd. | Dielectric element |
US6492222B1 (en) * | 1999-12-22 | 2002-12-10 | Texas Instruments Incorporated | Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices |
US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
US6548343B1 (en) * | 1999-12-22 | 2003-04-15 | Agilent Technologies Texas Instruments Incorporated | Method of fabricating a ferroelectric memory cell |
DE10065976A1 (de) * | 2000-02-25 | 2002-02-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements |
DE10066082B4 (de) * | 2000-06-14 | 2006-05-18 | Infineon Technologies Ag | Gezielte lokale Erzeugung von Öffnungen in einer Schicht |
US6597028B2 (en) * | 2000-06-26 | 2003-07-22 | Ramtron International Corporation | Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same |
KR20020004539A (ko) * | 2000-07-06 | 2002-01-16 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
IT1318279B1 (it) * | 2000-07-28 | 2003-07-28 | Getters Spa | Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter. |
KR20030041974A (ko) * | 2000-08-24 | 2003-05-27 | 코바 테크놀로지스, 인크. | 단일 트랜지스터 희토류 망가나이트 강유전성 비휘발성메모리 셀 |
DE10041685C2 (de) * | 2000-08-24 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines mikroelektronischen Bauelements |
JP2002151657A (ja) * | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
JP2002231903A (ja) | 2001-02-06 | 2002-08-16 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
US20020164850A1 (en) | 2001-03-02 | 2002-11-07 | Gnadinger Alfred P. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
KR100410716B1 (ko) | 2001-03-07 | 2003-12-18 | 주식회사 하이닉스반도체 | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 |
KR100420117B1 (ko) * | 2001-03-12 | 2004-03-02 | 삼성전자주식회사 | 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법 |
JP2002359358A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及び電子機器 |
JP4058971B2 (ja) * | 2001-03-26 | 2008-03-12 | セイコーエプソン株式会社 | 強誘電体メモリ及び電子機器 |
US6730951B2 (en) * | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
US7075134B2 (en) * | 2001-11-29 | 2006-07-11 | Symetrix Corporation | Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same |
JP4090766B2 (ja) * | 2002-03-19 | 2008-05-28 | 富士通株式会社 | 半導体装置の製造方法 |
US6936301B2 (en) * | 2002-05-06 | 2005-08-30 | North Carolina State University | Methods of controlling oxygen partial pressure during annealing of a perovskite dielectric layer |
JP4308485B2 (ja) * | 2002-07-08 | 2009-08-05 | パナソニック株式会社 | 容量素子の製造方法 |
US6825517B2 (en) * | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
US6714435B1 (en) * | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
US6888736B2 (en) | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
US6876021B2 (en) * | 2002-11-25 | 2005-04-05 | Texas Instruments Incorporated | Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier |
US6841396B2 (en) | 2003-05-19 | 2005-01-11 | Texas Instruments Incorporated | VIA0 etch process for FRAM integration |
US6984857B2 (en) * | 2003-07-16 | 2006-01-10 | Texas Instruments Incorporated | Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same |
TWI312536B (en) * | 2003-07-23 | 2009-07-21 | Nanya Technology Corporatio | Method for fabricating semiconductor device having stack-gate structure |
US7019352B2 (en) * | 2003-08-07 | 2006-03-28 | Texas Instruments Incorporated | Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components |
US7001821B2 (en) * | 2003-11-10 | 2006-02-21 | Texas Instruments Incorporated | Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device |
US20050276743A1 (en) * | 2004-01-13 | 2005-12-15 | Jeff Lacombe | Method for fabrication of porous metal templates and growth of carbon nanotubes and utilization thereof |
US6982448B2 (en) * | 2004-03-18 | 2006-01-03 | Texas Instruments Incorporated | Ferroelectric capacitor hydrogen barriers and methods for fabricating the same |
CN100463182C (zh) * | 2004-10-19 | 2009-02-18 | 精工爱普生株式会社 | 铁电体存储器及其制造方法 |
JP4497312B2 (ja) * | 2004-10-19 | 2010-07-07 | セイコーエプソン株式会社 | 強誘電体メモリの製造方法 |
US7180141B2 (en) * | 2004-12-03 | 2007-02-20 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
KR100809685B1 (ko) * | 2005-09-13 | 2008-03-06 | 삼성전자주식회사 | 유전막, 이 유전막 제조방법 및 이를 이용한 mim캐패시터의 제조방법 |
JP4997757B2 (ja) * | 2005-12-20 | 2012-08-08 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
US20070190670A1 (en) * | 2006-02-10 | 2007-08-16 | Forest Carl A | Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same |
JP2008066615A (ja) * | 2006-09-11 | 2008-03-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP5412754B2 (ja) * | 2008-06-18 | 2014-02-12 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
FR2941297B1 (fr) * | 2009-01-19 | 2011-02-11 | Commissariat Energie Atomique | Procede de fabrication d'un detecteur bolometrique |
US9269785B2 (en) | 2014-01-27 | 2016-02-23 | Globalfoundries Inc. | Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device |
JP6489942B2 (ja) * | 2015-05-29 | 2019-03-27 | 東芝メモリ株式会社 | 半導体デバイスの製造方法 |
JP6576235B2 (ja) * | 2015-12-21 | 2019-09-18 | 東京エレクトロン株式会社 | Dramキャパシタの下部電極およびその製造方法 |
US10930751B2 (en) * | 2017-12-15 | 2021-02-23 | Micron Technology, Inc. | Ferroelectric assemblies |
EP3581904B1 (en) * | 2018-06-15 | 2021-06-02 | Melexis Technologies NV | Platinum metallisation |
CN110702743B (zh) * | 2019-10-16 | 2021-09-28 | 南京大学 | 一种纳米机电氢气传感器及其制备方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
US5434102A (en) | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
DE69213094T2 (de) * | 1991-05-08 | 1997-03-06 | Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator |
US5508226A (en) | 1991-12-13 | 1996-04-16 | Symetrix Corporation | Low temperature process for fabricating layered superlattice materialsand making electronic devices including same |
US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
JPH0793969A (ja) * | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
JPH07111318A (ja) | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
JP2875733B2 (ja) | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
US5716875A (en) | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
JP2917916B2 (ja) * | 1996-06-12 | 1999-07-12 | 日本電気株式会社 | 強誘電体を用いた半導体集積回路とその製造方法 |
US5784310A (en) | 1997-03-03 | 1998-07-21 | Symetrix Corporation | Low imprint ferroelectric material for long retention memory and method of making the same |
US5923970A (en) * | 1997-11-20 | 1999-07-13 | Advanced Technology Materials, Inc. | Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure |
-
1998
- 1998-12-01 US US09/204,033 patent/US6225656B1/en not_active Expired - Lifetime
-
1999
- 1999-07-02 JP JP18882699A patent/JP3970477B2/ja not_active Expired - Fee Related
- 1999-10-16 KR KR1019990044967A patent/KR100351025B1/ko not_active IP Right Cessation
- 1999-11-11 EP EP99122514A patent/EP1017104A3/en not_active Withdrawn
- 1999-12-01 CN CNB991255364A patent/CN1158707C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20000047540A (ko) | 2000-07-25 |
CN1255751A (zh) | 2000-06-07 |
EP1017104A3 (en) | 2001-08-08 |
KR100351025B1 (ko) | 2002-08-30 |
EP1017104A2 (en) | 2000-07-05 |
JP2000174215A (ja) | 2000-06-23 |
US6225656B1 (en) | 2001-05-01 |
JP3970477B2 (ja) | 2007-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1158707C (zh) | 带有掺氧保护层的铁电集成电路及其制备方法 | |
US6365927B1 (en) | Ferroelectric integrated circuit having hydrogen barrier layer | |
US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
US6225156B1 (en) | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same | |
KR100334353B1 (ko) | 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법 | |
CN1233075A (zh) | 采用干法和湿法腐蚀制造铁电集成电路的方法 | |
US6322849B2 (en) | Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas | |
CN1320274A (zh) | 工序被破坏的铁电膜的电压循环恢复 | |
US6512256B1 (en) | Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same | |
US6743643B2 (en) | Stacked memory cell having diffusion barriers | |
EP1163698A1 (en) | Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material | |
US6130103A (en) | Method for fabricating ferroelectric integrated circuits | |
KR20020035620A (ko) | 배리어층을 갖는 집적회로와 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040721 Termination date: 20171201 |
|
CF01 | Termination of patent right due to non-payment of annual fee |