CN1162189A - 薄膜半导体及其制造方法、半导体器件及其制造方法 - Google Patents

薄膜半导体及其制造方法、半导体器件及其制造方法 Download PDF

Info

Publication number
CN1162189A
CN1162189A CN97104828A CN97104828A CN1162189A CN 1162189 A CN1162189 A CN 1162189A CN 97104828 A CN97104828 A CN 97104828A CN 97104828 A CN97104828 A CN 97104828A CN 1162189 A CN1162189 A CN 1162189A
Authority
CN
China
Prior art keywords
film
active layer
crystal
oxide film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97104828A
Other languages
English (en)
Other versions
CN1153256C (zh
Inventor
山崎舜平
宫永昭治
小山润
福永健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1162189A publication Critical patent/CN1162189A/zh
Application granted granted Critical
Publication of CN1153256C publication Critical patent/CN1153256C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Abstract

本发明涉及一种薄膜半导体，可以认为该薄膜半导体基本上是单晶，本发明还涉及一种包括由薄膜半导体构成的有源层的半导体器件。在与非晶硅膜的下表面接触的绝缘膜上有意形成至少一个凹凸图形，从而形成至少一个加速结晶的金属元素在此分凝的点。因此，在凹凸图形所在位置选择地形成了晶核，该方法能控制晶体直径。于是获得结晶硅膜。用激光照射或用有与激光相同能量的强光照射结晶硅膜，可以提高其结晶度，从而获得其中基本上没有晶界的单畴区。

Description

薄膜半导体及其制造方法、 半导体器件及其制造方法
本发明涉及一种薄膜半导体，具有可认为基本是单晶(此后称之为“单畴区”)的区，并形成于具有绝缘表面的衬底上，还涉及一种用该薄膜半导体作有源层的半导体器件。特别涉及一种由结晶硅膜构成有源层的薄膜晶体管。
近年来，由在具有绝缘表面的衬底上形成的薄膜硅膜(其厚度为几百到几千埃)构成薄膜晶体管的技术引起了人们的极大关注。薄膜晶体管已广泛用于诸如IC和液晶显示器件等电子器件。
薄膜晶体管的最重要部分也可说是薄膜晶体管的心脏，是沟道形成区和联接沟道形成区与源/漏区的结部分。即，有源层是影响薄膜晶体管性能的最关键部分。
对于构成薄膜晶体管的有源层的薄膜半导体，一般利用等离子CVD或低压热CVD法形成非晶硅膜。
用非晶硅膜的薄膜晶体管目前已能实际应用，但在需要更高速度时，必须使用高结晶度薄膜硅(此后称之为结晶硅膜)制作的薄膜晶体管。
例如，在有源矩阵型液晶显示器件或无源型液晶显示器件中，外围电路中必须有驱动设置于像素区的像素TFT的驱动电路、处理图像信号的电路和记录各种信息的存储电路。
另外，在上述电路中，需要处理和控制图像信号的电路和记录各种信息的存储电路具有比用单晶片制作的已有集成电路好的性能。因此，在利用形成于衬底上的薄膜半导体集成上述电路时，必须在衬底上形成比单晶的结晶度高的结晶硅膜。
已知在衬底上形成结晶硅膜的方法有本发明者公开于日本特许公开6-232059和6-244103中的技术。公开于上述文献中的技术包括利用能加速硅结晶的金属元素在550℃热处理约4小时形成结晶度极佳的结晶硅膜。
然而，即使对薄膜晶体管的有源层使用上述技术，在所得薄膜晶体管用作构成运算电路、存储器电路等各种电路的晶体管时，仍不能满足需要，因为作为有源层其结晶度还不足以满足所需特性的要求。
特别是，要求结晶度可与单晶相比的结晶硅膜基本上没有晶界。这是因为晶界可作为阻止电子在晶体间流进流出的通路势垒能级。
在使用上述技术时，本发明者把晶体生长工艺分为四步，即如下所述的第一至第四步。下面参照图3(A)-3(F)进行说明。
参见图3(A)，在衬底表面上形成氧化硅膜301作缓冲层。再于其上形成非晶硅膜303。由于氧化硅膜表面上的表面粗糙度或灰尘使其表面上形成了凹凸部分302(图中仅示出了凸起部分)。
把含加速结晶的金属元素的溶液滴到非晶硅膜303表面上，并进行旋涂。这样得到图3(A)所示状态，其中镍层304在非晶硅膜303表面上铺开。
此后，在500-700℃的温度范围进行热处理，使非晶硅膜303结晶。然而，用玻璃衬底时，考虑到玻璃衬底的耐热性，最好在650℃以下进行热处理。
这样，如图3(B)中箭头所示，金属元素各向同性地向非晶硅膜303内部扩散，到达该膜与氧化硅膜301的界面。这是第一步。
然后，在金属元素移动到氧化硅膜301和非晶硅膜303间的界面后，在凹凸部分302分凝。这是第二步。发生这种现象的原因是，金属元素要寻找能级稳定位置，因此，此时，凹凸部分302便充当了分凝点(图3(C))。
这样，因为金属元素的浓度很高，于是便作为分凝点的在凹凸部分302产生了晶核。金属元素为镍时，根据本发明者的研究，在镍浓度为1×1020原子/cm3以上时产生晶核。
晶体的生长起始于晶核。首先，在基本垂直于硅膜表面的方向进行结晶。这是第三步。(图3(D))。
在基本垂直于硅膜表面的方向进行结晶的区305(此后称之为垂直生长区)中，进行结晶时，以很高浓度聚集的金属元素上推到硅膜表面。因此，金属元素也会聚集在位于凹凸部分302上边的非晶硅膜303表面上。结果，与其它区相比，获得了为含高浓度金属元素区的垂直生长区305。
然后，晶体从与垂直生长区305接触的非晶硅膜303的界面306在基本平行于衬底的方向开始生长(图3(E)中箭头所指方向)。这是第四步。晶体307为柱状或针状晶体，其高度大约等于非晶硅膜303的膜厚(图3(E))。
因为晶体307沿基本平行于衬底的方向生长，所以当与对面的晶体相碰时生长便会停止。这样，如图3(F)所示，碰撞发生的边界便变成晶界308。这样形成的晶体区309变成结晶度较均匀的区(此后称之为“横向生长区”)。
这样，在常规结晶形态中，由于以此方式有规律地形成了大量分凝点，晶核密度高，各晶粒妨碍了彼此的生长。结果，粒径变小。
即，在用由上述技术形成的结晶硅膜形成薄膜晶体管的有源层时，例如，不可避免地将晶料边界引入了硅膜内部。因此，实际上不可能得到等同于单晶的结晶度。
通过减小晶核密度可经增大晶粒直径，但晶核的位置取决于金属元素的分凝点。根据常规技术，有规律地形成将变成分凝点的点(例如，图3(A)所示的凹凸部分302)，无法控制其位置。
本发明的目的是在表面上有绝缘层的衬底上形成结晶度像单晶一样好的单畴区。另一个目的是获得具有由单畴区构成的有源层的半导体器件。
所以根据本发明的一个方案，提供一种形成于表面上有绝缘层的衬底上的薄膜半导体，其特征在于：
所述薄膜半导体包括可基本认为是单晶的单畴区，该区的结晶度可通过激光照射或通过其能量与激光能量相等的强光照射而得以提高，其中：所述单畴区由聚集的大量基本平行于衬底的柱状或针状晶体形成；
在与薄膜晶体管的下表面接触的所述绝缘膜上有意形成凹凸图形。
根据本发明的另一方案，提供一种只利用上述单畴区作有源层的半导体器件。特点是单畴区内基本上没有晶界。
根据本发明的再一个方案，提供一种制造薄膜晶体管的方法，包括下列步骤：
在具有绝缘表面的衬底上溅射形成氧化硅膜；
使所述氧化硅膜构图成所要求形状，有意形成凹凸图形；
在所述氧化硅膜上低压热CVD形成非晶硅膜；
形成加速非晶硅膜结晶的金属元素；
通过热处理使所述非晶硅结晶成结晶硅膜；
用激光照射或用有与所述激光能量相同的强光照射所述结晶硅膜，
其中：通过用激光照射或用有与激光相同能量的强光照射，使所述结晶硅膜形成单畴区。另外一特征为用上述步骤形成的单畴区构成有源层。
本发明者将用本发明所获得的区域定义为可以认为基本是单晶的区域，即，单畴区。这样，单畴区定义为基本无晶界区，其中几乎没有由于跃迁和堆垛层错引起的晶体缺陷。
“基本无晶界”是指即使存在晶界，该区在电学上也不活泼。这种电惰性晶界包括{111}栾晶界、{111}堆垛层错、{221}栾晶界、{221}扭曲栾晶边界等。(见R.SimokawatY.Hayashi；Jpn.j.Appl.Phys.27(1987)pp.751到758)。
本发明者假定包含于单畴区中的晶界是电惰性晶界的可能性极高。即，相信明显的晶界为不会电驱动载流子运动的电惰性区。
因此，本发明者研究了一种加大晶粒直径用以减少晶界的方法。结果首次发现了控制晶核的方法。
该方法包括首先给与非晶硅膜的下表面接触的绝缘膜提供一极光滑的表面态。从而利用人造石英靶的溅射形成氧化硅膜，用作非晶硅膜下的缓冲层(作为参考，图14给出了人造石英靶的组分)。这样形成的氧化硅膜致密且光滑，含极少在常规工艺中将变成分凝点的凹凸部分。
然后，将这样得到的氧化硅膜构图，有意形成凹凸图形。即，有意形成加速结晶的金属元素的分凝点，从而可以控制产生晶核的位置。
即，本发明的优点是，在设计器件时，可以在所要求的位置按所要求的尺寸设计晶体。这极有利于工业生产。
本发明的特征还在于，用低压热CVD法形成非晶硅膜。由低压热CVD法形成的该非晶硅膜几乎不含氢，且比由等离子CVD法形成的非晶硅膜更致密。因此，根据本发明的非晶硅膜的特征在于它几乎不含天然晶核。
大量天然晶核会妨碍对晶核的控制。因此，如果天然晶核少的话，便很容易控制晶核。
然后，还研究了将这样所得的大尺寸晶体转变成单晶的方法(更准确地说，是形成单畴区的方法)。结果发现，通过用激光照射或用有与激光相同能量的强光照射这样所得的晶体，便可以获得单畴区。
图1(A)-1(F)是展示具有单畴区的薄膜半导体的形成步骤的剖面图；
图2(A)-2(C)展示了单畴区的结构；
图3(A)-3(F)是展示具有单畴区的薄膜半导体的形成步骤的剖面图；
图4(A)-4(E)展示了半导体器件的制作工艺；
图5是说明SOI技术的缺陷的示意图；
图6展示了单畴区的结构；
图7展示了形成于单畴区上的有源层；
图8(A)-8(E)展示了半导体器件的制作工艺；
图9(A)-9(D)展示了半导体器件的制作工艺；
图10(A)和10(B)展示了半导体器件的制作工艺；
图11(A)-11(D)展示了半导体器件的制作工艺；
图12(A)和12(B)展示了DRAM的结构；
图13(A)和13(B)展示了DRAM的结构；
图14是展示人造石英靶组分的表；
图15(A)-15(D)展示了半导体器件的制作工艺；
图16(A)-16(F)应用产品的示意图。
下面将结合实施例详细说明本发明的的构成。但应该明白，本发明并不只限于此。
实施例1
本实施例描述了单畴区的形成工艺，这是本发明最重要的思想。图1(A)-1(F)是具有绝缘表面的衬底上形成的硅的剖面图。
参见图1(A)，用溅射法在玻璃衬底101上形成氧化硅膜102。也可以用石英衬底或硅衬底代替玻璃衬底。溅射中使用人造石英靶。利用人造石英靶形成的氧化硅膜102的表面极平坦且光滑。更具体地，例如，表面粗糙高度在30埃范围内，其宽度为100埃以上。即使用AFM(原子力显微镜)观察，也很难发现不规则。
在形成了氧化硅膜102后，进行构图，有意形成凹凸图形103。在本实施例中，为有意形成凸起部分而形成微型岛状方形图形。然而，为形成凹下部分而形成的图形具有同样的作用。凹凸图形103的高度约相当于将在此后形成的非晶硅膜厚的一半。
在构图成所要求形状后，利用等离子CVD法、溅射法或低压热CVD法，形成100-750埃(最好是150-450埃)厚的非晶硅膜104。在使用低压热(VD法时，用气态乙硅烷(Si2H6)或丙硅烷(Si3H8)作淀积膜的气体。
把非晶硅膜104的厚度控制在上述范围内，不仅可以有效地进行激光照射转变成单晶的步骤，而且可以用这样获得的结晶硅膜作半导体器件的有源层来制造低截止电流半导体器件。
由低压热CVD法形成的非晶硅膜在以后的结晶步骤产生的天然晶核的比例很低。天然晶核的比例也即不受如镍等加速非晶硅膜结晶的金属元素产生晶核的比例的影响。
从在以后的结晶步骤获得大直径晶体的角度看，上述作用是有利的，因为这样便可以减小使晶体间相互影响(相互碰撞，阻止晶体生长)的比例。
在形成非晶硅104时，必须十分注意用作缓冲层的氧化硅膜102的表面的清洁度。与参考常规技术的上述说明一样，沾污会提供产生晶核的金属元素的分凝点，金属元素的作用是加速结晶化。
在形成非晶硅膜104后，在氧气氛中用UV(紫外)光照射，在非晶硅膜104的表面上形成非常薄的氧化膜(图中未示出)。提供该氧化膜为的是改善非晶硅膜对在以后为引入金属元素而涂敷溶液步骤中所用溶液的润湿性。
然后，在非晶硅膜104表面上，滴上含一定浓度的加速结晶的金属元素的溶液，形成未图示的含水膜。金属元素是选自由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的组中的一种或多种元素，但根据本发明者的研究，发现Ni(镍)是最有效的。
考虑到在以后加热步骤中残留杂质的问题，最好使用硝酸镍溶液。尽管也可以用醋酸镍溶液，但醋酸镍溶液含碳，恐怕碳会在以后的步骤中作为残留物留在膜内。
参见图1(A)，用旋涂机进行旋涂，使镍层105形成于具有氧化膜(未示出)的非晶硅膜104上，此氧化膜(未示出)夹在镍层与非晶硅膜之间。
这时在位于凹凸图形103上边的非晶硅膜104中形成与凹凸图形103相应的凹凸部分106。这样。由于表面张力，凹凸部分106的外围趋于形成一种镍局部聚集区。这样，在以后的结晶步骤中，它可以使第四步结晶(即在基本平行于衬底方向上的结晶)很容易地进行。
按本实施例，要在非晶硅膜104上进行溶液涂敷步骤。然而，在形成非晶硅膜104前在缓冲层即氧化硅膜102上进行该步骤也同样有效。而且，该溶液可以加到氧化硅102和非晶硅膜104的表面上。
在实现了图1(A)所示状态后，在惰性气体气氛中，在450℃温度下，加热所得结构约1小时去氢。然后，在500-700℃的温度范围内，最好在550-600℃温度范围内，热处理4-8小时，使非晶硅膜104结晶。然而，对于在玻璃衬底上形成膜的情况，考虑到玻璃的耐热性，热处理温度最好不高于650℃。结晶是以以下所述方式进行的。
第一步，加热激活镍，使之按箭头所指方向(图1(B))各向同性地扩散到非晶膜104内。
然后，第二步，镍在氧化硅膜102和非晶硅膜104之间的界面处迁移，在凹凸图形103分凝。即，凹凸图形103是作有意形成的分凝点(图1(C))。
镍在分凝点即凹凸图形103处的浓度变为约1×1020原子/cm3以上，于是产生了便于在基本垂直于硅膜表面的方向结晶的晶核。在第三步中形成的垂直生长区107含很高浓度的镍(图1(D))。
第四步，晶体从上述垂直生长区107开始生长，生长在基本平行于硅膜的方向进行。这样形成的横向生长区108由大量聚集且基本在一个方向取向的柱状或针状晶体构成，因此，从结晶度的观点来看，该区优于垂直生长区107。
因为分凝点是有控制地有意形成的，所以可以不受其它晶粒影响使晶体直径变大。即，通过适当地设计形成分凝点的位置，可以在要求的位置获得要求尺寸的晶体。
然而，因为晶粒直径的极限取决于热处理的温度和时间，所以应根据生产成本等适当地确定晶粒大小。而且，还应考虑在以后的将晶体转变成单晶步骤中晶体生长的问题。
这样便得到了如图1(F)所示的结晶硅膜109。应该注意的是，本发明基本不同于已知图形外延(graphoepitaxy)技术。
图形外延是通过使底涂层膜表面变成规则的形状，而使结晶硅膜统一取向，从而利用非晶硅膜的从最稳定表面开始结晶的性质的一种技术。
本发明的特征在于，底膜的表面形态改变，以改变表面能级，由此产生加速结晶的金属元素的易分凝区。因此，本发明不同于为形成晶核而改变表面形态的图形外延技术。
图2(A)是从上面看结晶硅膜109的平面图。参见图2(A)，在本实施例中，在第三步形成的垂直生长区201(相当于图1(D)中的区107)为微方形岛状图形。在第四步形成的横向生长区202(相当于图1(F)中的区109)从产生于中心处用作垂直生长区201的晶核开始生长。因为本实施例中的垂直生长区201可当成点，所以可以形成基本为六角形的横向生长区202。
对横向生长区为六角形的原因可以作如下解释。对于硅膜的晶体形态，都知道由(111)面包围的晶核通常生长成六角形晶粒。
在本实施例中，用镍作加速结晶的金属元素。本发明者已指出，在结晶期间硅化镍形成于柱状或针状晶体的前边缘部分和侧表面部分上。
还知道，(111)面是硅化镍的的稳定面。考虑到这种情况，便能理解为什么作为晶核的垂直生长区201主要被(111)面即硅化镍的稳定面所包围的原因。
这样，便可以容易地理解为什么从一点即垂直生长区201开始生长的横向生长区在第四步中结晶生长成接近六角形。
以上方式形成的横向生长区202可以分成示于图2(A)中的六部分A-F。在这种情况下，这六部分A-F显然是分立的晶粒。这是因为如滑移位错等缺陷形成于A-F相互碰撞的区中，并由此形成了晶界。
图2(B)是取自区A-F的放大的单个部分的放大图。参见图2(B)，区A-F中每一区皆由大量柱状或针状晶体聚集而成。因此，宏观上看因为这些晶体密集地聚集在一起使每区皆表现为单个晶粒。
柱状或针状晶体皆是基本上没有内部晶界的单畴。
而且，因为每一晶体皆是靠从内部消除如镍等杂质生长的，所以金属硅化物形成于晶体的表面上。这样，如图2(B)所示，金属元素即镍在晶界203分凝。
因此，示于图2(B)的情况示出了大量单畴聚集形成了提高了结晶度的区，但区A-F并不构成单个的单畴区。
为了实现本发明，必须有一提高横向生长区202的结晶度的附加步骤。在本发明中，这一步被特别称为“单晶形成步骤”。
根据本发明的单晶形成步骤具体包括用激光照射或用有相同能量的强光照射这样获得的结晶硅膜。
为实现上述目的，最好是用发射紫外区的激光的准分子激光器。更具体地，可用KrF准分子激光器(波长248nm)、XeCl准分子激光器(波长308nm)等。另外，用由紫外线灯发出的强光也可以获得同样的效果。
在用激光照射结晶硅膜时，所照射的表面被局部加热到达到瞬时产生熔化状态的高温。如图2(B)所示，然而，实际上，在柱状或针状晶体的晶界部分203分凝的金属硅化物首先熔化，柱状或针状晶体不容易熔化。
即，在用激光照射构成示于图2(B)结构的横向生长区时，晶界203首先但暂时熔化，然后重结晶。参见图2(C)，其中虚线204表示的是图2(B)中晶界203的暂时分离和复合形成的接合界面。
在本例中，靠近晶界203的硅晶格复新排列进行复合，使硅原子能很好匹配。这样，图2(B)所示的分立区A-F内聚集的大量柱状或针状晶体基本上没有晶界。如图2(C)所示。
而且，因为存在于针状或柱状晶体中的如位错和堆叠层错等晶体缺陷极大的减少，所以起先为柱状或针状晶体的那些部分的结晶度也极大提高。
在这种情况下，区A-F中的每一区的体积皆因硅晶格的重新排列而变大。结果，观察到图2(A)中所示的晶界处(即单畴区外围部分)硅膜升高，区A-F在此相互碰撞。硅膜的升高是在进行激光照射处理时表现出来的特性。
在晶界处发生硅膜升高，这是一种获得高晶体内结晶度的已知现象，但为什么会如此的原因尚不清楚。
而且，在用500埃厚的非晶硅膜时，例如，SEM观察表明，硅膜的升高约为500埃。
通过上述工艺步骤这样形成的结晶硅膜可产生结晶度极大提高并与单晶的结晶度相同的单畴区。
本发明的另一方案包括利用上述单畴区单独形成以薄膜晶体管为代表的半导体器件的有源层。
在制造有源矩阵型液晶显示器件时，图7示出了在具有绝缘表面的衬底上按矩阵形设置的有源层24。
参见图7，虚线22表示存在垂直生长区的部分。因为在形成有源层24后，观察不到其中横向生长区碰撞而形成的晶界的部分23，所以由虚线表示该区。
如图7所示，薄膜晶体管的有源层24按矩阵形的图形形成，以此方式可以使有源层中不包括垂直生长区和晶界。
图7是局部图，但对于形成于衬底21上的整个有源层来说是同样的。即，只利用无晶界的单畴区可以形成几百万薄膜晶体管的有源层。
实施例2
本实施例与实施例1所述情况相似，只是用有与激光能量相同的强光代替激光照射。已知的RTA(快速热退火)技术用于本实施例。
RTA是一种用由灯等产生的如红外光或紫外光等强光照射工件的方法。该方法的特征在于，能在大约几到几十秒的短时间内完成该处理，并能高速加热和冷却。这样，便能只加热最外表面上的薄膜。更具体地，例如，能在约1000℃的极高温度下只对玻璃衬底表面上的薄膜退火。
利用该方法，处理时间短，所发在生产时可以极大地提高产量。因此，该方法对于提高生产率来说是很有效的。
实施例3
本实施例是用在实施例1中所述的工艺步骤所得的单畴区构成的薄膜晶体管的有源层的实例。尽管在本实施例中说明的是顶栅型结构，但也可以用于底栅型结构中。
参见图4(A)，根据实施例1中所述的工艺步骤形成包括单畴区的薄膜晶体管，并构图。形成只由单畴区构成的有源层403。同样，像实施例1所述的那样，参考标号401表示的是玻璃衬底，参考标号402表示的是氧化硅膜。
然后，利用等离子CVD法形成作栅绝缘膜的氧化硅膜404，其厚为1500埃。也可以用氧氮化硅膜或氮化硅膜代替氧化硅膜。
此后，利用溅射法形成5000埃厚的铝膜405，以制备栅电极。在铝膜405中加有0.2wt％浓度的钪。也可用如钽或钼等金属代替铝。这样便可获得图4(A)所示的状态。
在形成铝膜405后，形成极薄阳极氧化膜(图中未示出)。用由氨水中和的含3％酒石酸的1，2-亚乙基二醇作电解液，形成阳极氧化膜。这样，用铝膜405作阳极，用铂作阴极，在电解液中进行阳极氧化。
该步形成的阳极氧化膜是致密的，它的作用是使在此后形成的光刻胶掩模与铝膜紧密接触。在本实施例中，图中未示出的阳极氧化膜厚约100埃。通过所加电压可以控制该膜厚。
使铝膜405构图，形成岛形铝膜406作为栅极409的底层。如图4(B)所示，只留下该步骤中所用的部分光刻胶(未图示)。
实现了图4(B)所示的状态后，再利用铝膜图形406作阳极进行阳极氧化。此时用3％的草酸水溶液作电解液。在阳极氧化步骤中，因为图中未示出的光刻胶掩模仍存在，所以只在铝膜图形406的侧面上进行阳极氧化。这样，形成阳极氧化膜407，如图4(C)所示。
在该步骤所得的阳极氧化膜407是多孔的，可以生长几百微米厚。
然而，在本实施例中，通过控制阳极氧化的时间周期形成了7000埃厚的多孔阳极氧化膜407。
如图4(C)所示，在形成多孔阳极氧化膜407后，除去图中未示出的光刻胶掩模。然后在与先前形成致密阳极氧化膜相同的条件下再进行阳极氧化，形成另一致密阳极氧化膜408。然而，阳极氧化膜408的厚度为800埃。
在该步，因为电解液渗透到多孔阳极氧化膜407内，所以形成了如图4(C)所示的阳极氧化膜408。
如果形成的阳极氧化膜408的厚度为1500埃或更厚，便可以在以后的注入杂质离子步骤中形成偏移栅区。
致密的阳极氧化膜408的作用是防止以后步骤中在栅极409表面产生小丘。
在形成了阳极氧化膜408后，注入杂质离子，形成源/漏区。在本步，注入P离子形成N沟道薄膜晶体管。
这样，便得到了源区410和漏区411，其中掺有高浓度的杂质(图4(C))。
在利用醋酸、磷酸和硝酸的混合酸选择地除去了多孔氧化膜407后，，再注入P离子，但剂量低于先前形成源/漏区410和411所用的剂量。
以此方式，能够形成含低于源区410和漏区411杂质浓度的杂质的低杂质浓度区412和413。以自对准的方式形成区414，作为沟道形成区(图4(D))。
在注入杂质离子后，用激光、红外光或紫外光照射，使该注入了离子的区退火。
于是便形成了源区410、低浓度杂质区412、沟道形成区414、低浓度杂质区413和漏区411。低浓度杂质区413为普通已知的LDD(轻掺杂漏)区。
在300-350℃的温度范围进行0.5-1小时的等离子氢化处理。通过该处理骤，把氢以按原子计5％(1×1021原子/cm3)以下即1×1015-1×1021原子/cm3的浓度掺入有源层403。
因为这样掺入到有源层403中的氢是活泼的，所以能通过中和硅的悬空键或有源层/栅绝缘膜的界面密度而被去除。
在实现了图4(D)所示状态后，形成层间绝缘膜415。层间绝缘膜415是由氧化硅膜或氮化硅膜、氧氮化硅膜、树脂膜、或这些膜的叠层构成的。最好用氮化硅膜，因为该膜能防止先前掺入的氢被重新排除到器件外。
然后，在形成了接触孔后，形成源极416和漏极417。在有源矩阵型液晶显示器中形成像素TFT时，没有必要从栅极409抽取引出电极，但对于用于外围驱动电路的TFT电路，同时必须形成从栅极409抽取的引出电极。
在350℃的氯气氛中进行热处理，使整个器件氢化，得到如图4(E)所示的完成了的薄膜晶体管。
这样得到的薄膜晶体管包括由单畴区构成的有源层。因此，能取得能使器件高速工作的极佳场效应迁移率。而且，因为沟道区和漏的结部分没有晶界或镍化合物的分凝等发生，所以可以制造高可靠薄膜晶体管。
实施例4
近来，包含形成于具有氧化硅膜的硅衬底上的单晶即称作SOI结构的结构已引起人们的极大关注。由于低能耗器件的突破，对于SOI结构的研究迅速发展。
实际上，根据本发明的单畴区其结晶度与单晶一样好。因此，能很容易地将它应用于SOI技术。在本发明中，考虑了与本发明相比SOI结构还存在的问题。
SOI技术中仍存在的问题概括于图5中。参见图5，可以看出，这些问题包括那些关于结晶性的问题，例如硅膜和固定电荷的界面态密度，还包括那些由外部因素引起的问题，例如金属污染和硼浓度。
在本发明中，用激光或用具有与激光相同能量的强光照射结晶硅膜，提高结晶度，并使晶体彼此重新复合(形成单晶)。
激光退火的作用是可以除去或极大地减少对结晶度产生不利影响的因素，例如管道密度、界面态密度、固定电荷、穿透渡越等等。
而且，在图5所示的沉积物是硅化物基物质时，在用激光照射下可以容易地熔化和蒸发。在沉积物是氧化物基物质时，可望实现使温度升高以引起氧分离并扩散的激光作用。因此，可以消除氧化物。
实施例5
本实施例与实施例1所述情况相似，只是改变了形成于氧化硅膜上的作缓冲层的凹凸图形。
本实施例中形成矩形成槽形图形代替实施例1中的微方形岛状图形。尽管在本实施例中形成凹下部分，但形成凸起部分也可获得同样的效果。
这里略去了非晶硅膜的结晶步骤，因为该步骤与实施例1中所述步骤相同。结晶后晶粒的形状见图6。
参见图6，横向生长区602是从提供来作晶核的垂直生长区601开始形成的。本实施例与实施例1的不同在于晶核可认为一条线，而不是一个点。
这样，所得晶粒便大概呈延长的六角形。横向生长区602由八个区A-H构成。然而，因为垂直生长区601长度Y远长于宽度X，所以当在石英衬底上形成膜时，区A-C和F-H与区D和E比起来相当小。
形成上述形状的凹下和凸起图形的优点是，区D和E变成比实施例中所得区大的单畴区。即，通过只利用这些区形成薄膜晶体管的有源层，可以在单个单畴中形成有同样结晶度的大量有源层。
实施例6
本实施例是用实施例3中所述的TFT形成CMOS结构的实例。本实施例的制造工艺步骤示于图8-10。本发明形成的结晶硅膜的应用范围很广泛，形成CMOS结构的方法并不只限于本实施例所述这样。
首先，根据实施例1所述，在玻璃衬底31上形成氧化硅膜32，并在其上得到包括单畴区的结晶硅膜。使这样得到的结晶硅膜构图，从而得到分别单由单畴区构成的有源层33和有源层34，它们分别用于N沟道型TFT和P沟道型TFT。
在形成有源层33和34后，利用等离子CVD法形成作栅绝缘膜的氧化硅膜35。该膜的厚度为500-2000埃，最好为1000-1500埃。而且，也可以用如氧氮化硅膜或氮化硅膜之类的其它绝缘膜作栅绝缘膜代替氧化硅膜。
于是，便得到图8(A)所示状态。为了简化说明，下面说明形成一对N沟道型薄膜晶体管和P沟道型薄膜晶体管的情况。通常，一个单元包括形成于单个玻璃衬底上的几百个以上的N沟道型薄膜晶体管和P沟道型薄膜晶体管。
在得到图8(A)所示状态后，形成构成栅极1和2的铝膜36，如图8(B)所示。在铝膜中掺入了0.2wt％浓度的钪，用以抑制小丘和晶须的产生。铝膜可以利用如溅射法和电子束蒸发淀积法形成。
小丘和晶须是铝的不正常生长所致的脊骨状或针状突起。小丘和晶须会引起相邻布线或相间布线间的短路和串线。
也可以用其它可阳极氧化的金属如钽代替铝膜。
在形成了铝膜36后，用铝膜36作阳极，在电解液中进行阳极氧化，形成薄且致密的阳极氧化膜37。
在本实施例中，用由氨中和的含3％酒石酸的1，2-亚乙基二醇作电解液。利用本阳极氧化法可以得到致密的阳极氧化膜。通过所加电压可以控制膜厚。
在本实施例中，阳极氧化37的厚度为约100埃。阳极氧化膜37可以增强在以后步骤形成的光刻胶掩模的粘附性。于是得到图8(B)所示状态。
然后，形成光刻胶掩模38和39。利用光刻胶掩模38和39，使铝膜36和形成于铝膜之上的阳极氧化膜37构图，形成图形40和41(图8(C))。
然后，用3％草酸溶液作电解液，用保留的铝膜图形40和41作阳极，进行阳极氧化。
在阳极氧化步骤中，只在保留的铝膜图形40和41的侧面上选择地进行阳极氧化。这是因为致密的阳极氧化膜及光刻胶掩模38和39仍存在于铝膜图形40和41的上表面上。
通过本阳极氧化步骤，形成了多孔阳极氧化膜42和43。其厚度可以是约几百微米。
本实施例中，累积阳极氧化的距离为7000埃，这相当于膜厚。以后将形成的低浓度杂质区的长度取决于该累积阳极氧化的距离。由经验知，多孔阳极氧化膜42和43的生长距离最好在6000-8000埃范围内。于是便得到图8(D)所示状态。
此时形成栅极1和2。在得到了图8(D)所示状态后，除去光刻胶掩模38和39。
用由氨中和的含3％酒石酸的1，2-亚乙基二醇作电解液，再进行阳极氧化。在该步，电解液渗透到多孔阳极氧化膜42和43中。结果获得示于图8(E)的致密阳极化膜44和45。
致密阳极氧化膜44和45的厚度在500-4000埃范围内。改变加电压的时间可以控制该膜的厚度。先前形成的致密阳极氧化膜37的保留部分与阳极氧化膜44和45构成一体。
参见图8(E)，将P(磷)作为形成N型导电结构的杂质离子掺入整个表面。
本次掺杂的剂量是0.2-5×1015/cm2，最好是1-2×1015/cm2。掺杂方法可以是等离子掺杂或离子掺杂。
图8(E)所示步骤的结果是，形成了重注入P离子的区46、47、48和49。
此后，用混有铝的酸除去多孔阳极氧化膜42和43。此时，刚好在阳极氧化膜42和43之下的有源层区基本上是本征的，这是因为没有离子注入其中。
然后，形成光刻胶掩模50，覆盖构成右侧的P沟道薄膜晶体管的部分。于是便得到了图9(A)所示状态。
在得到了图9(A)所示状态后，如图9(B)所示再注入P离子。P离子的注入是以低剂量0.1-5×1014/cm2进行的，但剂量最好为0.3-1×1014/cm2。
即，控制示于图9(B)的步骤中P离子注入的剂量，使之低于示于图8(E)的步骤的注入剂最。
这样，轻掺杂区52和54便变成低浓度杂质区。区51和55为以较高浓度注入磷离子的高浓度杂质区。
进行了该步骤，区51变成N沟道型薄膜晶体管的源区。区52和54为低浓度杂质区，区55为漏区。区53基本上是本征沟道形成区。低浓度杂质区54为普通已知的LDD(轻掺杂漏)区。
尽管图中未特别示出，但由阳极氧化膜44掩蔽离子注入的区存在于沟道形成区53及低浓度杂质区52和54之间。该区标为偏移栅区，且延伸相当于阳极氧化膜44膜厚的距离。
偏移栅区基本为本征的，因为没有离子注入其中，但因为其上没加栅电压，它不构成沟道。这样，它用作减小电场强度和抑制退化的电阻器。然而，在其距离(偏移栅区宽度)短时，它不能用作有效的偏移栅区。而且，没有明显区分有效作用极限的界线。
然后，除去光刻胶掩模50，形成覆盖图9(C)中左边的N沟道型薄膜晶体管的光刻胶掩模56。
参见图9(C)，注入B(硼)离子作为形成P型导电的杂质。本实施例中B离子的剂量约为0.2-10×1015/cm2，最好为1-2×1015/cm2。图9(C)中B离子的剂量高于图8(E)中的P离子剂量。
在本步骤形成的区57和61含形成N型或P型导电的杂质，但实际上它们只是作接触盘(此后称接触盘)用于与引出电极接触。更具体地，与在左边的N型薄膜晶体管不同，区57和61显然与源/漏有区别。
本发明者定义区58和区60分别为P沟道薄膜晶体管的源区和漏区。
区58和60是只将B离子注入基本是本征区形成的。因此，因为除B离子外没有其它离子存在，所以容易控制杂质浓度，实现很好的自对准PI结。而且，可以将由离子注入引起的结晶度变差抑制在较低水平。
利用阳极氧化膜45能形成偏移栅区。然而，由经验可知，P沟道型薄膜晶体管几乎不退化。因此，不必特别提供偏移栅区。
以此方式形成P沟道型薄膜晶体管的源区58和漏区60。因区59中没有特别注入杂质，因而变成沟道形成区。与上述一样，形成接触盘57和61，分别从源区58和漏区60引出电流。
完成了图9(C)所示步骤后，除去光刻胶掩模56，实现图9(D)所示状态。然后用激光照射，激活注入的杂质，并对注入杂质离子的区退火。
于是，激光照射对所示的N沟道薄膜晶体管的一对源/漏区51和55及P沟道薄膜晶体管的一对源/漏区58和60产生作用，这些区之间结晶性不存在很大差异。
因为P沟道薄膜晶体管的源/漏区58和60没有在离子注入时受很大损伤，所以这两区之间的结晶性也不存大很大差异。
所以在图9(D)所示状态对两薄膜晶体管的源/漏区进行激光照射退火时，能修正退火效果间的差异。即，能够修正N和P沟道薄膜晶体管特性上的差异。
实现图9(D)所示状态后，形成4000埃厚的层间绝缘膜62，如图10(A)所示。层间绝缘膜62可以是氧化硅膜、氧氮化硅膜或氮化硅膜。而且，还可以是多层结构。可以利用等离子CVD或热CVD形成该硅化物膜。
然后，在形成了接触孔后，形成N沟道薄膜晶体管(NTFT)的源极63和漏极64。还同时形成P沟道薄膜晶体管(PTFT)的源极65和漏极66(图10(B))。
此后，进行构图，使N沟道薄膜晶体管的漏极64可以与P沟道薄膜晶体管的漏极66连接。进一步连接两TFT的栅极，从而完成CMOS结构。
本实施例的CMOS型薄膜电路可以用于有源矩阵型液晶显示器件和有源矩阵型EL显示器件。
在图8(E)、9(B)和9(C)所示的杂质注入步骤中，重要的是用构成栅绝缘膜的氧化硅膜35覆盖有源层。
在这种状态下注入杂质离子，便可以抑制有源层的表面粗糙度和污染。这对于提高产生率和器件的可靠性是极为有利的。
实施例7
本实施例是实施例1中所述的结晶硅膜形成于硅晶片上的实例。必须在硅晶片的表面上提供绝缘层，通常该层为热氧化层。
一般在700-1300℃的温度范围内进行热处理，处理的时间取决于所要求的氧化膜的厚度。
硅晶片的热氧化一般是在O2、O2-H2O、H2O或燃烧过的O2-H2气氛中进行的。在加入了如HCl或Cl2等卤素的气氛中氧化也已被广泛实际应用。
硅晶片是如IC等半导体器件所不可缺少的一种衬底。目前已研制出了在晶片上形成各种半导体元件的各种技术。
利用本实施例，把结晶性与单晶一样好的结晶硅膜与利用硅晶片的常规技术相结合，可以进一步扩大结晶硅膜的应用范围。
实施例8
本实施例是实施例7的一种特殊情况，其中利用根据本发明的结晶硅膜的TFT形成于IC上，该IC正在硅晶片上形成。图11(A)-11(D)概括地示出了制造工艺。
图11(A)示出了通过普通工艺形成于硅晶片上的MOS-FET。其中包括硅衬底71及绝缘膜72和73，这些绝缘膜一般是氧化膜，用于使各元件间相互隔离。在将杂质离子注入硅衬底71使之导电后，通过扩散工艺形成源区74和漏区75。所以，在硅衬底71是P型时，注入使之为N型导电的杂质，即磷。相反，在硅衬底是N型时，注入使之为P型导电的杂质，即硼。
区76为沟道形成区。在该区中，通过控制在离子注入后的扩散工艺中形成的部分氧化膜的厚度，使之覆盖硅表面，该氧化膜可以作栅绝缘膜。用单一导电类型的多晶硅膜作栅极77。
用如不与源极79和漏极80电短路的结构中的氧化硅膜之类的绝缘膜78覆盖栅极77。(图11(A))。
在实现了图11(A)所示状态后，形成层间绝缘膜81。氧化硅膜、氮化硅膜等皆可用作层间绝缘膜。在形成层间绝缘膜81后，形成接触孔，形成到漏极的引出布线82(图11(B))。
然后，在实现了图11(B)所示状态后，进行抛光。也就是说利用CMP(化学机械抛光)技术使暴露的表面平面化。这样使层间绝缘膜81平面化，除去引出布线82的突出部分。
在图11(C)中，平面化的表面84形成于平面化的层间绝缘膜83上。再也观察不到引出布线85的突出部分，并形成引出布线86与之互连。
此后，形成层间绝缘膜87。本发明可应用于层间绝缘膜87。也即，在层间绝缘膜87上形成利用单畴区作有源层的薄膜晶体管。
首先，根据实施例1，利用单畴区形成有源88。然后，形成栅绝缘膜89，再形成栅极90。然后，注入使有源层为单一导电类型的杂质。
在杂质注入后，形成侧壁91，以便在以后步骤形成低浓度杂质区。侧壁91的形成方法如下。
利用氧化硅膜等，形成覆盖栅极90的绝缘膜(图中未示出)，其厚度不小于栅极90的厚度。然后，进行各向异性于腐蚀，除去这样淀积的绝缘膜。于是绝缘膜便只留在栅极90的侧面上，形成侧壁91。
此时，再进行杂质注入。第二次注入杂质的区变成源区和漏区，被侧壁91掩蔽的区构成含低于源区和漏区杂质浓度的杂质区。进行热处理或用激光照射，将这样形成的杂质区激活。
以上述方式，在构成有源层后，形成氧化硅膜或氮化硅膜作层间绝缘膜92。然后，在形成接触孔后，又形成源极93和漏极94。
如本实施例所述，将本发明应用于IC，可以实现如图11(D)所示的三维结构的集成电路。因为根据本发明形成于IC上面的TFT具有与形成于单晶上的TFT一样好的性能，所以可以毫无损失地保持IC原有的性能，这样便可以容易地生产高集成度的集成电路。
实施例9
本实施例是将本发明制造的TFT应用于DRAM(动态随机存取存储器)中的实例。下面结合图12(A)和12(B)对此加以说明。
DRAM是把将要记录的信息作为一个电荷存储于电容中的存储器。一个电荷形式的信息在与电容串联的的TFT的控制下输入输出。包括构成DRAM单个存储单元的TFT和电容的电路示于图12(A)中。
在通过字线1201提供栅信号时，TFT1203设定为导通状态。此时，电容1204从位线1202侧充电以写入信息，或充电的电容放电以读出信息。
图12(B)示出了DRAM的剖面结构。基体1205是由石英或硅衬底制造的。如果用硅衬底，则构成称作SOI结构。
在基体1205上形成氧化硅膜1206作基底膜，应用本发明在其上形成TFT。如果基体1205是硅衬底，则可以用热氧化膜作基底膜1206。还形成由根据实施例1形成的单畴区构成的有源层1207。
有源层1207由栅绝缘膜1208覆盖着，其上形成有栅极1209。在其上叠置了层间绝缘膜1210后，形成源极1211。位线1202和电极1212与源极1211同时形成。并形成包括绝缘膜有保护膜1213。
电极1212保持着固定电动势，从而在电极1212和位于电极1212下的有源层的漏区之间形成电容1214。也即，存储元件通过写入或读出由TFT在电容中积累的电荷进行工作。
DRAM的特征在于，单个存储器可以由极少的元件即TFT和电容构成。所以用于高集成度地构成大规模存储器。而目，因为可以将其价格控制在很低水平，所以可以大量应用之。
例如，在利用本发明在硅衬底上形成SOI结构时，因为结面积小，所以可以使TFT的漏电流最小。这可以大大加长数据记忆延续时间。
另外，形成于SOI衬底上的DRAM单元还有一个特征，即因为能将电容值设定的很低，所以它能在低电压下工作。
实施例10
本实施例是在SRAM(静态随机存取存储)器中使用由本发明制造的TFT的实例。对此的说明见图13(A)和13(B)。
SRAM是一种存储器，它利用如存储元件的触发器等双稳态电路，根据双稳态即双稳态电路的导通-截止或截止-导通记录二元信息值(0或1)。这种存储器的优点是，只要加电能它便能保持记忆。
存储器电路由N-MOS或C-MOS构成。示于图13(A)的SRAM是一种包括作无源负载元件的大电阻的电路。
在存储器中形成有字线1301和位线1302。负载1303由大电阻构成。两结驱动晶体管1304和两对存取晶体管1305构成了SRAM。
图13(B)示出了TFT的剖面结构。衬底1306为石英衬底或硅衬底。氧化硅膜1307形成于衬底1306上作基底膜，利用本发明将TFT形成于其上。还形成由根据实施例1形成的单畴区构成的有源层1308。
有源层1308由栅绝缘膜1309覆盖着，其上形成有栅极1310。在其上叠置了层间绝缘膜1311后，形成源极1312。位线1302与漏极1313与源极1312同时形成。
在所得结构上再形成层间绝缘膜1314，并形成多晶硅膜1315作高阻负载。并形成包括绝缘膜的保护膜。
上述构成的SRAM能高速工作，可靠性高，而且能容易地嵌入系统。
实施例11
本实施例是利用实施例3的半导体器件和实施例6的CMOS结构在同一基体上集成有源矩阵区和驱动有源矩阵区的外围电路的实例。
一种构成源有矩阵型集成液晶显示器件的基本构成如下。更具体地，在有源矩阵区中，给按矩阵设置的每个像素提供至少一个用于开关的薄膜晶体管，在有源矩阵区的外围中有驱动有源矩阵区的外围电路。这些电路全部集成于单个玻璃衬底上(或石英衬底或硅衬底)。
通过将本发明应用于上述构成，便可以由具有与形成于单晶上的MOS-FET同样性能的薄膜晶体管构成有源矩阵区和外围电路。
也就是说，有源矩阵区的像素TFT由图4(E)所示的薄膜晶体管构成，而外围电路由示于图8-10的MOS结构构成。
因为存储在像素电极中的电荷必须保持一定时间，所以要求尽可能的低地抑制有源阵区的薄膜晶体管的截止电流值。
因为根据本发明的薄膜晶体管包括由单畴区构成的有源层，所以基本上没有构成截止电流优先流过的通道(电流通道)的晶界。因此，能提供小截止电流的薄膜晶体管。
另一方面，CMOS电路已广泛用于外围驱动电路。为了实现高性能CMOS电路，构成CMOS电路的N沟道型和P沟道型晶体管的特性必须尽可能的一致。
在实施例6中参照图8-10所述的CMOS电路最适于实现这种目的。
利用包括具有最佳特性的电路便可以这样形成集成液晶显示器件。
实施例12
本实施例是与实施例3相似的实例，只是栅绝缘膜在不同的步骤中形成。
首先，与实施例1中所述相同的工艺形成包括单畴区的薄膜半导体，只选择地利用单畴区形成半导体器件的有源层。
然后，利用以CVD或PVD工艺为代表的汽相淀积工艺形成厚200-1500埃(本实施例中为800埃)的绝缘膜(本实施例中为氧化硅膜)，该膜含硅作为其主要成分，以此覆盖有源层。该膜的厚度取决于最终耐受的绝缘电压。也可以用氧氮化硅膜或氮化硅膜代替氧化硅膜。
在形成了氧化硅膜后，在含卤素的气氛中进行热处理。热处理的主要目的是通过吸杂除去残留在有源层内的金属残留物，例如镍。热处理的温度可以在600-1100℃范围内，但为了充分吸杂，一般在超过700℃的温度下进行热处理(最好在800-1000℃范围内)。
在用玻璃作衬底时，考虑到衬底的耐热性，必须在600-650℃温度范围内进行上述热处理。在用高耐热性材料例如石英作衬底时，加热温度的上限可以升高到约1100℃(最好为1000℃)。
在本实施例中，在加入了0.5-10％(本实施例中为3％)氯化氢(HCl)的氧气气氛中对石英衬底进行热处理。如果HCl的浓度高于上述范围，则结晶硅膜的表面会变粗糙。在本实施例中，在950℃的温度下，热处理0.5小时。
为了制备含卤素的气氛，应在氧气氛中加入选自由HCl、HF、HBr、Cl2、NF3、F2、和Br2组成的材料组中的至少一种或多种。
上述步骤的结果是，卤素的吸杂作用影响了金属元素，吸杂使有源层中的镍元素浓度降低到了1×1017原子/cm3或更低(较好为1×1016原子/cm3或更低，最好为在自旋密度或更低)。上述浓度是由SIMS(二次离子质谱仪)观察到的值。
进行热氧化反应，由此在有源层和氧化硅膜的界面处形成约200埃厚的热氧化膜。将最终有源层的膜厚设定在200-300埃范围(一般为250埃)内，便可以有效地降低截止电流。
在本实施例中，在含卤素的气氛中的上述热处理之后，还要在氮气气氛中，在950℃下，进行1小时附加热处理。以此方式，提高热氧化膜和含硅的绝缘膜的膜质量。
相信镍会在构成有源层的结晶硅膜的晶界分凝。于是，因除去镍而产生了大量悬空键。大量悬空键通过950℃的热处理而复合，形成俘获密度减小的晶界。
在含卤素气氛中进行热处理，结果是在靠近有源层和栅绝缘膜间界面处，残留有高浓度的卤素。根据SIMS的结果，残留卤素的浓度为1×1019原子/cm3-1×1020原子/cm3。
上述形成于有源层和氧化硅膜间界面处的热氧化膜与上述氧化硅膜一起构成栅绝缘膜。因为有源层界面处的缺陷数量、点阵间硅原子数减少，所以有源层和栅绝缘膜间的界面态极佳。
如上所述，根据本实施例，通过进行热处理，可以降低如镍等金属元素的浓度。从提高半导体器件可靠性观点出发，对于半导体器件来说非常重要的是，减少如镍等金属元素的浓度。改善有源层的结晶态，可以形成界面态极佳的栅绝缘膜。
如上所述，可以获得电特性极佳、可靠高的半导体器件。
实施例13
本实施例是改善有源层和栅绝缘膜间界面态的实例。在用玻璃衬底时本技术特别有效。
首先，用与实施例1中所述相同的工艺形成包括单畴区的薄膜半导体，只选择地利用单畴区形成半导体器件的有源层。然后，利用CVD或PVD工艺形成厚200-1500埃的氧化硅膜。
在500-700℃(一般为640-659℃)温度范围内进行热处理。设置这样的温度范围目的是能形成热氧化膜，而且玻璃衬底不发生任何形变或翅曲。热处理可以在只含氧的气氛中或在含卤素的气氛中进行。也可以在含水蒸汽的湿气氛中进行。
在本实施例的条件下进行热处理时，热处理大约0.5-2小时，可以形成薄于几十埃例如10-90埃的热氧化膜。在膜厚达到饱和值后，便不再进行热氧化膜的生长。
根据本发明的认识，固定电荷、缺陷密度等集中在很靠近有源层和栅绝缘膜间界面处(即从界面到有源层侧和栅绝缘膜侧所测长度在约10-30埃的区)。因此，不能夸大该区确定有源层和栅绝缘膜间界面态的作用。
所以，为了使有源层和栅绝缘膜间界面态极佳，只需仅仅热氧化有源层的界面处宽度为10-30埃(有源层厚度减小10-30埃，而最新研究结果是20-60埃厚的热氧化膜)的区，除去固定电荷、缺陷密度等。换言之，仅仅形成薄于约几十埃厚的热氧化膜，便可使界面态极佳。
通过本实施的热氧化步骤，便可在耐热层很差的衬底如玻璃衬底上制造性能极佳的半导体器件。
实施例14
本实施例是用结晶硅膜(多晶硅膜)作栅极的实例。下面将参照图15(A)-15(D)进行说明。
参见图15(A)，该结构包括玻璃衬底1501、基底膜1502、由利用实施例1中所述工艺得到的单畴区构成的有源层1503、栅绝缘膜1504和由单一导电类型的多晶硅膜构成的栅极1505。
掺入使有源层1503形成单一导电类型的杂质离子。以此方式，通过杂质注入步骤形成杂质区1506和1507。
杂质离子注入完成后，形成0.5-1微米厚的氮化硅膜1508。用低压热CVD、等离子CVD、和溅射法中的一种可形成该膜。也可以用氧化膜代替氮化硅膜。
于是得到15(B)所示状态。在得到15(B)所示状态后，利用深腐蚀工艺腐蚀氮化硅膜1508，只留下栅极1505侧壁上的氮化硅膜。这样留下的氮化硅膜作侧壁1509。
除去除用作掩模的栅极1505和侧壁1509的区外的栅绝缘膜1504，从而得到图15(C)所示状态。
然后，对图15(C)所示结构注入杂质离子。在这种情况下，掺杂剂量设定为高于先前离子主入的剂量。因为没有对刚好在侧壁1509下的区1510和1511进行离子注入，所以这些区的杂质离子浓度保持不变。然而，给暴露区1512和15113又重注入了杂质离子。
这样进行离子注入两次，从而能形成含浓度低于源区1512和漏区1513的杂质的轻掺杂漏区(LDD区)1510和1511及源/漏区。刚好在栅极1505下的区是未掺杂区，由它构成沟道形成区1514。
在通过上述工艺步骤得到图15(C)所示状态后，形成图中未示出的300埃厚的钛膜，并使之与硅膜反应。然后，在除去了钛膜后，进行如灯退火等的热处理，在源区1512、漏区1513和栅极1505的暴露表面上形成硅化钛膜1515-1517(图15(D))。
也可以用钽膜、钨膜、钼膜等代替上述钛膜。
然后，形成5000埃厚的氧化硅膜作层间绝缘1518，形成源布线1519、漏布线1520和栅布线1521。从而完成图15(D)所示结构的TFT。
根据本实施例结构的TFT中，布线通过硅化钛膜1515-1517与TFT相连。因此，欧姆接触极佳。
实施例15
这里所说半导体器件是指利用半导体工作的器件，它包括实施例11所述实例的有源矩阵型电光器件(液晶显示器件、EL显示器件、EC显示器件等)，及电光器件嵌入其中的应用产品。
在本实施例中，将参照附图对应用产品进行说明。利用本发明的半导体器件包括TV摄像机、头戴式显示器、汽车导航系统、投影式显示器(包括前面型和背面型)、视频摄像机、个人计算机等。下面结合图16(A)-16(F)进行简要说明。
图16(A)示出了由主体2001、摄像机2002、图像接受机2003、操作开关2004、和显示器2005构成的汽车计算机。本发明应用于如显示器2005中或嵌入该显示器内的集成电路中。
图16(B)示出了由主体2101、显示器2102、条带部分2103构成的头戴式显示器。利用了两种较小型显示器2102。
图16(C)示出了由主体2201、显示器2202、操作开关2203和天线2204构成的汽车导航系统。本发明应用于例如显示器2202或装入该显示器中的集成电路。显示器2202用作监视器，但因为它用于显示地图，其图像清晰度范围较宽。
图16(D)是由主体2301、语音输出部分2302、语音输入部分2303、显示器2304、操作开关2305和天线2306构成的手提电话。本发明应用于例如显示器2304或装于该显示器中的集成电路。
图16(E)示出了由主体2401、显示器2402、语音输入部分2304、操作开关2404、电池2405和图像接受机2406构成的视频摄像机。本发明应用于例如显示器2304或装于该显示器中的集成电路。
图16(F)是由主体2501、光源2502、反射式显示器2503、光系统(包括光束分裂器和偏振器)2504和荧光屏2505构成的前面型投影显示器。因为荧光屏2505用作会议用的大面积显示器，所以显示器2503需要高清晰度。
除上述的电光器件外，本发明还可应用于例如背面型投影显示器或如便携式终端等手提信息终端设备。如上所述，本发明的应用范围极广，本发明可应用于各种合任何类型的显示介质。
如上所述，本发明的特征在于，通过有意形成晶核点，可以控制晶粒直径。本发明还有一特征是，这样形成的较大直径的晶粒通过激光照射等可以转变成单晶。
本发明的效果是，可以在表面上有绝缘膜的衬底上形成被认为基本是单晶的单畴区。也就是说，利用具有与单晶一样好的高结晶度的结晶硅膜，可以构成如薄膜晶体管等半导体器件的有源层。
所以可以获得性能与已知用单晶片的集成电路相同的半导体电路。
尽管结合特定的实施例对本发明作了详细说明，但显然，在不脱离本发明精神实质和范围的情况下，本领域的普通技术人员可以作出各种变化和改型。

Claims (27)

1.一种形成于表面上形成有绝缘膜的衬底上的薄膜半导体，所述薄膜半导体包括可基本认为是单晶的单畴区，该区的结晶度可通过激光照射或通过能量与激光能量相等的强光照射而得以提高，其特征在于：
所述单畴区由聚集的大量基本平行于衬底的柱状或针状晶体形成；
在与薄膜晶体管的下表面接触的所述绝缘膜上有意形成至少一个凹凸图形。
2.根据权利要求1的薄膜半导体，其特征在于：单畴区中基本上没有晶界。
3.一种形成于表面上形成有绝缘膜的衬底上的薄膜半导体，所述薄膜半导体包括基本没有晶界的单畴区，该区的结晶度可通过激光照射或通过能量与激光能量相等的强光照射而得以提高，其特征在于：
所述单畴区由聚集的大量基本平行于衬底的柱状或针状晶体形成；
在与薄膜晶体管的下表面接触的所述绝缘膜上有意形成至少一个凹凸图形。
4.一种包括下列步骤的方法制造的薄膜晶体管：
在具有绝缘表面的衬底上溅射形成氧化硅膜；
使所述氧化硅膜构图成所要求形状，有意形成凹凸图形；
在所述氧化硅膜上低压热CVD形成非晶硅膜；
在所述氧化硅膜和/或所述非晶硅膜上形成加速结晶的金属元素；
通过热处理使所述非晶硅结晶成结晶硅膜；
用激光照射或用有与所述激光相同能量的强光照射所述结晶硅膜，使所述结晶硅膜变成单畴区。
5.根据权利要求1-4的薄膜晶体管，其特征在于：所述单畴区的膜厚为150-450埃。
6.根据权利要求1-4的薄膜晶体管，其特征在于：所述单畴区的外部是由激光照射或有与激光相同能量的强光照射形成的凸面。
7.根据权利要求1-4的薄膜晶体管，其特征在于：所述单畴区的外部的膜厚大于单畴区的厚度。
8.根据权利要求1-4的薄膜晶体管，其特征在于：以1×1015-1×1021原子/cm3的浓度向构成单畴区的薄膜半导体中加入氢。
9.根据权利要求1-4的薄膜晶体管，其特征在于：所述单畴区包括：
为在所述凹凸图形上的垂直生长区的第一区；及
为横向生长区的第二区，该区由起始于所述垂直生长区且基本沿平行于硅膜表面的方向晶体生长所得，
其中所述垂直生长区含高于所述横向生长区浓度的金属元素。
10.一种制造薄膜半导体的方法，包括下列步骤：
在具有绝缘表面的衬底上溅射形成氧化硅膜；
使所述氧化硅膜构图成所要求形状，有意形成凹凸图形；
在所述氧化硅膜上低压热CVD形成非晶硅膜；
在所述氧化硅膜和/或所述非晶硅膜上形成加速结晶的金属元素；
通过热处理使所述非晶硅结晶成结晶硅膜；
用激光照射或用有与所述激光相同能量的强光照射所述结晶硅膜，
其中通用激光照射或用有与激光相同能量的强光照射使所述结晶硅膜形成单畴区。
11.根据权利要求10的制造薄膜半导体的方法，其特征在于，结晶硅膜由聚集的大量柱状或针状晶体基本平行于所述衬底形成。
12.根据权利要求10的制造薄膜半导体的方法，其特征在于，借助利用人造石英靶的溅射法进行形成氧化硅膜的步骤。
13.根据权利要求10的制造薄膜半导体的方法，其特征在于，加速结晶的金属元素是选自由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的元素组中的一种或多种元素。
14.一种具有有源层的半导体器件，所述有源层由形成于具有绝缘膜的衬底上的薄膜半导体构成，所述绝缘膜形成于衬底的表面上，所述薄膜半导体包括其结晶度可通过激光照射或通过能量与激光能量相等的强光照射而得以提高的单畴区，其特征在于，
所述单畴区由聚集的大量基本平行于衬底的柱状或针状晶体形成；
在与只由单畴区构成的所述有源层的下表面接触的所述绝缘膜上有意形成至少一个凹凸图形。
15.根据权利要求14的半导体半导体器件，其特征在于，所述有源层基本上没有晶界。
16.一种具有有源层的半导体器件，所述有源层由形成于具有绝缘膜的衬底上的薄膜半导体构成，所述绝缘膜形成于衬底的表面上，所述薄膜半导体包括基本没有晶界且其结晶度可通过激光照射或通过能量与激光能量相等的强光照射而得以提高的单畴区，其特征在于，
所述单畴区由聚集的大量基本平行于衬底的柱状或针状晶体形成；
在与只由单畴区构成的所述有源层的下表面接触的所述绝缘膜上有意形成至少一个凹凸图形。
17.一种由下列步骤制造的半导体器件：
在具有绝缘表面的衬底上溅射形成氧化硅膜；
使所述氧化硅膜构图成所要求形状，有意形成至少一个凹凸图形；
在所述氧化硅膜上低压热CVD形成非晶硅膜；
在所述非晶硅膜上形成加速结晶的金属元素；
通过热处理使所述非晶硅结晶成结晶硅膜；
用激光照射或用有与所述激光相同能量的强光照射所述结晶硅膜，使所述结晶硅膜变成单畴区，其中由所述单畴区构成有源层。
18.一种具有由薄膜半导体制成的有源层的半导体器件，所述半导体器件由包括下列步骤的方法制造：
在具有绝缘表面的衬底上溅射形成氧化硅膜；
使所述氧化硅膜构图成所要求形状，有意形成至少一个凹凸图形；
在所述氧化硅膜上低压热CVD形成非晶硅膜；
在所述非晶硅膜上形成加速结晶的金属元素；
通过热处理使所述非晶硅结晶成结晶硅膜；
用激光照射或用有与所述激光相同能量的强比照射所述结晶硅膜，使所述结晶硅膜变成单畴区；
只利用所述单畴区形成有源层；
利用汽相法形成覆盖所述有源层且含硅作主要成分的绝缘膜；
在含卤素的气氛中进行热处理用于吸杂，除去加速所述有源层的所述结晶的金属元素，同时在所述有源层和所述含硅作主要成分的绝缘膜间界面处形成热氧化膜；及
在氮气气氛中进行热处理，从而提高所述含硅作主要成分的绝缘膜的质量，所述绝缘膜包括热氧化膜。
19.根据权利要求18的半导体器件，其特征在于，
层叠膜包括含硅作主要成分的所述绝缘膜和作栅绝缘膜的所述热氧化膜，及
靠近所述有源层和所述栅绝缘膜间界面处有高浓度的卤族元素。
20.根据权利要求14-19的半导体器件，其特征在于，有源层的厚度在150-450埃范围内。
21.根据权利要求14-19的半导体器件，其特征在于，以1×1015-1×1021原子/cm3的浓度向有源层中加入氢。
22.一种具有有源层的半导体器件，所述有源层由绝缘膜上的薄膜半导体制成，绝缘形成于IC上侧上，IC集成于硅衬底上，其特征在于，
所述薄膜半导体包括基本没有晶界且其结晶度可通过激光照射或通过能量与激光能量相等的强光照射而得以提高的单畴区；
所述单畴区由聚集的大量基本平行于衬底的柱状或针状晶体形成；及
在与由单畴区构成的有源层的下表面接触的所述绝缘膜上有意形成至少一个凹凸图形。
23.一种制造具有有源层的半导体器件的方法，所述有源层由薄膜半导体构成，所述方法包括下列步骤：
在具有绝缘表面的衬底上溅射形成氧化硅膜；
使所述氧化硅膜构图成所要求形状，有意形成至少一个凹凸图形；
在所述氧化硅膜上低压热CVD形成非晶硅膜；
在所述非晶硅膜上形成加速结晶的金属元素；
通过热处理使所述非晶硅结晶成结晶硅膜；
用激光照射或用有与所述激光相同能量的强光照射所述结晶硅膜，其中，
用激光照射或用有与所述激光相同能量的强光照射所述结晶硅膜使所述结晶硅膜变成单畴区；及
只利用所述单畴区形成所述有源层。
24.一种制造具有有源层的半导体器件的方法，所述有源层由薄膜半导体构成，所述方法包括下列步骤：
在具有绝缘表面的衬底上溅射形成氧化硅膜；
使所述氧化硅膜构图成所要求形状，有意形成至少一个凹凸图形；
在所述氧化硅膜上低压热CVD形成非晶硅膜；
在所述非晶硅膜上形成加速结晶的金属元素；
通过热处理使所述非晶硅结晶成结晶硅膜；
用激光照射或用有与所述激光相同能量的强光照射所述结晶硅膜，使所述结晶硅膜变成单畴区；
只利用所述单畴区形成所述有源层；
利用汽相法形成覆盖所述有源层且含硅作主要成分的绝缘膜；
在含卤素的气氛中进行热处理用于吸杂，除去加速结晶的金属元素，同时在所述有源层和所述含硅作主要成分的绝缘膜界面处形成热氧化膜；及
在氮气气氛中进行热处理，从而提高所述含硅作主要成分的绝缘膜的质量，所述绝缘膜包括热氧化膜。
25.根据权利要求23或24的制造半导体器件的方法，其特征在于，所述结晶硅膜由聚集的大量柱状或针状晶体基本平行于所述衬底形成。
26.根据权利要求23或24的制造薄膜半导体的方法，其特征在于，借助利用人造石英靶的溅射法进行形成氧化硅膜的步骤。
27.根据权利要求23或24的制造薄膜半导体的方法，其特征在于，加速结晶的金属元素是选自由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au组成的元素组中的一种或多种元素。
CNB971048282A 1996-02-23 1997-02-23 薄膜半导体、半导体器件以及薄膜晶体管的制造方法 Expired - Fee Related CN1153256C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP6189496 1996-02-23
JP61893/1996 1996-02-23
JP61894/96 1996-02-23
JP61894/1996 1996-02-23
JP6189396 1996-02-23
JP61893/96 1996-02-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100342931A Division CN1328797C (zh) 1996-02-23 1997-02-23 薄膜半导体、半导体器件以及薄膜晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN1162189A true CN1162189A (zh) 1997-10-15
CN1153256C CN1153256C (zh) 2004-06-09

Family

ID=26402979

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB971048282A Expired - Fee Related CN1153256C (zh) 1996-02-23 1997-02-23 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CNB2004100342931A Expired - Fee Related CN1328797C (zh) 1996-02-23 1997-02-23 薄膜半导体、半导体器件以及薄膜晶体管的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100342931A Expired - Fee Related CN1328797C (zh) 1996-02-23 1997-02-23 薄膜半导体、半导体器件以及薄膜晶体管的制造方法

Country Status (5)

Country Link
US (4) US5893730A (zh)
JP (3) JP3476320B2 (zh)
KR (2) KR100279107B1 (zh)
CN (2) CN1153256C (zh)
TW (1) TW316993B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332418C (zh) * 2001-06-01 2007-08-15 株式会社半导体能源研究所 制造半导体器件的方法
CN100352003C (zh) * 2004-04-01 2007-11-28 精工爱普生株式会社 半导体装置、电光学装置、集成电路及电子设备
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩
CN107170835A (zh) * 2017-07-07 2017-09-15 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW383502B (en) 1995-06-01 2000-03-01 Seniconductor Energy Lab Kk Method of manufacturing semiconductor device
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP4027449B2 (ja) * 1996-02-23 2007-12-26 株式会社半導体エネルギー研究所 半導体薄膜及び半導体装置の作製方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100500033B1 (ko) 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3765902B2 (ja) * 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3107024B2 (ja) * 1997-12-09 2000-11-06 日本電気株式会社 薄膜トランジスタの製造方法
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6239040B1 (en) * 1998-06-23 2001-05-29 United Microelectronics Corp. Method of coating amorphous silicon film
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000208771A (ja) 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6858898B1 (en) 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
CN1209792C (zh) * 1999-06-28 2005-07-06 株式会社日立制作所 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
US6599788B1 (en) 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
KR100362703B1 (ko) * 1999-11-11 2002-11-29 삼성전자 주식회사 박막트랜지스터 제조방법
CN100352022C (zh) * 1999-12-10 2007-11-28 株式会社半导体能源研究所 半导体器件及其制造方法
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4986333B2 (ja) * 2000-03-27 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US7662677B2 (en) * 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2002076364A (ja) * 2000-06-15 2002-03-15 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US7430025B2 (en) 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
KR100396742B1 (ko) * 2000-11-23 2003-09-02 주식회사일진 광학집적회로 소자 및 그 제조방법, 그리고 그 광학집적회로 소자를 이용하여 제조한 광통신용 송수신 장치의 모듈
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7118780B2 (en) 2001-03-16 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Heat treatment method
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2002313804A (ja) * 2001-04-16 2002-10-25 Sharp Corp 半導体装置およびその製造方法
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법
JP4802400B2 (ja) * 2001-06-13 2011-10-26 ソニー株式会社 スイッチング素子の製造方法、半導体装置の製造方法および電気光学装置の製造方法
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP5072157B2 (ja) 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003197526A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置の製造方法、半導体装置、表示装置、および電子機器
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6812491B2 (en) * 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) * 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
KR100481073B1 (ko) * 2002-07-09 2005-04-07 삼성전자주식회사 박막 형성 방법과 이를 이용한 게이트 전극 및 트렌지스터 형성 방법
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US6874786B2 (en) * 2003-07-17 2005-04-05 Shuffle Master, Inc. Blackjack game with side wager on displayed cards
TWI294648B (en) * 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film
US6867081B2 (en) * 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
JP4602023B2 (ja) * 2003-07-31 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005294630A (ja) * 2004-04-01 2005-10-20 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
JP4560708B2 (ja) * 2004-04-13 2010-10-13 セイコーエプソン株式会社 半導体装置及びその製造方法
US8194006B2 (en) 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
US20060103299A1 (en) * 2004-11-15 2006-05-18 The Hong Kong University Of Science And Technology Polycrystalline silicon as an electrode for a light emitting diode & method of making the same
US7381600B2 (en) * 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8013957B2 (en) * 2005-05-21 2011-09-06 The Hong Kong University Of Science And Technology Transflective liquid crystal device and method of manufacturing the same
JP2007208132A (ja) * 2006-02-03 2007-08-16 Ngk Insulators Ltd 積層体の検査方法及びヒートスプレッダモジュールの検査方法
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US8338278B2 (en) * 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
US7968880B2 (en) * 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US7821012B2 (en) * 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
JP2011139052A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
CN102646602B (zh) * 2012-04-23 2016-04-20 清华大学 多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712874A (en) * 1985-12-25 1987-12-15 Canon Kabushiki Kaisha Ferroelectric liquid crystal device having color filters on row or column electrodes
ATE153797T1 (de) * 1990-03-24 1997-06-15 Canon Kk Optische wärmebehandlungsmethode für halbleiterschicht und herstellungsverfahren von halbleiteranordnung mit solcher halbleiterschicht
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5576870A (en) * 1993-04-23 1996-11-19 Matsushita Electric Industrial Co., Ltd. Liquid crystal display panel having a phase grating formed of liquid crystal molecules
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3108296B2 (ja) * 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
JPH086074A (ja) * 1994-06-22 1996-01-12 Sony Corp 表示素子用トランジスタアレイおよびその製造方法
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6693616B2 (en) * 2000-02-18 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Image display device, method of driving thereof, and electronic equipment
US6577531B2 (en) * 2000-04-27 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332418C (zh) * 2001-06-01 2007-08-15 株式会社半导体能源研究所 制造半导体器件的方法
CN100352003C (zh) * 2004-04-01 2007-11-28 精工爱普生株式会社 半导体装置、电光学装置、集成电路及电子设备
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩
CN107170835A (zh) * 2017-07-07 2017-09-15 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板

Also Published As

Publication number Publication date
JPH09289166A (ja) 1997-11-04
JP4067651B2 (ja) 2008-03-26
TW316993B (zh) 1997-10-01
JP2000228361A (ja) 2000-08-15
US5893730A (en) 1999-04-13
JP3476320B2 (ja) 2003-12-10
KR100285865B1 (ko) 2001-03-15
US6291275B1 (en) 2001-09-18
JPH1187243A (ja) 1999-03-30
JP4001702B2 (ja) 2007-10-31
US6458637B1 (en) 2002-10-01
CN1328797C (zh) 2007-07-25
US20020034863A1 (en) 2002-03-21
KR100279107B1 (ko) 2001-02-01
KR970063762A (ko) 1997-09-12
US6133073A (en) 2000-10-17
CN1153256C (zh) 2004-06-09
CN1532947A (zh) 2004-09-29

Similar Documents

Publication Publication Date Title
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1163974C (zh) 半导体器件及其制造方法
CN1173412C (zh) 半导体器件
CN1129955C (zh) 半导体器件的制造方法
CN1052567C (zh) 半导体器件及其制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1055784C (zh) 半导体器件及其制造方法
CN1143171C (zh) 半导体显示器件校正系统和校正方法,及具有有源矩阵显示屏的电子器件
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1396626A (zh) 半导体器件及其制造方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1427451A (zh) 半导体器件及其制造方法
CN1428873A (zh) 半导体装置和半导体装置制造系统
CN1123470A (zh) 具有窄带隙-源区结构的绝缘栅器件及其制造方法
CN1389900A (zh) 制造半导体器件的方法
CN1319781A (zh) 半导体显示器件及其制作方法
CN100345309C (zh) 半导体膜、半导体膜的制造方法、半导体器件以及半导体器件的制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1841766A (zh) 半导体器件及其制造方法
CN1909249A (zh) 具有薄膜晶体管的半导体器件及其制造方法
CN1375113A (zh) 薄膜晶体管及其制造方法
CN1825598A (zh) 半导体器件及其制造方法
CN1877861A (zh) 一种便携式信息终端和一种摄象机
CN1146015C (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609

Termination date: 20140223