CN1182921A - 图形检测方法及其装置 - Google Patents

图形检测方法及其装置 Download PDF

Info

Publication number
CN1182921A
CN1182921A CN97121412A CN97121412A CN1182921A CN 1182921 A CN1182921 A CN 1182921A CN 97121412 A CN97121412 A CN 97121412A CN 97121412 A CN97121412 A CN 97121412A CN 1182921 A CN1182921 A CN 1182921A
Authority
CN
China
Prior art keywords
aforementioned
defect
image signal
digital image
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97121412A
Other languages
English (en)
Other versions
CN1160660C (zh
Inventor
广井高志
田中麻纪
渡辺正浩
久迩朝宏
品田博之
野副真理
杉本有俊
宍户千绘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1182921A publication Critical patent/CN1182921A/zh
Application granted granted Critical
Publication of CN1160660C publication Critical patent/CN1160660C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Abstract

本发明公开了一种图形检测方法和装置,该方法和装置在对于具有二维多重设置性的位置和仅具有沿X方向、Y方向的重复性的部分混合在一起的图形,作为若干个对象物进行检测中,简单的进行坐标指定即可检测出缺陷,对着眼点(101)和只离开重复的诸如102a~102d的比较点进行十字形比较,将与任何一个都不相同的部分作为候选缺陷选取出来,这样便可以通过对具有二维重复部分、具有沿X方向或Y方向的重复性的位置进行检测的将弧立点等的沿X方向和Y方向不具有重复性的部分作为候选缺陷选取出来。

Description

图形检测方法及其装置
本发明涉及通过利用光束或电子束等等获得代表着半导体晶片等等的对象物的物理性质的图象或波形并将该图象或波形与根据设计信息获得的图象进行比较对图形进行检测的方法及其装置,以及使用该检测方法和装置的制造半导体晶片方法。
原有的图形检测方法例如由日本特开平6-294750号公报公开的第一种方法,利用彼此邻接的芯片应该具有相同的图形的性质比较彼此邻接的芯片,如果发现差异即判定两个芯片的图形之一具有缺陷的方法,又例如由日本特开昭57-196530号公报所公开的第二种方法,利用芯片内的存储元应该具有相同的图形的性质比较彼此邻接的单元的图形,如果发现差异即判定两个单元之一的图形具有缺陷的方法。
在日本特开平3-232250号公报中还公开了第三种方法,它具有根据一维传感器的扫描方向和来自芯片启始点的载物台扫描方向,存储有关芯片比较检测区域和重复的图形(存储单元的图形)比较检测区域的数据的存储部,从而使芯片内图形配置数据在原来状态下与传感器扫描位置、载物台检测位置同步,并控制是否输出芯片比较检测的缺陷输出和重复的图形比较检测的缺陷输出的方法。
在原有的第一方法中,由于作为比较对象的图形是不同的芯片而混入两种类型的误差,所以即使作为正常部分也会产生有差异,因而难以识别细微的缺陷。第一种误差是由对象物引起的,由于曝光装置不是同时对整个晶片曝光,所以不同的芯片的曝光条件不同,或者虽然可以用CVD装置等对整个晶片同时进行处理,但是当比较的距离变长时,特别会使晶片周边的膜厚不同,从而使图形也不同。第二种误差来源于检测装置,由于难以同时对大面积进行检测,虽然可以设置时间差进行图形检测比较,但是当时间间隔比较长时容易受到装置漂移、振动等影响,为了能确保其可靠性,将使装置的构成复杂和价格增加。
在用原有的第二种或第三种方法中,待比较用的对象的图形并不一定存在,即需要将检测区域限定在按存储元的规则正确配置的存储器板内部和与比较方向相符的存储器之间的部分的分割线上,所以需要进行严密的区域指定,特别是对于在存储器板内部进一步细分了的、用现有的设置方式分割的区域内部也要进行检测区域的设定,可以预想到区域设定将花费大量的时间,并限制着可进行检测的区域。
本发明的目的就是要解决上述的原有技术中存在的问题,提供一种在简单的检测区域指定的方式下,对半导体晶片等被检测对象物上的细小的重复部分的各个区域进行高可靠性的检测图形的方法和装置。
本发明的另一个目的就是要提供一种可以对形成有由存储器板部和直接周边电路构成的重复图形的半导体晶片进行高可靠性的缺陷检测,从而提供可以制造高品质的半导体晶片的方法。
为了实现上述的目的,本发明的图形检测方法的特征在于:对形成为若干个相同的图形组的被检测对象物进行摄象以获得被检测对象物的二维数字图象信号,将由该二维数字图象信号中的前述被检测对象物上的检测出的图形组的图形数字图象信号、与相对于该检测出的图形组的图形的、原来相同的前述被检测对象物上的其它若干个组中的图形的图象信号进行比较以便找出缺陷,并将有关该找出的缺陷的数据输出至通信电路。
另外,本发明的图形检测方法的特征在于:对形成为若干个相同的图形组的被检测对象物进行摄象以获得被检测对象物的图象信号,将由该图象信号中的前述被检测对象物上的检测出的图形组的图形图象信号与相对于应该检测该图象信号中上述被检测对象物上的应该检查的图形群的图形图象信号原来应为相同的前述被检测对象物上的其它图形组中的图形的图象信号进行比较以排除虚假缺陷并检测出真实缺陷,输出有关该检测出的真实缺陷的数据。
另外,本发明的图形检测方法的特征在于:对在预定的芯片上重复形成具有存储板和直接周边电路的图形的半导体晶片进行摄象,并将该摄象获得的图象信号变成数字图象信号,将对应在该变换的数字图象信号中的上述半导体晶片上的被检查图形的着眼点的数字图象信号同与对应从该着眼点离开上述预定芯片的位置上的若干个数字图象信号分别比较,并且找出候选缺陷,从该找出的候选缺陷中找出虚假缺陷,检测从上述候补缺陷中排出的上述虚假缺陷后的真正的缺陷,通过通讯手段输出关于该检测出的真正缺陷的缺陷。
另外,本发明的图形检测方法的特征在于:对按预定的芯片重复形成具有存储器板和直接周边电路的图形的半导体晶片进行摄象,将该摄象获得的图象信号变换为数字图象信号,将相对于由该变换所获得的数字图象信号中的前述半导体晶片上的应检测用的图象的着眼点的数字图象信号同与该着眼点周围的若干个位置相对应的数字图象信号分别进行比较,以便找出存在于前述应检测的图形中的前述存储器板和/或直接周边电路处的缺陷,并输出与该检测出的缺陷相关的数据。
另外,本发明的图形检测装置的特征在于,包括:对被检测对象物进行摄象的组件,将用该摄象组件获得的前述被检测对象物的图象信号变换为数字图象信号的A/D变换组件,将用该A/D变换组件变换后的数字图象信号中的前述被检测对象物上的着眼点的数字图象信号同相对于该着眼点的图形应为原来相同的若干个图形的、与前述着眼点相对应的比较点的数字图象信号分别进行比较、以便找出前述着眼点的候选缺陷的候选缺陷选取组件,由该选出的候选缺陷中检测出真实缺陷的缺陷检测组件,输出与该检测出的真实缺陷有关的信息的输出组件。
另外,本发明的图形检测装置的特征在于,包括:对把形成重复图形的被检测对象物的物理量作为二维图象信号进行检测的图象信号检测组件,将用该图象信号检测组件获得的二维图象信号变换为二维数字图象信号的A/D变换组件,将该A/D变换组件变换后的二维数字图象信号中的着眼点的数字图象信号与沿X方向和Y方向重复芯片的整倍数的若干个数字图象信号分别进行比较,以便分别找出着眼点的数字图象信号和若干个比较点的数字图象信号之间的差异图象信号的差异图象选取组件,根据该差异图象选取组件选取出的若干个差异图象信号找出候选缺陷的候选缺陷选取组件,由该候选缺陷选取组件找出的候选缺陷中找出真实缺陷的缺陷选取组件。
利用如上所述的检测方法和它的延迟效应,可以采用容易的区域设定方法,便可以对细小的重复部分的全部区域的缺陷进行高可靠性的检测。
如果采用前述构成,可以采用容易的区域设定方法,从而可以对细小的重复部分的全部区域的缺陷进行高速且高可靠性的检测。
如果采用前述构成,可以对形成由存储器板部和直接周边电路构成的重复图形的半导体晶片的缺陷进行高可靠性检测,从而可以制造出高品质的半导体晶片。
图1为表示制造本发明所涉及的半导体存储器用的晶片和芯片的布线设计的示意图。图2为表示本发明所涉及的存储器板部和直接周边电路的布线设计的示意图。图3为表示本发明所涉及的比较检测二维重复图形布线配置内部用的说明性示意图。图4为表示本发明所涉及的存储器板和直接周边电路中的检测区域的示意图。图5为表示本发明所涉及的比较检测二维重复图形布线配置边部的说明性示意图。图6为表示本发明所涉及的比较检测一维重复图形布线配置内部用的说明性示意图。图7为表示本发明所涉及的比较检测一维重复图形布线配置边部的说明性示意图。图8为表示本发明所涉及的比较检测孤立点和角部用的说明性示意图。图9为表示本发明所涉及的图形检测方法及其装置的第一实施形式的概略性示意图。图10为说明本发明所涉及的特征量用的示意图。图11为表示如图9所示的第一实施形式中的第一变形实例的说明性示意图。图12为表示如图9所示的第一实施形式中的第二变形实例的说明性示意图。图13为表示本发明所涉及的图形检测方法及其装置的第二实施形式的概略性示意图。图14为表示本发明所涉及的图形检测方法及其装置的第二实施形式中的能可靠的选出作为候选缺陷用的缺陷形状的模式的说明性示意图。图15为表示本发明所涉及的图形检测方法及其装置的第三实施形式的概略性示意图。图16为表示本发明所涉及的图形检测方法及其装置的第四实施形式的概略性示意图。图17为表示本发明所涉及的图形检测方法及其装置的第五实施形式的概略性示意图。
下面参考附图说明本发明的最佳实施例。
作为本发明所涉及的被检查对象物的一种实施形式的、半导体存储器制造过程中的半导体晶片的图形布线配置的示意性模拟图如图1所示。晶片1上配置有若干个作为最终的相同制品的芯片2。如图2所示,在芯片2内部的图形布线配置中,形成有图形非常粗糙的间接周边电路6,其存储元沿X方向Px、Y方向Py按二维重复的芯片有规律配置的存储器板部3,以及具有与该存储器板的图形密度相当的、由位于存储器板周边处的传感器放大器、I/O电路、译码器电路等构成的直接周边电路4、5。存储器板3被进一步分割成更为细小的区域(在分割线上仅沿一个方向重复)。直接周边电路包括沿存储器板的X方向为重复的、仅沿Y方向重复芯片为存储单元重复芯片Py的整数倍的n*Py的部分(Y方向直接周边电路)5,和沿存储器板的Y方向重复的、仅沿X方向重复芯片为存储元多重设置芯片Px的整数倍的m*Px的部分(X方向直接周边电路)4。
而且存储器板3和直接周边电路4、5每32~128线为一组。为使图形布线配置形成有0.3μm以下的最小线宽,应在其重要缺陷的尺寸比较小的、检测到高敏感度的细微缺陷的区域构成存储器板3和直接周边电路4、5。位于除此以外的区域处的间接周边电路,由于线宽比较大,严重的缺陷也比较大,因而没有必要进行高敏感度的缺陷检测。
下面对这种被检测对象物说明本发明的基本技术思想。即本发明是相对于着眼点101,准备一个以上的若干个作为比较对象的比较点102,将着眼点101的图象和这些比较点102的图象进行比较,当着眼点的图形布线配置与某个比较点的图形布线配置的许可值相符的场合,判定该着眼点图形不存在缺陷。比如说对于图2所示的被检测对象图形,为了检测如图3中的黑点所示的着眼点101处的图形,可将其与作为比较对象的白点所示的呈十字形的比较点102a、102b、102c、102d的、即沿Y方向具有直接周边电路中的重复芯片Qy的整倍数的距离的图形(图中表示的为+/-1倍的实例),以及沿X方向具有直接周边电路中的重复芯片Qx的整倍数(图中表示的为+/-1倍的实例)的距离的图形进行比较。对于这一比较结果,当着眼点101的图形布线配置与这些比较点102a、102b、102c、102d的图形布线配置的许可值为相符的场合,判定该着眼点101处的图形不存在缺陷(为正常的图形)。比如说对于如图3所示的、具有沿X方向和Y方向重复的存储器板3类的被检测对象图形,即使比较点102a、102b、102c、102d中的某个存在有缺陷,只要着眼点101与这些比较点102a、102b、102c、102d中的某一个相符,仍判定其为正常的图形。然而,当着眼点101存在有缺陷,它将与比较点102a、102b、102c、102d中的任何一个都不相符,故可以判定着眼点101存在有缺陷。即使对于如图6所示的、仅在一个方向为多重设置的直接周边电路4、5作为被检测对象图形的场合,即使比较点102a、102b、102c、102d中的某个存在有缺陷,而着眼点101只要与比较点102a、102b、102c、102d中的某一个相符,仍判定其为正常的图形布线配置。然而,当着眼点101存在有缺陷,它将与比较点102a和比较点102b中的任何一个都不相符,而且通常还与比较点102c和比较点102d中的任何一个都不相符,故可以判定着眼点101存在有缺陷。即当着眼点101存在有缺陷时,如果同比较点102c和比较点102d的图象具有相同的深浅电位,则尚不能判定着眼点101真正存在有缺陷。换句话说就是,应考虑检测出的缺陷形状会有所变化。通过采用相对于相符度运算结果进行比较结果的选择的方式,对于只保持为缺陷形状的状态,也可以检测出缺陷。
对于这种存储器板3和直接周边电路4、5,可如图4所示,不进行检测区域的设定,并对二维多重设置图形布线配置的角部等等的粗线所示的非多重设置的位置9之外的区域,进行呈十字形的比较检测。在非多重设置性的角部等等的位置处有所不同,它们与各个芯片产生有差异的场合相类似,在芯片之间进行这种比较时,可以用除去相同部分的方式排除这些区域。在另一方面,即使在缺陷的第二阶段的比较检测(第二次比较检测)时还形成有某种差异,则不将其排除,并识别其为缺陷。
另外,在上述的比较中,或者根据需要利用若干个阶段的判定基准进行比较,或输出相符度。这是由于在实际晶片的图形上形成图形的曝光装置是在图象分辨率的极限内使用的,所以由于相邻部分的图形有无产生图形形状的微小差异(现在的曝光技术可达0.1μm或更小)。在被检测的缺陷尺寸比其更小或与其大约相等的场合下,如在邻接部分处的图形的非重复端点上没有使检测敏感度下降,则可能将正常部分判定为虚假的缺陷部分。这种虚假数据在采用常规的判定基准的场合,会使基准本身不稳定,而将其假定为相对于与各个芯片均不产生相同性的场合,采用第二次比较也不能进行排除。因此,对于第二次比较,如果缺陷判定基准与第一次比较结果的允许范围相符,则进行不将其判定为缺陷的处理。
下面参考图3、图5~图8对这一点进行详细说明。对着眼点101的图形布线配置(数字图象信号)与相距着眼点101为一定距离处的比较点102a、102b、102c、102d的图形布线配置(数字图象信号)进行比较。在如图3所示的某一定的二维多重设置部分的内部,如果着眼点101的图形布线配置与相距一定距离的比较点102a、102b、102c、102d的图形布线配置完全相符,则判定为没有缺陷。当着眼点101的图形布线配置存在有缺陷时,它与比较点102a、102b、102c、102d间的图形布线配置将全不相符,故可以判定其为缺陷。
对于如图5所示的靠近某一定的二维重复部分边部的周边部分,如果着眼点101的图形布线配置与相距一定距离处的比较点102a、102b、102c的图形布线配置完全相符,则判定为没有缺陷。当着眼点101的图形布线配置存在有缺陷时,与比较点102a、102b、102c、102d间的图形布线配置将全不相符,则可以判定其存在有缺陷。其中图形布线配置尺寸的细微处,102c与作为重复的端部的着眼点的图形布线配置101可能会有所不同。因此,对于着眼点101和比较点102间的图形布线配置比较,即使为正常部分也可能会产生某种程度的差异。然而对于着眼点101与比较点102a、以及着眼点101与比较点102b之间的比较,由于不是重复的端部,故可以假定为正常部分时它们将具有完全相同的图形布线配置。
对于如图6所示的某一定的一维重复部分,如果为正常部分,则着眼点101的图形布线配置与相距一定距离的比较点102a、102b的图形布线配置应完全相符。对于如图7所示的某一定的一维重复的端部,如果为正常部分,则着眼点101的图形布线配置与相距一定距离的比较点102a的图形布线配置应完全相符。作为重复的端部,在图形布线配置的尺寸方面可能会与着眼点101有某种程度的不同。因此,对于着眼点101与比较点102a之间的比较,即使为正常部分也将有某种程度的差异。然而着眼点101与比较点102c、着眼点101与比较点102d之间的比较,由于不是重复的端部,故可以假定在为正常部分时将具有完全相同的图形布线配置。在如上所述的图3、图5至图7所说明的为二维重复的内部、边部和一维的重复的场合,均可以仅在着眼点101存在有缺陷的部分时将其判定为候选缺陷,而对于正常部分不能判定为候选缺陷。
在另一方面,对于如图8所示的某一定的二维重复部分的角部部分或孤立点,即使为正常部分,着眼点101的图形布线配置与相距一定距离的比较点102a、102b、102c、102d的图形布线配置也会全部都不相符,故判定为候选缺陷。
可对这种候选缺陷进行两次比较检查。两次比较检查是利用以芯片内的原点为基准的坐标系,如果不同芯片之间具有相同的候选缺陷坐标,并且其相符度在许可范围内,便将其作为虚假缺陷加以排除。这样,可以排除如图8所示的某一定的二维重复部分的角部部分或孤立点,而选取出真正的缺陷。
另外,也可以不采用两次比较方式,而是参考预先求出的不具有重复性的位置数据,来排除孤立点等的虚假缺陷。
由以上说明可知,X方向直接周边电路4按存储元的重复芯片的整数倍(m*Px)沿X方向重复,Y方向直接周边电路5按存储元的重复芯片的整数倍(n*Py)沿Y方向重复,故采用上述的十字形比较的方式,可对存储器板3和直接周边电路4、5进行通用的比较检测。相应于制造作为被检测对象的半导体存储器用的半导体晶片的种类(存储器的种类)的不同,而使上述的存储元的重复芯片(Px、Py)发生变化时,应该相对于着眼点101改变上述的十字形比较点102a、102b、102c、102d的距离。因此,即使不对存储器板部3和直接周边电路4、5进行检测区域设定,也可以高敏感度的检测出为最小线宽(0.3μm以下)一半以下的重要的细微缺陷。
检测出的有关缺陷的信息显示在显示器等的显示组件上,并可以通过LAN(Local Area Network)等的通信电路送入至管理整个程序的计算机等的其它的处理装置中,还可以作为程序管理用的数据,与其它的检测装置和程序控制装置的数据组合使用。
下面参考图9说明本发明所涉及的图形检测方法和装置的第一实施形式。图9示出了图形检测方法的第一实施形式的一种构成。本发明所涉及的图形检测装置包括有,沿Y方向扫描检测作为被检测对象物的晶片1的图形的物理生质用的电子光学检测组件11,用于使晶片1沿X方向移动以形成二维图象的载物台12,将用检测组件11检测出的二维图形图象信号变换为二维数字图象信号的A/D变换组件13,将由该A/D变换组件13A/D变换后的二维数字图象14延迟一定时间以形成图象15的延迟电路16,将前述A/D变换组件13A/D变换获得的二维数字图象14按预定的二维扫描区域存储用的、由诸如二维移位寄存器等等构成的存储组件(图象存储器)17,由存储在存储组件17中的图象中选择出相应于沿X、Y方向的正方向和负方向相距为直接周边电路4、5的重复芯片Qx、Qy的整倍数Dx、Dy的距离处的若干个图象18a、18b、18c、18d用的选择组件19,将图象15与图象18a、图象15与图象18b、图象15与图象18c、图象15与图象18d分别进行比较以检测有无差异并选取出差异图象21a、21b、21c、21d用的差异图象选取部22a、22b、22c、22d,利用这些差异图象21a、21b、21c、21d运算出候选缺陷图象23用的候选缺陷选取部(候选缺陷选取组件)24a,利用候选缺陷图象23选取出表示有关候选缺陷的缺陷发生位置信息的缺陷坐标、表示缺陷立体形状的、以深浅值不同为基础的不相符度(如图10(e)中的斜线区域所示的、以深浅不相符性为基础的深浅值的差62)、表示二维缺陷尺寸的缺陷面积S(如图10(b)中的斜线区域所示)、以及沿X方向、Y方向的投影长度Lx、Ly等等的特征量25用的特征量选取部(特征量选取组件)26,利用特征量25选取出真实缺陷用的缺陷选取部(缺陷选取组件)27,以及控制各个部分用的、具有记录载体、打印机、显示组件等等的输出组件的整体控制部28。由整体控制部28选取出的有关缺陷的数据可通过图中未示出的通信组件作为输出30输出。
使搭载在载物台12上的、作为被检测对象物的晶片1相对于检测组件11的光轴进行位置对齐(校准),用光学显微镜对在晶片1周围的至少三个位置处形成的曝光用的校准标志摄象,根据具有可用光电变换组件将该图象信号变换为三个位置的校准标志的位置的载物台的位移计给出的、或根据激光测长器的载物台的位移量进行计算,并根据该计算出的三个位置的校准标志的位置坐标,相对于检测组件11的光轴以一个单元范围内为10μm以下的精度,对晶片1进行X方向、Y方向和旋转(θ)方向的校准。通过对晶片外周处进行一个单元范围内为10μm以下的精度校准,使得在十字形比较时可以忽视图象彼此之间的位置差异。
上述的电子光学检测组件11包括有可产生诸如电子束等的电子束源11a,使由电子束源11a发射的电子束扫描图象的电子束偏转器11c,使电子束在作为被检测对象物的晶片1上形成0.02~0.2μm直径的电子束斑点的物镜11b,将晶片1上产生出的二次电子汇集至二次电子检测器11e的ExB11d,调整高度检测传感器11f和物镜11b的焦点位置用的焦点位置控制部(未示出),控制电子束偏转器11c以实现波束扫描的扫描控制部(未示出)。电子束电流为10~200nA,检测图象象素尺寸换算至被检测对象物上为0.2~0.05μm,被检测对象物上的加速电压为0.3kV。检测象素尺寸应设定在被检测对象物的图形线宽的大约一半以下。
上述的电子光学检测组件11也可以用光学的图象检测组件替换。对于采用光学图象检测组件的场合,检测象素尺寸等与前述相类似。
晶片1上的图形,一边由比如说图3所示的左侧方向沿Y方向按预定的扫描宽度扫描,一边沿X的正向方向扫描性移动,利用电子光学检测组件11检测其二维图象信号,并用A/D变换组件13变换为数字图象信号。而且上述的延迟电路16将由A/D变换组件13获得的数字图象中,将包含着十字形比较用的着眼点在内的四点处的数字图象全部存储在上述的存储组件(图象存储器)17中,直至一定时间的延迟之后。换句话说就是,当由A/D变换组件13输出如图3所示的×点处的数字图象信号时,由延迟电路16输出的着眼点101的数字图象,将用上述的延迟电路16进行了相应于由×点至着眼点之间的扫描量的延迟。在该结果存储组件17中根据由整体控制部28获得的基准寻址信号34,存储着如图3所示的×点处的预定的二维扫描区域的数字图象信号。因此,由于×点与着眼点之间的扫描量为已知的值,所以选择组件19可以由设置在内部的、相对于若干个晶片1品种为不同的值的芯片节距数Dx、Dy中,选择出与由整体控制部28输入的晶片1的品种信息相对应的所需要的芯片节距数Dx、Dy,并且根据该芯片节距数Dx、Dy对存储组件17指定相对于着眼点101地址的比较点102a、102b、102c、102d的地址,再由存储组件17输出比较点102a、102b、102c、102d的数字图象信号。而且对于晶片1的品种数据,也可以用键盘等等的直接输入组件输入至整体控制部28,还可以采用读取形成在晶片1上的表示其品种的记号或文字等等方式输入。
在此之下的动作为检测动作。即用检测组件11将载物台12同步扫描所获得的晶片1的图形作为二维图象信号检测出来,用A/D变换组件13将其变换为数字图象信号,再将该数字图象信号延迟一定的量以获得着眼点101的数字图象信号15。同时将依次由预定的扫描区域获得的数字图象信号14存储在存储组件17处。因此,已经按预定的扫描区域存储在存储组件17中的数字图象信号中,包含着延迟后的着眼点101的数字图象信号15和沿坐标X方向的正方向和负方向相距为Dx象素距离的比较点102a、102b的数字图象信号。
可以通过将相应于着眼点101的地址的比较点102a、102b的地址,用选择组件19由内部进行有各种设定的芯片节距数Dx、Dy中,选择相应于晶片1的品种信息35并输入至整体控制部28,并基于选择出的芯片节距数Dx、Dy对存储组件17进行指定的方式,将与延迟后的着眼点101的数字图象信号15同步的比较点102a、102b、102c、102d中的数字图象信号18a、18b、18c、18d由存储组件17读出选取(剪切)出来。这时,将Dx、Dy分别选择为直接周边电路4、5沿X、Y方向的重复芯片Qx、Qy的整倍数。
然后利用各个差异图象选取部22a、22b、22c、22d分别对选取出的着眼点101的数字图象信号15与比较点102a的数字图象信号18a、对着眼点101的数字图象信号15与比较点102b的数字图象信号18b、对着眼点101的数字图象信号15与比较点102c的数字图象信号18c、对着眼点101的数字图象信号15与比较点102d的数字图象信号18d进行比较,将由于图形布线配置正常时的形状上的细微变化所产生的来源明确的变化许可值(深浅许可值)、由于位置偏差所产生的来源明确的变化许可值(位置偏差许可值)和纯粹的噪音成分由比较图形布线配置中取出并除去(减去),而选取出(输出)该差异图象21a、21b、21c、21d。换句话说就是,对于比较图形布线配置低于差值的场合,差异图象21a、21b、21c、21d中没有差值(差为0),即它们是彼此相符的。
候选缺陷图象选取部24a运算出表示上述的选取出的各差异图象218、21b、21c、21d中的差值(不相符性)为最小值(表示最小的相符度)的比较图象,并将差值的最小值为0(相符)以外的差值作为候选缺陷图象信号23计算出来。特征量选取部26利用候选缺陷图象23选取出如图10(b)所示的候选缺陷区域(缺陷形状)61,并选取出表示缺陷的立体形状的不相符度(依据如图10(e)所示的、由斜线区域表示的深浅不相符性获得的深浅值的差62)、表示缺陷发生位置信息的缺陷区域61的位置坐标(比如说重心位置G)、表示二维缺陷尺寸的缺陷区域61的缺陷面积S(如图10(b)中的斜线区域所示)以及沿X方向和Y方向的投影长度Lx、Ly等等的候选缺陷的特征量25。将这些候选缺陷用特征量25存储在作为程序处理的缺陷选取部(缺陷选取组件)27的存储区域中。可以根据表示缺陷发生位置信息的缺陷区域61的位置坐标(比如说重心位置G),将存储的候选缺陷特征量25按芯片内的坐标进行排列,比如说在一定的坐标范围内,将具有比赋予的不相符度平均值的许可域值大的不相符度或比赋予的许可域值大的面积或沿X方向和Y方向的投影长度的候选缺陷作为真实的缺陷选取出来。有关该选取出的真实缺陷的信息用整体控制部28的输出组件(记录载体、打印机、显示组件等等)输出,并作为整体控制部28的输出30,通过图中未示出的LAN等等的通信组件传递至管理整个程序的计算机或服务部等等处。
在图10(a)中示出了比较用正常的配线图形63,在图10(b)中示出了存在有候选缺陷61的配线图形63。在图10(c)中示出了表示沿图10(a)所示的的扫描线a-a剖开的深浅图象信号64,在图10(d)中示出了表示沿图10(b)所示的扫描线b-b剖开的深浅图象信号65。在图10(e)中示出了深浅图象信号64与深浅图象信号65之间的不相符度(依据由斜线区域所示的不相符性获得的深浅值的差)62。
该第一实施形式中的第一变种实例未采用十字形的比较,而是如图11所示,对于着眼点101的图形,用位于沿X、Y方向的两个位置处的比较点102a、102c的图形进行比较。如果采用这种方式,可以大大的减少需检测的区域,从而可以用更简便的方法、装置构成来实施检测。换句话说就是,它不需要设置如图9所示的构成中的差异图象选取部22b、22d。
该第一实施形式中的第二变种实例也未采用十字形的比较,而是如图12所示,在十字形的基础上,还增加了位于沿X方向的两个位置处的比较点102e、102f的图形以进行比较。如果采用这种方式,可以与重复的芯片为若干个的场合相对应。类似的,还可以沿X方向和Y方向增加若干个位置处的比较点。对于采用该第二变种实例的场合,需要增加差异图象选取部22e、22f。
如果采用如上所述的根据本发明构成的第一实施形式,可以通过不指定需检测区域坐标的方式选取出构成半导体存储器的具有重复性的存储器板3和直接周边电路4、5中的缺陷,并且可以用设定着眼点101和比较点102之间的距离Dx、Dy构成参数的方式进行方便的检测。
下面利用图13说明根据本发明构成的图形检测方法和装置的第二实施形式。图13示出了图形检测装置的第二实施形式。根据本发明构造的图形检测装置的第二实施形式,相对于如图9所示的第一实施形式,还增加了运算着眼点101的数字图象信号15与各个比较点102a~102的数字图象信号18a、18b、18c、18d的相符度Diff a、Diff b、Diff c、Diff d的、当该运算出的相符度Diff a、Diff b、Diff c、Diff d的许可值比较大、包含着着眼点和比较点之间的图形附近没有大幅度的不同时使各相符度Diff a、Diff b、Diff c、Diff d为“0”(Diff a=0、Diff b=0、Diff c=0、Diff d=0)的相符度运算部(相符度运算组件)35a、35b、35c、35d,可相应于由各相符度运算部35a、35b、35c、35d获得的相符性信号36a、36b、36c、36d、对由候选缺陷选取部24b中的差异图象选取部(差异图象选取组件)22a、22b、22c、22d中获得的差异图象(Comp a)21a、(Compb)21b、(Comp c)21c、(Comp d)21d中进行候选缺陷的判定和选择用的选择信号38的输出用的比较对象选择部37。对于用差异图象选取部(差异图象选取组件)22a~22d选取差异图象用的比较点102a~102d的数字图象,还可以制作成与存储器板部3、直接周边电路4、5中的设计信息合并的信息并存储在存储组件17中。在此,在由存储组件17读取出根据设计信息制作的比较点102a~102d的数字图象时,还需要用由比较对象选择部37给出的选择信号38进行选择。
各相符度运算部35a、35b、35c、35d对各个差异图象选取部(差异图象选取组件)22a~22d进行类似的除去(减去)比较图形的运算,在比说5×5个象素存储器的范围内剪切出差异图象Diff a、Diff b、Diff c、Diff d,通过取在该剪切出的存储器范围内的最小差异图象为中央象素值的方式,对于表示基本相符(在5×5个象素存储器的范围内的深浅差异为最小:最小差异图象)的差异图象信号进行二维扩大处理,通过采用将较大域值双值化的方式,可将未超过较大域值的点作为相符的、没有较大图形布线配置上不同的点,和其附近(5×5个象素存储器的范围内)的部分,作为确实的相符性的点输出。即各个相符度运算部35a、35b、35c、35d对于大于许可值(域值)的、但在着眼点和比较点之间的图形附近未发现有比较大的不同的点,输出相符性信号。这样,即使存在有细微的缺陷,比较对象选择部37也可以判定着眼点101是处于二维重复状态,处于仅沿横向(X)方向重复状态,处于仅沿纵向(Y)方向重复的状态,还是处于重复的端点的状态,或处于孤立点的状态。即比较对象选择部37可以在四个相符度运算部35a、35b、35c、35d输出相符性信号时,判定为二维重复状态,从而以输出作为候选缺陷的、候选缺陷选取部24b中的四个差异图象(Comp a~Comp d)中的最小值(min((Comp a~Comp d))的方式输出选择信号。而且当比较对象选择部37在四个相符度运算部35a、35b、35c、35d内的相符度运算部35a、35b输出相符性信号(Diff a=0、Diff b=0)时,判定为沿横向(X)方向的重复状态,从而以输出作为候选缺陷的、候选缺陷选取部24b中的四个差异图象(Comp a~Comp d)中的沿横向(X)方向的两个差异图象(Comp a、Compb)的最小值(min((Comp a~Comp d))的方式输出选择信号。而且,比较对象选择部37在四个相符度运算部35a、35b、35c、35d中的相符度运算部35c、35d输出相符性信号(Diff c=0、Diff d=0)时,判定为沿纵向(Y)方向的重复状态,并且以输出作为候选缺陷的、候选缺陷选取部24d中的四个差异图象(Comp c~Comp d)中的沿纵向(Y)方向的两个差异图象(Comp c、Comp d)的最小值(min((Comp c~Comp d))的方式输出选择信号。比较对象选择部37在四个相符度运算部35a、35b、35c、35d中的某一个相符度运算部35a、35b、35c、35d输出相符性信号(仅Diffa=0,或仅Diff b=0,或仅Diff c=0,或仅Diff d=0)时,判定为重复端点的状态,并且以输出作为候选缺陷的、候选缺陷选取部24d中的四个差异图象中的判定为端点的差异图象(Comp a,或Comp b,或Comp c,或Comp d)的方式输出选择信号。比较对象选择部37在四个相符度运算部35a、35b、35c、35d的输出均为不相符性信号(Diff a~Diff d≠0)时,判定为孤立点的状态,故以输出作为候选缺陷的候选缺陷选取部24b中的四个差异图象(Comp a~Comp d)的最小值(min(Comp a~Comp d))的方式输出选择信号。这样,候选缺陷图象选取部24b在为二维重复状态中,输出作为候选缺陷的四个差异图象(Comp a~Comp d)中的最小值(min(Comp a~Compd)),在为沿横向(X)方向的重复状态中,输出作为候选缺陷的、沿横向(X)方向的两个差异图象(Comp a、Comp b)中的最小值(min(Comp a,Comp b)),在为沿纵向(Y)方向的重复状态中,输出作为候选缺陷的、沿纵向(Y)方向的两个差异图象(Comp c、Comp d)中的最小值(min(Compc,Comp d)),在为多重设置端点的状态中,输出作为候选缺陷的、判定为端点的某一差异图象(Comp a,或Comp b,或Comp c,或Comp d),在为孤立点的状态中,输出作为候选缺陷的、判定为孤立点状态的四个差异图象(Comp a~Comp d)的最小值(min(Comp a~Comp d))。而且由特征量选取部(特征选取组件)26和缺陷选取部(缺陷选取组件)27进行的处理,与如图9所示的图形检测装置的第一实施形式相类似。
在前述如图9所示的图形检测装置的第一实施形式中,将由候选缺陷选取部24a给出的、表示各个差异图象21a、21b、21c、21d中的差(不相符性)为最小值(表示为最小的相符度)的差异图象,作为候选缺陷图象信号23输出。对于这种场合,输出的、作为候选缺陷信号的信号中并不丧失如图14中的模型所示的微小缺陷141的轮廓(具有微小的阶梯差异而产生着比较大的深浅信号变化。)142,所以对于微小缺陷141中的平坦部分143,也可能会丧失与比较点102d的图形之间的相符性,从而有可能会输出随微小缺陷形状变化的状态的候选缺陷信号。特别是对于微小缺陷141为凹入形缺陷的场合,由于由着眼点101的微小缺陷形成的图象与由不具有重复性的比较点102d的图形形成的图象相符,其结果将在采用第一实施形式时,对于由于微小缺陷141的轮廓而被选取出的可能性增大。
然而,对于如前述图13所示的图形检测装置的第二实施形式,由于它可以输出不随缺陷形状等等变化的、可如实的反映缺陷的、作为候选缺陷信号23的输出信号,所以和第一实施形式相比,可以用十字形比较实现微小缺陷的高可靠性的检测。
下面利用图15说明根据本发明构成的图形检测方法和装置的第三实施形式。图15示出了图形检测装置的第三实施形式。根据本发明构成的图形检测装置的第三实施形式,与图9所示的第一实施形式的不同之处在于,它是利用由单扫描栅移位寄存器等等构成的延迟电路29a,按照在图象检测时的X方向扫描中由着眼点101至比较点102a的距离所需要的时间延迟后的方式,获得由候选缺陷选取部24a获得的着眼点101与比较点102a之间的差异图象21a,和由差异图象选取部22b获得的差异图象。当由延迟电路29a输出差异图象21a时,同时由差异图象选取部22b输出着眼点101与比较点102b之间的差异图象21b。换句话说就是,由差异图象选取部22b获得的差异图象包含着在第一实施形式中所说明过的差异图象21a和差异图象21b的信息。差异图象21b为比较着眼点101与由着眼点101沿X方向的正方向相距Dx象素个距离的比较点102b用的图象,差异图象21a为比较着眼点101与由着眼点101沿X方向的负方向相距Dx象素个距离的比较点102a用的图象,换言之,如果仅将差异图象21b取为沿象素的X方向负方向,而替代比较点102a中的着眼点和比较对象,则图象是等价的。
另外,还可以利用由单扫描栅移位寄存器等等沿Y方向多个并列而构成的延迟电路29c,通过在图象检测时的Y方向扫描中由着眼点101至比较点102c的距离所需要的时间延迟后的方式,获得由候选缺陷选取部24c获得的着眼点101与比较点102c之间的差异图象21c,和由差异图象选取部22d获得的差异图象。当由延迟电路29c输出差异图象21c时,同时由差异图象选取部22d输出着眼点101与比较点102d之间的差异图象21d。换句话说就是,由差异图象选取部22d获得的差异图象中,同样包含着差异图象21c和差异图象21d的数据。差异图象21d为比较着眼点101与由着眼点101沿Y方向的正方向相距Dy象素个距离的比较点102d用的图象,差异图象21c为比较着眼点101与由着眼点101沿Y方向的负方向相距Dy象素个距离的比较点102c用的图象,换言之,如果仅将差异图象21d取作为沿Dy象素的Y方向负方向,来替代比较点102c中的着眼点和比较对象,则图象是等价的。
如上所述,对于作为被检测对象物的晶片1的不同品种,为由着眼点101沿X方向和Y方向至比较点102的距离发生变化的场合。因此,应该依据由选择组件19获得的、由着眼点101沿X方向和Y方向至比较点102的距离的数据,相应的改变各个延迟电路29a和29c的延迟时间。
它与如上所述的图9所示的第一实施形式相类似,但如果和第一实施形式相比,由于它将选取比较参数等的复杂处理所必需的差异图象选取部的数目减少一半,所以不仅可以设置成构成简单的延迟电路,还可以以不进行可检测区域的坐标指定的方式,选取出X直接周边电路4、Y直接周边电路5中的部分的缺陷,从而可以用简单的参数设定方式检测。
当然,该第三实施形式也适用于上述的第二实施形式。
下面利用图16说明根据本发明构成的图形检测方法和装置的第四实施形式。图16示出了图形检测装置的第四实施形式。根据本发明构成的图形检测装置的第四实施形式,与前述图16所示的图形检测装置的第三实施形式的不同之处在于,它没有采用缺陷选取部27,而是配置了存储有无预定的重复性的位置坐标的孤立点存储部31,以及可由候选缺陷中将具有与预先存储的无重复性的位置的坐标信息相相符的坐标的部分排除,而选取出真实缺陷的坐标校正部32。该坐标校正部32具有与第一至第三实施形式中的缺陷选取部27相同的功能。
特征量选取部26由候选缺陷图象23选取出如图10(b)所示的候选缺陷区域(缺陷形状)61,并且选取出表示缺陷的立体形状的不相符度(依据如图10(e)所示的、由斜线区域表示的深浅不相符性获得的深浅值的差62)、表示缺陷发生位置信息的缺陷区域61的位置坐标(比如说重心位置G)、表示二维缺陷尺寸的缺陷区域61的面积S(如图10(b)中的斜线区域所示)、以及沿X方向和Y方向的投影长度Lx、Ly等等的候选缺陷用的特征量25。这些候选缺陷用特征量25存储在作为程序处理的坐标校正部32的存储器区域中。可以根据表示缺陷发生位置信息的缺陷区域61的位置坐标(比如说重心位置G),将存储在坐标校正部32中的候选缺陷特征量25按照芯片内的坐标进行排列,比如说在一定的坐标范围内,将具有与预先存储在坐标校正部32中的孤立点的坐标信息相符合的坐标的候选缺陷加以排除,从而选取出真实缺陷,并输出至输出组件(记录载体、打印机、显示组件),或通过网络传递至管理整个程序的计算机处。
对于存储在坐标存储部32中的孤立点的坐标数据,为检测对象设定数据,或检测用作业者登记的场合,或为它们的组合时,可以用比如说设置在整体控制部28处的输入组件进行登记。
该第四实施形式也适用于第一实施形式中的第一变形实例,即可以进行第二次的比较检测,从而可以对未排除的虚假缺陷坐标进行登记,并将其排除。这样,可以相对于坐标存储部31用比较少的工序进行登记用坐标指定。
如果采用该第四实施形式,通过比较预先存储的坐标,可以可靠的排除虚假缺陷。
当然,该第四实施形式也适用于上述的第一实施形式和第二实施形式。
下面利用图17说明根据本发明构成的图形检测方法和装置的第五实施形式。图17示出了图形检测装置的第五实施形式。与第一实施形式的不同之处在于,它还包括有检测芯片节距比较用的候选缺陷图象206用的、存诸A/D变换后的图象14的存储组件201,对由存储在该存储组件201的图象中选择出的、距芯片整倍数距离之前的图象用的图象207和目前的检测图象14进行比较以计算出候选缺陷图象206的图象处理组件203,根据由整体控制部28获得的检测位置的坐标数据、选择由候选缺陷选取部24获得的十字形比较用的候选缺陷图象23和芯片节距比较用的候选缺陷图象206的候选缺陷选取组件204。
候选缺陷选取部24运算出由各个差异图象选取部22a~22d选取出的差异图象21a、21b、21c、21d中的最小值(最相符的差异图象),并由此计算出十字形比较用的候选缺陷图象23。
在另一方面,用图象处理组件203对存储在存储组件201中的数字图象14为一个芯片节距之前的图象和数字图象14进行图象处理,并计算出芯片节距比较用的候选缺陷图象206。候选缺陷选择组件204利用十字形比较用的候选缺陷图象23和芯片节距比较用的候选缺陷图象206,依据芯片上的存储器板部3、直接周边电路4、5和间接周边电路6的区域和坐标数据,选取出所选择出的候选缺陷图象208。换句话说就是,候选缺陷选取组件204对于芯片上的存储器板3和直接周边电路4、5的区域,选择十字形比较用的候选缺陷图象23,对于间接周边电路6区域,选择芯片节距比较用的候选缺陷图象206,并作为候选缺陷图象207输出。
特征量选取部26利用这种选择出的候选缺陷图象107,选取出如图10(b)所示的候选缺陷区域(缺陷形状)61,并且选取出表示缺陷的立体形状的不相符度(依据如图10(e)所示的、由斜线区域表示的深浅不相符性获得的深浅值的差62)、表示缺陷发生位置信息的缺陷区域61的位置坐标(比如说重心位置G)、表示二维缺陷尺寸的缺陷区域61的面积S(如图10(b)中的斜线区域所示)、以及沿X方向和Y方向的投影长度Lx、Ly等等的候选缺陷用的特征量25。这些候选缺陷用特征量25存储在作为程序处理的特征量选取部26的存储区域中。特征量选取部26可用芯片内坐标对存储的候选缺陷的特征量25进行排列,比如说在一定的坐标范围内,将具有大于赋予在不相符度平均值的许可域值的候选缺陷,作为真实缺陷选取出来。而且候选缺陷选择部(候选缺陷选取组件)204根据检测位置的坐标数据,对具有重复性的存储器板3、X方向直接周边电路4、Y方向直接周边电路5选定出十字形比较用的候选缺陷图象23,对位于其外的间接周边电路6选定出芯片节距比较用的候选缺陷图象206。
可以用该第五实施形式进行十字形比较和芯片节距比较的混合检测,所以可以对不同于具有重复性的存储器板3、X方向直接周边电路4、Y方向直接周边电路5的部分的间接周边电路6,选取出缺陷。
当然,该第五实施形式也适用于上述的第二、第三和第四实施形式。
如上所述的第一~第五实施形式,均是以采用电子光学检测组件的装置为例进行说明的,但采用光学检测组件等其它类型的检测组件,也可以进行类似的实施。
如果采用本发明,通过简单的指定检测区域的方式,便可以获得高可靠性的检测效果。
如果采用本发明,通过容易指定检测区域的方式,可以对小于重复部分的全部区域获得高速且高可靠性的检测缺陷的效果。
如果采用本发明,可以对形成有由存储器板和直接周边电路构成的重复图形的半导体晶片,高可靠性的进行缺陷检测,从而可以获得可以制造出高品质的半导体晶片的效果。

Claims (17)

1.一种图形检测方法,其特征在于:对形成若干个相同的图形组的被检测对象物进行摄象以获得被检测对象物的二维数字图象信号,将由该二维数字图象信号中的前述被检测对象物上的检测图形组中的图形的数字图象信号、与相对于该检测出的图形组的图形的原来相同的前述被检测对象物上的其它若干个图形组中的图形的图象信号进行比较以选取出缺陷,并将有关该选取出的缺陷的数据输出至通信电路。
2.一种如权利要求1所述的图形检测方法,其特征在于:前述其它的图形组为与前述检测图形组相邻接的图形组。
3.一种如权利要求1所述的图形检测方法,其特征在于:前述若干个其它图形组为沿与前述检测图形组相正交的方向相邻接的图形组。
4.一种如权利要求1所述的图形检测方法,其特征在于:前述被检测对象物上的检测用图形组中的图形的数字图象信号与相对于作为与该检测的图形组的图形相同的图形的、所希望的前述被检测对象物上的其它若干个图形组的比较图形的图象信号中的任何一个不相符时,就将前述检测图形组中的图形作为候选缺陷选择出来,并由该选择出的候选缺陷中选取出真实的缺陷。
5.一种图形检测方法,其特征在于:对形成为若干个相同的图形组的被检测对象物进行摄象以获得被检测对象物的图象信号,将由该图象信号中的前述被检测对象物上的检测图形组的图形的图象信号、与相对于该检测的图形组的图形的、原来相同的前述被检测对象物上的其它若干个图形组中的图形的图象信号进行比较,以排除虚假缺陷并检测出真实缺陷,输出有关该检测出的真实缺陷的数据。
6.一种如权利要求5所述的图形检测方法,其特征在于:根据前述被检测对象物上的检测图形组中的图形的图象信号和前述其它图形组的图形之间的不同,选取出前述检测的图形组中的图形的候选缺陷,通过将该选取出的候选缺陷与前述检测图形组之间进行相互比较选取出虚假缺陷,再由选取出的候选缺陷中排除前述虚假缺陷以检测出真实的缺陷。
7.一种如权利要求5所述的图形检测方法,其特征在于:相对于前述被检测对象物上的检测图形组中的图形的图象信号,对原来相同的前述被检测对象物上的图形组的图形进行比较以选取出候选缺陷,再由该候选缺陷中将满足若干个图形组的规律的现有的缺陷作为虚假缺陷排除掉,以检测出真实的缺陷。
8.一种图形检测方法,其特征在于:对在预定的芯片上重复形成具有存储器板和直接周边电路的图形的半导体晶片进行摄象,将该摄象获得的图象信号变换为数字图象信号,将相对于由该变换所获得的数字图象信号中的前述半导体晶片上的检测的图形的着眼点的数字图象信号与相对于该着眼点相距为前述预定芯片的距离的位置处的若干个数字图象信号分别进行比较,以选取出候选缺焰,由该选取出的候选缺焰中选取出虚假缺焰,由前述候选缺焰中排除前述虚假缺陷以检测出真实缺陷,并将与该检测出的真实缺陷相关的数据通过通信组件输出。
9.一种如权利要求8所述的图形检测方法,其特征在于:将前述选取出的候选缺陷中的与前述半导体晶片上的规律情况相符合的部分作为前述虚假缺陷选取出去。
10.一种图形检测方法,其特征在于:对在预定的芯片上重复形成具有存储器板部和直接周边电路的图形的半导体晶片进行摄象,将该摄象获得的图象信号变换为数字图象信号,将相对于由该变换所获得的数字图象信号中的前述半导体晶片上的检测图形的着眼点的数字图象信号和与该着眼点周围的若干个位置处相对应的数字图象信号分别进行比较,以选取出存在有前述检测图形中的前述存储器板和/或直接周边电路处的缺陷,并输出与该检测出的缺陷相关的数据。
11.一种图形检测装置,其特征在于包括:具有对被检测对象物进行摄象的组件,将用该摄象组件获得的前述被检测对象物的图象信号变换为数字图象信号的A/D变换组件,将用该A/D变换组件变换后的数字图象信号中的有关前述被检测对象物上的着眼点的数字图象信号与相对于该着眼点的图形为原来相同的若干个图形的、位于与前述着眼点相对应处的比较点的数字图象信号分别进行比较以选取出前述着眼点的候选缺陷的候选缺陷选取组件,由该选取出的候选缺陷中检测出真实缺陷用的缺陷检测组件,输出与该检测出的真实缺陷有关的信息的输出组件。
12.一种如权利要求11所述的图形检测装置,其特征在于前述候选缺陷选取组件包括:由着眼点的数字图象信号和相对于该着眼点的图形为原来相同的若干个图形的、位于与前述着眼点相对应处的比较点的参考图象信号中分别选取出差异图象的差异图象选取部,和将由该差异图象选取部选取出的各差异图象与预定的值进行比较以选取出候选缺陷用的候选缺陷选取部。
13.一种如权利要求11所述的图形检测装置,其特征在于前述缺陷检测组件包括:可选取出用前述候选缺陷选取组件选取出的候选缺陷的特征量的特征量选取部,以及根据由该特征量选取部选取出的前述候选缺陷的特征量检测出真实缺陷的缺陷选取部。
14.一种图形检测装置,其特征在于包括:对形成重复图形的被检测对象物的物理量作为二维图象信号进行检测的图象信号检测组件,将用该图象信号检测组件获得的二维图象信号变换为二维数字图象信号的A/D变换组件,将用该A/D变换组件变换后的二维数字图象信号中的着眼点的数字图象信号与沿X方向和Y方向重复芯片节距的整倍数处的若干个数字图象信号分别进行比较以便分别选取出着眼点的数字图象信号和若干个比较点的数字图象信号之间的差异图象信号用的差异图象选取组件,根据该差异图象选取组件选取出的若干个差异图象信号选取出候选缺陷的候选缺陷选取组件,由该候选缺陷选取组件选取出的候选缺陷中选取出真实缺陷用的缺陷选取组件。
15.一种如权利要求14所述的图形检测方法,其特征在于:前述缺陷选取组件对于前述候选缺陷选取组件选取出的候选缺陷为在被检测对象物上不按规律产生的部分,将其作为真实缺陷检测出来。
16.一种如权利要求15所述的图形检测方法,其特征在于:前述差异图象选取组件具有可将由前述A/D变换组件变换后的二维数字图象信号中的至少为前述若干个比较点的数字图象信号分别存储的存储组件。
17.一种如权利要求1 5所述的图形检测方法,其特征在于:前述缺陷选取组件具有由前述候选缺陷中选取出缺陷特征量用的特征量选取组件。
CNB971214123A 1996-09-17 1997-09-16 图形检测方法及其装置 Expired - Fee Related CN1160660C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24516196A JP3566470B2 (ja) 1996-09-17 1996-09-17 パターン検査方法及びその装置
JP245161/96 1996-09-17
JP245161/1996 1996-09-17

Publications (2)

Publication Number Publication Date
CN1182921A true CN1182921A (zh) 1998-05-27
CN1160660C CN1160660C (zh) 2004-08-04

Family

ID=17129526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971214123A Expired - Fee Related CN1160660C (zh) 1996-09-17 1997-09-16 图形检测方法及其装置

Country Status (7)

Country Link
US (2) US6347150B1 (zh)
JP (1) JP3566470B2 (zh)
KR (1) KR100310106B1 (zh)
CN (1) CN1160660C (zh)
MY (1) MY125570A (zh)
SG (1) SG90705A1 (zh)
TW (1) TW350111B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931116A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 存储器同步缺陷检测方法
CN103630547A (zh) * 2013-11-26 2014-03-12 明基材料有限公司 具有周期性结构的光学薄膜的瑕疵检测方法及其检测装置
CN106204517A (zh) * 2015-04-17 2016-12-07 铭传大学 周期性图案的自动光学检测方法
CN106583955A (zh) * 2016-12-13 2017-04-26 鸿利智汇集团股份有限公司 一种检测芯片固定方向的焊线方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340347A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd パターン検査方法及びその装置並びに半導体ウエハの製造方法
JP2882409B1 (ja) 1998-04-24 1999-04-12 株式会社東京精密 外観検査装置
JP3152203B2 (ja) * 1998-05-27 2001-04-03 株式会社東京精密 外観検査装置
KR19990086301A (ko) * 1998-05-27 1999-12-15 윤종용 고체 촬상 소자의 이물 검사영역 설정방법 및 설정장치
JP3262092B2 (ja) 1999-01-07 2002-03-04 日本電気株式会社 不良分布解析システム、方法及び記録媒体
JP3907874B2 (ja) * 1999-08-02 2007-04-18 松下電器産業株式会社 欠陥検査方法
US6571196B2 (en) * 1999-11-29 2003-05-27 Hitachi Kokusai Electric Inc. Size inspection/measurement method and size inspection/measurement apparatus
US6831998B1 (en) * 2000-06-22 2004-12-14 Hitachi, Ltd. Inspection system for circuit patterns and a method thereof
JP2002014057A (ja) * 2000-06-30 2002-01-18 Nidek Co Ltd 欠陥検査装置
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
JP4711570B2 (ja) 2001-09-14 2011-06-29 株式会社東京精密 パターン検査方法及び検査装置
JP4126189B2 (ja) * 2002-04-10 2008-07-30 株式会社日立ハイテクノロジーズ 検査条件設定プログラム、検査装置および検査システム
US6684164B1 (en) * 2002-08-28 2004-01-27 Macronix International Co., Ltd. True defect monitoring through repeating defect deletion
US6996264B2 (en) * 2002-10-18 2006-02-07 Leco Corporation Indentation hardness test system
JP2004198265A (ja) * 2002-12-18 2004-07-15 Dainippon Printing Co Ltd 加工製品の外観検査、選別方法および加工製品の外観検査、選別システム
JP4212904B2 (ja) * 2003-01-22 2009-01-21 日本板硝子株式会社 透明体上のピンホール欠点および汚れ欠点を検出する方法および装置
US7469057B2 (en) * 2003-02-26 2008-12-23 Taiwan Semiconductor Manufacturing Corp System and method for inspecting errors on a wafer
JP4185789B2 (ja) * 2003-03-12 2008-11-26 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
US7221727B2 (en) * 2003-04-01 2007-05-22 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
JP4331558B2 (ja) * 2003-10-01 2009-09-16 株式会社日立ハイテクノロジーズ 被検査物の外観検査方法及び外観検査装置
JP4351522B2 (ja) * 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
US20060171593A1 (en) * 2005-02-01 2006-08-03 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate
DE102005011237B3 (de) * 2005-03-11 2006-08-03 Leica Microsystems Semiconductor Gmbh Verfahren zur Bestimmung von Defekten in Bildern
KR100705643B1 (ko) * 2005-06-07 2007-04-09 (주) 인텍플러스 반도체 소자의 검사 방법
JP4174504B2 (ja) * 2005-08-31 2008-11-05 アドバンスド・マスク・インスペクション・テクノロジー株式会社 試料検査装置、試料検査方法及びプログラム
JP4266971B2 (ja) * 2005-09-22 2009-05-27 アドバンスド・マスク・インスペクション・テクノロジー株式会社 パターン検査装置、パターン検査方法、及び検査対象試料
JP4950550B2 (ja) * 2006-04-21 2012-06-13 株式会社東芝 パターン合わせずれ計測方法およびプログラム
KR100755372B1 (ko) * 2006-08-25 2007-09-04 삼성전자주식회사 웨이퍼 검사방법
JP5466811B2 (ja) * 2006-11-22 2014-04-09 オリンパス株式会社 基板検査装置および基板検査方法
US7898653B2 (en) * 2006-12-20 2011-03-01 Hitachi High-Technologies Corporation Foreign matter inspection apparatus
JP5110977B2 (ja) * 2007-06-22 2012-12-26 株式会社日立ハイテクノロジーズ 欠陥観察装置及びその方法
JP4659004B2 (ja) * 2007-08-10 2011-03-30 株式会社日立ハイテクノロジーズ 回路パターン検査方法、及び回路パターン検査システム
JP5104291B2 (ja) * 2007-12-26 2012-12-19 富士通株式会社 画像解析プログラム、画像解析装置、および画像解析方法
JP4919988B2 (ja) 2008-03-07 2012-04-18 株式会社日立ハイテクノロジーズ 回路パターン検査装置、および回路パターン検査方法
US8249331B2 (en) * 2008-04-09 2012-08-21 Applied Materials Israel, Ltd. Method and system for evaluating an object
TWI451284B (zh) * 2008-04-22 2014-09-01 Applied Materials Israel Ltd 評估物件的方法及系統
TWI410820B (zh) * 2008-04-22 2013-10-01 Applied Materials Israel Ltd 評估物件的方法及系統
US8467595B2 (en) * 2008-08-01 2013-06-18 Hitachi High-Technologies Corporation Defect review system and method, and program
JP5275017B2 (ja) 2008-12-25 2013-08-28 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
JP5287385B2 (ja) * 2009-03-13 2013-09-11 オムロン株式会社 計測装置
JP5403367B2 (ja) * 2010-02-05 2014-01-29 アイシン精機株式会社 物体形状評価装置
JP5498189B2 (ja) 2010-02-08 2014-05-21 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
JP2012068454A (ja) * 2010-09-24 2012-04-05 Toshiba Corp パターン形状判定方法、パターン形状検証方法、パターン補正方法、リソグラフィ用マスクの製造方法および半導体装置の製造方法
JP2014515859A (ja) * 2011-04-26 2014-07-03 ケーエルエー−テンカー コーポレイション データベース駆動型のセルツーセルレチクル検査
KR20140006190A (ko) * 2012-06-27 2014-01-16 삼성전자주식회사 광학측정장치 및 그 제어방법
JP2014206446A (ja) * 2013-04-12 2014-10-30 株式会社ニューフレアテクノロジー パターン検査方法
US9171364B2 (en) * 2013-06-21 2015-10-27 Kla-Tencor Corp. Wafer inspection using free-form care areas
JP6303352B2 (ja) * 2013-09-18 2018-04-04 株式会社デンソーウェーブ 外観検査システム
CN103531498B (zh) * 2013-10-18 2016-04-20 上海华力微电子有限公司 晶圆缺陷分析系统
CN104715250B (zh) * 2013-12-17 2018-06-12 中国科学院深圳先进技术研究院 十字激光检测方法和装置
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
JP7317647B2 (ja) * 2019-09-19 2023-07-31 株式会社Screenホールディングス 学習装置、検査装置、学習方法および検査方法
CN111415878B (zh) * 2020-03-30 2023-09-12 英特尔产品(成都)有限公司 晶圆级自动检测方法、设备及系统
US11798828B2 (en) * 2020-09-04 2023-10-24 Kla Corporation Binning-enhanced defect detection method for three-dimensional wafer structures

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3963354A (en) * 1975-05-05 1976-06-15 Bell Telephone Laboratories, Incorporated Inspection of masks and wafers by image dissection
JPS5950218B2 (ja) * 1979-12-06 1984-12-07 ソニー株式会社 パタ−ン検査装置
US4448532A (en) * 1981-03-31 1984-05-15 Kla Instruments Corporation Automatic photomask inspection method and system
JPS57196530A (en) 1981-05-28 1982-12-02 Fujitsu Ltd Inspection of pattern
GB2129547B (en) * 1982-11-02 1986-05-21 Cambridge Instr Ltd Reticle inspection
JPS59157505A (ja) * 1983-02-28 1984-09-06 Hitachi Ltd パタ−ン検査装置
US4532650A (en) * 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
JPH0750664B2 (ja) * 1983-06-23 1995-05-31 富士通株式会社 レチクルの検査方法
US4771468A (en) * 1986-04-17 1988-09-13 International Business Machines Corporation System for automatic inspection of periodic patterns
JPH0623999B2 (ja) * 1986-07-28 1994-03-30 株式会社日立製作所 パタ−ン欠陥検出方法
US4845558A (en) * 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
JP2667416B2 (ja) * 1987-12-28 1997-10-27 レーザーテック株式会社 パターン欠陥検査方法
JPH02170279A (ja) * 1988-12-23 1990-07-02 Hitachi Ltd 被検査対象パターンの欠陥検出方法及びその装置
US5153444A (en) 1988-12-23 1992-10-06 Hitachi, Ltd. Method and apparatus for detecting patterns
JP3187827B2 (ja) * 1989-12-20 2001-07-16 株式会社日立製作所 パターン検査方法および装置
JP2971628B2 (ja) * 1991-06-27 1999-11-08 株式会社日立製作所 パターン検査方法及び装置
KR960007481B1 (ko) 1991-05-27 1996-06-03 가부시끼가이샤 히다찌세이사꾸쇼 패턴검사방법 및 장치
JP2954381B2 (ja) * 1991-05-27 1999-09-27 株式会社日立製作所 パターン検査方法及び装置
JP3148353B2 (ja) * 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
JP2979748B2 (ja) * 1991-07-17 1999-11-15 株式会社デンソー スタータ用ブレーキ装置
JP3273049B2 (ja) * 1991-08-14 2002-04-08 日立電子エンジニアリング株式会社 ウエハのアライメント方法
DE69208413T2 (de) 1991-08-22 1996-11-14 Kla Instr Corp Gerät zur automatischen Prüfung von Photomaske
JP3730263B2 (ja) * 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
US5513275A (en) * 1993-01-12 1996-04-30 Board Of Trustees Of The Leland Stanford Junior University Automated direct patterned wafer inspection
JP3299342B2 (ja) * 1993-06-11 2002-07-08 株式会社日立製作所 半導体メモリモジュール
GB2284606A (en) 1993-11-24 1995-06-14 Aspid S A De C V Polymerised collagen-based anti-fibroid composition
JPH08234413A (ja) * 1995-02-24 1996-09-13 Mitsubishi Electric Corp フォトマスクパターン欠陥検査装置及びフォトマスクパターン欠陥検査方法
JP3246704B2 (ja) * 1995-02-27 2002-01-15 シャープ株式会社 配線基板の検査装置
JP3751660B2 (ja) * 1995-06-15 2006-03-01 浜松ホトニクス株式会社 規則的パターンの欠陥検査装置
US5859698A (en) * 1997-05-07 1999-01-12 Nikon Corporation Method and apparatus for macro defect detection using scattered light

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931116A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 存储器同步缺陷检测方法
CN102931116B (zh) * 2012-11-12 2015-05-06 上海华力微电子有限公司 存储器同步缺陷检测方法
CN103630547A (zh) * 2013-11-26 2014-03-12 明基材料有限公司 具有周期性结构的光学薄膜的瑕疵检测方法及其检测装置
CN103630547B (zh) * 2013-11-26 2016-02-03 明基材料有限公司 具有周期性结构的光学薄膜的瑕疵检测方法及其检测装置
CN106204517A (zh) * 2015-04-17 2016-12-07 铭传大学 周期性图案的自动光学检测方法
CN106204517B (zh) * 2015-04-17 2019-03-12 铭传大学 周期性图案的自动光学检测方法
CN106583955A (zh) * 2016-12-13 2017-04-26 鸿利智汇集团股份有限公司 一种检测芯片固定方向的焊线方法
CN106583955B (zh) * 2016-12-13 2019-05-03 鸿利智汇集团股份有限公司 一种检测芯片固定方向的焊线方法

Also Published As

Publication number Publication date
JPH1089931A (ja) 1998-04-10
CN1160660C (zh) 2004-08-04
MY125570A (en) 2006-08-30
KR19980024426A (ko) 1998-07-06
US7260256B2 (en) 2007-08-21
US6347150B1 (en) 2002-02-12
KR100310106B1 (ko) 2001-12-15
JP3566470B2 (ja) 2004-09-15
US20020094120A1 (en) 2002-07-18
TW350111B (en) 1999-01-11
SG90705A1 (en) 2002-08-20

Similar Documents

Publication Publication Date Title
CN1160660C (zh) 图形检测方法及其装置
US6865288B1 (en) Pattern inspection method and apparatus
US8027527B2 (en) Method for analyzing defect data and inspection apparatus and review system
CN1212658C (zh) 用电子束监测工艺条件变化的监测系统和监测方法
US5663569A (en) Defect inspection method and apparatus, and defect display method
US8040503B2 (en) Method of inspecting a semiconductor device and an apparatus thereof
US20060192117A1 (en) Inspection method and apparatus using an electron beam
US20120207382A1 (en) Fault inspection method
KR101588367B1 (ko) 하전 입자선 장치
US20090290782A1 (en) Method and a system for establishing an inspection-recipe
CN1672038A (zh) 监控制程变异的系统与方法
JP2006252563A (ja) 画像内の欠陥を検出する方法
CN1302280C (zh) 通孔内异物检查方法
US6157451A (en) Sample CD measurement system
EP2212909B1 (en) Patterned wafer defect inspection system and method
JP2006090740A (ja) 配線基板の検査方法、配線基板の製造方法及び配線基板の検査装置
WO2001084127A1 (fr) Procede et dispositif pour detecter des matieres etrangeres dans des trous traversants
JP2001077165A (ja) 欠陥検査方法及びその装置並びに欠陥解析方法及びその装置
KR20220170351A (ko) 시료 관찰 장치 및 방법
JP2007078572A (ja) 画像欠陥検査装置及び画像欠陥検査方法
US6973208B2 (en) Method and apparatus for inspection by pattern comparison
JP2009192371A (ja) 外観検査装置及び外観検査方法
CN1522389A (zh) 单步骤中结合临界尺寸及披覆之测量方法
JPH10340347A (ja) パターン検査方法及びその装置並びに半導体ウエハの製造方法
JP4970101B2 (ja) 欠陥検出方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040804

Termination date: 20130916