CN1186333A - 具有槽隔离结构的半导体器件的制造方法 - Google Patents

具有槽隔离结构的半导体器件的制造方法 Download PDF

Info

Publication number
CN1186333A
CN1186333A CN97119536A CN97119536A CN1186333A CN 1186333 A CN1186333 A CN 1186333A CN 97119536 A CN97119536 A CN 97119536A CN 97119536 A CN97119536 A CN 97119536A CN 1186333 A CN1186333 A CN 1186333A
Authority
CN
China
Prior art keywords
layer
substrate
groove
bed course
slot plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97119536A
Other languages
English (en)
Other versions
CN1085405C (zh
Inventor
金煐官
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1186333A publication Critical patent/CN1186333A/zh
Application granted granted Critical
Publication of CN1085405C publication Critical patent/CN1085405C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Abstract

一种具有槽隔离结构的半导体器件的方法,包括步骤:形成包括槽和用于填充该槽以便在衬底上限定有源区的槽塞的隔离区,该槽塞的一部分突出于该衬底表面之上;在衬底表面上的该槽塞的突出部分的侧表面上形成氧化材料的侧壁垫层;以及对衬底有源区和各侧壁垫层的表面上进行氧化,以便形成延伸到衬底有源区的上部和槽塞的侧表面上的栅绝缘层。

Description

具有槽隔离结构的半导体 器件的制造方法
本发明涉及一种具有槽隔离结构的半导体器件的制造方法，特别是，设计成能增加栅绝缘层可靠性的一种半导体器件的制造方法。
因设计规则尺寸随着半导体器件的超大规模集成电路而减小，实质上就是要求缩小器件隔离区的尺寸。由于这个缘故，所以用设计成适宜于小间距的槽隔离结构来代替LOCOS(硅局部氧化)。槽隔离结构有利于缩小器件隔离区的尺寸，因为它容易调整其横向距离。
然而，具有这种槽隔离结构的半导体器件包含了导致损害栅绝缘层可靠性的问题。由于在槽的角部不能随着氧化很好地形成栅绝缘层，因而半导体器件在工作时电场集中于槽的角部，就会在低电压下发生击穿。
为了解决槽隔离结构中的这个问题，已提出了一种制造双层栅绝缘层(参看US5387540)的方法，并以图1和2的剖面图说明该方法。
在如图1和图2所示的常规方法中，通过如图1所示的氧化，在由隔区12限定的衬底11的有源区13的表面上，形成第一绝缘层141。在图2中，采用CVD(化学汽相淀积)法形成第二绝缘层142，覆盖未被第一绝缘层141完全覆盖的槽的角部。由此，最终完成包括第一和第二绝缘层141和142的栅绝缘层14。
隔离区12包括：槽、用于减少形成槽时的蚀刻损伤的槽垫层122、槽塞123和沟道截止区124。图2的标号15描绘出栅电极。
在现有技术中，用CVD法在第一绝缘层141上淀积第二绝缘层142，以便覆盖住槽的角部，因此很难调整其厚度且与用氧化法形成的绝缘层相比可靠性较低。而且，因为在IGiga DRAM的超大规模集成器件中的栅绝缘层厚度小于70埃，所以，难以用CVD法在第一绝缘层141上淀积第二绝缘层142来调整栅绝缘层14的厚度。
因此，本发明的目的是提供一种具有用以使槽的角部绝缘的栅绝缘层且同时在器件有源区上也具有一层的半导体器件的制造方法。
本发明的另外的特征和优点在下述的说明中将显示出来，或通过本发明的实施可以了解。本发明的各个目的和其他优点，通过载入了说明书及权利要求和附图指出的特定结构将获得实现。
为达到这些和其它优点及根据本发明的目的，作为概括和一般性说明，一种具有槽隔离结构的半导体器件的制造方法，包括步骤：形成包括槽和用于填充该槽以便在衬底上限定有源区的槽塞的隔离区，该槽塞的一部分突出于衬底表面之上；在该衬底表面上的该槽塞的该突出部分的侧表面上形成氧化材料的侧壁垫层；以及在该衬底有源区的表面上和该各侧壁垫层上进行氧化，以便形成使栅绝缘层延伸到衬底有源区的上部和该槽塞的侧表面上。
根据本发明的另一个实施例的具有槽隔离结构的半导体器件的制造方法，包含步骤：形成包括槽和用于填充该槽以便在衬底上限定有源区的槽塞的隔离区，该槽塞的一部分突出于衬底表面之上；在该衬底表面上的该槽塞的该突出部分的侧表面上形成第一绝缘层的侧壁垫层；以及在该衬底的有源区上形成由栅绝缘层和第一绝缘层的侧壁构成的第二绝缘层。
大家都知道，上述的一般说明和下述的详细说明两者都是举例性说明，意图是对所要求保护的发明提供进一步的阐述。
含有提供对本发明的进一步理解并构成本说明书的一部分的各附图，描述了本发明的各个实施例并包含于解释本发明原理的说明：
在附图中：
图1和2是根据现有技术的例子说明半导体器件制造方法的剖面图；
图3A到3J是说明根据本发明的优选实施例的具有槽隔离结构的半导体器件制造方法的流程图；以及
图4A、4B和4C是说明根据本发明的另一个优选实施例的半导体器件制造方法的流程图。
现在将详细涉及本发明的优选实施例，这些例子在附图中表明。
图3A到3J是说明根据本发明的优选实施例的具有槽隔离结构的半导体器件制造方法的流程图。
参看图3A，在半导体衬底31上形成蚀刻阻挡层36。用硅作该衬底31。该蚀刻阻挡层36包括硅氧化层的缓冲膜361，及在此缓冲膜361上形成的氮化硅层362。缓冲膜361，可用CVD(化学汽相淀积)法形成硅氧化层，但最好，用热氧化法形成。
如图3B所示，在蚀刻阻挡层36上形成光刻胶掩模37，而后除去蚀刻阻挡层的一部分，使衬底31的第一部分39露出。在图3B中的标号36′描绘已刻制成图形的蚀刻阻挡层。此外，标号361′和362′分别描绘已刻制成图形的缓冲膜和已刻制成图形的氮化硅膜。
在图3C中，经过蚀刻衬底31的第一部分39形成了槽321。该槽321在衬底31的第二部分中限定了有源区33。采用一种各向异性的蚀刻法作为形成该槽321的蚀刻方法。接着，除去上述光刻胶掩模37。
参看图3D，在该槽321的内表面，即，在槽321的侧表面和底面上形成绝缘材料的槽垫层322。为减小形成该槽时用蚀刻工艺造成的损伤而形成的该槽垫层322，最好是采用热氧化法形成硅氧化层。该蚀刻阻挡层36′则用作阻挡氧化的掩模。另外，槽垫层322可由无应力的氮氧化硅形成，氮氧化硅是具有高收缩力的氧化硅和具有张力的氮化硅的中间混合物。然后，把沟道截止离子注入到衬底31的槽321的底部，以便形成沟道截止区324。该沟道截止区324还可以在形成槽垫层322之前形成。
如图3E所示，形成槽填充材料层40，以便覆盖该槽垫层322和蚀刻阻挡层36′。所形成的槽填充材料层40实际上完全填满该槽321。这是用CVD法形成的硅氧化层，并且可用TEOS(四乙基原硅酸盐)分解获得。
在图3F中，选择地除去一部分槽填充材料层40，以便通过CMP(化学机械抛光)法，或等离子蚀刻法形成槽塞323。选择地除去槽填充材料层40以便露出用作蚀刻挡板的蚀刻阻挡层36′。在本工艺中，形成隔离区32包括：一槽321、槽垫层322、槽塞323和沟道截止区324。该隔离区32形成于靠近衬底31的第二部分的有源区33。
依次，如图3G所示，除去蚀刻阻挡层36′，以便露出衬底31的有源区33的表面并使一部分槽塞323突出于衬底31的表面之上。
在图3H中，形成氧化材料层41，以盖住包括该槽塞323的衬底31表面。该氧化材料层41是用CVD法由多晶硅形成，而该氧化材料层41将通过氧化变成绝缘层。
在图31中，经过深腐蚀工艺选择地除去一部分氧化材料层41，以便在该槽塞323的突出部分的侧表面上形成氧化材料的侧壁垫层341。
最后，在图3J中，在该衬底31的有源区33表面上和该侧壁垫层341的表面上用热氧化法形成栅绝缘层34。从而，从使栅绝缘层34延伸到衬底31主表面的衬底31的有源区33的表面和该槽塞323的突出部分上。这种结构产生对槽321角部的完美绝缘。由于以一定时间的氧化形成了栅绝缘层34，所以能够增加均匀性和可靠性。
图4A、4B和4C是说明根据本发明的另一个优选实施例的半导体器件的方法的流程图。
如图4A所示，包括槽321、槽垫层322、槽塞323和沟道截止区324的隔离区32形成于衬底31上的，以限定有源区33。然后，形成绝缘材料层42，以覆盖包括槽塞323在内的该衬底31的主表面。该绝缘材料层42是用CVD法淀积的硅氧化层。
在图4B中，选择地除去一部分绝缘材料层42，以便形成侧壁垫层441，它是在衬底31的主表面上的槽塞323突出部分的侧表面上的第一绝缘层。采用进行对绝缘材料层42的深腐蚀，形成该侧壁垫层441，于是在衬底31主表面上的槽塞323突出部分的侧表面上，保留下一部分绝缘材料层42。因而，该侧壁垫层441覆盖槽垫层322。
参看图4C，对该衬底的有源区33表面的热氧化导致形成第二绝缘层442，而第二绝缘层442变成带有侧壁垫层441，即带第一绝缘层的栅绝缘层44。该槽321的角部完美地被栅绝缘层44绝缘，该栅绝缘层44包括第一绝缘层，即，侧壁垫层441，以及第二绝缘层442。在有源区33上的栅绝缘层44用热氧化法由具有优良均匀性和可靠性的硅氧化层形成。
本领域技术人员都应该清楚，对本发明的具有槽隔离结构的半导体器件的制造方法还可以作出各种改进和变更而不会偏离本发明的构思或范围。因此，本发明应包括，在权利要求书和其等同物范围内提供的对本发明的改进和变更。

Claims (22)

1.一种具有槽隔离结构的半导体器件的制造方法，包括下列步骤：
在衬底上形成蚀刻阻挡层；
选择地除去一部分蚀刻阻挡层，以便露出该衬底；
在该衬底上形成槽；
在该槽的内表面上形成绝缘材料的槽垫层；
形成覆盖该槽垫层和该蚀刻阻挡层的槽填充材料层；
选择地除去一部分槽填充材料层，以便露出该蚀刻阻挡层和形成填充该槽的槽塞；
除去蚀刻阻挡层，以便露出衬底和突出在该衬底表面以上的槽塞部分；以及
在该衬底和该槽塞突出的突出部分的侧面上形成栅绝缘层。
2.根据权利要求1所述的方法，其中，该蚀刻阻挡层由依次淀积氧化硅层和氮化硅层构成。
3.根据权利要求1所述的方法，其中，该槽由各向异性蚀刻形成。
4.根据权利要求1所述的方法，其中，该槽垫层由热氧化法形成。
5.根据权利要求1所述的方法，其中，该槽填充材料层由淀积氧化硅层形成。
6.根据权利要求1所述的方法，其中，该槽塞由对该槽填充材料层进行抛光形成。
7.根据权利要求1所述的方法，其中，该槽塞由对该槽塞填充材料层进行等离子蚀刻形成。
8.根据权利要求1所述的方法，其中，还包括把沟道截止离子注入该衬底的槽底表面的步骤。
9.根据权利要求1所述的方法，其中，形成栅绝缘层的步骤包括下列步骤：
形成覆盖包括该槽塞的该衬底表面的氧化材料层；
选择地除去一部分氧化材料层，以便在该槽塞的突出部分的侧表面上形成氧化材料的侧壁垫层；以及
在该衬底表面和该侧壁上进行氧化。
10.根据权利要求9所述的方法，其中，该氧化材料层由淀积多晶硅形成。
11.根据权利要求9所述的方法，其中，该侧壁垫层由进行对该氧化材料层的深腐蚀形成。
12.根据权利要求1所述的方法，其中，形成该栅绝缘层的步骤包括下列步骤：
形成覆盖包括该槽塞的该衬底的绝缘材料层；
选择地除去一部分绝缘材料层，以便形成侧壁垫层，而该侧壁垫层是在所述的该槽塞突出部分表面上的第一绝缘层；以及
在该衬底表面上进行氧化以形成第二绝缘层。
13.根据权利要求12所述的方法，其中，该绝缘材料层由淀积氧化硅层形成。
14.根据权利要求12所述的方法，其中，该侧壁垫层由对该绝缘材料层进行深腐蚀形成。
15.一种具有槽隔离结构的半导体器件的制造方法，包括下列步骤：
在衬底上形成蚀刻阻挡层；
选择地除去一部分所述阻挡层，以露出所述衬底；
应用所述蚀刻阻挡层作为掩模在所述衬底中形成槽；
在所述槽的表面形成第一绝缘材料的槽垫层；
在所述槽垫层和所述蚀刻阻挡层的侧表面上形成第二绝缘材料的槽塞；
除去所述蚀刻阻挡层，以露出所述槽塞和所述衬底的一部分；以及
在所述槽塞和所述衬底的所述部分上形成绝缘层。
16.根据权利要求15所述的方法，其中，所述蚀刻阻挡层包括氧化物层和氮化物层。
17.根据权利要求15所述的方法，其中，所述槽由各向异性蚀刻形成。
18.根据权利要求15所述的方法，其中，所述槽垫层由热氧化法形成。
19.根据权利要求15所述的方法，其中，所述第一绝缘材料是氧化物而所述第二绝材料是TEOS的分解物。
20.根据权利要求15所述的方法，其中，形成所述绝缘层的步骤包括下列步骤：
在该槽塞的部分上形成氧化材料的侧壁垫层；
对该衬底和侧壁垫层上进行氧化。
21.根据权利要求20所述的方法，其中，该氧化材料是氧化物。
22.根据权利要求15所述的方法，其中，所述形成所述绝缘层的步骤包括下列步骤：
在该槽塞的部分上形成绝缘材料的侧壁垫层；
在该衬底上进行氧化。
CN97119536A 1996-12-26 1997-09-18 具有槽隔离结构的半导体器件的制造方法 Expired - Fee Related CN1085405C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960072491A KR100216267B1 (ko) 1996-12-26 1996-12-26 트렌치 격리구조를 갖는 반도체 장치 제조방법
KR72491/96 1996-12-26

Publications (2)

Publication Number Publication Date
CN1186333A true CN1186333A (zh) 1998-07-01
CN1085405C CN1085405C (zh) 2002-05-22

Family

ID=19491101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97119536A Expired - Fee Related CN1085405C (zh) 1996-12-26 1997-09-18 具有槽隔离结构的半导体器件的制造方法

Country Status (4)

Country Link
US (1) US5960298A (zh)
JP (1) JPH10199969A (zh)
KR (1) KR100216267B1 (zh)
CN (1) CN1085405C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514020A (zh) * 2014-10-14 2016-04-20 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的制作方法及半导体器件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063686B2 (ja) * 1997-06-13 2000-07-12 日本電気株式会社 半導体装置の製造方法
US6096660A (en) * 1997-08-21 2000-08-01 Micron Technology, Inc. Method for removing undesirable second oxide while minimally affecting a desirable first oxide
TW353797B (en) * 1997-12-27 1999-03-01 United Microelectronics Corp Method of shallow trench isolation
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6251749B1 (en) * 1998-09-15 2001-06-26 Texas Instruments Incorporated Shallow trench isolation formation with sidewall spacer
KR100287181B1 (ko) * 1998-09-21 2001-04-16 윤종용 트렌치소자분리영역을갖는반도체소자및그제조방법
US6268264B1 (en) * 1998-12-04 2001-07-31 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
KR100351891B1 (ko) * 1999-06-01 2002-09-12 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US6187649B1 (en) * 1999-07-07 2001-02-13 United Semiconductor Corp. Shallow trench isolation process
US6096623A (en) * 1999-09-09 2000-08-01 United Semiconductor Corp. Method for forming shallow trench isolation structure
US6107140A (en) * 1999-12-20 2000-08-22 Chartered Semiconductor Manufacturing Ltd. Method of patterning gate electrode conductor with ultra-thin gate oxide
KR100500923B1 (ko) * 2000-05-23 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20020003031A (ko) * 2000-06-30 2002-01-10 박종섭 반도체소자의 소자분리막 형성 방법
US6303467B1 (en) * 2000-07-28 2001-10-16 United Microelectronics Corp. Method for manufacturing trench isolation
US6468853B1 (en) 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US6368970B1 (en) * 2000-08-24 2002-04-09 Infineon Technologies Ag Semiconductor configuration and corresponding production process
KR20030008053A (ko) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100449318B1 (ko) * 2001-12-20 2004-09-18 동부전자 주식회사 반도체 장치의 소자 분리막 형성방법
KR100486111B1 (ko) * 2002-07-10 2005-04-29 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
KR20040061966A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 반도체 장치의 트랜지스터 형성 방법
US7491614B2 (en) * 2005-01-13 2009-02-17 International Business Machines Corporation Methods for forming channel stop for deep trench isolation prior to deep trench etch
US20070170517A1 (en) * 2006-01-26 2007-07-26 International Business Machines Corporation CMOS devices adapted to reduce latchup and methods of manufacturing the same
JP5748195B2 (ja) 2010-11-05 2015-07-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
CN102931069A (zh) * 2012-11-28 2013-02-13 上海华力微电子有限公司 栅极的制作方法
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389294A (en) * 1981-06-30 1983-06-21 International Business Machines Corporation Method for avoiding residue on a vertical walled mesa
JP3311044B2 (ja) * 1992-10-27 2002-08-05 株式会社東芝 半導体装置の製造方法
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
US5406111A (en) * 1994-03-04 1995-04-11 Motorola Inc. Protection device for an intergrated circuit and method of formation
JP2762976B2 (ja) * 1995-12-25 1998-06-11 日本電気株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514020A (zh) * 2014-10-14 2016-04-20 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的制作方法及半导体器件

Also Published As

Publication number Publication date
CN1085405C (zh) 2002-05-22
KR19980053392A (ko) 1998-09-25
US5960298A (en) 1999-09-28
JPH10199969A (ja) 1998-07-31
KR100216267B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
CN1085405C (zh) 具有槽隔离结构的半导体器件的制造方法
KR100338767B1 (ko) 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US5387540A (en) Method of forming trench isolation structure in an integrated circuit
US5098856A (en) Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5384280A (en) Method of manufacturing a semiconductor device isolated by a trench
US7166514B2 (en) Semiconductor device and method of manufacturing the same
CN1173404C (zh) 一种半导体装置及其形成方法
EP0736897B1 (en) Method for forming a trench isolation structure in an integrated circuit
US6495900B1 (en) Insulator for electrical structure
US8637956B2 (en) Semiconductor devices structures including an isolation structure
US20040155275A1 (en) TTO nitride liner for improved collar protection and TTO reliability
US6995447B2 (en) Silicon on insulator device having trench isolation layer and method for manufacturing the same
KR20020061354A (ko) 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
CN1244036A (zh) 形成受控深沟槽顶部隔离层的装置和方法
KR100270464B1 (ko) 함몰형 산화절연을 형성하는 방법
CN1218991A (zh) 用于改善层厚控制的缓冲层
US4876214A (en) Method for fabricating an isolation region in a semiconductor substrate
US6444539B1 (en) Method for producing a shallow trench isolation filled with thermal oxide
US5976985A (en) Processing methods of forming contact openings and integrated circuitry
US20020081818A1 (en) Semiconductor device and method of manufacturing the same
US7297577B2 (en) SOI SRAM device structure with increased W and full depletion
US6537917B2 (en) Method for fabricating electrically insulating layers
US6436831B1 (en) Methods of forming insulative plugs and oxide plug forming methods
KR19990070373A (ko) 반도체장치의 소자격리방법
JP2005123327A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020522

Termination date: 20130918