CN1187793C - 制作导电或半导电三维结构的方法和擦除该结构的方法 - Google Patents

制作导电或半导电三维结构的方法和擦除该结构的方法 Download PDF

Info

Publication number
CN1187793C
CN1187793C CNB998044903A CN99804490A CN1187793C CN 1187793 C CN1187793 C CN 1187793C CN B998044903 A CNB998044903 A CN B998044903A CN 99804490 A CN99804490 A CN 99804490A CN 1187793 C CN1187793 C CN 1187793C
Authority
CN
China
Prior art keywords
layer
semiconductive
conduction
radiation
make
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998044903A
Other languages
English (en)
Other versions
CN1295719A (zh
Inventor
P·-E·诺尔达尔
G·I·莱斯塔德
H·G·古德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NO980385A external-priority patent/NO980385D0/no
Priority claimed from NO982518A external-priority patent/NO308149B1/no
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1295719A publication Critical patent/CN1295719A/zh
Application granted granted Critical
Publication of CN1187793C publication Critical patent/CN1187793C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在基体中制作导电或半导电三维结构的方法中，其中基体包括两种和多种处于空间隔离材料结构中的材料，每种材料结构都受到与材料响应相配合的具有给定强度和/或频率特性的辐射的照射，辐射根据在相关材料结构中表示导电或半导电结构的预定图案的协议受到调制，通过辐射，在材料结构中制成了具有预定图案的二维导电和半导电结构，这样包含各种材料结构的基体就具有了导电或半导电三维结构。在擦除这种导电或半导电结构的方法中，每种材料结构都以一种与制作该结构相对应的方式受到照射，只是通过辐射将材料结构中的导电或半导电二维结构擦除，结构中的材料全部转化为非导电态。

Description

制作导电或半导电三维结构的方法和擦除该结构的方法
技术领域
本发明涉及在复合基体中制作导电和半导电三维结构组合的方法。
具体地讲，本发明涉及用于电路中的二维和三维绝缘、阻性、导电和/或半导电图案和结构的制作，它们由一个薄膜或多个薄膜的叠层构成。
背景技术
微电子技术的发展显示出尺寸更小、成本更低的趋势。得到充分证实的预测表明性能逐渐增高，而每个单元或器件的价格却在下降。然而，当今的微电子技术是以晶态硅为基础的，并显露出回报逐渐缩小的趋势，这主要是由于高分辨率光刻的复杂性所带来的固有极限和不断增加的材料工艺要求。因此，不要寄希望于以晶态硅为基础的现有技术能够在性能或价格上产生巨大的突破，进一步的改进将需要极其昂贵的制作工厂和制作设备。
另一方面，可以令人信赖地预测，在不久的将来，基于薄膜技术的微电子工业将能够提供在性能以及价格上产生突破的产品。由晶态无机半导体向微晶、多晶或非晶无机或有机半导体转变的趋势将在微电子的制作工艺中引入全新的边界条件，特别是利用具有使大面积成为可能的形状因子的坯料，即衬底可以是大块的薄片，而不是从有限大小的坯料上切割下来的晶片，并且针对不同的结构具有更大的灵活性，以及在未来电子技术的发展过程中起决定作用的一些东西。在本发明中，特别强调的是为了方便而使用有机材料，由此可以利用厚度精确受控的大面积、多层坯料进行处理，以及产生预期材料特性的化学加工的巨大潜能。
特别是在利用基于非晶材料的电子器件实现其期望潜能之前，还需要某些领域的进一步发展。在近些年中，已经在努力提高有机半导电薄膜材料的半导电特性，这种特性将使基于有机物的晶体管的特性显著且快速地提高到能够与基于非晶硅的晶体管相竞争的程度(例如，见Y.-Y.Lin，G.J.Gundlach，S.E.Nelson和T.N.Jackson，“并五苯基有机薄膜晶体管(Pentacene-Based Organic Thin Film Transistors)”，IEEETransactions on Electron Devices，August，1997)。其它正在进行的项目集中于薄膜的镀膜工艺，以便在低温下产生能够与各种有机和无机衬底材料兼容的有机非晶硅半导体。利用高效率的制作方法，这将促使极其廉价的电子器件在各种领域内出现。
除了这种发展之外，还没有出现一种完全令人满意的、可用于在构成电路的薄膜结构中制作低成本、高效率的电连接的制作技术。现在，薄膜器件是以制作电流通路的非晶硅和利用传统方法例如平板印刷和真空金属化进行构图的导体为基础的。后一种方法以前还曾用于展示有机半导体薄膜器件的电路。(例如，见A.R.Brown & al.“聚合物晶体管制作的逻辑门及其在环路振荡器中的应用(Logic gates madefrom polymer transistors and their use of ring oscillators)”，Science 270：972-974(1995))。另外，利用导电“墨水”进行的丝网印刷已经用于在多种聚合物衬底上制作晶体管(例如，见E.Garnier & al.，“通过印刷技术实现的全聚合物场效应晶体管(All-polymer field-effect transistorrealized by printing techniques)”，Science 265：1884-1886(1994))。尽管平板印刷具有高分辨率，但是它比较复杂，且通常需要湿法化学刻蚀步骤，这在大量生产多层有机薄膜结构的过程中是不期望的。利用墨水进行的丝网印刷还不能令人满意，因为它只能提供较低到中等的分辨率，并需要湿法刻蚀。
作为现有技术的一个实例，从各种专利文献可以得到，美国专利5043 251中也提到了(Sonnenschein & al.)，该专利公开了在聚合物材料中制作瞬间持久图案的非晶聚合物三维平板印刷工艺，它包括在人工控制下制作处于稳定非晶态的聚合物的掺杂非晶层或薄膜的各种步骤。在制作图案的过程中，对薄膜进行光学掩膜，然后通过掩膜利用足够强度的辐射进行曝光，使曝光部分剥落，从而在薄膜中形成三维印痕。这种工艺与其它工艺一起已经用于制作光学数据存储盘。此外，从美国专利5 378 916(Mantell)还可以得知一种具有单晶结构的光敏器件，其中结构的不同部分具有不同的组分。特别是该结构构成了一个二维阵列，第一光敏部分包括在受到处于第一预定波长范围内的光线的照射时产生电子-空穴对的材料，而另一个光敏部分包括在受到处于不同于第一预定波长范围的另一波长范围内的光线的照射时产生电子-空穴对的材料。还可以从美国专利5 677 041(Smayling)得知一种晶体管器件，该器件通过在衬底上制作掺杂的辐射敏感材料层来制作。辐射敏感材料可以是聚酰胺、聚合物、有机介质、导体或半导体。衬底可以是硅、石英、砷化镓、玻璃、陶瓷、金属或聚酰胺。中性或未掺杂的其它辐射敏感材料层可以制作在掺杂层上。然后，在中性层中制作第一和第二源/漏区，并向下延伸到掺杂层的顶部。栅区制作在第一源/漏区和第二源/漏区之间的中性层的顶部，这样在栅区下面的掺杂层中形成沟道区。漏/源和栅电极是利用透过根据预定电极图案进行构图并对辐射进行强度调制的掩膜的上中性层的辐射而形成的。另外，掩膜还可以用相移掩膜实现。
最后，从文章“聚合物集成电路及发光二极管(Polymeric integratedcircuits and light-emitting diodes)”of D.M.de Leeuwe & al.，IEDM，pp331-336(1997)中得知一种完全在聚合物中制作并利用聚合物材料的MISFET，通过对UV辐射进行曝光使其具有期望的电特性。在制作过程中，使用了掺杂导电聚苯胺薄膜，即所谓的PANI薄膜，的光化学构图技术。在适当的溶液中使薄膜溶化，然后，向已淀积到适当衬底例如聚酰胺薄膜上的溶液中添加光引发剂。然后，透过掩膜将PANI薄膜暴露在UV辐射下，处于曝光区域中的初始导电聚苯胺就转化成不导电的白翠绿亚胺(leucoemeraldine)形。这里的出发点是导电聚合物材料，其初始薄层电阻为1千欧姆/方块，但在曝光之后其薄层电阻为1013欧姆/方块。这样，就可以在导电基体中形成绝缘结构。图1示出Leeuw & al.的MISFET，它包括具有PANI薄膜的聚酰胺衬底1，该薄膜在透过适当地掩膜进行UV曝光之后在导电薄膜材料3中形成绝缘结构6。PANI膜中的导电区3分别界定了MISFET晶体管的源极和漏极。在PANI膜上面，还淀积了一层由聚噻嗯-1，2亚乙烯或PTV材料构成的薄膜4，其构成材料是有机半导体材料。层4基本上确定了MISFET晶体管的电学参数。在PTV膜4的上面淀积构成晶体管的栅绝缘体且对UV辐射和可见光透明的乙烯聚合物苯酚PVP膜5。在PTV膜5上面再淀积PANI膜，并用UV光进行辐射构图，形成绝缘结构6。仍旧导电的区域2构成MISFET结构的栅极。
如果将上述类型的几种晶体管合并在由叠层薄膜层构成的集成电路中，必须使用晶体管的源极与漏极和另一个晶体管的栅极之间的垂直电流通路。这种垂直电流通路在原理上可以机械地实现，例如可以在结构中垂直刻蚀的台阶上淀积金属膜。一种类似的方法是使用电路板中的过孔实现电路板的上层和下层上的电流通路之间的垂直连接。
发明内容
本发明提供在复合基体中制作导电和半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，或反之亦然，或使其导电模式发生改变，其中材料结构是通过将两个或多个层合并成叠层多层结构以薄层的形式制作的，叠层多层结构构成了具有导电和/或半导电三维结构的复合基体，其中多层结构是通过在载体衬底上连续地将两个或多个层淀积到叠层结构中来制作的；本发明还涉及在复合基体内制作导电和/或半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，反之亦然，或使其导电模式发生改变，其中材料结构是通过将两个或多个层合并成叠层多层结构以薄层的形式制作的，叠层多层结构构成了具有导电和/或半导电三维结构的复合基体，其中多层结构是通过将两个或多个自支撑层叠层到叠层结构中来制作的；本发明还涉及在复合基体内制作导电和/或半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，反之亦然，或使其导电模式发生改变，其中材料结构是通过将两个或多个层合并成叠层多层结构以薄层的形式制作的，叠层多层结构构成了具有导电和/或半导电三维结构的复合基体，其中多层结构是通过在载体衬底上连续地将两个或多个层淀积到叠层结构或将两个或多个自支撑层叠层到叠层结构中来制作的；本发明还涉及擦除在复合基体中产生的导电和/或半导电三维结构的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，反之亦然，或使其导电模式发生改变，其中每种材料结构都具有由预定协议表示的二维导电和/或半导电结构所产生的图案，其中导电和/或半导电三维结构组合可以在利用根据本发明的方法，根据在每种材料结构中产生二维导电和/或半导电结构的另一预定协议，在完成擦除之后在基体中重新生成；还涉及用于在复合基体中全部擦除导电和/或半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，反之亦然，或使其导电模式发生改变，其中导电和/或半导电三维结构组合可以根据在每种材料结构中制作二维导电和/或半导电结构的另一预定协议，在完成擦除之后在基体中重新生成。
本发明的主要目的是提供一种利用将低成本和高产量结合在一起的工艺在微电子元件特别是在柔性衬底上具有大面积的微电子器件中制作导电连接和电极的改进方法。具体地讲，本发明的目的是提供这样一种制备方法，该方法可以用于分层的物理器件中，例如呈多层相邻叠层薄膜形式的器件，由此构成三维电路结构。本发明可以灵活、廉价地，同时还特别简单、精确地制备器件，例如平面显示器件，逻辑电路、存储器件等。
本发明的又一目的是提供一种原位擦除这种三维电路结构的方法，即将结构中的材料转化为初始状态，然后重新将其配置成导电和半导电三维结构，但是具有与原来不同的图案或不同的结构。
上述特点和优点可以根据本发明的第一方面利用如下方法实现，该方法的特点是在衬底或相邻层上淀积一层之后，在该层上继续进行淀积之前，在该层中制作二维导电和半导电结构组合，利用与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射照射每一层，并根据在相关层中代表导电和半导电结构的预定图案的确定的协议对每一次的辐射进行空间调制，由此，根据辐射提供的能量，就可以在层中形成具有由协议预先确定的图案的二维导电和半导电结构组合，这样由具有二维导电和半导电结构组合的独立相邻层制成的复合基体将具有导电和半导电三维结构组合。
根据本发明的第一方面，有利的是可以在包括γ射线、x-射线、紫外线、可见光、红外光和微波的一个或多个光谱范围内选择用于照射的电磁辐射，或者在下述一种或多种类型的粒子中选择用于照射的粒子辐射，即包含质子、中子或电子的基本粒子；离子、分子或材料聚集物。
此外，根据本发明的第一方面，利用根据确定的协议进行构图的掩膜在基本上平行于层的平面内对辐射进行空间调制是有利的，掩膜调制入射的辐射强度和/或相位以便在层中产生导电和半导电三维结构组合，或通过将辐射会聚到与导电或半导电结构的尺寸一致的光束中，在基本上平行于层的平面内对辐射进行空间调制，并利用根据确定的协议进行强度调制的光束对层进行扫描，以便在层中制作二维导电和半导电结构组合。
根据本发明的第一方面，优选的是在一个层中制作一个或多个二维导电和半导电结构，这些结构根据协议与在相邻的已淀积层中制作的一个或多个二维导电和/或半导电结构对准，由此在垂直于层面的方向上制作出一个或多个垂直导电和/或半导电沟道。
根据本发明的第二方面，上述特点和优点可以利用下述方法实现，该方法的特点是在将某层叠层到相邻层上之前，在该层中制作二维导电和/或半导电结构组合，利用与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射照射每一层，并根据在层中代表导电和半导电结构的预定图案的确定的协议对辐射进行空间调制，由此，根据辐射提供的能量，就可以在层中形成具有由协议预先确定的图案的二维导电和半导电结构组合，这样由具有二维导电和/或半导电结构的独立层制成的复合基体将具有导电和/或半导电三维结构组合。
根据本发明的第二方面，有利的是可以在包括γ线、x-射线、紫外线、可见光、红外光和微波的一个或多个光谱范围内选择用于照射的电磁辐射，或者在下述一种或多种类型的粒子中选择用于照射的粒子辐射，即包含质子、中子或电子的基本粒子；离子、分子或材料聚集物。
此外，根据本发明的第二方面，利用根据确定的协议进行构图的掩膜在基本上平行于层的平面内对辐射进行空间调制是有利的，掩膜调制入射的辐射强度和/或相位以便在层中产生导电和半导电三维结构组合，或通过将辐射会聚到与导电或半导电结构的尺寸一致的光束中，在基本上平行于层的平面内对辐射进行空间调制，并利用根据确定的协议进行强度调制的光束对层进行扫描，以便在层中制作二维导电和半导电结构组合。
根据本发明的第二方面，优选的是相对于相邻层放置叠层中的各层，使得各层中的一个或多个二维导电和/或半导电结构根据协议与相邻层中制作的一个或多个二维导电和/或半导电结构对准，由此在垂直于层面的方向上制作出一个或多个垂直导电和/或半导电沟道。
最后，根据本发明的第三方面，上述特点和优点可以利用下述方法实现，该方法的特点是在衬底上通过选择性地照射一个或多个层，但不是叠层结构中的所有层，以便在选中的相关层中制作导电和/或半导电结构，而不影响未选中的层，从而在将所有的层淀积到叠层结构中之后或将所有的层叠层倒叠层结构中之后，在层中制作二维导电和/或半导电结构组合，每一层都受到与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射的照射，并根据在相关层中代表导电和/或半导电结构的预定图案的确定的协议对辐射进行空间调制，由此，根据辐射提供的能量，就可以在层中形成具有由协议预先确定的图案的二维导电和/或半导电结构组合，这样由具有二维导电和/或半导电结构的独立相邻层制成的复合基体将具有导电和/或半导电三维结构组合。
根据本发明的第三方面，有利的是可以在包括γ射线、x-射线、紫外线、可见光、红外光和微波的一个或多个光谱范围内选择用于照射的电磁辐射，或者在下述一种或多种类型的粒子中选择用于照射的粒子辐射，即包含质子、中子或电子的基本粒子；离子、分子或材料聚集物。
此外，根据本发明的第三方面，利用根据确定的协议进行构图的掩膜在基本上平行于层的平面内对辐射进行空间调制是有利的，掩膜调制入射的辐射强度和/或相位以便在层中产生导电和半导电三维结构组合，或通过将辐射会聚到与导电或半导电结构的尺寸一致的光束中，在基本上平行于层的平面内对辐射进行空间调制，并利用根据确定的协议进行强度调制的光束对层进行扫描，以便在层中制作二维导电和半导电结构组合。
根据本发明的第三方面，优选的是利用具有特定辐射特性或给定功率的辐射照射选中的层来选择一个或多个用于制作导电和/或半导电结构的层，选中的层由能够对一种或多种辐射特性和/或功率或其组合产生响应的材料构成。
根据本发明的第三方面，优选的是特定的辐射特性是强度和/或频率；一个或多个用于制作导电和/或半导电结构的层优选地由利用处于两个或多个频率或处于两个或多个波长带内的电磁辐射进行的照射来选择，这样处于给定频率和给定波长带内的照射在一个或多个，但不是所有的层中引起响应。
根据本发明的第三方面，优选的是事先向一个或多个层中添加一种或多种在给定频率和给定波长带具有光谱吸收的添加剂，以便产生对处于给定频率和给定波长带的辐射的响应，由此，叠层结构中至少有两层获得相互不同的吸收谱，还利用在层中形成使该层材料的电导率或导电模式发生变化的反应中心的一种或多种添加剂引起的辐射吸收在层中制成导电和/或半导电结构，或者利用产生热量进而使受热层材料的电导率或导电模式发生变化的一种或多种添加剂引起的辐射吸收在层中制成导电和/或半导电结构。
根据本发明的第三方面，在两层或多层中的导电和/或半导电结构优选地制作在如下位置，即一个或多个导电和/或半导电结构根据协议分别形成一个或多个沿着垂直于叠层结构中的层面方向的垂直导电和/或半导电沟道，然后，优选地根据协议提供导电和/或半导电结构，该结构在该层中与一个或多个二维导电或半导电结构的导电或半导电连接中形成穿过各层的垂直沟道。优选的是每个沟道的电导率或导电模式在各层之间是恒定的或者在各层之间是变化的。
此外，上述特点和优点可根据包括擦除方法的本发明实现，其特点是利用与材料对辐射提供的能量所产生的特定响应相配合的给定强度和/或频率特点的辐射照射每个材料结构，并在每种情况下根据代表在相关材料结构中产生的导电和/或半导电结构的图案的协议对辐射进行空间调制，由此根据协议，响应于照射提供的能量，擦除材料结构中的二维导电和/或半导电结构，这样材料结构中的材料全部达到非导电态。
在擦除方法中，有利的是，从下述一种或多种光谱范围内选择用于照射的电磁辐射，即γ射线、x-射线、紫外线、可见光、红外线和微波；和从下述一种和多种粒子中选择用于照射的粒子辐射，即包括质子、中子和电子的基本粒子；离子、分子和材料聚集物。
此外，在根据本发明的擦除方法中，优选的是在基本上平行于材料结构的平面内利用根据确定的协议进行构图的掩膜对辐射进行空间调制，掩膜调制入射的辐射强度和/或相位，以便在材料结构中擦除导电和/或半导电结构，或在基本上平行于材料结构的平面内通过将辐射会聚到其尺寸与导电和/或半导电结构一致的光束内对辐射进行空间调制，并利用根据确定的协议进行强度调制的光束扫描材料结构，以便擦除材料结构中的导电和/或半导电结构。
其中，基体中的材料结构是由叠层结构中的薄层构成的，在擦除方法中，有利的是，选择性地照射叠层结构中的一个或多个层，但不是所有的层，以便擦除选中的相关层中的导电和/或半导电结构，而不影响未选中的层，然后，优选地利用特定的辐射特性或给定大功率照射所选择的一个或多个层，来选择需要擦除导电和/或半导电结构的一个或多个层，选中的一个或多个层由能够对一种或多种辐射特性和/或功率或其组合产生响应的材料构成。
最后，根据本发明，上述特点和优点还可以通过全局擦除的方法实现，该方法的特点是利用具有与材料对辐射所提供的能量所产生的响应相配合的给定强度和/或频率特性的辐射全局地照射基体，直到基体中的材料响应于照射所提供的能量而全部到达非导电态。
根据本发明，在连接中，从包括γ射线、x-射线、紫外线、可见光、红外线和微波的一个或多个光谱范围内选择用于照射的电磁辐射，或在下述一种或多种类型的粒子中选择用于照射的粒子辐射，即包含质子、中子或电子的基本粒子；离子、分子或材料聚集物，是有利的。
附图说明
现在，通过对其基本原理的研究，利用结合附图的示例性实施方案详细地说明本发明，其中
图1示出具有由现有技术的光转换材料制成的电极的MISFET。
图2a，b，c简略地示出根据本发明的制作方法的步骤。
图3简略地示出将自支撑层接合成多层结构。
图4a简略地示出根据本发明的制作方法的另一个实施方案。
图4b简略地示出在图4a的实施方案中采用的光转换材料的光谱特性。
图5是穿过叠层多层结构的剖面图，包括由本发明的方法产生的导电或半导电结构。
图6是穿过由本发明的方法产生的二极管结构的剖面图。
图7是穿过由本发明的方法产生的MOSFET结构的剖面图。
图8穿过基于图7的MOSFET结构的逻辑反相器的剖面图，是利用本发明的方法制作的。
图9是利用CMOS技术制作的AND门的等效图。
图10a-d是利用本发明的方法，根据图8中的等效图，利用图7所示的MOSFET结构，制作的AND门结构的子层平面图。
图11是作为叠层多层结构的图10中的AND门结构，只是分解成各个子层。
图12是图10中的AND门结构的又一简单变化，它具有在垂直结构中通提供互连的独立CMOS结构。
图13是在衬底上，利用本发明的制作方法制作多层电路的生产线。
图14是图13的实施方案所使用的光转换材料的光谱响应。
具体实施方式
现在，叙述本发明制作方法的基本原理，利用可转换材料上的空间可控图案产生具有确定的模式和电导率的三维结构，其中可转换材料具有如下特性，其电特性在辐射、热场或电场的作用下能够可逆地或不可逆地进行转换。产生本发明结构的方法是基于照射的，使用电磁辐射或粒子辐射，实际上这意味着在由于热效应而引起转换的时候，也利用了照射在材料内产生的热量。导电或半导电三维结构可以首先通过辐射对单层的直接局部作用形成一种二维结构，并通过将单层接合为多层结构而形成三维状态。导电或半导电结构可以间接地利用添加剂制作，该添加剂在受到照射激发时可以影响可转换材料，使其导电特性发生改变。在使用均质可转换材料时，辐射作用必须在空间上局限于相应的三维图案内。尽管在原理上本发明是包括均质材料的，下面进行的方法说明将针对多层结构和层状结构，其中，利用构成叠层的两层或多层可转换材料对辐射的不同响应可以获得导电或半导电结构的三维边界。通常，可转换材料是有机材料，例如分子、低聚物和聚合物，在受到照射时，例如利用给定波长范围内的光线，其相位将发生由初始第一态向新的第二态的转换。如下所述，假定由第一到第二态转换的最重要变化是电导率的变化。下面，将通过对构成照射可转换材料(ICM)的多层和单层的空间可控照射来具体说明制作和擦除导电或半导电结构的方法。
对于聚合物，例如聚苯胺，在de Leeuw和al.的上述文章中示出，在两种状态之间的电导率比值高达1010。在这种情况下，考虑单层照射可转换材料由导电态向非导电态的原位转换，以便在单个电路中产生电连接。透过已构图的掩膜对深UV辐射进行曝光可以在掺杂的聚苯胺薄膜(PANI薄膜)中界定出导电连接。
不同的照射可转换材料构成的多层叠层可以制作在衬底上，该衬底可以使柔性的或坚硬的，导电的或非导电的，利用下述工艺中的一种可以使期望图案中的辐射可转换材料导电、半导电或绝缘，即选择性地照射一些单层的照射可转换材料，然后或同时将各层合并成多层叠层，或者选择性地照射由照射可转换材料ICM预先构成的多层叠层，并使用具有不同辐射特性的照射类型，这样辐射将选择性地与叠层中的一个或多个目的层发生作用。将照射可转换材料构成的多层材料与多层薄膜电路联系在一起特别有吸引力，它需要在多个层中产生导电线路、电流通路、连接点或电极，这样每层中的导电结构都和相邻层中的导电结构具有精确控制的空间关系。例如，薄膜场效应晶体管(TFET)，其层中的源极和漏极必须相对于栅极、插入的绝缘层和半导电层正确地配置。又如，层间的电连接，在许多情况下，传统的方法无法令人满意，例如包括多个步骤，如在不同层中需要电连接的适当点之间形成开口通道或过孔，然后利用导电材料填充和浇铸通道，这与为了获得由电路板的前面到背面的连接而在电路板中使用电镀过孔是一样的。第三个例子是通过界定分别处在两个由绝缘层隔离的层中的相互对准的导电区来制作电容器。显然，不仅是高电导率，多层结构中的隔离阻抗和半导电图案也是十分重要的。这将在下面详细描述，这种图案可以利用本发明的制作导电或半导电结构或图案的方法完成。为了更加精确和清楚，下面的描述将把重点放在如何界定其导电性或者极好或者极差的图案和三维结构。
所述的多层结构在与薄膜半导电集成在一起构成完整的电路时最令人感兴趣。利用普通硅衬底的半导电特性的制作微电子电路的标准工艺将可实现的结构限制于可以利用该衬底制作所有有源器件的结构。如果本发明方法用于通过叠层制作导电或半导电三维结构，那么整个器件的制作将不受有关尺寸或复杂性的任何限制，因为通过将更多的层接合到叠层上可以非常简单地进行缩放。随着每层越来越薄，例如在10-100nm量级，这将显著提高最终的电路图案体密度，因此提高了单位重量或体积的性能。此外，利用包含制作在顶部，并与其它硅基电路一起工作的照射转换电子结构的层可以实现复合结构。
本发明的主要目的是以单片的形式在多层材料中制作导电、半导电或阻性三维结构，并利用多个不同的制作工艺实现。第一步是对单层照射可转换材料ICM进行有选择地转换，然后顺序地将各层合并成多层叠层。多层结构可以由照射可转换材料制作，这些材料可以如同普通衬底1上的一组薄膜层SS1、SS2、SS3那样顺序地进行淀积和处理。衬底1可以是具有任意厚度的坚硬或柔性薄板，或者是呈卷盘形的连续带。在利用照射可转换材料ICM的情况下，连续的工艺步骤如下。首先在衬底上施加第一盖层SS1，然后对其进行空间受控照射，形成导电结构9。照射是透过第一掩膜和空间光调制器(SLM)7a实现的。根据预定的工艺条件，照射将使其直接转换成另一种导电态，或产生将在以后的照射工艺中进行显影的潜在图案。最后的工艺步骤是暴露在适当的液态或气态化学元素之中，在某些情况下还可以用全局照射进行模拟。一个由导电态转换到非导电态而在照射之后不需要任何工艺步骤的直接光转换实例是利用聚苯胺的深度UV照射，如上参考de Leeuw和al.的文章所述的。一个利用湿法化学技术由导电态转换到非导电态的光转换实例是将掺杂了蒽醌-2-硫酸(AQSA)的吡咯暴露在蓝光或紫外光之下，然后进行湿法刻蚀。
在处理完第一层SS1之后，在第一层顶部施加第二层SS2，例如通过蒸发、溅射、施加液体(例如通过旋转或浸渍涂敷)、刮片或通过叠层将薄膜施加到第一层SS1上。第二层SS2的光转换是通过空间受控照射完成的，例如导电结构9是通过掩膜或SLM7b产生的。如果光转换是直接产生的，即只是通过照射完成的，那么必须采取措施防止激活底层SS1。这可以通过在两层SS1、SS2之间插入辐射屏蔽层来实现，辐射屏蔽层可以是光谱滤波器或吸收或反射媒质，或利用具有不同光谱敏感性的镀层。如果在照射之后光转换过程利用了光处理工艺，那么必须采取措施防止化学反应剂进入第二镀层SS2或改变或损害第一镀层SS1。在这种情况下，可采取的措施包括通过严格的工艺规范防止第二层中化学元素的侵入，或选择第一镀层的材料，使其不受在第二镀层SS2中采用的化学工艺的影响。
在处理完第二层SS2之后，在其上施加第三层SS3，如果需要还可以继续施加第四、第五、第六层等等。例如，第三层SS3在转换之后可以包括由透过掩膜或SLM7c的照射产生的半导电结构10。与前述的一样，必须采取措施避免对给定层的处理影响或损害下面的各层。必须采取的措施包括扩展在处理头两个镀层的过程中所叙述的方法。
结合图2a、b、c所述的方法还可以用于自支撑单层或照射可转换材料ICM的条带的构图照射，然后组合成多层叠层。这种方法的实施方案特别适用于卷轴到卷轴的工艺，如图3所示。图3中的每一薄膜都显示为三个薄膜ICM1、ICM2、ICM3，它们都可以例如通过掩膜7按照期望的空间图案进行光转换，然后例如通过粘合或热叠层组合成多层结构。韧性带MLS或者被盘卷在一起或者被分割成段。在利用照射可转换材料的情况下，本发明的方法实施方案与照射之后进行的湿法或干法工艺相兼容。在不同层中的导电结构和半导电结构需要高精度对准的情况下，本方法的实施方案将比参考图2a、2b和2c所述的方案和将在下面参考图4a、b进行描述的方案更难于实现。在图3中，照射可转换材料ICM分别由卷轴Ra拉出，并通过调整卷轴Rb1、Rb2、...进行导向，以便拉紧和定位材料带通过掩膜设备7。然后，完成构图的薄膜ICM1、ICM2、ICM3通过导向卷轴Rc进行传送，并在进一步位置调整之后，通过叠层步骤RD，叠层成多层结构MLS。
构图的光转换还可以在照射可转换材料ICM的预先制作多层叠层上完成，如图4a所示。这种材料的多层叠层可以通过在载体衬底或组件上重复地施加多个支撑层SS1、SS2...或薄膜来制作。叠层中的每一层SS都可以在空间界定的照射或可能由辐射产生的热能的作用下改变其电学特性。在使用照射可转换材料ICM的情况下，每层SS中的材料对照射的响应都是互不相同的，在给定层中进行的选择性构图可以通过适当地选择辐射特性来实现。值得注意的是，与结合图2a、b、c进行描述的本方法的实施方案不同，在照射之后通过直接与气体或液体接触而进行的工艺对于位于叠层中的各层是不可行的，除非能够与在制作叠层的过程中就已包含在相应层中或由外部扩散到相应层中的化学元素发生这种作用。预先制作的照射可转换材料多层叠层进行转换的原理如下。假设叠层ICM中的材料是可以进行光化学构图的聚合物，在受到穿过叠层顶部的紫外线和红外光的照射之后其电学特性将发生变化，如图4a所示。图4b示出了对波长λ1、λ2、λ3、λ4的光谱响应，并指出可以利用适当波长的光线选择叠层中的给定层。例如，图4a示出利用波长为的λ2光线寻址和掩蔽层SS2。为了简化，假定照射使材料由非导电态向导电态转换。在图4a中，利用透过掩膜7的照明产生构图照射，还可以使用其它方法，例如利用聚焦的激光束进行的光栅扫描或具有近场图象的照明或透射可寻址矩阵光源中的发光象素的图象。例如，该光源可以使一束激光和激光二极管阵列。为了透射图象，可以使用微透镜或衍射结构中的光有源单元。除了具有预定图案的掩膜之外，还可以使用可控掩膜器件，该器件可以根据预定的协议或其它协议重新配置空间图案。例如，这种可控掩膜器件可以是空间光调制器。对于预定的目的，仍是使用可以进行强度调制和相位移动的掩膜。当使用呈空间光调制器形式的掩膜时，光源必须是全局的。然而，如果光源与此相反是象素化的或图象化的，例如利用阵列光源的情况，那么来自独立光源的贡献将与相邻光源的贡献混合在一起，使得在照射可转换材料中产生的结构相互叠盖，连接在一起，使其电学特性失去空间变化。最后，制备这种可以对其强度或频率进行调节的光源。在后一种情况下，例如与衍射单元结合在一起，可以在可转换材料构成的矩阵中获得预定深度的聚焦，并在矩阵中界定出多层结构，如果材料首先在预定的辐射能量密度阈值处发生转换的话。结合这里所述的，可以理解的是，用于本发明的光源、掩膜和调制器不是本发明的一部分，并假定它们在任何情况下对于本领域的技术人员都是已知的。
本方法的实施方案可能存在一个潜在的问题，即需要聚焦到下面各层的辐射将在透过上面各层或矩阵的上面各部分时受到吸收。实际上，图4b所示，将照射可转换材料的光谱灵敏度完全分开的理想情况对于多层情况是难于实现的。此外，照射可转换材料的光吸收通常在电导率发生变化时发生变化，例如具有高电导率的材料由于高浓度的导电电子而具有金属光泽，这将阻挡入射的电磁辐射进入材料内部。另外，一些候选的照射可转换材料将初始地处于具有高的宽带光吸收的导电态，并根据照射转换成纯粹的导电态。避免由这种现象引起的层间干扰的方法包括：两侧照明，即由叠层的顶部和底部同时照明，在后一种情况下，如果有的话，照明将透过透明衬底；在叠层中增加阻挡层，例如在易受干扰的层间增加光吸收层或光反射层；顺序地转换各层，由距离辐射源最远的层开始，例如图4a中的底层SS1，即与在构图过程中由高透光率向低透光率转换的照射可转换材料密切相关的层；最后，在不同层的照射可转换材料中掺杂选择性地与入射到其上的入射辐射相互作用的物质，这些物质在激活时将促进照射可转换材料的转换-后一种的实例在讨论本发明方法的优选实施方案的过程中作为实例1给出。
现在，将更加详细地讨论在本发明的方法中使用的照射可转换材料ICM，以及在该方法的上述实施方案中使用的具体技术。照射可转换材料的基本原理是利用不同类型的辐射产生导电或半导电结构，例如紫外辐射、可见光或近红外辐射、热红外辐射、x-射线辐射或粒子辐射。另外，转换可以是可逆的或不可逆的。下面将给出其具体实例。不应当将下面给出的可用照射可转换材料ICM认为是详尽的，无遗漏的。这些材料正处于早期开发阶段，可以预期，正在该领域进行的研发活动将显著地增加可用材料的数量。下面是这些材料的实例。
实例1-用于紫外线、可见光和红外光的照射可转换材料
a)由导电态向绝缘态的转换：绝大多数共轭的聚合物在受光线照射时，例如紫外光，将由导电态转换到绝缘态，例如上述的聚苯胺。
b)由绝缘态向导电态的转换：通过光线照射进行构图的不同共轭聚合物将通过对适当的气态或液态掺杂剂进行的后续曝光而变得导电，例如聚(亚苯基-次亚乙烯基)的二甲氧基亚苯基衍生物(DMEO-PPV)。
c)通过染料注入由绝缘态向导电态的转换：注入了能够强烈吸收辐射波长的含氮酸性硫酸基染料的聚合(亚苯基-次亚乙烯基)(PPV)母体，例如利用激光器，可以照射转换成共轭聚合物。
d)由绝缘态向半导电态的转换：聚(亚苯基-次亚乙烯基)(DMEO-PPV)2，5-二甲氧基亚苯基衍生物可以通过形成的聚合电解质消除反应由绝缘态向半导电态转换。然后，利用波长为514.5nm、功率为10W/cm2的激光进行照射可形成polyc聚合共轭链(cd.F.A.Torres-Filho & R.W.Lenz，“聚(亚苯基-次亚乙烯基)前体的电、热和光特性；前体聚合物膜中I.激光诱导的消除反应(Electrical，thermal and photoproperties of poly(phenylene vinylene)precursors；I.Laser-inducedelimination reactions in precursor polymer films)”，J.Polymer Science，Part B：Polymer Physics，31(8)：959(1993))。
实例2-利用x-射线进行转换
由绝缘态向导电态的转换：将聚苯胺和聚(o-甲氧基苯胺)薄膜暴露于x-射线和潮湿气氛中(cf.J.A：Malmonge and L.H.C.Mattoso，“Doping of polyaniline and Derivatives Induced by X-Ray Radiation”，synthetic Metals：Proceedings of the 1996 International conference onScience and Technology of Synthetic Metals，vol.1984，no.1-3，part 1：779-780，Elsevier Science S.A.Lausanne.Switzerland 1997(ISSN：0379-6779))。
实例3-利用粒子辐射进行转换
由绝缘态向半导电态的转换：利用1000keV Ne的离子照射由磺基盐母体获得聚对苯撑亚乙烯(PPV)(cf.J.Davenas，V.Massardier &V.H.Tran.，“Conducting polymer synthesis via ion beam precursorconversion”，Nuclear Instruments & Methods in Physics Research，Section B：Beam Interactions with Materials and Atoms，J+C on NewTrends in Ion Beam Processing from Ions and Cluster Ion Beams toEngineering Issues，Proceedings of the 1995 E-MRS Symposium，Strasbourg 1995)。
实例4-利用电子辐射进行转换
由绝缘态向导电态的转换：通过对电子束或光线的曝光将聚苯胺og聚噻吩作为阿茶碱络合物盐进行掺杂，混合在聚合物中的所谓翁盐在照射过程中分解，产生在此用作掺杂剂的青铜(bronsted)酸(质子酸)，(jf.M.Angelopolous，J.M.Shaw，W.S，Huang & R.D.Kaplan，“In-situ radiation-induced doping of conducting polymers”，MolecularCrystals and Liquid Crystals，189：221-225(1990))。
实例5-热转换
热转换可以视为照射的二级作用，是通过电磁照射或粒子照射发生的。热致转换通常具有阈值效应，因此，这种转换通常只利用可以进行聚焦以便在矩阵的体单元内获得可控能量密度地辐射。例如，单层的热处理还可以与产生方法一起执行，然后，在为了控制导电特性和半导电特性，例如通过将单体转换成低聚物，掺杂、晶化等而完成产生步骤之后。这些工艺是众知的，并得到广泛的使用，在此将不再给出具体的实例。在某些情况下，可以全局地进行本发明方法提供的热后处理工艺，即在复合或单块基体中进行，而不必作为照射的二级作用引入。上面，在实例3中，讨论了利用离子照射进行由绝缘态相半导电态的转换。另一种选择是使半导电微晶材料受短辐射脉冲的照射，这种脉冲引起快速地加热和冷却，导致向非晶、非半导电态的转换。在聚合物的非晶态和准晶态之间进行的激光诱导转换对于光盘上的数据存储是一种非常成熟的技术，因此不再详细地讨论。
现在参考附图，讨论本发明制作方法的优选实施方案实例。
实例6-多层叠层中的染料居间的选择性。
如上所述，利用例如光和其它类型的电磁辐射进行的选择性光谱照射可以实现照射可转换材料构成的特定层的转换。实际上，在不同照射可转换材料构成的各层之间的串扰限制了可实现的对比度，降低了可在叠层中实现的层数。此外，在层选择性与照射作为一方面，照射可转换材料的电学性能作为另一方面之间的折衷将不期望地限制所制作的器件的总体性能。这一问题可通过解除电学性能与选择性之间的耦合来解决。实际上，光学染料是可用的，该染料覆盖了从紫外线、可见光到红外线的整个光谱，并在精确界定的光谱带内具有高吸收率，这种光谱带可以通过相互补偿吸收范围进行选择，其吸收范围精确地对应于图4b。这种在弱吸收照射可转换材料中的染料的混合使混合物具有染料吸收特性，提供了一种光谱“工具”，该工具可以用来获得能够对叠层中的给定层进行转换的期望的选择性。染料从照射中吸收的能量在极短的时间内转换成热量，导致局部温度升高。由此，该区域中的热激活照射可转换材料将间接地通过染料吸收而受到影响。为了能够在叠层中选择给定的薄层，而不产生串扰，必须精确地控制由染料吸收的能量产生的热场。这可以通过短且强的辐射脉冲实现。在薄层相互重叠的情况下将涉及到的一维结构中，材料或基体中的极薄层中的突然温度升高将使其感受到与下式定义的热扩散长度相对应的距离：
μ＝(κ/πfρc)1/2         (1)
其中，材料参数：
κ＝导热率，
f＝1/τ，特征频率，等于脉冲持续期τ的倒数，
ρ＝材料的密度，和
c＝材料的热容量。
如公式1所示，为了在垂直于层面的方向上获得高选择性，需要短脉冲。因此，辐射脉冲越短，辐射引起的局部温度升高，因而辐射可转换材料中的反应速度就越高。对于典型的聚合物材料，对于小于一微妙的辐射脉冲，μ处于亚微米范围。
实例7-层间的电气连接
在薄膜材料或其它类型的导电材料中的不同层之间进行电气连接对于微电子的制备是一个重大挑战。在每个层面中以及垂直于层面的方向上精确定位导电通路是十分重要的，通常包括制作过孔或孔，孔中可以填充导电材料，以便形成垂直于层面的连接。在现有技术中，制作孔的方法如下，钻孔、冲孔或刻蚀，然后通过机械填充和电镀等方法添加导电材料。这种非常清楚的工艺比较复杂，成本高，且精度有限。
在本发明中，连接以及有源和无源器件可以利用同样的工艺顺序制作，该工艺在每一层中界定了导电和半导电结构，即具有与结构自身相同的空间精度，而不再需要其它类型的制作步骤。图5示出具体情况的基本原理，其中在层SS5中的导电结构部分和与前者隔离开的层SS8中的另一导电结构9的部分之间建立一个导电通路9。通过反复转换在导电和半导电结构的端点之间的多个相邻层上的同一位置上的小区域，制作图5所示的导电材料构成柱9’，并获得由包含第一导电结构的起始层SS5到包含第二导电结构的终止层SS8的阶梯型电导率。通过所选择的照射图案，可以任意地界定柱9’的截面形状。直接扩展该工艺，就可以获得多个相互平行的导电柱，这些柱可以在不同的层起始和终止，这可以由图5看出。在对导电结构9有贡献并与垂直导电结构9’的一个或多个导电柱相连的给定层中，垂直导电结构9’应当与在该层中进行构图的其它导电或半导电结构10同时制作，例如图5中的SS6，即不必执行其它或不同的工艺步骤。通常，由非导电态向导电态转换或反之的程度可以由照射控制，例如通过剂量、强度、光谱成分等。因此，可以制作连接两个不同层中的各点的柱，并通过沿着柱的方向选择层与层之间的各段的电导率，使其在电路中用作电阻器。
实例8-可重新配置的电路
通过照射和其它外部作用，可以使特定的照射可转换材料转换到导电态，并保持在该状态直到受到另一种能够使材料返回初始状态的照射或外部作用的影响。这是各种有机高分子和其它通常称为分子导电材料的情况。这种材料的一个实例公开在下述文章中“用于光存储器、电力或电子存储器的一种新材料(A new material for optical，electrical and electronic thin film memories)”by Z.Y.Hua & G.R.Chen，Vacuum，Vol.43，No.11：1019-1023(1992)。这种材料是具有各种用作电子施主的金属，并由用作电子受主分子的TCNQ(四氰基奎诺二甲烷)构成的有机金属电荷输运复合体M(TCNQ)。材料可以是Li、Na、K、Ag、Cu或Fe。M(TCNQ)可以在光辐射的作用下，以及以热能和电场的形式供应的能量的作用下由高阻态向低阻态转换。通常，反应式如下
[M+(TCNQ)-]n←ε hv，E→Mx+(TCNQ)x+[M+(TCNQ)-]n-x
该过程是可逆的，通过以热能、电场或光子辐射的形式供应能量ε可以获得逆向反应。逆向反应使得M(TCNQ)可以用于制作双稳态开关媒质，例如可擦除存储器材料。本发明方法利用的是照射而不是电场，因此，将涉及到在上述金属中选择电子施主，这将产生对特定光波长敏感的修正M(TCNQ)。在薄层中，例如100-200nm厚，M(TCNQ)具有非线性电流-电压特性，这可以用于实现ROM和RAM型存储器。为此，特别感兴趣的是使M(TCNQ)能够稳定地、可重复地进行电流控制的双稳态电切换。在电寻址存储器中，例如，高阻态可用于表示二进制1，低阻态表示0。这两种状态之间的转换时间小于400ns。-下述文章将进一步讨论相关材料的实例，W.Xu & al.，“具有电学双稳态的两种新的全有机络合物(Two new all-organic complexeswith electrical bistable states)”，Appl.Phys.Lett.67：2241-2242(1995)，及其附属参考文献。利用光子辐射和/或电场，所述材料是双稳态的，并对于由导电态向非导电态的转换和相反的转换具有明确的阈值。
如果将这种可逆材料包含在叠层的一个或多个层中，那么将可以重新配置电路。随着复杂度的增加，可以实现以下功能，例如可以修正在制作和与环境或应用的交互过程中产生的错误，或者通过擦除并再制作全新电路来重新使用叠层中的基体材料。这种擦除在三维结构中产生的导电和半导电结构的方法构成本发明的一部分。第一种擦除方法可以通过照射独立的材料结构实现，且可以利用与制作该结构完全相似的方法擦除导电或半导电结构。然而，结构的选择性擦除可以通过下述步骤实现，利用根据预定协议进行构图的掩膜，在基本上平行于材料结构的平面内，对辐射进行空间调制，掩膜或者调制入射辐射的强度或者调制其相位，以便擦除该材料结构中的导电或半导电结构。还可以通过下述方式在平面内对辐射进行空间调制，将辐射会聚到其尺度与导电或半导电结构一致的光束内，利用光束扫描与平面平行的材料结构，并根据预定协议进行强度调制，由此擦除该层中的导电或半导电结构。换句话说，辐射由叠层结构的一侧导入，并受到空间调制，使其平行且受限于该结构。另外，还可以使用与产生方法的实施方案完全一致的选择性照射，其中将擦除叠层结构中的一层或多层，这种情况下的辐射仍然垂直于层面入射。然后，选择性可以通过由能够对一种或多种辐射特性或给定的辐射功率产生响应的材料制作的相关各层来获得。可能的擦除还可以利用聚焦扫描光束实现，该光束聚焦在所选择的层上，并在该层的体单元中将能量会聚到一定的强度，使其超过为了实现擦除而明确定义的阈值。
然而，就最简单的而言，擦除总是全局地照射复合基体上的导电或半导电结构，以便全部、同时地擦除这些结构。如果需要重新配置所有元件，这样做是可行的，但是如果需要修正独立的层或重新配置的独立层是相关的，那么就只能采用对这些层进行选择性照射的上述方法。
实例9-有源电路
由于本发明的制作方法使得利用照射直接或间接地将适当的材料由绝缘态转换到半导电态或相反成为可能(例如，利用同时局部加热的最后一个实例)，因此有可能利用该方法制作例如通过电阻和电容进行电气互连而构成完整有源电路的二极管和晶体管。更加具体的有源元件和电路的实例将在下面的实例中公开。
a)图6示出正向偏置pn结二极管，其导电和半导电结构是根据本发明方法利用薄膜技术制作的，包括四子层SS1-SS4。层SS2和SS3包含介于分别处于子层SS1和SS4之中的电极11之间的有源半导电材料。子层SS2中的有源材料10是n掺杂半导体，而相邻子层SS3中的有源材料10’是p掺杂半导体。层SS1和SS4中的电极11通过同一层中的水平导电结构或导电通路4连接。图6二极管结构中的独立层的典型厚度是100nm，这样整个结构形成了厚度小于1μm的多层结构。二极管结构区域的水平扩展由制作导电和半导电结构的方法决定，但是，例如如果使用可见光或紫外线，可以获得小于1μm的扩展。
b)图7简略地示出在本发明中使用的MOSFET，它完全是利用薄膜技术用有机材料制作的。栅极12位于子层SS1中，并与水平导电结构9相连，子层SS2构成栅绝缘体13。有源半导电材料10位于子层SS3中，并与栅极10对准。源极和漏极14位于顶层SS4，并由同一层中的水平导电结构9连接。每一层或者包含导电结构，或者包含半导电结构，以及绝缘区。该型MOSFET的厚度为1/2μm，利用本发明技术实现的水平面内的扩展至多在几μm和小于1μm之间。
c)图7的MOSFET结构可以用作逻辑门中，例如图8所示的CMOS技术中的逻辑反相器。该型的反相器是通过以背对背地方式平行连接分别处于n-MOSFET和p-MOSFET中的漏极和源极，并公用一个栅极来制作的。为此，制作了垂直导电结构15，它穿过所有的子层SS1-SS7，连接电极14’。反相器的输出信号由该导电结构15传送到图左侧的水平连接结构9。MOSFET的公用栅极12通过图右侧子层SS4中的水平导电结构9接收输入信号。所有子层的厚度都小于1μm，典型厚度大约是0.7μm，而反相器的水平扩展与上述讨论的图7中的MOSFET相同。
d)类似于图7所示MOSFET结构的有源元件可以通过将各子层重叠在一起来制作集成电路，每个子层都具有期望的导电特性且完全是利用有机薄膜技术实现的。具体地讲，下面的实例将涉及利用CMOS技术和图7所示的晶体管结构实现的AND门。为了便于理解如何将有源器件，例如场效应晶体管合并在多层结构中，构成功能器件，例如逻辑门，请参考图9，该图示出利用互补MOS(CMOS)技术制作的AND门的电路图。CMOS AND门分别利用增强型n-MOSFET和p-MOSFET制作开关。两路输入信号A和B分别传送到p-MOS Q1和Q2上的栅极和n-MOS Q3和Q4上的栅极。如果输入信号开关A和B为高，那么输出信号 X为低。在这种情况下，Q3和Q4将导通，p-MOS开关Q1和Q2关断，即没有电流流过，因此输出信号 X变低。如果正相反，输入信号A或B为低或者同时为低，相应地p-MOS晶体管Q1和Q2将分别导通，输出信号 X将变高，因为串联着的n-MOSQ3、Q4中的一个或者全部是关断地，没有电流流过。如图所示，器件Q1、Q2、Q3、Q4实现了NAND门，为了实现AND门，需要将NAND门的输出连接到同样是用COMS技术制作的、分别使用并联的p-MOS开关Q5和n-MOS开关Q6的逻辑反相器。这是标准的CMOS反相器，如果其输入信号 X为高，其输出信号X将是输入信号 X的反相，因此为低。相反地，低输入信号 X将反相为高输出信号X，这对应于输入到NAND门的输入信号A和B均为高。换句话说，利用图9所示的电路很容易实现AND门，本领域的技术人员将知道可以制作相应的、具有任意输入端的逻辑OR或NOR门。然而，从原理上讲，所有的布尔函数都可以利用CMOS技术制作的一种类型的门和一个或多个反相器的组合实现，例如利用图7所示的晶体管结构。
从完全实用的角度看，AND门可以利用图10a-10d所示的薄膜技术和与图7所示结构相对应的MOSFET结构实现。图10a-10d示出完全利用薄膜技术制作的AND门，其有源器件和无源器件处于四个子层SS1、SS3-SS5内。第一子层SS1(图10a)包含栅极g1-g6，其中脚标对应于图9中的MOSFET Q1-Q6的脚标。输入A和B通过水平导电结构或电流通路9被分别传递到栅极g1、g3和g2、g4。因此，反相器中的栅极g5、g6与水平电流通路9相连。垂直导电结构用15表示，符号△表示沿垂直方向由子层SS1向上延伸。在图10b中，符号△和表示层SS3中的垂直导电结构15在其两侧垂直延伸过该层。垂直层SS3包含具有有源半导体材料b1-b6(对应于图7中的10)的区域，该区域与层SS1中的相应栅极g1-g6对准。值得注意的是，层SS2完全独立于垂直导体结构15，而该垂直导电结构还在其两侧延伸过该子层，层SS2由构成实现AND门的MOSFET Q1-Q6的公用栅绝缘体的绝缘材料制成。当然，层SS2位于SS1和SS3之间，但在图中未示出。-图10c的层SS4位于层SS3的上面并与其相邻，它分别包含分别对应于MOSFET Q1-Q6的源极s1-s6和漏极d1-d6。位于层SS3中的有源半导体材料d1-d6在此用斜线表示。垂直电流通路15也延伸到层SS4及其两侧，并与子层SS5中的水平电流通路9相连，如图10d所示。该水平电流通路10d对应于相应MOSFET Q2、Q3的漏极d2和d3之间的连接。另一水平电流通路9形成Q3上的源极s1和Q4上的漏极d4之间的串联连接。源极s4和s6还在水平导电结构9处接地，而层SS5中最右侧的水平导电结构9连接电压Vdd，并分别连接Q1、Q2和Q5上的源极s1、s2、s5。图10d最顶部的水平电流通路9构成Q5、Q6上的漏极d5、d6之间的平行连接，和用X表示的输出线。由Q1、Q2、Q3、Q4构成的NAND门发出的输出信号 X在垂直电流通路15上传送。图11简略地示出图10中的各层如何配置在叠层结构中，这里包含了具有栅绝缘体的层SS2。为了清楚，叠层是以分解成独立子层SS1-SS5的形式示出的，但层之间是正确对准的，垂直电流通路15穿过每个子层的过程由虚线示出。栅极层SS1-SS5位于没有示出的底绝缘层上，图11所示的AND结构的厚度为0.75μm，面积大约为100μm2(12×8μm2)。因此，结构的体积大约为75μm3。按照保守的空间分辨率估计，这意味着在1mm2的区域上可以制作大约10000个逻辑门，厚度低于1μm。因此，电流通路9、15的总长度为60μm。
e)将图12所示的MOSFET结构垂直地叠加可以降低电流通路的长度，显著地简化AND门的结构。再次使用与图10和11相同的参考号，可以看出，垂直AND门结构利用了下述事实，晶体管Q1、Q3的栅极g1和g3处于同一公共电位，晶体管Q2、Q4的栅极g2和g4处于另一公共电位，晶体管Q5、Q6的栅极g5和g6处于第三公共电位。因此，晶体管Q1-Q6可以利用分别与MOSFET结构Q1、Q3；Q2、Q4；Q5、Q6相对应的公用栅极g1、g3；g2、g4；g5、g6，按照背对背的成对结构，由CMOS电路实现。每个CMOS电路位于绝缘层上，在图12中的每个MOSFET结构中，该层位于Q3下面，Q1和Q4之间，Q2和Q5之间。当然，栅极通过没有明确示出的、包含各个栅绝缘体的绝缘层实现与有源半导体材料的绝缘。现在，图10和11中的水平电流通路完全由延伸过各层的垂直电流通路代替，该通路提供了与图9等效电路相同的连接。具体地讲，所示的电流通路15还垂直地在图11的结构中实现，如图所示，并象以前一样将Q5、Q6上的栅极g5、g6连接到Q2、Q3上的漏极d2、d3和Q1上的漏极d1之间的连接上。图12中包含衬底1的垂直AND门结构由总共24个子层制成，其中6个相对较厚的绝缘层构成栅绝缘体，三个相应的厚绝缘层将MOSFET结构的成对组合相互隔离开。利用与图11相同的尺寸，图12的整体叠层结构的厚度大约为3μm，面积为16μm2。因此，总体积小于50μm3，体积相对于图11的结构减小了1/3。然而，最重要的是，按照图11的结构由所示的尺寸确定的长度为52μm的电流通路按照图12的结构在最优实施方案中大约为15μm，长度减小了70％。在这种连接中，特别要注意的是，图12只是一个简图，为了更加清楚，在水平面内已经改变了垂直电流通路的相互位置。然而，它们仍处于同一平面内，并且与结构的一个侧表面平行。
在当今的薄膜技术范围内，利用上述技术通过照射可转换有机材料在薄膜中制作导电和半导电结构，完全有可能减小水平方向的线性尺寸，使得元件密度至少提高一个数量级。这意味着图11中的结构可以在1mm2的区域内制作大约105个所示类型的逻辑门，层厚小于1μm，而图12中的结构可以在同样的区域内制作6×105个形态因子(formfactor)稍好的门，这样器件密度相对于图11的结构提高了大约50％。
在利用照射进行转换的方法中，在发生转换的各层中几乎或根本没有出现材料的转移，因此，材料的体积只有非常小的变化。基于平面结构，平坦度在使用多层材料结构的情况下也能保持在非常高的程度。这暗示着有利于构图步骤，因为高平坦度对于获得高空间分辨率是有利的。
通常，本发明制作方法的工艺步骤是与在通过转轴16传送的连续条带上进行的卷轴到卷轴工艺兼容的，如图13简略示出的。在第一工艺步骤中，在柔性衬底1上层状淀积光可转换材料，在此形成三个层ICM1、ICM2、ICM3，其中每一层中的光可转换或照射可转换材料ICM具有不同的光谱响应，例如分别集中于波长λ1、λ2、λ3。光可转换材料ICM可以在容器内通过滴涂进行淀积，其中光可转换材料呈现为溶液的形式。在衬底上，获得了多层结构MLS，构成复合基体，并在经过可能的、但没有示出的后处理之后，传送到滚筒17，在这里，利用在每种情况下构成期望图案的掩膜71、72、73或空间光调制器，分别在第一、第二和第三扇形S1、S2、S3中的连续条带内侧制作层ICM1、ICM2、ICM3的、具有期望的导电或半导电结构的图案。然后，掩膜7，也可是空间调制器，安置在一起转动的滚筒18上，这样在期望的曝光时间窗内可以保证最优的空间分辨率。在掩膜7和滚筒17、18的转动中心之间，安置了未示出的、用于曝光的光源和可能的光学设备，例如用于光场校正和准直的设备。或者，未示出的光源也可以按照激光二极管阵列的形式与掩膜集成在一起，曝光是在近场进行的。当应当包含整个电路IC的条带部分与扇形S1中的掩膜71对准时，可以选择性地利用波长为λ1的光对最靠近衬底的用于构图的层ICM1进行寻址，在下一个扇形S2中，利用波长为λ2的光对上面的层ICM2进行寻址，在下一扇形S3中，利用波长λ3的光对最上面的层ICM3进行寻址。光可转换材料ICM1、ICM2、ICM3对于相关波长λ1、λ2、λ3的响应图简略地示于图14。如果多层结构MLS制作在透明衬底1上，那么就可以利用适当的未示出设备由滚筒17的外侧沿着放射状地指向其中心的方向进行照射，并颠倒图13所示的操作次序，即在第一扇形内利用波长为λ3的光。然而，必须假定，用于卷轴到卷轴工艺的实施方案能够象图13所示的那样实现，即在曝光过程中实现精确的对准、同时转动掩膜/空间调制器和光源。在曝光和构图之后，多层结构MLS呈现出电路IC，在图13中由在叠层结构中制作的ICk+1、ICk、ICk-1、...等表示，条带还可传送到任选的未示出的工作台，例如切割或分离成单个电路IC的工作台。
各个独立层的处理，即制作导电和半导电结构，还可以在独立的卷轴到卷轴路径中进行，这样每层都受到不同路径中的光转换处理。适当的后处理和修正，例如热处理可以在将每个独立层接合道多层结构上、构成叠层电路结构之前进行。实际上，这种处理可以按照图3所示的布局进行。关于独立层的构图，为了在光转换过程中获得预期结构的最佳空间分辨率，必须考虑到路径的移动。
例如，利用层中的有机材料，通过本发明的转换和照射处理制作导电和半导电结构，可以获得比利用当今的无机半导体技术更加简单、更加便宜的制作电子器件的方法。如果如上所示，在制作电路的过程中采用卷轴到卷轴的结构，那么产量将很高，速度很快，且没有尺寸限制。将独立层接合成多层结构，形成叠层结构，然而，为了确保不同层中的垂直导电结构相互对准，例如半导体结构中的电极和有源半导体材料的对准，层与层之间的对准是非常关键的。对对准精度的要求由在制作导电和半导电结构的过程中实现的间距确定，但是在实际上，也可以由用于控制和定位、光学记录掩膜或机械或电子微加工技术的干涉方法所实现的间距确定。然而，这些措施不属于本发明范围，因此不再详细讨论，但必须将其视为本领域人员众知的技术。
如果使用空间可控辐射源，例如处于阵列中的光源，那么针对给定的多层设计电路结构的协议将远离制作电路的位置，将从控制设备下载到那里，该控制设备在制作位置控制物理电路图案的制作。因此，用户可以根据自己的规范通过传送必须的指令和信息来远程处理制作电路。因此，本发明为应用观念和专用电路的制作提供了崭新的内容。

Claims (37)

1.在复合基体中制作导电和半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的、均质材料结构中的材料，所述材料可根据供给的能量产生特定的物理和/或化学状态的变化，这种变化使其由非导电态向导电态和/或半导电态转换，或相反，或者导致材料导电模式的变化，其中材料结构是通过将两个或多个层合并成叠层多层结构以薄层的形式制作的，叠层多层结构构成了具有导电和/或半导电三维结构组合的复合基体，其中多层结构是通过在载体衬底上连续地将两个或多个层淀积到叠层结构中来制作的，其特征在于在衬底或相邻层上淀积一层之后，在首次提到的层上再次淀积一层之前，在该层中制作二维导电和半导电结构组合，利用具有与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射照射每一层，并在每种情况下根据代表相关层中的导电和半导电结构的预定图案的确定的协议对辐射进行空间调制，由此根据辐射提供的能量，在层中制作具有由协议预先确定的图案的二维导电和半导电结构组合，这样由具有二维导电和半导电结构组合的独立相邻层构成的复合基体就具有导电和半导电三维结构组合。
2.权利要求1的方法，其特征在于用于照射的电磁辐射是从一个或多个下述光谱范围内选择的：γ射线、x-射线、紫外线、可见光、红外光和微波。
3.权利要求1的方法，其特征在于用于照射的粒子辐射是从一种或多种下述粒子类型中选择的：包括质子、中子和电子的基本粒子；离子、分子、和材料聚集物。
4.权利要求1的方法，其特征在于利用根据确定的协议进行构图的掩膜，在平行于层面的平面内对辐射进行空间调制，掩膜调制入射辐射的强度和/或相位，以便在层中产生二维导电和半导电结构组合。
5.权利要求1的方法，其特征在于通过将辐射会聚到其尺寸与导电和半导电结构尺寸一致的光束内，在平行于层面的平面内对辐射进行空间调制，并利用其强度根据确定的协议受到调制的光束对层进行扫描，以便在层中制作二维导电和半导电结构组合。
6.权利要求1的方法，其特征在于在层中制作一个或多个二维导电和半导电结构，使得所述一个或多个结构就根据协议与已淀积的相邻层中的一个或多个二维导电和半导电结构对准，由此在与各层交叉的方向制作一个或多个垂直导电和半导电沟道。
7.在复合基体中制作导电和/或半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，或反之，或者使其导电模式发生改变，其中材料结构是通过将两个或多个层合并成叠层多层结构以薄层的形式制作的，叠层多层结构构成了具有导电和/或半导电三维结构组合的复合基体，其中多层结构是通过将两个或多个自支撑层叠层到叠层结构中来制作的，其特征在于在将一个层叠层到相邻层之前，在该层中制作二维导电和/或半导电结构组合，利用具有与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射照射每一层，并在每种情况下根据代表层中的导电和/或半导电结构的预定图案的确定的协议对辐射进行空间调制，由此根据辐射提供的能量，在层中制作具有由协议预先确定的图案的二维导电和/或半导电结构组合，这样由具有二维导电和/或半导电结构的独立层层叠在一起构成的复合基体就具有导电和/或半导电三维结构组合。
8.权利要求7的方法，其特征在于用于照射的电磁辐射是从下述一种或多种光谱范围内选择的：即γ射线、x-射线、紫外线、可见光、红外光和微波。
9.权利要求7的方法，其特征在于用于照射的粒子辐射是从下述一种或多种粒子类型中选择的：即包括质子、中子和电子的基本粒子；离子、分子和材料聚集物。
10.权利要求7的方法，其特征在于利用根据确定的协议进行构图的掩膜在平行于层面的平面内对辐射进行空间调制，掩膜调制入射辐射的强度和/或相位，以便在层中制作导电和/或半导电结构组合。
11.权利要求7的方法，其特征在于通过将辐射会聚到其尺寸与导电和/或半导电结构一致的光束中，在平行于层面的平面内对辐射进行空间调制，并利用其强度根据确定的协议受到调制的光束扫描材料结构，以便在层中制作二维导电和/或半导电结构组合。
12.权利要求7的方法，其特征在于将叠层结构中的层相对于相邻层安置在这样的位置上，使得首次提到的层中的一个或多个二维导电和/或半导电结构根据协议与相邻层中的一个或多个二维导电和/或半导电结构对准，由此在与各层交叉的方向上制作出一个或多个垂直导电和/或半导电沟道。
13.在复合基体中制作导电和/或半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，或反之，或使其导电模式发生改变，其中材料结构是通过将两个或多个层合并成叠层多层结构以薄层的形式制作的，叠层多层结构构成了具有导电和/或半导电三维结构组合的复合基体，其中多层结构是通过在载体衬底上将两个或多个层连续淀积到叠层结构中或将两个或多个自支撑层叠层到叠层结构中来制作的，其特征在于通过选择性地照射叠层结构中的一个或多个层，但不是所有的层，在衬底上将所有的层淀积到叠层结构中之后或者将所有的层叠层到叠层结构中之后，在层中制作二维导电和/或半导电结构组合，以便在选中的相关层中制作导电和/或半导电结构，而不会影响未选中的层，每一层都受到具有与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射的照射，并在每种情况下根据代表相关层中的导电和/或半导电结构的预定图案的确定的协议对辐射进行空间调制，由此根据辐射提供的能量，在层中制作具有由协议预先确定的图案的二维导电和/或半导电结构，这样由具有二维导电和/或半导电结构的独立相邻层的叠层构成的复合基体就具有导电和/或半导电三维结构。
14.权利要求13的方法，其特征在于用于照射的电磁辐射是从下述一种或多种光谱范围内选择的：即γ射线、x-射线、紫外线、可见光、红外光和微波。
15.权利要求13的方法，其特征在于用于照射的粒子辐射是从下述一种或多种粒子类型中选择的：即包括质子、中子和电子的基本粒子；离子、分子和材料聚集物。
16.权利要求13的方法，其特征在于利用根据确定的协议进行构图的掩膜在平行于层面的平面内对辐射进行空间调制，掩膜调制入射辐射的强度和/或相位，以便在层中制作二维导电和/或半导电结构组合。
17.权利要求13的方法，其特征在于通过将辐射会聚到其尺寸与导电和/或半导电结构一致的光束中，在平行于层面的平面内对辐射进行空间调制，并利用其强度根据确定的协议受到调制的光束扫描材料结构，以便在层中制作二维导电和/或半导电结构组合。
18.权利要求13的方法，其特征在于利用具有特定辐射特性或给定功率的辐射照射选中的层，来选择一个或多个用于制作导电和/或半导电结构的层，选中的层由能够对一种或多种辐射特性和/或功率或其组合产生响应的材料构成。
19.权利要求18的方法，其特征在于特定的辐射特性是强度和/或频率。
20.权利要求19的方法，其特征在于利用两个或多个频率上或在两个或多个波长带内的电磁辐射进行照射，来选择制作导电和/或半导电结构的一个或多个层，这样处于给定频率或给定波长带内的照射将在一个或多个层，但不是所有的层中产生响应。
21.权利要求19的方法，其特征在于为了对处于给定频率或给定波长带内的辐射产生响应，向一个或多个层的材料内添加一种或多种对于给定频率或给定波长带有光谱吸收的添加剂，由此在叠层结构中至少有两层获得相互不同的吸收谱。
22.权利要求21的方法，其特征在于利用在层中构成反应中心的添加剂的辐射吸收作用，在层中制作导电和/或半导电结构，其中反应中心使层材料的电导率或导电模式发生变化。
23.权利要求21的方法，其特征在于利用产生热量进而导致受热层中的材料的电导率或导电模式发生变化的添加剂的辐射吸收，在层中制作导电和/或半导电结构。
24.权利要求13的方法，其特征在于在两个或多个层中的根据协议由一个或多个导电和/或半导电结构分别在与叠层结构中各层交叉的方向上形成一个或多个垂直导电和/或半导电沟道的位置上，制作导电和/或半导电结构。
25.权利要求24的方法，其特征在于根据协议，制作导电和/或半导电结构，该结构构成在与该层中的一个或多个二维导电和/或半导电结构相连的导电和/或半导电连接中穿过该层的垂直沟道。
26.权利要求25的方法，其特征在于制作每个在层间其电导率或导电模式保持恒定的沟道。
27.权利要求25的方法，其特征在于制作其电导率或导电模式在各层之间发生变化的每个沟道。
28.一种擦除在复合基体中制作的导电和/或半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生特定的物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，或反之，或使材料的导电模式发生改变，其中每种材料结构都具有由确定的协议表示的二维导电和/或半导电结构的产生的图案，其中通过选择性地照射叠层结构中的一个或多个层，但不是所有的层，在衬底上将所有的层淀积到叠层结构中之后或者将所有的层叠层到叠层结构中之后，在层中制作二维导电和/或半导电结构组合，以便在选中的相关层中制作导电和/或半导电结构，而不会影响未选中的层，每一层都受到具有与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射的照射，并在每种情况下根据代表相关层中的导电和/或半导电结构的预定图案的确定的协议对辐射进行空间调制，由此根据辐射提供的能量，在层中制作具有由协议预先确定的图案的二维导电和/或半导电结构，这样由具有二维导电和/或半导电结构的独立相邻层的叠层构成的复合基体就具有导电和/或半导电三维结构，并根据在每种材料结构中制作二维导电和/或半导电结构的另一确定的协议，导电和/或半导电三维结构组合可以在完成擦除之后在基体中重新制成，其特征在于利用具有与材料对辐射提供的能量所产生的特定响应相适合的给定强度和/或频率特性的辐射照射每一材料结构，并在每种情况下根据代表相关材料结构中的导电和/或半导电结构产生的图案的协议对辐射进行空间调制，由此根据辐射提供的能量，根据协议擦除材料结构中的二维导电和/或半导电结构，这样材料结构中的材料全部处于非导电态。
29.权利要求28的方法，其特征在于用于照射的电磁辐射是从一个或多个下述光谱范围内选择的：γ射线、x-射线、紫外线、可见光、红外光和微波。
30.权利要求28的方法，其特征在于用于照射的粒子辐射是从一种或多种下述粒子类型中选择的：包括质子、中子和电子的基本粒子；离子、分子、和材料聚集物。
31.权利要求28的方法，其特征在于利用根据确定的协议进行构图的掩膜，在平行于材料结构的平面内对辐射进行空间调制，掩膜调制入射辐射的强度和/或相位，以便擦除材料结构中的导电和/或半导电结构。
32.权利要求28的方法，其特征在于通过将辐射会聚到其尺寸与导电和/或半导电结构尺寸一致的光束内，在平行于材料结构的平面内对辐射进行空间调制，并利用其强度根据在材料结构中擦除导电和/或半导电结构的确定的协议受到调制的光束对材料结构进行扫描。
33.权利要求28的方法，其中基体中的材料结构是利用叠层结构中的薄层制作的，其特征在于选择性地照射叠层结构中的一个和多个层，但不是所有的层，以便擦除相关的选中层中的导电和/或半导电结构，而不影响未选中的层。
34.权利要求33的方法，其特征在于利用具有特定辐射特性或给定功率的辐射照射选中的层，来选择需要擦除导电和/或半导电结构的一个或多个层，选中的层由能够响应一个或多个辐射特性和/或功率或其组合的材料构成。
35.用于在复合基体中全部擦除导电和/或半导电三维结构组合的方法，其中基体包括两种或多种处于空间隔离的均质材料结构中的材料，其中所述材料根据所提供的能量发生物理和/或化学状态变化，使其从非导电态转化成导电和/或半导电态，或反之，或使其导电模式发生改变，其中通过选择性地照射叠层结构中的一个或多个层，但不是所有的层，在衬底上将所有的层淀积到叠层结构中之后或者将所有的层叠层到叠层结构中之后，在层中制作二维导电和/或半导电结构组合，以便在选中的相关层中制作导电和/或半导电结构，而不会影响未选中的层，每一层都受到具有与材料对辐射提供的能量所产生的特定响应相适合的给定强度或频率特性的辐射的照射，并在每种情况下根据代表相关层中的导电和/或半导电结构的预定图案的确定的协议对辐射进行空间调制，由此根据辐射提供的能量，在层中制作具有由协议预先确定的图案的二维导电和/或半导电结构，这样由具有二维导电和/或半导电结构的独立相邻层的叠层构成的复合基体就具有导电和/或半导电三维结构，并根据在每种材料结构中制作二维导电和/或半导电结构的另一确定的协议，导电和/或半导电三维结构组合可以在完成擦除之后在基体中重新制成，其特征在于利用具有与材料对辐射所提供的能量产生的响应相适应的给定强度和/或频率特性的辐射对基体进行全局照射，直到基体中的材料响应于照射提供的能量全部转换为非导电态。
36.权利要求35的方法，其特征在于用于照射的电磁辐射是从一个或多个下述光谱范围内选择的：γ射线、x-射线、紫外线、可见光、红外光和微波。
37.权利要求35的方法，其特征在于用于照射的粒子辐射是从一种或多种下述粒子类型中选择的：包括质子、中子和电子的基本粒子；离子、分子、和材料聚集物。
CNB998044903A 1998-01-28 1999-01-28 制作导电或半导电三维结构的方法和擦除该结构的方法 Expired - Fee Related CN1187793C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NO980385A NO980385D0 (no) 1998-01-28 1998-01-28 Kretser generert ved omvandling in situ
NO19980385 1998-01-28
NO982518A NO308149B1 (no) 1998-06-02 1998-06-02 Skalerbar, integrert databehandlingsinnretning
NO19982518 1998-06-02

Publications (2)

Publication Number Publication Date
CN1295719A CN1295719A (zh) 2001-05-16
CN1187793C true CN1187793C (zh) 2005-02-02

Family

ID=26648814

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB998044377A Expired - Fee Related CN1171301C (zh) 1998-01-28 1999-01-28 产生和擦除导电和半导电结构的方法及电场发生器调制器
CNB998044903A Expired - Fee Related CN1187793C (zh) 1998-01-28 1999-01-28 制作导电或半导电三维结构的方法和擦除该结构的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB998044377A Expired - Fee Related CN1171301C (zh) 1998-01-28 1999-01-28 产生和擦除导电和半导电结构的方法及电场发生器调制器

Country Status (12)

Country Link
US (3) US6403396B1 (zh)
EP (2) EP1051745B1 (zh)
JP (2) JP2002515641A (zh)
KR (2) KR100375864B1 (zh)
CN (2) CN1171301C (zh)
AT (1) ATE377842T1 (zh)
AU (2) AU739848B2 (zh)
CA (2) CA2319428C (zh)
DE (1) DE69937485T2 (zh)
HK (2) HK1035602A1 (zh)
RU (2) RU2210834C2 (zh)
WO (2) WO1999044229A1 (zh)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859548B2 (en) 1996-09-25 2005-02-22 Kabushiki Kaisha Toshiba Ultrasonic picture processing method and ultrasonic picture processing apparatus
AU6365900A (en) 1999-07-21 2001-02-13 E-Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix drivenelectronic display
EP1208603A1 (en) 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
WO2001033649A1 (en) * 1999-11-02 2001-05-10 Koninklijke Philips Electronics N.V. Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
EP1136942A1 (de) * 2000-03-22 2001-09-26 Infineon Technologies AG Schaltungsanordnung zum Schützen einer Schaltung gegen Analyse und Manipulation
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
EP1310004A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
US7875975B2 (en) * 2000-08-18 2011-01-25 Polyic Gmbh & Co. Kg Organic integrated circuit completely encapsulated by multi-layered barrier and included in RFID tag
KR100394028B1 (ko) * 2000-12-28 2003-08-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
EP1323195A1 (de) * 2000-09-22 2003-07-02 Siemens Aktiengesellschaft Elektrode und/oder leiterbahn für organische bauelemente und herstellungsverfahren dazu
DE10061299A1 (de) * 2000-12-08 2002-06-27 Siemens Ag Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10063721A1 (de) * 2000-12-20 2002-07-11 Merck Patent Gmbh Organischer Halbleiter, Herstellungsverfahren dazu und Verwendungen
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
WO2002078052A2 (de) * 2001-03-26 2002-10-03 Siemens Aktiengesellschaft Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu
WO2002091496A2 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
US6855977B2 (en) * 2001-05-07 2005-02-15 Advanced Micro Devices, Inc. Memory device with a self-assembled polymer film and method of making the same
US6781868B2 (en) * 2001-05-07 2004-08-24 Advanced Micro Devices, Inc. Molecular memory device
US6809955B2 (en) * 2001-05-07 2004-10-26 Advanced Micro Devices, Inc. Addressable and electrically reversible memory switch
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
CN1276518C (zh) 2001-05-07 2006-09-20 先进微装置公司 使用复合分子材料的浮置栅极存储装置
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
WO2003009359A1 (fr) * 2001-07-16 2003-01-30 Boris Aronovich Gurovich Procede de formation d'une structure a couches multiples a parametres predetermines
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6992323B2 (en) * 2001-08-13 2006-01-31 Advanced Micro Devices, Inc. Memory cell
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
DE10151036A1 (de) * 2001-10-16 2003-05-08 Siemens Ag Isolator für ein organisches Elektronikbauteil
DE10151440C1 (de) 2001-10-18 2003-02-06 Siemens Ag Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung
DE10160732A1 (de) * 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
DE10212639A1 (de) * 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
RU2205469C1 (ru) * 2002-04-18 2003-05-27 Гурович Борис Аронович Способ получения объемной проводящей структуры
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
EP1526902B1 (de) * 2002-08-08 2008-05-21 PolyIC GmbH & Co. KG Elektronisches gerät
ATE355566T1 (de) 2002-08-23 2006-03-15 Polyic Gmbh & Co Kg Organisches bauelement zum überspannungsschutz und dazugehörige schaltung
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
RU2317613C2 (ru) 2002-10-02 2008-02-20 Леонхард Курц Гмбх Унд Ко. Кг Пленка с органическими полупроводниками
US6870183B2 (en) 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
EP1559148A2 (de) * 2002-11-05 2005-08-03 Siemens Aktiengesellschaft ORGANISCHES ELEKTRONISCHES BAUTEIL MIT HOCHAUFGELöSTER STRUKTURIERUNG UND HERSTELLUNGSVERFAHREN DAZU
DE10253154A1 (de) * 2002-11-14 2004-05-27 Siemens Ag Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe
US7442954B2 (en) * 2002-11-19 2008-10-28 Polyic Gmbh & Co. Kg Organic electronic component comprising a patterned, semi-conducting functional layer and a method for producing said component
EP1563554B1 (de) * 2002-11-19 2012-01-04 PolyIC GmbH & Co. KG Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
US6905908B2 (en) * 2002-12-26 2005-06-14 Motorola, Inc. Method of fabricating organic field effect transistors
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
EP1586127B1 (de) * 2003-01-21 2007-05-02 PolyIC GmbH & Co. KG Organisches elektronikbauteil und verfahren zur herstellung organischer elektronik
DE10302149A1 (de) * 2003-01-21 2005-08-25 Siemens Ag Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik
MXPA05007878A (es) * 2003-01-29 2006-02-08 Polylc Gmbh & Co Kg Unidad de memoria organica y circuito impulsor para la misma.
JP2004311845A (ja) * 2003-04-09 2004-11-04 National Institute Of Advanced Industrial & Technology 発電機能を有する可視光透過構造体
US7049153B2 (en) * 2003-04-23 2006-05-23 Micron Technology, Inc. Polymer-based ferroelectric memory
JP4583004B2 (ja) * 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
RU2243613C1 (ru) * 2003-07-16 2004-12-27 Гурович Борис Аронович Способ формирования объемной структуры
DE10338277A1 (de) * 2003-08-20 2005-03-17 Siemens Ag Organischer Kondensator mit spannungsgesteuerter Kapazität
DE10339036A1 (de) 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
DE10340643B4 (de) * 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
DE10340644B4 (de) * 2003-09-03 2010-10-07 Polyic Gmbh & Co. Kg Mechanische Steuerelemente für organische Polymerelektronik
WO2005031890A1 (en) * 2003-09-24 2005-04-07 E.I. Dupont De Nemours And Company Process for laminating a dielectric layer onto a semiconductor
JP4729843B2 (ja) * 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
DE10349963A1 (de) 2003-10-24 2005-06-02 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer Folie
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
JP4501444B2 (ja) * 2004-02-04 2010-07-14 ソニー株式会社 トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
WO2005104210A2 (en) 2004-04-20 2005-11-03 Visualsonics Inc. Arrayed ultrasonic transducer
US7122489B2 (en) * 2004-05-12 2006-10-17 Matsushita Electric Industrial Co., Ltd. Manufacturing method of composite sheet material using ultrafast laser pulses
WO2005112591A2 (en) * 2004-05-14 2005-12-01 Wavezero, Inc. Radiofrequency antennae and identification tags and methods of manufacturing radiofrequency antennae and radiofrequency identification tags
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
GB0413749D0 (en) * 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
DE102004040831A1 (de) * 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
RU2284267C2 (ru) * 2004-11-10 2006-09-27 Броня Цой Материал для компонентов радиоэлектронных приборов
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102004059465A1 (de) * 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7420442B1 (en) * 2005-06-08 2008-09-02 Sandia Corporation Micromachined microwave signal control device and method for making same
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE602005023597D1 (de) * 2005-07-08 2010-10-28 St Microelectronics Srl Verfahren zur Realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
EP1952175B1 (en) 2005-11-02 2013-01-09 Visualsonics, Inc. Digital transmit beamformer for an arrayed ultrasound transducer system
JP2007252249A (ja) * 2006-03-22 2007-10-04 Oki Electric Ind Co Ltd 有機化合物合成装置，光照射装置，有機化合物合成用基板および有機化合物の合成方法
US20070279230A1 (en) * 2006-06-01 2007-12-06 Wavezero, Inc. System and Method for Attaching Radiofrequency Identification Chips to Metalized Antenna
JP2008021814A (ja) * 2006-07-13 2008-01-31 Hitachi Ltd 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
US7851786B2 (en) * 2006-09-01 2010-12-14 Alcatel-Lucent Usa Inc. Programmable polyelectrolyte electrical switches
JP5250981B2 (ja) * 2007-02-21 2013-07-31 セイコーエプソン株式会社 有機デバイスの製造方法並びに電子機器
US9520563B2 (en) * 2007-11-21 2016-12-13 The Board Of Trustees Of The Leland Stanford Junior University Patterning of organic semiconductor materials
US9184369B2 (en) 2008-09-18 2015-11-10 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US20110144494A1 (en) * 2008-09-18 2011-06-16 James Mehi Methods for acquisition and display in ultrasound imaging
US9173047B2 (en) 2008-09-18 2015-10-27 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US10441185B2 (en) * 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
CN102656421A (zh) * 2009-12-23 2012-09-05 Imra美国公司 利用结构化光学元件和聚焦光束的激光刻图
US8656333B1 (en) * 2010-02-16 2014-02-18 Deca Technologies, Inc. Integrated circuit package auto-routing
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US8502159B2 (en) * 2010-04-29 2013-08-06 Battelle Energy Alliance, Llc Apparatuses and methods for generating electric fields
US20110266436A1 (en) * 2010-04-29 2011-11-03 Battelle Energy Alliance, Llc Apparatuses and methods for forming electromagnetic fields
RU2461151C1 (ru) * 2011-01-25 2012-09-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Ионный диод для генерации нейтронов
RU2479890C1 (ru) * 2011-12-07 2013-04-20 Открытое акционерное общество "Научно-исследовательский институт полупроводникового машиностроения" Кассета для технологических спутников фотопреобразователей
JP6105266B2 (ja) 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
KR102147870B1 (ko) 2012-01-23 2020-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
US8753904B2 (en) 2012-06-07 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for semiconductor device pattern loading effect characterization
US9482518B2 (en) 2012-06-07 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for semiconductor device process determination using reflectivity measurement
RU2504046C1 (ru) * 2012-07-12 2014-01-10 Открытое акционерное общество "Концерн радиостроения "Вега" Способ получения межсоединений в высокоплотных электронных модулях
CN103338596A (zh) * 2013-06-18 2013-10-02 华南理工大学 一种不用光刻胶的全加成线路板制作方法
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
CN104282250B (zh) * 2014-10-24 2016-08-31 深圳市华星光电技术有限公司 Tft 中mis 结构设计的控制方法及系统
JP6504497B2 (ja) * 2015-03-04 2019-04-24 株式会社アルバック タッチパネルおよび透明導電性基板
CN105353590B (zh) * 2015-12-11 2018-01-02 中国电子科技集团公司第四十一研究所 薄膜电路金属化孔内光刻胶的曝光方法及基片承载装置
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10482976B2 (en) * 2017-06-29 2019-11-19 SK Hynix Inc. Memory device performing UV-assisted erase operation
RU185725U1 (ru) * 2018-07-02 2018-12-17 федеральное государственное бюджетное научное учреждение "Научно-исследовательский институт перспективных материалов и технологий" Микроволновое устройство для термообработки полимерных композиционных материалов
RU2700231C1 (ru) * 2018-10-24 2019-09-13 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Способ формирования трехмерных структур топологических элементов функциональных слоев на поверхности подложек
EP3953739A1 (en) * 2019-04-12 2022-02-16 Queen Mary University of London Radiation detector
CN113179605B (zh) * 2021-05-14 2023-06-13 Oppo广东移动通信有限公司 壳体、其制备方法、可穿戴设备及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371883A (en) * 1980-03-14 1983-02-01 The Johns Hopkins University Current controlled bistable electrical organic thin film switching device
US4507672A (en) * 1980-03-14 1985-03-26 The Johns Hopkins University Method of fabricating a current controlled bistable electrical organic thin film switching device
US5407851A (en) 1981-02-23 1995-04-18 Unisys Corporation Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate
US4825408A (en) * 1984-04-25 1989-04-25 The Johns Hopkins University Multistate optical switching and memory apparatus using an amphoteric organic charge transfer material
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
US5427941A (en) 1985-08-08 1995-06-27 Schering Corporation Actinomadura brunnea var. antibiotica strains
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
EP0263574A1 (en) * 1986-09-08 1988-04-13 THORN EMI North America Inc. A method of manufacturing a semiconductor device, and a semiconductor device, having at least one selectively actuable conductive line
US4806995A (en) * 1987-02-02 1989-02-21 Olin Corporation Optical and electrical switching devices and a polymer composition containing pendant organic charge transfer salt moieties useful in switching devices
DE3853675T2 (de) * 1988-06-01 1995-08-31 Texas Instruments Inc Optische Schaltvorrichtung.
JPH07103190B2 (ja) * 1989-02-15 1995-11-08 松下電器産業株式会社 有機導電性薄膜とその製造方法
US5043251A (en) 1989-11-29 1991-08-27 The United States Of America As Represented By The Secretary Of The Navy Process of three dimensional lithography in amorphous polymers
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5378916A (en) 1993-02-17 1995-01-03 Xerox Corporation Color imaging charge-coupled array with multiple photosensitive regions
DE69413436T2 (de) 1993-03-09 1999-05-20 Koninkl Philips Electronics Nv Herstellungsverfahren eines Musters von einem elektrisch leitfähigen Polymer auf einer Substratoberfläche und Metallisierung eines solchen Musters
US5427841A (en) 1993-03-09 1995-06-27 U.S. Philips Corporation Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
EP1178530A2 (en) * 1993-09-30 2002-02-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
JP3770631B2 (ja) * 1994-10-24 2006-04-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US5703394A (en) * 1996-06-10 1997-12-30 Motorola Integrated electro-optical package
JP4509228B2 (ja) * 1997-08-22 2010-07-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機材料から成る電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
WO1999044229A1 (en) 1999-09-02
AU2749599A (en) 1999-09-15
US6432739B1 (en) 2002-08-13
CA2319428C (en) 2004-10-12
CN1295719A (zh) 2001-05-16
CN1171301C (zh) 2004-10-13
KR20010040452A (ko) 2001-05-15
AU733522B2 (en) 2001-05-17
HK1035602A1 (en) 2001-11-30
CA2319430C (en) 2004-05-11
RU2183882C2 (ru) 2002-06-20
JP2002515641A (ja) 2002-05-28
KR100375392B1 (ko) 2003-03-08
US20030085439A1 (en) 2003-05-08
US6776806B2 (en) 2004-08-17
WO1999045582A1 (en) 1999-09-10
CA2319428A1 (en) 1999-09-10
DE69937485D1 (de) 2007-12-20
AU2303299A (en) 1999-09-20
HK1035438A1 (en) 2001-11-23
ATE377842T1 (de) 2007-11-15
EP1051741A1 (en) 2000-11-15
RU2210834C2 (ru) 2003-08-20
KR20010034466A (ko) 2001-04-25
CA2319430A1 (en) 1999-09-02
US6403396B1 (en) 2002-06-11
JP2002512438A (ja) 2002-04-23
AU739848B2 (en) 2001-10-18
KR100375864B1 (ko) 2003-03-10
CN1294755A (zh) 2001-05-09
WO1999045582A9 (en) 1999-11-11
DE69937485T2 (de) 2008-08-21
EP1051745A1 (en) 2000-11-15
EP1051745B1 (en) 2007-11-07
WO1999044229A9 (en) 1999-12-02
JP4272353B2 (ja) 2009-06-03

Similar Documents

Publication Publication Date Title
CN1187793C (zh) 制作导电或半导电三维结构的方法和擦除该结构的方法
CN102856348B (zh) 有机发光显示装置和制造有机发光显示装置的方法
Hoven et al. Chemically fixed p–n heterojunctions for polymer electronics by means of covalent B–F bond formation
US6555840B1 (en) Charge-transport structures
CN103094491B (zh) 形成有机发光结构的方法和制造有机发光显示设备的方法
DE102014117972B4 (de) Optoelektronische Komponente und Verfahren zur Herstellung einer optoelektronischen Komponente
CN106887449A (zh) 有源矩阵稀释源极实现垂直有机发光晶体管
CN101384963A (zh) 一种使薄膜形成图案的方法
GB2419464A (en) Organic electronic device and method for producing the same
EP1866966A1 (en) Methods of making displays
CN1311898A (zh) 可调节的集成数据处理设备
CN1826186A (zh) 改良的太阳能电池
CN101517772B (zh) 具有潜在活化层的有机发光器件
CN101926006A (zh) 电子器件及利用溶液处理技术制造其的方法
Lai et al. High‐Performance Flexible Self‐Powered Photodetectors Utilizing Spontaneous Electron and Hole Separation in Quasi‐2D Halide Perovskites
Sawatzki-Park et al. Highly ordered small molecule organic semiconductor thin-films enabling complex, high-performance multi-junction devices
Jo et al. Synergistic Effect of Excited State Property and Aggregation Characteristic of Organic Semiconductor on Efficient Hole‐Transportation in Perovskite Device
Zhang Excited State Interactions and Management in Organic Light Emitting Diodes.
JP2022151359A (ja) 光電変換層の除去方法
Lee Deposition and investigation of opto-electronic properties of organic semiconductor materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee