CN1192435C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1192435C
CN1192435C CNB981253857A CN98125385A CN1192435C CN 1192435 C CN1192435 C CN 1192435C CN B981253857 A CNB981253857 A CN B981253857A CN 98125385 A CN98125385 A CN 98125385A CN 1192435 C CN1192435 C CN 1192435C
Authority
CN
China
Prior art keywords
capacitor
layer
insulating layer
capacitor electrode
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981253857A
Other languages
English (en)
Other versions
CN1221221A (zh
Inventor
彼得·泽奇
小罗伯特·E·琼斯
帕浦·D·马尼尔
朱佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1221221A publication Critical patent/CN1221221A/zh
Application granted granted Critical
Publication of CN1192435C publication Critical patent/CN1192435C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Abstract

一种制造具有电容器的半导体器件的方法，其中电容器是镶嵌式形成在半导体衬底和部分高密度存储器的腔中。一个实施例首先在腔中形成下电极，然后用牺牲层填满腔以容许至少一个电容器电极的化学机械抛光。去掉部分下电极和部分牺牲层后，形成绝缘层。然后在绝缘层上形成上电极。如此形成的绝缘层隔离下电极和上电极，以防止短路和漏电流。在一个实施例中，形成一个上电极层以用于多个下电极，这样减少了存储器电路的复杂性。

Description

半导体器件的制造方法
技术领域
本发明一般涉及半导体器件，特别涉及能够以高密度集成电路制造的尺寸减小的存储电容器。
背景技术
半导体器件要求越来越大的存储密度。动态随机存取存储器(DRAM)单元是存储器的一种类型的例子。图1表示包括晶体管5和电容器15的DRAM存储器单元25的示意图。晶体管5的源/漏区与位线20电连接，晶体管5的另一源/漏区与电容器10的一个电极电连接。晶体管5的栅极与字线15电连接。电容器10的另一电极与VSS电连接或基本上保持不变电势(未示出)。单晶体管、单电容器铁电随机存取存储器(FeRAM)也如此，只是电容器10的电极与驱动线(drive line)电连接而不是与VSS或基本上的常数电势电连接。
当存储单元25缩小时，电容器10的电容量必须保持足够高以容许存储单元25的正确读出。当在0.5μm以下进行制造技术时，是有困难的。
电容量由下面的公式表示： C = k · ϵ 0 · A d
二氧化硅是常用类型的电容器介质。但是，它的厚度不能作得低于40埃，因为它不能在制造环境中无缺陷地重复制造。另外，厚度减小会增加电势漏电流，这将影响更新存储单元所需要的时间。介电常数高于10的非传统的高介电常数材料一般具有工艺兼容性问题。不能使用多晶硅电极，因为许多非传统的高介电常数材料可能对其有负作用。
增加电容量的另一尝试是增加电容器面积。为了不占据额外的衬底面积而实现较高的电容器面积，电容器包含有如图2中所示的垂直部件。存储单元25包括用虚线表示的晶体管5和电容器10。晶体管5通过宽度为“f”的接触栓26电连接到电容器10上。该电容器包括“U”形的下电极30、电容器绝缘层40和上电极35。电容器10具有在Z方向取向的侧面延伸部分，如图2所示。Z方向取向使存储单元25的制造复杂化。形成电容器10的膜可能需要保角地淀积，随后淀积层间绝缘层(未示出)和进行平面化，但不能对上电极35产生负作用或形成空位。
发明内容
根据本发明的一方面，一种制造半导体器件的方法，该半导体器件包括衬底，该方法的特征在于包括：在衬底上形成第一绝缘层；在第一绝缘层中形成电容器腔，其中衬底具有该电容器腔内的露出表面；在第一绝缘层的整个露出表面上形成第一电容器电极层；除去一部分第一电容器电极层以露出第一绝缘层的上表面，从而在电容器腔中形成第一电容器电极，其中第一电容器电极沿第一绝缘层的整个露出表面设置；在形成第一电容器电极层之后形成电容器绝缘层，其中第一电容器电极和电容器绝缘层中的每一个的至少一部分设置在电容器腔内；在电容器绝缘层上形成第二电容器电极层；以及构图第二电容器电极层以形成第二电容器电极。
根据本发明的另一方面，提供一种在半导体器件中制造电容器的方法，该半导体器件具有衬底，该方法的特征在于包括：沿衬底形成第一绝缘层；在第一绝缘层中形成电容器腔，其中衬底具有该电容器腔内的露出表面；沿第一绝缘层的上表面和电容器腔形成第一电容器电极层，其中第一电容器电极层填充电容器腔的第一部分，但不是所有部分；在第一电容器电极层上形成电容器绝缘层，其中电容器绝缘层填充电容器腔的第二部分，但不是所有部分；在电容器绝缘层上形成第二电容器电极层，其中第二电容器电极层填充电容器腔的第三部分；以及除去一部分第一电容器电极层、电容器绝缘层和第二电容器电极层，以露出第一绝缘层的上表面，其中：电容器包括第一电容器电极层、电容器绝缘层和第二电容器电极层；并且实质上全部电容器设置在电容器腔内。
根据本发明的又一方面，提供一种制造半导体器件的方法，其特征在于包括：提供半导体衬底；在半导体衬底上淀积第一绝缘层；构图第一绝缘层以限定第一电容器腔；形成覆盖第一绝缘层的第一电容器电极；形成覆盖第一电容器电极并在第一电容器腔内的电容器绝缘层；形成覆盖电容器绝缘层的第二电容器电极。
附图说明
图1是现有技术DRAM位单元的电路图；
图2是图1的现有技术DRAM位单元的截面图；
图3-10是根据本发明的一个实施例形成电容器的方法的连续步骤的截面图；
图11-16是根据本发明第二实施例形成电容器的方法的截面图；
图17是根据本发明第三实施例形成电容器的方法的截面图。
具体实施方式
本发明提供制造与用于0.5μm以下半导体技术的多层(multilevel)金属工艺相容的高密度位单元电容器。如上所述，一些现有技术的制造较小结构电容器的方法是试图利用电容量与电容器面积的关系。在一个例子中，电容器的垂直高度增加，该方法导致总的平面化降低。本发明避免了与现有技术方法相关的许多问题。本发明对动态随机存取存储器(DRAM)电路和例如铁电随机存取存储器(FeRAM)器件的永久性铁电存储器的制造是有利的。
图3-10表示制造本发明第一实施例的电容器的方法，图11-16表示制造本发明第二实施例的电容器的方法；图17表示制造本发明第三实施例的电容器的方法。
在一个实施例中，本发明提供一种镶嵌式(inlaid)电容器，其中每个电极是用耐氧材料形成的，绝缘材料具有高的介电常数。其制造工艺如图3-10所示。
图3是制造本发明第一实施例的工艺中的第一步骤的截面图。在图3中，衬底65具有衬底层间绝缘材料45，并带有叠加在衬底层间绝缘材料45上的腐蚀停止层(etch stop)55。腐蚀停止层55一般为氮化硅，但是，也可以使用其它材料。接触栓50位于衬底层间绝缘材料45和腐蚀停止层55内部。第一层间绝缘层60叠加在衬底65上。第一步骤是在衬底65上淀积第一层间绝缘层60。第一层间绝缘层60具有上表面66。接下来，如图4所示，在第一层间绝缘层60中形成第一电容器腔69。形成第一电容器腔69并沿着接触栓50周围的腐蚀停止层55的部分暴露接触栓50。第一电容器腔69的壁可以调节，这取决于后来的层是怎样保角地淀积在腔69内的。在第一电容器腔69的整个表面上均匀的保角淀积层容许第一电容器腔69的壁是垂直的(未示出)。相反，在保角淀积层在整个第一电容器腔69表面上不均匀的情况下，例如一般由溅射淀积产生的，第一电容器腔69的壁可能呈锥形，如图5所示。呈锥形是由常规工艺所得到的。但是，根据本发明的实施例，后来的层，特别是电容器的电极层，可以通过镀敷(plating)形成，镀敷包括无电镀敷和电镀(电解电镀)。下面详细说明本发明的这些方案。
图5是进一步处理之后本发明第一实施例的截面图。在图5中，第一电容器电极层70淀积叠加在第一层间绝缘层60的上表面66上并位于第一电容器腔69内，以叠加在腐蚀停止层55的暴露部分和接触栓50上。第一电容器电极层70是导电层，它可以由下列金属构成：贵金属(铂(Pt)、钯(Pd)、等)，能够形成导电金属氧化物的金属(钌(Ru)、铼(Re)、铑(Rh)、铱(Ir)、锇(Os)、等)，导电金属氧化物(氧化钌(RuO2)、氧化铼(ReO2、ReO3)、氧化铱(IrO2)、氧化锇(OsO2)等)，或其混合物。也可以使用合金或多层，例如Pt-Ti、Pt-Pd、Pt-Ir等。其它例子包括钌酸锶(SrRuO3)、镧锶钴氧化物(LSCO)或钇钡铜氧化物(YBCO)。注意，第一电容器电极层70也可以作为下电极。
本发明一个修改的例子，首先形成包括第一电容器腔69和用接触栓50填充的区域的接触栓开口，如图4所示。根据此修改的例子，第一电容器电极层70淀积在接触栓开口内，填满接触栓50并保角地给第一电容器腔69加衬里。
图6是附加的工艺步骤后本发明的第一实施例的截面图。如图6所示，在第一电容器电极层70上淀积电容器绝缘层75。电容器绝缘层75是通过化学汽相淀积(CVD)、溅射淀积等形成的高-k绝缘层(k≥10)。电容器绝缘层75可以由下面的材料构成：钛酸锶钡(BST)、钛酸钡(BTO)、钛酸锶(STO)、钛酸铅(PT)、锆酸铅(PZ)、锆钛酸铅(PZT)、钛酸锆酸镧铅(PLZT)、钽酸锶铋(SBT)、铌酸锶铋(SBN)、或钽酸铌酸锶铋(SBNT)。对于DRAM应用来说，电容器绝缘层75最好包括BST或钛酸锶(ST)原子。
在电容器绝缘层75上形成第二电容器电极层80。第二电容器电极层80可以由关于第一电容器电极层70列出的任何材料构成。一般第二电容器电极层80是耐氧导体。两电容器电极层70和80可以包括相同或不同的材料。在处理中，此时可对该结构退火。退火是在大约600-800℃温度范围内进行不长于一个小时的时间。退火是通过使用基本上惰性或氧化气氛进行的。希望绝缘材料处于钙钛矿相(perovskitephase)或分层的钙钛矿相，这可以通过在淀积后的上述退火工艺达到，或者也可以通过在合适的淀积条件下淀积电容器绝缘层75达到。如果形成FeRAM单元，退火是使用氧化气氛以把电容器电极层75转化为它的钙钛矿状态而进行的。因为电容器电极层70和80包括耐氧材料，所以氧化气氛不会对它们有不利影响。然后，在第二电极层80上形成牺牲层85，以完全填满第一电容器腔69的剩余部分。
在图7中，使用化学机械抛光(CMP)或深腐蚀工序，对图6的器件进行去掉淀积层的暴露部分的处理，从而实现图7的器件。具体地说，使用这些工序中的一种，去掉了牺牲层85、第二电容器电极层80、电容器绝缘层75和第一电容器电极层70等暴露部分并被平面化，从而形成平坦表面90，如图7所示。图7的牺牲层85一般为氧化硅，但是由于这样的层通常是在附加处理之前被去掉的，所以也可以是其它材料。使用氧化硅材料的优点是，在附加的处理过程中牺牲层85可以保持在第一电容器腔69内。如图7所示的得到的结构是镶嵌式(in-laid)电容器82，其避免了在形成第二层间绝缘层之前形成Z方向延伸，如现有技术那样，并且便于在晶片上进行表面整平(即提高了整体平面化)。镶嵌式电容器82包括第一电容器电极层70、电容器绝缘层75、和第二电容器电极层80。
注意，在对暴露表面90进行平面化的工艺过程中，电容器绝缘层75的作用只是将第一电容器电极层70和第二电容器电极层80分开绝缘层厚度“t”，但是有存在短路产生漏电流的可能性。短路可能是由对电容器绝缘层75的损坏造成的，或者是由深腐蚀或抛光剩余物造成的，这易造成漏电流。可以进行去掉电容器电极层70和80的小部分的短腐蚀(short-etch)，以减少电短路的可能。
图8表示如图3-7中的器件的进一步处理。图8是晶片的大部分的截面图，其包括衬底93、衬底层间绝缘层92、接触栓100和102、腐蚀停止层94、第一层间绝缘层96、和通过作为下电极的第一电容器电极层104、电容器绝缘层106、和作为上电极的第二电容器电极层108形成的电容器109，与图7中的电容器相似。注意，为电容器产生的腔用牺牲层98填满。第一电容器电极层104和电容器绝缘层106的尺寸之和用“a”表示。除了根据图3-7中所示的方法制造的结构外，图8所示的晶片包括接触结构95。
紧接着图8，接触结构95可以用做接触栓100(在结构上与图3中的接触栓50相似)和形成在通路(via)112中的接触或接触结构95(未示出)上的金属层之间的接触。接触结构95是在与形成图4的第一电容器腔69相同的处理步骤过程中通过形成通孔而形成的。形成通孔之后，在淀积第一电容器电极层104(与第一电容器电极层70相似)的相同的步骤中用导电材料填满通孔。一般情况下，通孔内的导电材料是与用于第一电容器电极层104的材料相同。在表面97，通孔的宽度通常不大于2a。否则第二电容器材料层108的一部分将形成在通孔中，结果得到不希望的电容器结构。
图9是在已经进行了附加的处理步骤之后的图8的器件的截面图。在图9中，在图8的器件上形成第二层间绝缘层105。形成第二层间绝缘层105之后，在叠加在接触结构95上的第二层间绝缘层105内形成通路112，沿着电容器绝缘层106在通过第一和第二电容器电极层104和108形成的电容器上叠加形成通路110。通路110与第二电容器电极层108接触。
完成图10中的互连，其中在第二层间绝缘层105上形成金属互连层120，与形成在通路110和112中的接触相接触。通过金属互连层120，在通路110和112之间的区域中通过腐蚀或其它处理可以暴露第二层间绝缘层105。正如由电路设计决定的，金属互连层120的构图可以使层120在通路110和120之间是连续的，以提供电耦合。附加的工艺在层120上形成钝化层140，并且为暴露在通路110和112之间的部分接触第二层间绝缘层105。在处理中的此时，基本上形成了成品半导体器件。在DRAM单元或FeRAM单元中，将形成晶体管(未示出)。位线可以在金属互连层120的左边部分。位线将电连接到晶体管的一个源/漏区上。或者，位线可以是掩埋的位线(图10中未示出)。金属互连层120的右边部分电连接到第二电容器电极层108上，同时第一电容器电极层104电耦合到晶体管的另一源/漏区上。如果形成DRAM单元，则右边部分电耦合到VSS电极或基本不变的电势源上。如果形成FeRAM单元，则右边部分电连接到驱动线上。
图10表示镶嵌式位单元电容器109，其中第一电极层104耦合到接触栓102，第二电容器电极层108通过通路110与金属互连层120耦合。另外，图10表示用与第一电容器电极层104相同的材料形成接触结构95。
根据本发明的一个实施例，接触结构95是用与用于形成第一电容器电极层104相同的材料形成的。本例在一个掩模步骤中形成电容器。根据另一个修改的例子，接触区域，例如接触结构95，是由传统的接触材料构成的，例如钨或多晶硅。该修改的实施例是在两个掩模步骤中形成的。另一个实施例把与存储区域的连接和与逻辑区域的连接区别开来。对于存储区域的连接，接触区域是由用于第一电容器电极层104的材料完成的，同时，接触结构95是由用于与逻辑区域连接的传统接触栓材料形成的。
图11-16表示根据本发明的一个实施例形成电容器的方法，其避免了第一和第二电容器电极层104和108的电位短路的问题，如结合图7所述的。图11-16中所示的实施例在包括抛光或牺牲层去除的处理过程中，在电容器电极层210和244之间形成保持电极分离的连续电容器绝缘层242。
从图11开始，衬底202提供有腐蚀停止层207和接触栓204。接触栓204形成在衬底层间绝缘层200和腐蚀停止层207中的开口内。在腐蚀停止层207和接触栓204上叠加形成第一层间绝缘层206。在第一绝缘层206上淀积抛光停止层218，它是由用于化学机械抛光(CMP)的后来步骤的抛光停止的材料构成的。抛光停止层218包括容许电容器层通过抛光选择地去掉的材料，而不会去掉第一层间绝缘层206的有效部分。如果抛光停止层218是绝缘体，那么部分抛光停止层218可能永久地保持在第一层间绝缘层206上。如果所有的抛光停止层218在后来都被去掉，则抛光停止层218可能是导体或半导体。一般情况下，部分抛光停止层218保持在第一层间绝缘层206上，并且抛光停止层218包括氮化物、氧化物等。
然后腐蚀第一层间绝缘层206和抛光停止层218，以形成两个电容器腔和接触腔。然后在抛光停止层218上叠加形成阻挡(barrier)层208，且保角地位于电容器腔和接触腔内，如图11所示。阻挡层208一般包括高熔点金属氮化物(TiN、TaN等)或高熔点金属-半导体氮化物的化合物(TaSiN、WSiN、等)。如果抛光停止层218和阻挡层208之间的粘接作用是相关的，则可以在形成阻挡层208之前形成粘接膜(Ti、Ta等)，但是图11-16中未示出。然后在阻挡层208上叠加形成第一电容器电极层210。注意，本发明的一个改型中不包括阻挡层208。
继续的处理如图12中所示，在第一电容器电极层210上形成牺牲层240。牺牲层240可以是金属或绝缘材料。根据本发明的一个实施例，牺牲层240由SiO2构成。
形成牺牲层240之后，下一步骤是对晶片的表面进行化学机械抛光，以去除部分牺牲层240并暴露抛光停止层218、部分阻挡层208、和部分第一电容器电极层210，如图13所示。CMP处理也可以暴露接触结构220，并提供基本上与抛光停止层218水平的平坦表面。在这一点，电容器腔几乎全部被牺牲层240材料填满。
从电容器腔中去掉牺牲层240的剩余部分，如图14所示。第一电容器腔210的暴露端部分225和接触结构的暴露端部分226基本上与抛光停止层218保持平坦。
接下来见图15，下一工艺步骤是在如图14中所示的得到的结构上保角地形成电容器绝缘层242。电容器绝缘层242形成在抛光停止层218上、端部分225和226上、和第一电容器电极层210上。然后在电容器绝缘层242上保角地形成第二电容器电极层244。层210、242、和244由分别为层70、75、和80所述的任何材料构成。如图15所示，本发明的这一实施例的结构通过电容器绝缘层242将第一电容器电极层210和第二电容器电极层244分开。本实施例在可能增加漏电流的这一点上没有使用CMP的步骤。
接下来的处理如图16所示，其中第二电容器电极层244和电容器绝缘层242被构图和腐蚀，以完全覆盖第一电容器电极层210的端部分225。所得到的结构如图16所示，其中第二电容器电极层244形成连续的上电极，用于称作下电极的多个第一电容器电极使用。注意，图16中所示的电容器一般是构成存储器件的位单元电容器的大阵列的一部分。本实施例为多电容器阵列上方的连续上电极的选择接触创造了条件，避免了用于每个单独电容器的分离接触。附加的处理是，形成带有通路246和248的第二层间绝缘层250，如图16所示。从这一点，任何附加的处理都可以进行。
在本发明的一个实施例中，腐蚀停止层207包括氮化硅材料，第一层间绝缘层206包括二氧化硅材料。等离子体腐蚀或反应离子腐蚀(RIE)选择地腐蚀第一层间绝缘层206到腐蚀停止层207。其它材料可以适用于腐蚀停止层207和抛光停止层218，它们可以是相同或不同的材料。腐蚀停止层207和抛光停止层218的每个应该包括具有好的电绝缘特性的绝缘材料。腐蚀停止层材料的选择取决于在第一层间绝缘层206和牺牲层240中所用的一种或多种材料。注意，由于电容器腔腐蚀被选择到腐蚀停止层207，所以牺牲层腐蚀是选择到抛光停止层218。第一层间绝缘层206可以包括二氧化硅或低k聚合物绝缘材料，或导电材料。本例中希望腐蚀停止层207和抛光停止层218对CMP处理来说是胜任的。
根据上述实施例，可以通过化学汽相淀积(CVD)技术形成第一电容器电极层和第二电容器电极层，如现有技术那样。但是，CVD成本高且有机前体(organic precursors)不适于(或价格过高)某些材料。因而，本发明的另一方案通过镀敷技术，包括无电镀敷和电镀，提供至少一个电极层的形成。镀敷技术有利地提供具有好的阶梯覆盖的保角层。最好是，在图3-16的实施例中，至少第一(下)电容器电极层是通过镀敷技术形成的，由于第一电容器电极层的阶梯覆盖可以是临界的，以控制后来形成的电容器电极层的均匀性，进而控制电容器的电特性。
在无电镀敷的情况下，首先淀积催化剂层，然后向催化剂层上镀敷电极层。在一个实施例中，使用溅射淀积技术淀积钯、铂、铱、钌等以形成催化剂层。或者，可以使用金属胶体层形成催化剂层。例如，可以使用Pd-Sn胶体溶液淀积包括Pd-Sn的催化剂层。此外，可以分别使用铂酸和氯化钯形成包括铂和钯的催化剂层。应该明白，催化剂层可以在无电镀敷之前构图，此时电极层将选择性地形成在下面的催化剂层上。
在催化剂层上形成Pt电极层的无电镀敷的一个例子需要形成Na2Pt(OH)6(10g/L)、NaOH(以提供PH值为10)、乙胺(10g/L)和还原剂(肼)(0.1-1g/L)的电解液。无电镀敷是在大约30℃下进行的。
在电镀的情况下，首先淀积在其上进行电镀的籽层(seed layer)。籽层可以使用导电材料形成，例如铂、钯、镍、铱、钌等。籽层可以通过物理汽相淀积(PVD)，例如溅射淀积，和离化的金属等离子体(IMP)形成。另外，籽层也可以使用其它的导电材料，例如：硅化物(例如CoSi)、氮化物(例如TiN、TaN)及其混合物。
在籽层上形成Pt电极层的电镀的例子需要形成H2Pt(NO2)2SO4(5g/L)、硫酸(以提供PH值为2)的电解液。电镀是在大约50℃和在大约0.5A/cm2的电流密度下进行的。在电镀过程中，发生下面的反应：
(或 )
可以使用熔融的氰化物电解液在下面的条件下在籽层上电镀铱：
铱                               5-7g/L
氰化钾                           450g
氰化钠(占混合物的70％)           1100g
温度                             600℃
搅拌                             中等
电流密度                         0.001-0.02A/cm2
使用亚硝盐(nitroso salt)可以在籽层上电镀钌：
钌(作为钌亚硝盐)                 8g
硫酸                             80ml
水                               4L
电流密度                         0.001-0.03A/cm2
温度                             55-77℃
根据本发明的实施例，公开了形成镶嵌式电容器的方法，其增强了整个电路的总体平面化，同时容许增加电容器的面积以抵消缩放(scaling)效应。在特征尺寸下降时，为了保持所需要的电容值，在不象现有技术解决方法那样使用向上延伸的情况下，本发明容许电容器的面积增加。本发明适用于埋置(embedded)DRAM器件并可以和逻辑器件集成。在一个实施例中，本发明提供使用绝缘层以隔离电容器电极的方法，这样减少了在处理过程中由电极短路引起的漏电流的可能性。处理步骤容许形成连续的上电极层，这减少了电路的复杂性，并使电容器的制造容易。形成连续的上电极层对大批量存储器是有利的，例如存储器阵列。为了减少处理步骤的数量，接触面积可以与下电极层在同一步骤中形成。本发明对制造结合有高密度存储器件的集成电路特别有利，特别是DRAM和FeRAM器件。对于存储器应用，电连接可以通过分离制造的接触栓或通过与接触栓同时形成下电极来实现。
而且，如在小于0.25μm技术中，使用三维电容器以满足缩放要求，同时保持电容器的电容值，本发明的一个实施例使用高熔点金属或金属氧化物作为电极。根据本实施例，下电极是通过镶嵌式化学汽相淀积(CVD)或镀敷和化学机械抛光构图形成的，这样就容许形成三维电容器结构。在电极之间是高k绝缘材料。绝缘材料和上电极是在下电极处理之后淀积的。对于三维电容器来说，绝缘层和上电极层是通过CVD形成的。本发明避免了与形成下电极的构图和腐蚀有关的困难。而且，本发明避免了与传统三维电容器有关的不相容的平面化问题。
在上述实施例涉及具有镶嵌式结构的电容器的同时，使用镀敷工艺形成电极层的本发明的方案可以延伸到其它的结构和构形。一个改型如图17所示，描述了具有柱型(post-type)结构的电容器。所示电容器包括电极柱形式的第一电容器电极层310，电容器绝缘层320，和第二电容器电极层330。最好是，至少第二电容器电极层是通过镀敷处理形成的。使用镀敷处理，第二电容器电极层可以用好的阶梯覆盖保角形成，由此可以在两电容器象所示那样一边靠着一边紧密放置时保持器件的完整性。
上面参考具体实施例已经示出了和描述了本发明，但本领域技术人员可以对本发明做出其它的改型和改进。因此，应该明白，本发明不限于所示出的特殊形式，所附的权利要求书覆盖了在不脱离本发明的范围情况下做出的所有改型。

Claims (6)

1.一种制造半导体器件的方法，其特征在于包括：
提供半导体衬底；
在半导体衬底上形成第一绝缘层；
构图第一绝缘层以限定第一电容器腔；
形成覆盖第一绝缘层的第一电容器电极；
形成覆盖第一电容器电极并在第一电容器腔内的电容器绝缘层；
形成覆盖电容器绝缘层的第二电容器电极。
2.权利要求1所述的方法，其中所述形成第一电容器电极的步骤包括：
在第一绝缘层的整个露出表面上形成第一电容器电极层；
除去一部分第一电容器电极层以露出第一绝缘层的上表面，从而在电容器腔中形成第一电容器电极，其中第一电容器电极沿电容器腔内第一绝缘层的整个露出表面设置。
3.根据权利要求2所述的方法，其中：
所述方法的特征还在于在除去一部分第一电容器电极层之前，在第一电容器电极层上形成牺牲层；以及
除去一部分第一电容器电极层是通过化学机械抛光来进行的，并且除去至少一部分牺牲层。
4.根据权利要求2所述的方法，其中电容器绝缘层的材料选自：钛酸锶钡、钛酸钡、钛酸锶、钛酸铅、锆酸铅、锆钛酸铅、钛酸锆酸镧铅、钽酸锶铋、铌酸锶铋、和钽酸铌酸锶铋。
5.根据权利要求2所述的方法，其中第一电容器电极层的材料选自：铼、铑、锇、铱、氧化铼、氧化锇、氧化铱、钌、氧化钌、钌酸锶、镧锶钴氧化物、钇钡铜氧化物、铂、和钯。
6.一种在半导体器件中制造电容器的方法，该半导体器件具有衬底，该方法的特征在于包括：
沿衬底形成第一绝缘层；
在第一绝缘层中形成电容器腔，其中衬底具有该电容器腔内的露出表面；
沿第一绝缘层的上表面和电容器腔形成第一电容器电极层，其中第一电容器电极层填充电容器腔的第一部分，但不是所有部分；
在第一电容器电极层上形成电容器绝缘层，其中电容器绝缘层填充电容器腔的第二部分，但不是所有部分；
在电容器绝缘层上形成第二电容器电极层，其中第二电容器电极层填充电容器腔的第三部分；以及
除去一部分第一电容器电极层、电容器绝缘层和第二电容器电极层，以露出第一绝缘层的上表面，其中：
电容器包括第一电容器电极层、电容器绝缘层和第二电容器电极层；并且
实质上全部电容器设置在电容器腔内。
CNB981253857A 1997-12-22 1998-12-21 半导体器件的制造方法 Expired - Fee Related CN1192435C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US99553497A 1997-12-22 1997-12-22
US995,534 1997-12-22
US995534 1998-02-12
US09/022,756 US6344413B1 (en) 1997-12-22 1998-02-12 Method for forming a semiconductor device
US022,756 1998-02-12
US022756 1998-02-12

Publications (2)

Publication Number Publication Date
CN1221221A CN1221221A (zh) 1999-06-30
CN1192435C true CN1192435C (zh) 2005-03-09

Family

ID=26696336

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981253857A Expired - Fee Related CN1192435C (zh) 1997-12-22 1998-12-21 半导体器件的制造方法

Country Status (5)

Country Link
US (2) US6344413B1 (zh)
JP (1) JPH11251550A (zh)
KR (1) KR100756587B1 (zh)
CN (1) CN1192435C (zh)
TW (1) TW405254B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US7034353B2 (en) 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
JP3745553B2 (ja) * 1999-03-04 2006-02-15 富士通株式会社 強誘電体キャパシタ、半導体装置の製造方法
US6342711B1 (en) * 1999-03-08 2002-01-29 Advanced Technology Materials, Inc. Confinement of E-fields in high density ferroelectric memory device structures
US6696718B1 (en) * 1999-04-06 2004-02-24 Micron Technology, Inc. Capacitor having an electrode formed from a transition metal or a conductive metal-oxide, and method of forming same
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
JP2001308288A (ja) * 2000-04-27 2001-11-02 Sharp Corp 半導体装置の製造方法および半導体装置
DE10022656B4 (de) * 2000-04-28 2006-07-06 Infineon Technologies Ag Verfahren zum Entfernen von Strukturen
DE10022655C2 (de) * 2000-04-28 2002-03-07 Infineon Technologies Ag Verfahren zur Herstellung von Kondensatorstrukturen
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
KR100376266B1 (ko) * 2000-10-20 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP3624822B2 (ja) 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
US6593238B1 (en) * 2000-11-27 2003-07-15 Motorola, Inc. Method for determining an endpoint and semiconductor wafer
EP1353380A4 (en) * 2001-01-15 2008-04-02 Matsushita Electric Ind Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
JP2002252445A (ja) * 2001-02-26 2002-09-06 Nec Toyama Ltd 印刷配線板の製造方法
US6576525B2 (en) * 2001-03-19 2003-06-10 International Business Machines Corporation Damascene capacitor having a recessed plate
KR100359299B1 (en) * 2001-03-26 2002-11-07 Samsung Electronics Co Ltd Semiconductor memory device having resist pattern and method for forming metal contact thereof
US6596579B1 (en) * 2001-04-27 2003-07-22 Lsi Logic Corporation Method of forming analog capacitor dual damascene process
KR100408410B1 (ko) * 2001-05-31 2003-12-06 삼성전자주식회사 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법
US7781819B2 (en) * 2001-05-31 2010-08-24 Samsung Electronics Co., Ltd. Semiconductor devices having a contact plug and fabrication methods thereof
US6717215B2 (en) * 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
FR2828764B1 (fr) * 2001-08-16 2004-01-23 St Microelectronics Sa Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit
US6911689B2 (en) * 2001-09-19 2005-06-28 Texas Instruments Incorporated Versatile system for chromium based diffusion barriers in electrode structures
US6703308B1 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
TW544916B (en) * 2002-01-10 2003-08-01 Winbond Electronics Corp Memory device having complex type contact plug and its manufacturing method
DE10201304A1 (de) * 2002-01-15 2003-07-31 Infineon Technologies Ag Nichtflüchtige Halbleiter -Speicherzelle sowie zugehöriges Herstellungsverfahren
US6861349B1 (en) * 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
US6657267B1 (en) * 2002-06-06 2003-12-02 Advanced Micro Devices, Inc. Semiconductor device and fabrication technique using a high-K liner for spacer etch stop
JP4376490B2 (ja) * 2002-07-19 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4840794B2 (ja) * 2002-08-30 2011-12-21 国立大学法人東京工業大学 電子デバイスの製造方法
US6841458B2 (en) * 2002-09-12 2005-01-11 Intel Corporation Dopant interface formation
US7735451B2 (en) * 2002-11-15 2010-06-15 Ebara Corporation Substrate processing method and apparatus
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
KR100523658B1 (ko) * 2002-12-30 2005-10-24 동부아남반도체 주식회사 구리 확산 장벽 제조 방법
KR100502669B1 (ko) * 2003-01-28 2005-07-21 주식회사 하이닉스반도체 반도체 메모리소자 및 그 제조 방법
KR100486303B1 (ko) * 2003-02-05 2005-04-29 삼성전자주식회사 집적 회로용 평판형 캐패시터 및 그의 제조방법
US6746900B1 (en) * 2003-02-19 2004-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor device having high-K gate dielectric material
US7060554B2 (en) * 2003-07-11 2006-06-13 Advanced Micro Devices, Inc. PECVD silicon-rich oxide layer for reduced UV charging
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
CN1610117A (zh) * 2003-10-17 2005-04-27 松下电器产业株式会社 半导体装置及其制造方法
KR100780610B1 (ko) * 2003-11-28 2007-11-29 주식회사 하이닉스반도체 반도체소자 제조 방법
CN100461366C (zh) * 2003-12-30 2009-02-11 中芯国际集成电路制造(上海)有限公司 在集成电路器件的大马士革铜工艺中电容器制造的方法及其结构
KR100560803B1 (ko) * 2004-02-04 2006-03-13 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 제조방법
US7005379B2 (en) * 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
JP4977946B2 (ja) * 2004-06-29 2012-07-18 富士ゼロックス株式会社 インクジェット記録ヘッドの製造方法
KR100601959B1 (ko) * 2004-07-28 2006-07-14 삼성전자주식회사 Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터
EP1624479A3 (en) * 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
KR100684438B1 (ko) * 2004-08-06 2007-02-16 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
US7838133B2 (en) * 2005-09-02 2010-11-23 Springworks, Llc Deposition of perovskite and other compound ceramic films for dielectric applications
US7629252B2 (en) * 2005-12-23 2009-12-08 Intel Corporation Conformal electroless deposition of barrier layer materials
US8148223B2 (en) * 2006-05-22 2012-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. 1T MIM memory for embedded ram application in soc
US8084367B2 (en) * 2006-05-24 2011-12-27 Samsung Electronics Co., Ltd Etching, cleaning and drying methods using supercritical fluid and chamber systems using these methods
JP2008053300A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
KR100879375B1 (ko) * 2007-09-28 2009-01-20 삼성전기주식회사 캐비티 캐패시터가 내장된 인쇄회로기판
US7905994B2 (en) * 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
US20090188553A1 (en) * 2008-01-25 2009-07-30 Emat Technology, Llc Methods of fabricating solar-cell structures and resulting solar-cell structures
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
US8198663B2 (en) * 2008-07-29 2012-06-12 International Business Machines Corporation Structure for dual contact trench capacitor and structure thereof
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US10032569B2 (en) * 2009-08-26 2018-07-24 University Of Maryland, College Park Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US8143135B2 (en) * 2009-10-08 2012-03-27 International Business Machines Corporation Embedded series deep trench capacitors and methods of manufacture
US8570706B2 (en) * 2010-08-23 2013-10-29 Nxp B.V. Tantalum-based electrode stack
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US8969170B2 (en) * 2013-03-14 2015-03-03 Globalfoundries Inc. Method of forming a semiconductor structure including a metal-insulator-metal capacitor
US10141353B2 (en) * 2016-05-20 2018-11-27 Qualcomm Incorporated Passive components implemented on a plurality of stacked insulators
KR20190008047A (ko) 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US11289497B2 (en) 2019-12-27 2022-03-29 Kepler Computing Inc. Integration method of ferroelectric memory array
US11482528B2 (en) * 2019-12-27 2022-10-25 Kepler Computing Inc. Pillar capacitor and method of fabricating such
US11430861B2 (en) 2019-12-27 2022-08-30 Kepler Computing Inc. Ferroelectric capacitor and method of patterning such
CN111968980B (zh) * 2020-08-26 2021-11-23 无锡拍字节科技有限公司 一种存储器件的制造方法及其电容器
US11785782B1 (en) 2021-06-11 2023-10-10 Kepler Computing Inc. Embedded memory with encapsulation layer adjacent to a memory stack
US20230200079A1 (en) * 2021-12-17 2023-06-22 Intel Corporation Ferroelectric oxide- and ferroelectric monochalcogenide-based capacitors

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4337476A (en) 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
JPS5950562A (ja) * 1982-09-17 1984-03-23 Toshiba Corp 半導体装置
US4732801A (en) 1986-04-30 1988-03-22 International Business Machines Corporation Graded oxide/nitride via structure and method of fabrication therefor
US5169680A (en) 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
GB2233820A (en) 1989-06-26 1991-01-16 Philips Nv Providing an electrode on a semiconductor device
US5196909A (en) 1989-11-30 1993-03-23 Sgs-Thomson Microelectronics, Inc. Capacitor for DRAM cell
DE4041271C2 (de) 1989-12-25 1998-10-08 Toshiba Kawasaki Kk Halbleitervorrichtung mit einem ferroelektrischen Kondensator
US5521418A (en) 1990-07-17 1996-05-28 Kabushiki Kaisha Toshiba Semiconductor device and a method of manufacturing same
US5164808A (en) 1991-08-09 1992-11-17 Radiant Technologies Platinum electrode structure for use in conjunction with ferroelectric materials
JP3207227B2 (ja) 1991-11-08 2001-09-10 ローム株式会社 不揮発性半導体記憶装置
JP3322936B2 (ja) * 1992-03-19 2002-09-09 株式会社東芝 半導体記憶装置
US5191510A (en) 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5185689A (en) 1992-04-29 1993-02-09 Motorola Inc. Capacitor having a ruthenate electrode and method of formation
US5428244A (en) 1992-06-29 1995-06-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a silicon rich dielectric layer
US5381302A (en) 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5407855A (en) 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5439840A (en) 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5383088A (en) * 1993-08-09 1995-01-17 International Business Machines Corporation Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
US5393676A (en) * 1993-09-22 1995-02-28 Advanced Micro Devices, Inc. Method of fabricating semiconductor gate electrode with fluorine migration barrier
JP2897631B2 (ja) 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
KR0171060B1 (ko) * 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
JPH07221198A (ja) * 1994-01-31 1995-08-18 Oki Electric Ind Co Ltd キャパシタの下層電極形成方法
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
US5793600A (en) 1994-05-16 1998-08-11 Texas Instruments Incorporated Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
US5909043A (en) * 1994-06-02 1999-06-01 Texas Instruments Incorporated Sacrificial oxygen sources to prevent reduction of oxygen containing materials
JP3520114B2 (ja) 1994-07-11 2004-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5489548A (en) 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US6093615A (en) 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
JPH08139293A (ja) * 1994-09-17 1996-05-31 Toshiba Corp 半導体基板
US5444013A (en) 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
US5624865A (en) 1995-10-13 1997-04-29 Micron Technology, Inc. High pressure reoxidation anneal of silicon nitride for reduced thermal budget silicon processing
JP3539011B2 (ja) * 1995-11-08 2004-06-14 株式会社デンソー Ｍｉｍキャパシタ及びその製造方法
US5627094A (en) 1995-12-04 1997-05-06 Chartered Semiconductor Manufacturing Pte, Ltd. Stacked container capacitor using chemical mechanical polishing
US5674787A (en) 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
US5757612A (en) * 1996-04-23 1998-05-26 International Business Machines Corporation Structure and fabrication method for non-planar memory elements
DE19618530A1 (de) * 1996-05-08 1997-11-13 Siemens Ag Kondensator mit einer Carbid- oder Boridbarriereschicht
US5677221A (en) * 1996-06-19 1997-10-14 Vanguard International Semiconductor Corp. Method of manufacture DRAM capacitor with reduced layout area
KR100227070B1 (ko) * 1996-11-04 1999-10-15 구본준 커패시터 및 그의 제조방법
US5932907A (en) * 1996-12-24 1999-08-03 International Business Machines Corporation Method, materials, and structures for noble metal electrode contacts to silicon
US5973351A (en) * 1997-01-22 1999-10-26 International Business Machines Corporation Semiconductor device with high dielectric constant insulator material
US6188120B1 (en) * 1997-02-24 2001-02-13 International Business Machines Corporation Method and materials for through-mask electroplating and selective base removal
JP3886590B2 (ja) * 1997-03-12 2007-02-28 株式会社ルネサステクノロジ 半導体装置およびその製造方法
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
US5770517A (en) * 1997-03-21 1998-06-23 Advanced Micro Devices, Inc. Semiconductor fabrication employing copper plug formation within a contact area
US6090697A (en) * 1997-06-30 2000-07-18 Texas Instruments Incorporated Etchstop for integrated circuits
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
US6191470B1 (en) * 1997-07-08 2001-02-20 Micron Technology, Inc. Semiconductor-on-insulator memory cell with buried word and body lines
US5858846A (en) * 1997-08-04 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Salicide integration method
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US5891787A (en) * 1997-09-04 1999-04-06 Advanced Micro Devices, Inc. Semiconductor fabrication employing implantation of excess atoms at the edges of a trench isolation structure
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6117689A (en) * 1997-12-24 2000-09-12 Texas Instruments Incorporated Stable high-dielectric-constant material electrode and method
US5821141A (en) 1998-01-12 1998-10-13 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming a cylindrical capacitor in DRAM having pin plug profile
TW373323B (en) * 1998-03-18 1999-11-01 United Microelectronics Corporaiton Dynamic RAM production method
US6391769B1 (en) * 1998-08-19 2002-05-21 Samsung Electronics Co., Ltd. Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby
US6184550B1 (en) * 1998-08-28 2001-02-06 Advanced Technology Materials, Inc. Ternary nitride-carbide barrier layers
US6204172B1 (en) * 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same

Also Published As

Publication number Publication date
US6344413B1 (en) 2002-02-05
KR19990062635A (ko) 1999-07-26
CN1221221A (zh) 1999-06-30
JPH11251550A (ja) 1999-09-17
US6518070B1 (en) 2003-02-11
KR100756587B1 (ko) 2008-09-17
TW405254B (en) 2000-09-11

Similar Documents

Publication Publication Date Title
CN1192435C (zh) 半导体器件的制造方法
US6294425B1 (en) Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
US7943477B2 (en) Method of patterning noble metals for semiconductor devices by electropolishing
US6455424B1 (en) Selective cap layers over recessed polysilicon plugs
US6222722B1 (en) Storage capacitor having undulated lower electrode for a semiconductor device
KR100190111B1 (ko) 반도체장치의 커패시터 제조방법
US6630387B2 (en) Method for forming capacitor of semiconductor memory device using electroplating method
JP4088052B2 (ja) 半導体装置の製造方法
JP5744790B2 (ja) 集積回路とその方法
JP2003188281A (ja) 半導体装置及びその製造方法
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
US6498094B2 (en) Method for providing a contact hole formed in an insulating film
KR100549951B1 (ko) 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
KR100428658B1 (ko) 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법
US6451666B2 (en) Method for forming a lower electrode by using an electroplating method
KR100346833B1 (ko) 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법
KR100443361B1 (ko) 전기화학증착법을 이용한 캐패시터 제조방법
KR100448243B1 (ko) 캐패시터의 제조 방법
US6853026B2 (en) Semiconductor device
KR100418585B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR20020087515A (ko) 강유전체 메모리소자의 제조 방법
KR20030060602A (ko) 캐패시터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040903

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040903

Address after: Texas in the United States

Applicant after: FreeScale Semiconductor

Address before: Illinois Instrunment

Applicant before: Motorola, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050309

Termination date: 20131221