CN1196829A - 用化学机械抛光除去旋涂介质的速率情况 - Google Patents

用化学机械抛光除去旋涂介质的速率情况 Download PDF

Info

Publication number
CN1196829A
CN1196829A CN96195054A CN96195054A CN1196829A CN 1196829 A CN1196829 A CN 1196829A CN 96195054 A CN96195054 A CN 96195054A CN 96195054 A CN96195054 A CN 96195054A CN 1196829 A CN1196829 A CN 1196829A
Authority
CN
China
Prior art keywords
technology
substrate
media compositions
sog
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96195054A
Other languages
English (en)
Other versions
CN1129173C (zh
Inventor
L·福雷斯特
D·K·菜
R·郝斯尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
AlliedSignal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AlliedSignal Inc filed Critical AlliedSignal Inc
Publication of CN1196829A publication Critical patent/CN1196829A/zh
Application granted granted Critical
Publication of CN1129173C publication Critical patent/CN1129173C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

在衬底形貌上形成空隙填充的平面化结构的介质材料,对于形成微电子器件很有用。首先淀积介质材料作为连续的干燥的介质层,优选SOG层。然后通过化学机械抛光(CMP)除去部分介质层。通过改变SOG层的成分和随后的CMP条件,选择结构的化学和机械特性。

Description

用化学机械抛光除去旋涂介质的速率情况 相关申请的交叉参考
本申请受益于美国临时申请序列号60/000,515，提交于1995年6月26日(未决)，其在这里引入作为参考。
          发明背景
          发明领域
本发明涉及在集成电路(“IC”)、多芯片模块、印制电路板、高速逻辑器件、平板显示器，和其它微电子器件的制造中使用的衬底的制备。具体地，本发明是关于填充表面空隙、调平金属接触之间的间隔，并平面化适于以上亚微米尺寸器件的制造中使用的衬底的介质层的改进技术。使用旋涂玻璃材料和化学机械抛光工艺可完成此技术。
         现有技术描述
半导体技术的趋势是形成具有更多和更快的电路于其上的集成电路芯片。这种超大规模的集成导致不断缩小特征尺寸，从而在单个芯片上可得到大量的器件。对于有限的芯片表面积，互连密度一般以多级布局在衬底上进行，器件要穿过这些多级进行互连。除了设计成接触的区域外，互连必须相互电绝缘。通常电绝缘要求淀积或旋涂介质膜于表面上。参见AlliedSignal Inc.的手册“用于级间和金属间介质平面化的旋涂玻璃材料的旋涂/烘烤/固化工序”(1994)(热固化旋涂膜)。
与形成局部互连有关的主要工艺困难是器件表面的形貌。不仅衬底表面自身很不平整，而且器件形成工艺额外地产生形貌的不规则，例如其上的间隙。平整度的丧失会引起许多对制造成品率造成不良影响的问题，包括由于级间介质厚度不均匀不能开通孔、对下层材料的粘附性差、台阶覆盖，以及聚焦深度问题。因此填充IC衬底中的狭小间隙的能力对于形成亚微米尺寸元件于其上是很关键的。在现有技术中已知的不同的衬底间隙填充技术包括淀积-腐蚀-淀积循环，和使用低于大气压的四乙基原硅酸酯(SATEOS)，大气压等离子四乙基原硅酸酯(APTEOS)，化学气相淀积(CVD)，高密度等离子(HDP)系统和旋涂玻璃(SOG)材料。使用SOG材料的技术比以上其它设备密集型(equipment-intense)的技术更经济。
在IC衬底中其它关键因素包括局部和整个介质平面化。表面的平面化或平整在集成电路的制造中很重要。由于光刻技术用于限定越来越小的特征，所以曝光设备的聚焦深度减少。因此，有必要使用平面化膜平整或“调平”微电子器件的形貌，以便适宜地构图日渐复杂的集成电路。使用光刻技术产生的IC特性要求光刻聚焦的深度很有限，即0.35μm以下的区域局部和整个介质平面化。局部和整个介质平面化不充分，聚焦的深度不够将由有限的光刻工艺窗口证明。
提高IC表面平面化的一个方法包括化学机械抛光(“CMP”)。因此CMP具有独一无二的优点，它可快速除去高地形，不会使平坦区域显著变薄。CMP在突起的区域比凹陷的区域去掉的外加氧化物敷层的厚度多，是由于突起的区域与抛光盘(polishing pad)有更大的接触面积，因此比凹陷的区域受到更大程度的磨擦。对上表面进行机械和化学研磨，CMP可获得比常规的腐蚀更佳的平整化。
用CMP获得平面化的同时，并没有免除空隙填充的需要。迄今为止大家认为CMP和SOG为相互不相容的工艺。这是由于大家一致认为SOG层多孔，因此SOG的抛光速率远高于其它的空隙填充工艺。
需要提供一种形成连续的均匀微电子衬底的工艺，从而使衬底基本上无空隙，金属接触能更有效地绝缘，并能更有效地平面化。
          发明概述
本发明提供一种形成无空隙、连续的平面化衬底的工艺，包括：
(a)将足量的介质组合物施加到衬底的表面，以均匀地涂敷并填充表面上的空隙；以及
(b)对所述介质组合物进行化学机械抛光直到所述衬底表面上的所述介质组合物基本上平面化。
本发明还提供一种处理半导体衬底表面的工艺，包括：
a)旋涂淀积一层液体介质组合物到半导体衬底表面；
b)在一定温度下加热所述介质层一定的时间，以足以在表面上产
  生连续的、干燥介质层；以及
c)化学机械抛光介质层以除去至少部分介质层。
           附图简述
图1(a)为在氮气气氛中，在425℃进行60分钟的热固化后，从AlliedSignal购得的商标为Accuglass311的硅氧烷的原子力显微图象(AFM)照片，(b)为SC-112煅制的二氧化硅悬浮液(fumed silicaslurry)CMP处理后，SOG Accuglass311硅氧烷的AFM照片。
图2为使用不同PH悬浮液的AlliedSignalAccuglass311硅氧烷的抛光速率(/min.)的曲线图形。
图3为使用SC-112悬浮液在不同的有机比例下，涂敷有热氧化物、热固化的SOG硅氧烷和真空固化的SOG硅氧烷的衬底的抛光速率(/min.)的曲线图。
图4(a-d)为使用SC-112悬浮液在不同的压磨盘每分钟转数下，涂敷有热氧化物、PETEOS、Accuglass311硅氧烷和从AlliedSignal Inc.得到的商标为FlareTM氟化聚(芳基醚)的衬底的抛光速率(/min.)曲线图。
图5为使用不同悬浮液带有不同磷含量的硅酸盐SOG材料的抛光速率(/min.)的曲线图。
图6为监视电机电流变化以检测终止点的Luxtron 2350结束点检测器的图形平面。
图7(a)和(b)为晶片表面的扫描电子显微镜(SEM)照片，显示了在CMP之前和之后晶片表面的情况。
图8显示的是具有金属接触图形的衬底，在衬底上分别淀积有CVD层如SOG层。
图9显示的是具有金属接触图形的衬底，在衬底上分别淀积有CVD层、SOG层和附加的CVD层。
        优选实施方案详述
在本发明范围最宽的实施例中，工艺包括提供带有介质层的半导体衬底的上表面的步骤。此后，进行CMP除去至少部分介质层，其量足以在衬底上形成平面化层。
一般将介质组合物施加到晶片衬底上，该衬底以后将制成IC或其它微电子器件。适于本发明的平面衬底包括砷化镓(GaAs)、硅和包含例如晶体硅、多晶硅、非晶硅、外延硅，和二氧化硅(SiO2)的硅组合成物和混合物，但不限于此，该衬底表面上可以有或没有电路图形。一般来说，衬底的直径在约2英寸到约12英寸之间，但本发明对更大或更小的衬底仍然有效。
在室温下，将液体介质层，最好是在合适的溶剂中的如硅酸盐或硅氧烷的旋涂玻璃(以后称SOG)，涂到衬底表面上。合适的溶剂包括水和有机溶剂，其量足以形成均匀的溶液或分散介质材料。
许多种可购得的介质材料可用于该目的。可旋涂到衬底上的这种适宜的介质材料包括硅酸盐、磷硅酸盐、如苯基硅氧烷、甲基硅氧烷、甲基苯基硅氧烷、磷硅氧烷、硅倍半氧烷、甲基硅倍半氧烷、甲基苯基硅倍半氧烷，和如氟化聚合物，特别是从AlliedSignal Inc.得到的商标为Flare TM氟化聚(芳基醚)的有机聚合物及其共聚物的混合物，但不仅限于这些。优选为有机介质，即含有碳原子的介质，最好为硅氧烷和氟化聚(芳基醚)。优选的硅氧烷为无定形、交联玻璃型材料，具有SiOx分子式，其中x大于或等于1并且小于或等于2，占硅氧烷重量的约2％到约90％，最好有机族占约10％到约25％，这些有机族基团中的烷基有约1到10个碳，芳香基有约4到10个碳，脂族基有约4到10个碳，及其混合物。作为选择，硅氧烷和硅酸盐材料也包含量由0％到约10％的磷，最好占介质材料的整个摩尔百分比的约2％到约4％。适宜本发明使用的优选材料可从AlliedSignal Inc.买到，商标为Accuglass。
适宜的硅氧烷材料每十亿含约100个或更少的微量元素杂质，优选每十亿含约50个或更少，最好每十亿含约10个或更少，这些微量元素杂质如钠、钾、氯、镍、镁、铬、铜、锰、铁、钙等，优选分子重量由约1,000到约50,000，最好由约300到约1,000分子重量单位。
在优选实施例中，施加的介质材料的粘度范围由约.8到约70cP，在介质材料、溶剂和水的总重量中施加的固体的百分比范围由约3％到约36％，含水量由约0到约36％，介质含量约10或更少，最好由约2.4到约3.2，折射率由约1.37到约1.65。
通过现有技术已公知的常规旋涂涂层、浸渍涂敷、喷涂，或弯液面涂层法将介质材料施加到衬底上。这些方法的详细内容在如IntegratedTechnologies手册的“工艺设备和自动化系统”中有介绍。旋涂涂层法最优选。衬底上介质膜的厚度取决于施加到衬底上的液体介质的量，但一般厚度由约500到约2微米，优选约3000到约9000。施加到衬底上的液体介质的量由约1ml到约10ml，优选约2ml到约8ml。
在优选实施例中，根据已知的旋涂技术，液体材料旋涂到衬底的上表面。最好，含介质的溶液施加到衬底的中心，然后以约500到6000rpm之间的速度旋转转盘，最好在约1500到4000rpm之间，时间约5到约60秒，最好约10到约30秒，以便溶液均匀地在衬底表面上扩散。一旦施加后，液体介质组合物填充衬底内和衬底上紧密设置的金属导体之间的凹陷和裂缝，以形成显示裂缝平面化的平整效应，然而，并没有完全平面化该区域。
介质材料施加到衬底上后，介质-衬底结合物可选择但最好加热足够的时间和温度，以蒸发介质膜内的残留溶剂，进一步减少膜的粘度，并增强衬底上膜的平整度，并增加或减少膜的密度、耐化学性和/或耐物理磨损性，而这些对于本领域的技术人员来说，不用做实验也可决定。介质的密度和化学性的变化提供了对CMP去除的敏感性的变化。增加温度或加热时间会增加介质层的化学和机械性质的变化，因此导致CMP去除速率变化。根据使用的介质层材料的性质和具体的CMP化学悬浮液和机械压力条件，可以将去除固定在较高或较底的速率。
一般来说，涂敷了介质的衬底加热温度由约50℃到约400℃，最好由约50℃到约250℃，加热时间由约.5到约10分钟，最好由约1到约3分钟。最好在热板上进行，也可以在烘箱里完成。在优选实施例中，首先将介质加热到约50℃约30秒到一分钟，然后加热到150℃约30秒到一分钟，在第三次加热到250℃约30秒到一分钟。这样加热的结果是液体介质材料部分交联并固化。
加热涂层后，所得膜的厚度由约0.2到约3.0微米，优选由约0.5到约2.5微米，最好由约0.7到约2.0微米。本发明制成的膜一般厚度标准偏差小于平均膜厚度的2％，最好小于1％。
在CMP之前，可选择地对介质层进行固化循环，该固化循环由对密化和改变介质层的化学成分所需的级别和周期限定。在优选的固化实施例中，加热介质层以增加介质组合物的机械硬度和化学变化，加热的温度由约250℃到约1000℃，加热时间由约5分钟到约240分钟，优选约300℃到约800℃，加热时间约30分钟到约120分钟，最好约350℃到约450℃，最好约30分钟到约120分钟以进一步固化层。
在另一个固化实施例中，在除去介质层之前，在足以使介质材料固化的条件下，对介质层进行电子束辐射。在存在选自由氧气、氩气、氮气、氦气及其混合物的组中的气体时，优选为氧气、氩气、氮气及其混合物的气体时，将衬底暴露到电子流中对涂敷了介质的衬底固化，氮气最优选。进行电子束暴露的温度取决于所得膜的所需特性和所需工艺时间的长度。本邻域的普通技术人员很容易优化暴露的条件得到要求的结果，但一般温度在约25℃到约250℃的范围内，最好在约150℃到约250℃的范围内。电子束固化期间的压力在约10mtorr到约200mtorr的范围内，最好在约10mtorr到约40mtorr的范围内。电子束暴露的时间取决于施加到衬底的电子束的剂量强度。本领域的普通技术人员很容易优化暴露的条件得到要求的结果，但一般暴露的时间在约5到约45分钟的范围内，最好在约7到约15分钟的范围内，施加的电子束剂量在约2000/cm2到约50,000/cm2的范围内，最好在约7500到约10,000每平方厘米微库仑的范围内。电子束的加速电压约5到约15KeV的范围内。选择的剂量和能量与要处理的膜厚度成比例。在具有能为置于其中的衬底提供电子束辐照的装置的任何辐照室中都可进行涂敷了介质的衬底的电子束辐照。一般来说，辐照室也配备在电子束曝光的同时向气体氛围发射电子的装置，气体氛围包括氧气、氩气、氮气、氦气及其混合物，优选氧气、氩气、氮气。在优选实施例中，涂敷了介质的衬底放入到辐照室中，辐照室可从加利福尼亚的圣地亚哥的Electron Vision买到，商标为“ElectronCure”TM，它的工作原理和性能在U.S.专利5,001,178有介绍，在这里引入仅供参考。
任意固化介质层后，可以根据已知的技术对介质层进行CMP。该技术的具体内容在本邻域已公知，例如参见U.S.专利5,516,729，在这里引入仅供参考。一般来说，用研磨粉悬浮液磨擦介质层来进行化学机械抛光步骤，所述研磨粉悬浮液包括碱性二氧化硅、煅制二氧化硅或氧化铈，使用如发泡的碳氟化合物抛光盘(polishing pad)做抛光盘，采用的压力由约5到约20lbs/in2，优选约5到约10lbs/in2。优选的悬浮液为氧化铈，晶粒尺寸由约14到约100nm，优选约14到约20nm。优选的悬浮液组合物的PH范围由约2.8到约11，或最好约10.3到约11。特别有用的材料包括SC112，一种煅制二氧化硅，可从Illinos的CobotCorporation of Aurora买到，PH值为10.3；ILD1300，一种煅制二氧化硅，可从Arizona的Rodel Corporation ofScottsdale买到，PH值为11.0；和SS25一种煅制二氧化硅，可从Cobot Corporation买到，PH值为10.8。最好用从IPEC/Westech买到的如Avanti372或472的抛光剂进行CMP，压磨盘速度由约10到约100rpm，优选约25到约60rpm，从抛光盘到介质表面的下压力(down pressure)从约5到约20psi，优选约7到约11psi。进行CMP约.5到约60分钟，优选约.5到约30分钟，最好约.5到约60分钟。除去的介质量取决于施加的介质层厚度。
除去部分介质层，这样除去这些部分后，剩下的层比进行CMP之前更平整。下面的非限制性例子用于说明本发明。
     例1：涂敷SOG晶片的制备
六英寸直径的硅晶片涂有硅氧烷SOG，即从AlliedSignal Inc.买到的Accuglass311，将3到4ml的SOG分配到的表面。然后晶片在DNSInc.制造的SOG涂胶机道(coater track)上在72°F以约350rpm的速度旋涂晶片2秒。在相同的条件下，带涂层的晶片额外地在3000rpm的速度下旋转20秒，然后将带涂层的晶片在涂胶机道的热板上在80℃、120℃和175℃下加热三个连续的时间间隔120秒。
然后在MRL Industries制造的炉内，在425℃存在氮气的1个大气压下固化步骤1得到的带涂层的晶片1小时，制得固化的介质层。
       例2：抛光晶片的厚度
然后将实例1制得的晶片用IPEC/Westech制造的Avanti472抛光剂进行抛光，使用的悬浮液PH值由10.3PH到11PH。在下压力为7.0psi、板速度为28rpm，和速度为2mm/minute下在5mm范围的震动下进行抛光。使用从Rodel Corporation买到的IC 1000抛光盘在110°F下进行抛光。悬浮液的流速为130ml/minute。在CMP之前使用Tencor制造的Prometrix仪器在晶片上二十五个不同位置预测量晶片厚度，然后平均二十五个值得到晶片厚度。
然后在CMP之后在晶片上二十五个不同位置再测量抛光了涂有SOG的晶片厚度，然后平均二十五个值。用再测量厚度减去预测量厚度得到抛光速率。使用Prometrix仪器可自动计算。
图1(a)为在氮气气氛中，在425℃进行60分钟的热固化后，SOGAccuglass311的原子力显微图象(AFM)照片，(b)为用SC-112CMP处理后，SOG Accuglass311的AFM照片。图2为SOG Accuglass311的抛光速率(/min.)曲线图，范围为0到2000/min.，所用的不同悬浮液PH由10.3PH到11PH。
     例3：不同有机比例的晶片的制备
在炉内在裸Si晶片上生长热氧化膜，以制造热氧化晶片，该热氧化晶片以后将根据例1中的步骤进行热固化。根据例1的步骤将例1中使用的SOG附加层施加到晶片上，然后在DNS制造的真空炉内固化晶片，以产生真空固化的SOG晶片。图3显示出不同介质表面的抛光速率与SOG内有机组分的百分比成函数关系。该例显示出热氧化膜的抛光速率、热固化的SOG和真空固化的SOG与SOG内的有机组分的函数关系。
    例4：使用不同SOG材料的晶片的制备
重复例1，但使用不同的介质SOG材料，即，热氧化物、PETEOS、PESiH4、Accuglass311硅氧烷和FLARETM氟化聚(芳基醚)。如图4(a-d)所示，该例证实CMP抛光速率与不同SOG材料的抛光下压力和压磨rpm成函数关系。
     例5：不同磷含量的晶片的制备
用具有不同磷wt.％的不同SOG材料重复例1，SOG材料为，可从AlliedSignal得到的商标为Accuglass的203AS、P112A和P114A。然后用Avanti472抛光剂使用SC-112、SS-25和ILD-1300悬浮液抛光带涂层的晶片。和例2一样预测量和再测量晶片厚度。如图5所示，抛光速率与磷含量成函数关系。该例显示使用不同磷含量的SOG材料。
例6：带CVD TEOS/SOG涂层的晶片的制备的终点检测
通过介质层进行CMP直至达到下层。该下层通常为带金属导体和氧化层的衬底。当通过CMP达到所需下层的部分时，就达到止点或终点。
通过CVD，在温度为约350℃到400℃压力为10mtorr下，将厚度为2k的TEOS膜层施加到多晶硅晶片上。然后用例1的方法处理晶片后，类似地用厚度为8k的另一层TEOS膜层淀积到晶片上。
抛光制备的晶片并使用Luxtron2350终点检测系统监视，以观察晶片抛光头(polishing head)恒定的转动速率，以保持恒定的抛光速率。结果如图6所示。
    例7：带PESiH4涂层的晶片的终点检测
用不同的CVD膜、PESiH4重复例6，以制成测试晶片。然后抛光制备的晶片，并使用Luxtron2350终点检测系统监视，以观察晶片抛光头(polishing head)恒定的转动速率，以保持恒定的抛光速率。
         例8
用SEM显示在未构图的裸Si晶片上重复例1和2时，通过SOG/CMP的结合工艺的局部和整个平面化。图7(a)和(b)显示了CMP之前和之后晶片的表面。
      例9
除了CMP使用的悬浮液为氧化铈，在不同的去离子水的重量百分比、PH值和颗粒尺寸下，重复例1和2，介质层包括Accuglass311硅氧烷、Accuglass418甲基硅倍半氧烷、FlareTM氟化聚(芳基醚)和TEOS。象例2一样测量抛光速率，结果显示在表1中。
                         表1
                     悬浮液                  抛光速率(/min)
单元* ％CeO   pH 颗粒尺寸 Accuglass311  Accuglass418  Flare  TEOS
单元1   10％(+) 7.0(+) 350nm(+)   2484   9900  4000  6000
单元2   10％(+) 2.8(-) 20nm(-)   2833    165  1034   740
单元3   10％(+) 7.0(+) 170nm(-)   2490   3719  5000  2120
单元4   10％(+) 2.8(-) 350nm(+)    519   4263  4655  1135
单元5   3％(-) 2.8(-) 20nm(-)   1092   1053  1295   1321
单元6   3％(-) 7.0(+) 170nm(-)   5328  10278  1650   5124
单元7   3％(-) 7.0(+) 350nm(+)   5060   2171  4380   2432
单元8   3％(-) 2.8(-) 350nm(+)    248   8172  2432   1434
*单元是指Prometrix测量仪器的单元。
SOG/CMP工艺最重要的用处之一是终点控制，即操作员控制当抛光穿过介质层达到下层时CMP结束的点。下层一般为带金属导体和氧化层的衬底。当抛光操作达到下层部分时，达到止点或终点。在图8和图9中显示了在平整化工艺中使用SOG层作为终止层，图示了具有金属接触2的图形于其上，在图形上淀积PETEOS或PESiH4的CVD层3，后接SOG层4的硅衬底1。图9显示了附加的PETEOS或PESiH4的CVD外层5。进行CMP步骤，其中抛光终止于SOG层4、CVD层5和CVD层3，这取决于最终使用的层。
可以理解对于受益于本公开的本领域的技术人员来说，能够进行多级互连应用，并能重复形成每级互连之间的层间介质。此外，也应该理解，本发明显示的和介绍的形式仅为示例性的，仅作为优选实施例。不同的修改和变化都不脱离本发明的权利要求的精神和范围。以下权利要求包容所有这些变形和修改。

Claims (12)

1.一种形成无空隙、连续的平面化衬底表面的工艺，包括：
(a)将足量的介质组合物施加到衬底的表面，以均匀地涂敷并填充表面上的空隙；以及
(b)对所述介质组合物进行化学机械抛光，直到所述衬底上的所述介组合物基本上平面化。
2.根据权利要求1的工艺，还包括在步骤(a)之后，和步骤(b)之前在表面上以足够的温度和时间加热介质合成物，形成连续、干燥的介质膜。
3.根据权利要求1的工艺，其中介质组合物包括选自包括硅酸盐、磷硅酸盐、硅氧烷、硅倍半氧烷、有机聚合物、共聚物及其混合物的组中的材料。
4.根据权利要求1的工艺，其中所述介质组合物包括硅氧烷，其中有机基团占硅氧烷总重量的约2％到约90％，有机基包括有约1到10个碳的烷基，有约4到10个碳的芳香基，有约4到10个碳达到脂族基，或其混合物。
5.根据权利要求2的工艺，其中所述介质组合物通过步骤(b)之前附加的随后加热进行进一步固化，温度从约25℃到约250℃。
6.根据权利要求2的工艺，其中所述介质组合物通过电子束固化处理进一步固化。
7.根据权利要求1的工艺，其中用碱性硅酸盐悬浮液进行化学机械抛光。
8.根据权利要求1的工艺，其中所述表面包括金属电导体图形和金属接触上的氧化物层。
9.根据权利要求1的工艺，其中所述表面包括金属电导体图形和金属接触上的氧化物层，并且该工艺还包括在进行步骤(b)之前在介质层上淀积第二氧化层。
10.根据权利要求1的工艺制造的衬底。
11.包括权利要求10的衬底的微电子器件。
12.一种处理半导体衬底表面的工艺，包括：
a)旋涂淀积一层液体介质组合物到半导体衬底表面；
b)在足够的温度下加热所述介质组合物一定的时间，以在表面上
  产生连续的、干燥介质层；以及
c)化学机械抛光介质层以除去至少部分介质层。
CN96195054A 1995-06-26 1996-06-26 形成平面化介质衬底表面以及处理半导体衬底表面的工艺 Expired - Fee Related CN1129173C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US51595P 1995-06-26 1995-06-26
US60/000,515 1995-06-26
US08/669,184 US5952243A (en) 1995-06-26 1996-06-24 Removal rate behavior of spin-on dielectrics with chemical mechanical polish
US08/669,184 1996-06-24

Publications (2)

Publication Number Publication Date
CN1196829A true CN1196829A (zh) 1998-10-21
CN1129173C CN1129173C (zh) 2003-11-26

Family

ID=26667759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96195054A Expired - Fee Related CN1129173C (zh) 1995-06-26 1996-06-26 形成平面化介质衬底表面以及处理半导体衬底表面的工艺

Country Status (7)

Country Link
US (1) US5952243A (zh)
EP (1) EP0836746B1 (zh)
JP (1) JP3264936B2 (zh)
KR (1) KR100434929B1 (zh)
CN (1) CN1129173C (zh)
DE (1) DE69634800T2 (zh)
WO (1) WO1997001864A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578969A (zh) * 2012-08-03 2014-02-12 英飞凌科技奥地利有限公司 制造包括介电结构的半导体器件的方法
CN105097851A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制造方法和电子装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW274625B (zh) * 1994-09-30 1996-04-21 Hitachi Seisakusyo Kk
US6420269B2 (en) * 1996-02-07 2002-07-16 Hitachi Chemical Company, Ltd. Cerium oxide abrasive for polishing insulating films formed on substrate and methods for using the same
KR100246779B1 (ko) 1996-12-28 2000-03-15 김영환 반도체 소자의 스핀 온 글라스막 형성방법
US6153525A (en) * 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
CN1112731C (zh) * 1997-04-30 2003-06-25 三星电子株式会社 制造用于模拟功能的电容器的方法
EP1100124A4 (en) * 1998-06-26 2007-05-02 Mitsubishi Material Silicon DIELECTRIC SEPARATION WAFER AND METHOD FOR MANUFACTURING THE SAME
US6177143B1 (en) * 1999-01-06 2001-01-23 Allied Signal Inc Electron beam treatment of siloxane resins
US6204201B1 (en) 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6376377B1 (en) * 2000-04-03 2002-04-23 Taiwan Semiconductor Manufacturing Company Post chemical mechanical polish (CMP) planarizing substrate cleaning method employing enhanced substrate hydrophilicity
US6660640B1 (en) * 2000-07-11 2003-12-09 International Business Machines Corporation Process for planarizing patterned metal structures for magnetic thin film heads
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
TW559860B (en) 2001-05-10 2003-11-01 Toshiba Corp Method for manufacturing semiconductor device
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6580586B1 (en) 2001-11-21 2003-06-17 International Business Machines Corporation Magnetic transducer with recessed magnetic elements
JP2004253775A (ja) 2003-01-31 2004-09-09 Nec Electronics Corp 化学機械的研磨方法
US7129151B2 (en) * 2003-11-04 2006-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Planarizing method employing hydrogenated silicon nitride planarizing stop layer
US7135122B2 (en) * 2004-03-31 2006-11-14 Freudenberg-Nok General Partnership Polytetrafluoroethylene composites
US7521508B2 (en) * 2004-06-30 2009-04-21 Freudenberg-Nok General Partnership Electron beam inter-curing of plastic and elastomer blends
US7342072B2 (en) 2004-06-30 2008-03-11 Freudenberg-Nok General Partnership Bimodal compounds having an elastomeric moiety
US7452577B2 (en) * 2004-06-30 2008-11-18 Freudenberg-Nok General Partnership Electron beam curing of fabricated polymeric structures
US20060000801A1 (en) * 2004-06-30 2006-01-05 Park Edward H Surface bonding in halogenated polymeric components
US7244329B2 (en) * 2004-06-30 2007-07-17 Freudenberg-Nok General Partnership Electron beam curing in a composite having a flow resistant adhesive layer
US7230038B2 (en) * 2004-06-30 2007-06-12 Freudenberg-Nok General Partnership Branched chain fluoropolymers
US7381765B2 (en) 2004-11-08 2008-06-03 Freudenberg-Nok General Partnership Electrostatically dissipative fluoropolymers
US20060100368A1 (en) * 2004-11-08 2006-05-11 Park Edward H Elastomer gum polymer systems
US20060099368A1 (en) * 2004-11-08 2006-05-11 Park Edward H Fuel hose with a fluoropolymer inner layer
US20070045967A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Assemblies sealed with multilayer composite torsion seals having a layer of dispersed fluoroelastomer in thermoplastic
US20070044906A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Multilayer polymeric composites having a layer of dispersed fluoroelastomer in thermoplastic
US20070048476A1 (en) * 2005-08-31 2007-03-01 Freudenberg-Nok General Partnership Assemblies sealed with multilayer composite compression seals having a layer of dispersed fluoroelastomer in thermoplastic
US20070176254A1 (en) * 2006-01-30 2007-08-02 Bcd Semiconductor Manufacturing Limited Poly emitter bipolar device configuration and fabrication method with an inter-level dielectric deposited by plasma enhanced chemical vapor deposition
US7863365B2 (en) 2006-12-20 2011-01-04 Freudenberg-Nok General Partnership Robust magnetizable elastomeric thermoplastic blends
US8435898B2 (en) 2007-04-05 2013-05-07 Freescale Semiconductor, Inc. First inter-layer dielectric stack for non-volatile memory
JP2011166058A (ja) * 2010-02-15 2011-08-25 Fujitsu Ltd 研削方法、電子デバイスの製造方法、及び研削装置
JP6082106B2 (ja) * 2012-06-15 2017-02-15 インテレクチュアル ディスカバリー カンパニー リミテッド 少なくとも１つの表面の一部または全部が平らな基板およびその用途
US10384947B2 (en) 2012-06-15 2019-08-20 Intellectual Discovery Co., Ltd. Substrate having at least one partially or entirely flat surface and use thereof
KR20210116775A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
KR960001339B1 (ko) * 1992-06-30 1996-01-26 삼성전자주식회사 반도체 메모리장치 및 그 제조방법
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide
US5449314A (en) * 1994-04-25 1995-09-12 Micron Technology, Inc. Method of chimical mechanical polishing for dielectric layers
US5516729A (en) * 1994-06-03 1996-05-14 Advanced Micro Devices, Inc. Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
US5525191A (en) * 1994-07-25 1996-06-11 Motorola, Inc. Process for polishing a semiconductor substrate
US5447874A (en) * 1994-07-29 1995-09-05 Grivna; Gordon Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578969A (zh) * 2012-08-03 2014-02-12 英飞凌科技奥地利有限公司 制造包括介电结构的半导体器件的方法
CN103578969B (zh) * 2012-08-03 2016-06-08 英飞凌科技奥地利有限公司 制造包括介电结构的半导体器件的方法
CN105097851A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制造方法和电子装置

Also Published As

Publication number Publication date
WO1997001864A1 (en) 1997-01-16
KR19990028284A (ko) 1999-04-15
KR100434929B1 (ko) 2004-09-10
US5952243A (en) 1999-09-14
JP3264936B2 (ja) 2002-03-11
EP0836746A1 (en) 1998-04-22
EP0836746B1 (en) 2005-06-01
CN1129173C (zh) 2003-11-26
JPH10510399A (ja) 1998-10-06
DE69634800D1 (de) 2005-07-07
DE69634800T2 (de) 2006-04-27

Similar Documents

Publication Publication Date Title
CN1129173C (zh) 形成平面化介质衬底表面以及处理半导体衬底表面的工艺
US6153525A (en) Methods for chemical mechanical polish of organic polymer dielectric films
CN1143367C (zh) 对涂有化学汽相淀积材料的衬底退火的方法
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
KR100786948B1 (ko) 연마 선택비 조절제 및 이를 함유한 ｃｍｐ 슬러리
JP2004349426A (ja) Ｓｔｉ用化学機械研磨方法
JP3303544B2 (ja) 半導体装置の製造方法および配線層表面研磨用のスラリーおよび配線層表面研磨用のスラリーの製造方法
EP2677535B1 (en) Method for forming insulating film
US5893750A (en) Method for forming a highly planarized interlevel dielectric structure
US6124215A (en) Apparatus and method for planarization of spin-on materials
KR100786949B1 (ko) 연마 선택도 조절 보조제 및 이를 함유한 ｃｍｐ 슬러리
US20050136643A1 (en) Dielectric film forming method for semiconductor device and semiconductor device
US6197703B1 (en) Apparatus and method for manufacturing semiconductors using low dielectric constant materials
JP4426526B2 (ja) 最新式のマイクロエレクトロニクス用途およびデバイス用の平坦化膜およびそれらの製造方法
JPH06124946A (ja) 平坦化絶縁膜の形成方法
TW299463B (zh)
Saman Investigation on Inter-layer Dielectric Processed by Chemical Mechanical Polishing and Spin-on Dielectric for Complementary Metal-oxide-semiconductor Compatible Devices
JPH07176527A (ja) 絶縁膜の形成方法
WO1995017006A1 (en) A method of planarizing a dielectric layer of an integrated circuit
JP2004018778A (ja) 絶縁膜形成用塗布液とそれを用いた半導体装置
KR20070037562A (ko) 실릴화제를 이용한 저-ｋ 유전물질로의 손상 보수

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Applied Materials Electronics vision Inc

Assignor: Honeywell International Inc. Honeywell intellectual property company

Contract fulfillment period: Within the validity of the patent

Contract record no.: 031000030213

Denomination of invention: A process for forming a flat dielectric substrate surface and processing a surface of a semiconductor substrate

Granted publication date: 20031126

License type: Exclusive license

Record date: 20030708

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENCE; TIME LIMIT OF IMPLEMENTING CONTACT: PATENT RIGHT DURATION

Name of requester: APPLICATION MATERIAL LTD. ELECTRONICS VISION CO.,

Effective date: 20030708

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031126

Termination date: 20100626