CN1199245A - 形成集成电路电容器的方法及由此形成的电容器 - Google Patents

形成集成电路电容器的方法及由此形成的电容器 Download PDF

Info

Publication number
CN1199245A
CN1199245A CN98106601A CN98106601A CN1199245A CN 1199245 A CN1199245 A CN 1199245A CN 98106601 A CN98106601 A CN 98106601A CN 98106601 A CN98106601 A CN 98106601A CN 1199245 A CN1199245 A CN 1199245A
Authority
CN
China
Prior art keywords
layer
hsg
silicon face
forms
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98106601A
Other languages
English (en)
Other versions
CN1130761C (zh
Inventor
金荣善
金景勋
元晳俊
南甲镇
金荣敏
金荣大
朴泳旭
李承恒
李相协
沈世镇
陈裕赞
文周泰
崔珍爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970023381A external-priority patent/KR100234417B1/ko
Priority claimed from KR1019970035460A external-priority patent/KR19990012156A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1199245A publication Critical patent/CN1199245A/zh
Application granted granted Critical
Publication of CN1130761C publication Critical patent/CN1130761C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Abstract

形成集成电路电容器的方法包括下列步骤:通过在半导体衬底上形成导电层图案(例如,硅层)、然后在其上形成有第一导电类型掺杂剂的半球型颗粒(HSG)硅表面层、来形成电容器的下电极。在下电极上还形成扩散阻挡层(例如,氮化硅),然后在所述扩散阻挡层上形成介电层。扩散阻挡层最好用具有足够厚度的材料制成,以防止介电层和下电极之间的反应,也防止掺杂剂从HSG硅表面层向外扩散到介电层。介电层最好由具有高介电强度的材料形成,以增大电容量。

Description

形成集成电路电容器的方法及由此形成的电容器
本发明涉及形成集成电路的方法及由此形成的电路，更具体地说，涉及形成集成电路电容器的方法及由此形成的电容器。
对容量更高的半导体存储器件的需求造成了经过改进的形成储存器件及其中的结构集成度水平更高的技术。但是，因为较高的集成度水平一般都要求单个存储单元尺寸较小的存储器件，在存储器件，诸如DRAM(动态随机存取存储器)中，存储单元电容器所占面积可能要显著减小。正如本专业的技术人员都会明白的，储存单元面积的减小会使存储单元在低压下的性能降低，并对α粒子射线造成的软差错率(SER)带来不良影响。
增大存储单元电容器面积的传统方法包括用半球型颗粒(HSG)硅表面层形成存储单元电容器电极(例如，存储电极)。例如，在存储单元电容器电极上形成HSG硅表面层的一种传统方法在Thakur的美国专利No.5,407,534中作了公开。但是，尽管其中具有HSG表面层的电容器(下文称”HSG”电容器)在高密度集成电路中显示出提高了的电容量，HSG电容器却可能缺乏稳定性，并可能出现集成电路存储器件的性能随其寿命而下降。研究已经表明，传统HSG电容器的电容量随着加在电容电极上的电压极性变化而发生很大变化。特别是，当HSG电容上、下电极之间的电压从正值切换到负值，从而反偏置(在诸如读、写操作期间)时，会观察到电容量明显下降。例如，图2举例说明当传统HSG电容器上、下电极加上一个电压时，其电容量的响应曲线。如图所示，当电极之间的电位差为正时得到最大的电容量(Cmax)。当电极之间的电位差被驱动到负值时电容量逐渐降低。事实上，在-1.5V的负值下，电容量处于最小值(Cmin)，仅约达Cmax的55％。
因此，本发明的一个目的是提供一种形成集成电路电容器的经过改进的方法及由此形成的电容器。
本发明的另一个目的是提供一种电极表面积增大的集成电路电容器及由此形成的电容器。
本发明的另一个目的是提供一种形成在反偏置和正偏置时电容特性一致的集成电路电容器的方法及由此形成的电容器。
本发明的另一个目的是提供一种形成具有长期可靠性的得到改进的电容器的集成电路的方法及由此形成的电容器。
本发明的这些和其他目的、优点和特征是由包括以下步骤的方法提供的：通过在半导体衬底上形成导电层图案(例如，硅层)形成电容器的下电极，然后在导电层图案上形成第一导电类型的半球型颗粒(HSG)硅表面层。把导电层图案外表面上的HSG硅表面层包括在内，就增大了给定横向尺寸下电极的有效表面积。HSG硅表面层最好也用第一导电型掺杂剂(例如，N型)进行足够的掺杂，以便把电容器被反偏置时耗尽层的尺寸减到最小，并以此改进电容特性Cmin/Cmax比。扩散阻挡层(例如，氮化硅)也在下电极上形成，然后在扩散阻挡层上形成介电层。扩散阻挡层最好用足够厚度的材料制成，以防止介电层与下电极之间的反应，还要防止掺杂剂从HSG硅表面层向外扩散到介电层。另外，介电层最好用介电强度高的材料形成，以增大电容量。
按照本发明的一个最佳方面，形成HSG硅表面层的步骤包括用硅种晶给导电层图案的上表面加种晶，然后让种晶生长成单晶颗粒。还进行其他步骤，以便将导电层图案退火，然后用由磷化氢气体提供的N型掺杂剂掺杂HSG硅表面层。这个掺杂步骤可以在快速热处理(RTP)设备中完成，而且最好这样完成，使得HSG硅表面层的N型导电率超过伸展在半导体衬底附近的一部分导电层图案的N型导电率。这个较高的导电率能抑制反偏置时下电极中耗尽层的形成。扩散阻挡层还可以就地用第一导电类型掺杂剂掺杂，以进一步防止掺杂剂向外扩散到介电层而引起的HSG硅表面层导电率的任何减小。另外，扩散阻挡层可以作为通过快速热氮化(RTN)形成的第一氮化硅层和用化学汽相淀积(CVD)法形成的第二氮化硅层的复合物而形成。介电层还可以用诸如氧化钽等高介电材料形成。特别是，介电层最好通过形成多个氧化钽薄层而形成，然后单独地使每一层致密化，以改善介电层和下面氮化硅扩散阻挡层的特性。
图1A是步骤流程图，举例说明按照本发明最佳实施例形成电容器的方法。
图1B是横截面图，举例说明按照图1A举例说明的方法形成的具有半球形颗粒(HSG)电容器的集成电路存储器件。
图2是举例说明传统HSG电容器的电容量响应曲线的示意图。
图3A-3C是三维曲线图，举例说明按照本发明形成的HSG电容器电容量与多个处理条件的关系。
图4是曲线图，举例说明传统HSG电容器的电容量响应曲线(4a)和按照本发明形成的HSG电容器的电容量响应曲线(4b)。
图5是曲线图，举例说明按照本发明形成的HSG电容器的电容量响应曲线。
图6是曲线图，举例说明按照本发明形成的HSG电容器的电容量响应曲线。
图7举例说明结晶导电层图案(7b)和非结晶导电层图案(7a)掺杂剂杂质浓度(y轴)与扩散深度(x轴)对比曲线图。
图8是完成按照本发明的处理步骤用的多室处理设备的平面图。
图9A和9B是中间电容器结构的截面视图，它举例说明按照本发明形成HSG电容器的方法。
图10-12是曲线图，举例说明按照本发明各实施例形成的HSG电容器的电容量响应曲线。
下面将参照其中显示本发明最佳实施例的附图对本发明进行更充分的描述。但是，本发明可以以不同的形式实施，而不应认为是限于这里提出的实施例。之所以提供这些实施例，是为了使本公开更彻底和完全，并向本专业的技术人员更充分地传达本发明的范围。为清晰起见，在附图中，各层和各区的厚度是夸大的。还应明白，当指出一层在另一层或衬底”上”时，它可以直接在另一层上或在衬底上，或者也可以存在中间层。在各图中相同的标号表示相同的元件。另外，术语”第一导电类型”和”第二导电类型”指的是相反的导电类型，诸如P或N型，但是在这里所描述的和举例说明的每一个实施例还包括它的互补实施例。
现参照图1A和lB，其中描述了按照本发明最佳实施例形成电容器的方法及体现以此法形成的电容器的存储器件。特别是，图lB最清楚地说明了其中有按照图1A的方法形成的HSG电容器的存储单元的集成电路存储器件的说明性截面图。集成电路存储器件包括第二导电类型(例如，p型)半导体衬底2上形成的场氧化物绝缘层4A和4B，它们定出了有源区3，在此有源区上形成一对存取晶体管5A和5B。在有源区3内，晶体管5A和5B中的每一个都包括一个第一导电类型(例如，N型)的源区6。第一导电类型的共用漏区8也在有源区3内形成。共用漏区8被各自的沟道区7与源区6隔开，这些沟道区在存取晶体管5A和5B的栅极对面延伸。存取晶体管5A和5B的栅极氧化物层9还在各自沟道区7上形成。还设置被绝缘的栅电极l0，用来响应各字线的信号而控制沟道区的导电率。各个栅电极10最好是多晶硅层ll和各自的难熔金属硅化层12的复合材料。再在每一个栅电极10的相对的侧壁上形成侧壁绝缘层13。最好在场氧化物绝缘层4A和4B上设置可以形成字线图案的polycide层14。正如举例说明的，第一层间绝缘层15设置成第一钝化层。在第一层间绝缘层15内形成通孔17，令共用漏区8的一部分表面暴露出来。在通孔17内设置可以由掺杂多晶硅(或钨)制成的导电塞16，与共用漏区8形成欧姆接触。导电基16还与位线18接触，后者由例如多晶硅、难熔金属、polycide或硅化物制成。设置第二层间绝缘层19作为钝化层。第二层间绝缘层19覆盖位线18和第一层间绝缘层15。还设置外加的通孔20(每个都暴露各自源区6的一部分表面)。正如举例说明的，这些孔伸过第一和第二层间绝缘层15和19。
每一个举例说明的存储单元还都包括一个储存电容器，后者具有一个与各自源区6电耦合的下电极。正如下面将要更充分地说明的，每一个储存电容器的下电极21都包括第一导电类型的多晶硅层21a和具有”粗糙”表面的半球形颗粒(HSG)硅表面层的复合物。在每一个下电极21上还都形成扩散阻挡层22，以防止掺杂剂杂质从电极21向外扩散到上面的介质层23。阻挡层22还抑制下电极21(包括HSG表面层21a)与介电层23(例如，Ta2O5层)之间的化学反应。为了接通储存电容器的电路，在介电层23上形成导电的上电极层24。
现参照图1A，形成HSG电容器的最佳方法包括在半导体衬底2上形成导电层图案21a，方框1a。最初导电层图案21a可以包括单一的无定型硅(a-Si)层或多晶硅层(与半导体衬底2接触)和多晶硅层上的无定型硅层的复合材料。在形成过程中，导电层图案21a最好用第一导电类型(例如，N型)杂质就地掺杂，但是，也可以进行一些步骤，以便在导电层图案21a形成后对它进行掺杂。这第一导电类型掺杂剂可以是磷(P)或类似的N型掺杂剂。按照本发明最佳一个方面，对导电层图案21a进行掺杂，以便使其中的第一导电类型杂质浓度不大于约1.0×1020掺杂剂杂质/cm3。还可以进行一个步骤以充分地激活掺杂剂杂质。正如本专业的技术人员都会明白的，导电层图案21a中掺杂剂杂质浓度的大小与导电层图案21a表面电阻成反比。对于本发明，导电层图案21a中约3.7×1019杂质/cm3掺杂剂杂质浓度对于厚度约8,000而表面电阻约36Ω/cm2的导电层图案21a比较合适。
现参照图1A的方框1b，导电层图案21a形成后，完成净化步骤，若有污染物，则将其从暴露的导电层图案21a表面去除。具体地说，可以完成净化步骤，以去除暴露的表面上可能已经形成的任何本身的(native)氧化物薄膜(未示出)。净化步骤可以包括将导电层图案21a暴露在湿的净化剂，诸如氢氟酸(HF)溶液或缓冲氧化物蚀刻剂(BOE)中。尽管不是最佳的，但是这个净化步骤也可以省略。正如方框1c最清楚地说明的，然后进行一个步骤，以便在导电层图案21a上形成半球形颗粒硅(HSG)表面层来增大导电层图案21a的暴露面积。具体地说，可以把衬底10装入反应室，并在其中维持小于约10-6乇的超高真空，而同时使导电层图案21a暴露在喷射进来的硅烷(SiH4)或二硅烷(Si2H8)气体中，使得高浓度的硅种晶能够作为导电层图案21a表面上的硅晶核形成。然后终止喷射进来的硅烷气体流。然后，种晶在约560和620℃之间的范围内的最佳温度下生长。这个生长的步骤可以足够长，使得可以从种晶达到1000的平均颗粒尺寸。正如本专业的技术人员都会明白的，也可以采用使硅种晶形成和生长成单晶颗粒的其他传统技术来增大导电层图案21a的有效表面积。
正如本发明者所确定的，HSG表面层21b内单晶颗粒的尺寸和均匀性尤其可能受到导电层图案21a内掺杂剂杂质浓度的影响。具体地说，本发明者确定了导电层图案21a中的杂质浓度与所得单晶颗粒的尺寸和均匀性有相反的关系。这样，通过至少初始限制导电层图案21a中第一导电类型掺杂剂杂质浓度，包括导电层图案21a和其上的HSG表面层21b的电容器下电极21的表面积就可以增大。
正如方框1d最清楚地说明的，然后，对导电层图案21a和其上的HSG表面层21b在约550至950℃之间范围内最佳温度下进行退火。具体地说，导电层图案21a和种有种晶的HSG表面层21b最好在约800℃温度下退火约30分钟，以便使无定形的导电层图案21a结晶成多晶硅层。这个将导电层图案21a退火成多晶硅层的步骤还提高利用像掺杂剂扩散这样的技术使外加的掺杂剂杂质加入导电层图案21a的速率。这个提高后的加入速率于图7中最清楚地加于说明。具体地说，图7举例说明对于已结晶的导电层图案(7b)和未结晶导电层图案(7a)掺杂剂杂质浓度(y轴)与扩散深度(x轴)的曲线关系。正如所说明的，已结晶的导电层图案(7b)中掺杂剂杂质浓度在所有扩散深度下都大于未结晶的导电层图案(7a)中掺杂剂杂质浓度。
现参照图1A的方框1e，再次进行净化步骤，若有污染物，则将其从HSG表面层21b暴露的表面清除。像方框1b的净化步骤一样，最好进行方框1e的净化步骤，以清除HSG表面层21b上可能形成的本身的氧化物薄膜(未示出)。所述净化步骤可以包括令包括HSG表面层21b和现已是多晶硅的导电层图案21a的复合物暴露在潮湿的净化剂，诸如氟氢酸(HF)溶液或缓冲氧化蚀刻剂(BOE)中。
现参照方框1f，然后，用第一导电类型的掺杂剂杂质对含有HSG表面层21b和已结晶(并已掺杂)的导电层图案21a的复合多晶层21进行掺杂。这第一导电类型的掺杂剂杂质可以是N型掺杂剂，诸如磷(P)。用于复合多晶层21的掺杂技术可以包括离子注入、随后是扩散或利用液体源，诸如POCl3的扩散方法。但是，当进行离子注入时，要在复合多晶层21表面附近达到掺杂的均匀性会很困难，因为复合多晶层21表面上单晶颗粒的侧壁不会均匀地暴露在基本上是垂直的离子注入束中。使用诸如POCl3等液体源也不是最佳的，因为若液体源化合物和复合层中的硅之间出现化学反应，则这样的源会引起玻璃层的形成。
相反，对复合多晶层21进行掺杂最佳技术包括令层21暴露在反应室中的磷化氢(PH3)气体中。在这里，快速热处理(RTP)设备可以用来保证复合多晶层21中的颗粒结构(例如，尺寸和均匀性)在掺杂过程中维持完整性。具体地说，操作RTP设备以提供快速升温至要求的扩散温度(“维持温度”)，然后维持要求的扩散温度一段短时间(亦即，短的维持周期)。正如本发明者在这里确定的，利用炉型扩散过程缓慢升温和/或较长的维持周期会使由之形成的包括复合多晶层21的电容器的漏电和电压击穿特性恶化。因此，第一导电型杂质(例如，磷)的扩散最好在RTP处理设备中完成，其中维持约120乇的压力，并以10℃/秒的速率直线升温到约800℃的维持温度。在以类似的速率直线降温之前，这个维持温度保持约300秒。维持温度可以选在约550至900℃之间范围内水平上，而RTP处理设备内的压力可在5至500乇之间范围内选择。只要HSG表面层21b内的单晶颗粒不变形，直线升温速率也可以增大。在RTP处理过程中，磷化氢气体的流速可以设在270sccm(标准立方厘米/分钟)，而氢气的流速可以约设在9.5slm(标准立升/分钟)。
利用这些最佳步骤，就可以形成一层复合多晶硅层21，其中具有第一导电类型掺杂剂浓度3×1020掺杂剂/cm3，并在复合层21的上表面上达到一个最佳深度。选定此深度以防止所述电容器被反偏置时耗尽层扩大。当深度大于最佳深度(例如，50A)时，将仍旧存在小于大致为1020掺杂剂/cm3的背景掺杂剂杂质的浓度。可在LPCVD室内在约1至3乇之间范围内的低压下和在约650至850℃之间范围内的温度下完成一个维持周期较长(相对于RTP处理)的掺杂剂扩散过程来代替RTP处理。现参照方框1g，然后在HSG表面层21b上形成一个扩散阻挡层22(例如，Si3N4)，以防止掺杂剂从HSG表面层21b向外扩散。下面将参照图9A至9B比较充分地描述本发明的这一方面。
现参照方框1h和1i，介电层23和上电极24顺序地在扩散阻挡层23上面形成。在对HSG表面层21b进行掺杂之后，最好在同一个RTP室内形成阻挡层22和介电层23，以抑制HSG表面层21b的氧化，并免去或至少缩短净化步骤的时间。扩散阻挡层22和介电层23可以以包括氧化氮(NO)复合材料的各种介电材料形成。其他介电质还包括，例如，TiO2，SrTiO3，BaTiO3，(Ba，Sr)TiO3或Pb(Zr，Ti)O3。正如下面将要解释的，采用氧化氮复合材料时，复合材料的氮化物部分用作扩散阻挡层。
现参照图3A-3C和图4-6，上面举例提供了按照本发明形成的电容器的电容量曲线。具体地说，曲线的数据是从表面积为89,600μm2(由HSG表面层21b增大了)，初始杂质浓度约3.7×1019掺杂剂杂质/cm3的无定形硅导电层图案21a形成的电容器获得的。氧化氮复合材料具有约50的当量氧化物厚度，在约40至70之间的厚度最佳范围内。
现参照图3A-3C，上面提供了三维曲面，举例说明HSG电容器的最小电容量(Cmin)随着处理条件的变化情况。Cmin条件是通过给所述电容器的上电极加上-1.5V电压，而下电极接地而获得的。图3A-3C举例说明为获得最最佳HSG下电极确定最优RTP条件进行的迭代过程。控制诸如RTP室压力、PH3流速、温度和维持时间等参数。在图3A中，维持温度和维持时间分别固定在约800℃和300秒。正如图3A所示，随着室压力变化观察到Cmin明显的变化，室压力应维持在约120乇以获得最佳Cmin特性。当压力小于60乇时，还发现Cmin明显的下降。图3A还说明，与对压力相比，Cmin对磷化氢流速较不敏感。尽管如此，为了达到高的Cmin值，应该选择200sccm或更大的流速，最好为270sccm。
在图3B中，室温度压力和维持时间分别固定在约120乇和300秒。像图3A一样，图3B表示磷化氢掺杂剂流速对Cmin值影响相对最小，但是，Cmin值可能受到扩散温度的显著影响，最好维持约700℃或更高的扩散温度，诸如800℃。在图3C中，室压力和磷化氢掺杂剂流速分别固定在120乇和270sccm。根据图3C，维持时间200秒或更长，最好约300秒。总而言之，图3A-3C表明，处理参数的变化会对要求的Cmin值有重大的影响。
现参照图4，对传统的HSG电容器(曲线4a)的电容量与按照本发明形成的电容器的电容量(曲线4b)做对比。曲线4b的电容量数据是从利用在约800℃维持温度和约120乇的室压力下的RTP掺杂处理的最佳电容器获得的。磷化氢流速设为约270sccm，而维持时间约为300秒。结果表明，对于从Cmin(-1.5V)到Cmax(1.5V)的电压范围，与传统的HSG电容器(曲线4a)相比，按照本发明的HSG电容器(曲线4b)可以得到较高和稳定得多的电容量特性。具体地说，图4表明，传统HSG电容器(不掺杂)的Cmin约为0.8nF，与非HSG电容器相似。这样，当电源变成反偏置(亦即，在-1.5V下)时，传统HSG下电极造成的增大的表面积并没有提供实际的好处。与之成对照，本发明的HSG电容器维持比1.0大的Cmin/Cmax(1.7nF/1.65nF)的比率，对特定的电压范围表明，与传统的平面电容器和传统的HSG电容器相比，电容量较稳定和较大。图4的结果可以归因于，与上电极相比下电极维持了一个较高杂质浓度。图1A方框1f说明的最佳第二次RTP掺杂步骤造成的下电极较高的杂质浓度，保证了操作过程中耗尽层厚度的减小，及最初在HSG表面层21b形成过程中损失的导电率的恢复。
现参照图5中的电容量与电压的关系曲线，可以举例说明RTP掺杂维持温度的上升给最佳HSG电容器的电容量造成的后果。在这里，下电极表面通过RTP用磷化氢气体掺杂。磷化氢气体的流速设在约270标准立方厘米/分(sccm)，而RTP室压力保持约120乇。维持时间也设在约300秒。维持温度通过按约10℃/秒的速率从约620℃的备用温度直线升温达到。正如图5中的曲线5a所举例说明的，当维持温度设在800℃，825℃或850℃时，电容量不出现变化。但是，当维持温度增大到875℃(在10℃/秒的直线上升速率下)时，如曲线5b所说明的总电容量恶化，因为HSG表面层内的单晶颗粒变形了。正如本发明者在这里检测到，对于大于850℃(达900℃)的维持温度，将直线升温速率降至2℃/秒，可防止颗粒的变形和曲线5b所说明的电容量的减小。
现参照图6，其中举例说明了利用如上所述的LPCVD掺杂方法形成的HSG电容器的电容量与电压的关系曲线。在这里，下HSG电极的表面在约700℃的炉温下被掺杂，在CVD室内在约1.5乇的室压力下，建立了约900sccm磷化氢流速。LPCVD掺杂步骤的延续时间约为3小时。结果也是有利的，和RTP方法的相似，所得Cmin/Cmax(1.7nF/1.65nF)比率大于1.0。
按照本发明的再一个方面，用PH3增大HSG表面层内的杂质浓度的过程可以在约0.5-1.0乇的低压下利用等离子体放电过程完成。依据反应环境，维持等离子体用的射频(RF)功率可以高达2000瓦，但是，典型的只有约100瓦，而对于相应的时间在约60分钟到1秒之间，PH3流速可以设在约1至500sccm。典型的流速约为300sccm。每一个上述掺杂步骤(RTP，LPCVD和等离子体)都可以继之以退火过程。
图8举例说明多室设备的示范性实施例，其中转移室84的作用是使其上具有导电图案层21a的衬底从第一室80转移到第二室82，而同时在所有三个室内维持同样的压力。在所述设备中，第一室用来在导电图案层21a上形成HSG表面层21b，用等离子体放电(PH3)完成掺杂，和令掺杂后的HSG表面层21a退火。然后将衬底转移到第二室82，而不中断真空。在第二室82中，淀积氮化硅(SiN)层和顶部氧化层，以形成介电层。
现参照图9A和9B及图1中的方框1g，描述本发明另一个方面。按照这个实施例，在磷掺杂的HSG表面层21b和介电层23之间形成扩散阻挡层22。正如本发明者在这里确定的，扩散阻挡层通过抑制掺杂剂杂质在随后的处理过程中从HSG表面层21b向外扩散到介电层23，改善了电容器的特性。与只能防止两种材料相互反应产生有潜在害处的副产品的反应阻档层成对照，扩散阻挡层应该具有足以防止相邻两区之间的反应和原子迁移的厚度。例如，某些介电材料，诸如氧化钽(Ta2O5)是一种有利的介电材料，因为它们具有高的介电强度(亦即，具有高的介电常数)。
但是，在硅基导电层上形成这样的介电材料可能会要求高热处理，而这样的热处理会在这些介电材料(例如，Ta2O5)与它下面的硅基导电层之间引起有害的反应。例如，Ta2O5与硅之间的反应会引起寄生二氧化硅(SiO2)层的形成，后者会导致HSG表面层表面积的缩小，从而减小包括寄生层(具有较低的介电强度)和Ta2O5层的复合介电层的有效介电强度。扩散阻挡层22还必须具有足以防止掺杂剂杂质从其中具有高的掺杂剂浓度的HSG表面层21b向外扩散到介电层23的厚度，因为这样的外扩散会减小下电极的导电率，从而对电容量的稳定性(亦即，Cmin/Cmax比率)造成不利影响。这样，防止杂质从HSG表面层向外扩散的技术就包括选择一种扩散阻挡层作为与硅或与所选择的介电材料相对非活性的材料，具有足以防止HSG表面层21b和所选择的介电层23之间反应的厚度，并具有足以防止掺杂剂从HSG表面层21b明显的向外扩散的厚度。最佳扩散阻挡层包括氮化硅(SiN)。
按照本发明的另一最佳方面，可以利用化学汽相淀积(CVD)步骤形成扩散阻挡层22。这种CVD步骤可以在具有装载锁定机构和真空控制装置的CVD设备群内完成。具体地说，在形成HSG表面层21b(和若有必要则清除任何本身的氧化物层)之后，可以通过把包括氨、作先导物的二氯硅烷(Si2H2Cl2)和氢的气体的组合物注入维持在约650℃下的CVD室中，淀积扩散阻挡层22。氨、Si2H2Cl2和氢的流速可以分别设在约900sccm，30sccm和20slm(标准立升/分钟)的水平。CVD室压力最好设在约100乇的水平。正如本专业的技术人员都会明白的，这些参数，诸如温度、压力和流速可以根据所用设备类型而改变。
可以形成扩散阻挡层22以具有约5至100之间范围内的厚度。在这里，最好用具有相当大的厚度的阻挡层22来抑制向外扩散和HSG表面层21b和介电层23之间的寄生反应，但是，若扩散阻挡层22用具有比所选介电层的介电强度低的介电强度的材料制成和/或若扩散阻挡层22和介电层23的组合厚度超过要求的水平，则增大扩散阻挡层22的厚度会导致电容量降低。例如，图11举例说明具有CVD氮化硅扩散阻挡层22的电容器的电容量与电压的关系曲线。每一条曲线与一个下电极表面积约为89600μm2的电容器相对应。图11的曲线38说明了氮化硅扩散阻挡层22厚20的电容器的电容量对电压的特性曲线。曲线36和37说明了电容器氮化硅扩散阻挡层22厚10和15的电容量对电压特性曲线。为了达到最优的电容量与电压特性，扩散阻挡层22厚度应在约10和30之间的范围内，以便通过防止从HSG表面层21b向外扩散，足够地防止在下电极21内形成的耗尽层的扩展。正如以前指出的，耗尽层扩展会对电容量的稳定性带来不良影响。
按照本发明的另一方面，可以通过利用快速热氮化(RTN)过程在HSG表面层上先形成第一氮化硅层，然后利用CVD处理在第一层上形成第二氮化硅层，来形成阻挡层22。第一氮化硅层可以把诸如氨(NH3)等复合气体在高温下加在HSG表面层21b上而形成。形成第一层所要求的硅原子可以由HSG表面层21提供，这意味着RTN处理不要求单独的硅源。但是，从HSG表面层移走硅的结果会减小下电极的表面积，从而减小电容量。
正如本发明者所确定的，RTN处理还减小在以不均匀的或三维电极表面形成电容器下电极时可能出现的漏电流的数量。另外，由于反应时间快，RTN处理可以抑制与掺杂剂从HSG表面层21b向外扩散相关的热量。与此相反，CVD处理可以造成较大的向外扩散，因为CVD处理的延续时间一般比RTN处理长。另外，若RTN处理不提供具有足够阻挡层厚度的第一氮化硅层，可以形成第二氮化硅层来提供这额外的厚度。相应地，可以提供RTN处理来抑制向外扩散和改善漏电流特性，然后可以后跟CVD处理来向氮化物阻挡层提供这额外的厚度。
按照本发明的另一个方面，阻挡层22也可以用第一导电类型的掺杂剂(例如，磷)就地掺杂，以便通过防止横跨HSG表面层21b和阻挡层22之间的界面形成掺杂剂负梯度来进一步防止第一导电类型的掺杂剂从HSG表面层21b的向外扩散。在这里，可以进行已掺杂的RTN处理和/或CVD处理，以便进一步抑制掺杂剂杂质从HSG表面层21b向阻挡层的扩散。
在采用掺杂RTN处理的情况下，第一导电类型杂质源，诸如PH3和反应(亦即，氮化物)源，诸如NH3等可以加在HSG表面层21b上面，以形成磷掺杂的氮化硅(SiN)扩散阻挡层22。在采用掺杂CVD处理的情况下，SiN用的和所要求的掺杂剂用的源气体组合可以在HSG表面层21b上面进行汽相淀积。如上所述，这后一种形成氮化硅阻挡层22的方法不会引致从HSG表面层21b消耗硅。
在掺杂RTN处理中，HSG表面层21b可以在室中暴露在PH3或NH3气体中，以形成磷掺杂的SiN扩散阻挡层22。在这里，提供NH3气体，来与HSG表面层21b中的硅反应，以形成第一氮化硅层，而PH3气体为这一层提供磷掺杂剂。所述室可以维持在约5至500乇范围的压力，而温度可以设在约500和900℃之间范围内的一个水平上。掺杂CVD处理可以在CVD室中进行，把HSG表面层21b暴露在SiH4(或SiH2C12)，PH3和NH3气体中。CVD反应室可以维持在0.1至200乇范围内的压力和550至850℃范围内的温度下。
按照本发明的另一个方面，可以进行快速热氧化(RTO)处理，以增强氮化物阻挡层22的电气性能。在这个过程中，扩散阻挡层22暴露在氧和氮气体中(每一个都在约8slm的流速下)约120秒。  RTO处理可以在被加热的室中进行，而晶片维持在约850℃的温度下。
扩散阻挡层22形成之后，在扩散阻挡层22上形成介电层23。在最佳实施例中，在阻挡层22上形成介电层，后者包括高介电材料，诸如氧化钽(Ta2O5)。这个介电层23可以利用CVD技术形成，把阻挡层22暴露在Ta(OC2H5)5先导物和氧中，它们的流速分别约为300sccm和1slm。在这里，CVD反应室可以维持在约410℃的温度和约400毫乇的压力下。一般，CVD淀积Ta2O5介电层23的要求厚度约为60。然后使介电层23经过致密化过程，尤其是，改善其下的扩散阻挡层22的物理性能。致密化过程涉及在反应室中对介电层23施加干氧约30分钟，反应室保持在约800℃的温度。致密化过程可以把Ta2O5介电层23中任何不希望有的杂质，诸如碳等挤出，以改善SiN阻挡层22的物理性能。
介电层23也可以通过形成多层Ta2O5并在其上形成下一层Ta2O5之前在每一层上进行UV-O3处理过程而形成。例如，在Ta2O5形成(一般具有约30的厚度)之后，在加热至约300℃的充满臭氧气体的反应室内用紫外线照射第一Ta2O5层约15分钟，来进行UV-O3处理。然后在第二Ta2O5层(例如，具有约30的厚度)在第一Ta2O5层上形成之后，重复同样的过程。最后，在约800℃温度下把双介电层23暴露在干氧气中约30分钟。致密化过程可以也可以利用快速热退火过程完成，所述过程包括约800℃室温度下的N2O气体或湿氧化方法。
作为形成电容器的一个额外的步骤，上电极24在介电层23上形成。上电极用的一种最佳材料是氮化钛。其他材料包括氮化钨、双层氮化钛和耐热金属硅化物、双层氮化钛和多晶硅、氮化钛和其上的多层耐热金属的多层组合或氮化钛和其上的多层polycide层的多层组合。
现参照图10，上面提供了按照本发明形成的电容器的电容量与电压的关系曲线。每一条曲线与一个下电极表面积约为89600μm2的电容器相对应。曲线30对应于一个具有经RTO处理的氮化硅扩散阻挡层22和氧化钽介电层23的电容器。曲线32对应于CVD法形成的未经RTO处理的SiN扩散阻挡层22。曲线34对应于另一个CVD法形成的SiN层22，但后跟RTO处理。与曲线32和34对应的每一个氮化硅扩散阻挡层22都具有约20的厚度。与之相比，对应于曲线30的SiN阻挡层22厚度仅约为6。所述结果表明，具有较厚的CVD-SiN阻挡层22(见曲线32和34)的电容器具有稳定得多的Cmin/Cmax比率(0.94和0.92)，相比之下，阻挡层22较薄的RTN电容器(见曲线30)只有0.75的Cmin/Cmax比率。曲线34表明，用RTO法处理扩散阻挡层22的总电容量得到进一步改进。
现参见图12，其中提供具有Ta2O5介电层23的电容器的电容量与电压的关系曲线。每一条曲线对应一个下电极表面积约为89600μm2的电容器。曲线40对应于一个具有利用RTN形成的未掺杂的SiN扩散阻挡层22的电容器。RTN处理可以在约850℃温度，约0.9slm的NH3流速下进行约1分钟。曲线42对应于用RTN技术形成的就地磷掺杂SiN阻挡层22。掺杂剂源PH3和反应源NH3的流速分别约为450sccm和0.9slm。在这里，RTN处理时间约为1分钟，晶片料位处的反应室温度约为850℃。曲线44对应于磷掺杂CVD SiN阻挡层22。SiH2C12，NH3，PH3的流速分别约为30sccm，0.9slm和450sccm。晶片料位处的室温度约为750℃。曲线46对应于具有复合SiN阻挡层22的电容器，第一层利用RTN形成，而第二层利用CVD形成。第一层(RTN-SiN)按照上述曲线42的处理步骤形成的，  而第二层(CVD-SiN)按照上述曲线44的处理步骤形成。结果表明，包括掺杂扩散阻挡层的电容器-曲线42，44和46的CminCmax比率一致地比较稳定，分别对应于0.97，0.97和0.98。结果还表明，掺杂阻挡层(曲线42，44和46)一般具有较大的总电容量。在曲线40中不掺杂的RTN结果所述比率相对较低，为0.77。
在附图和说明书中，已经公开了本发明最佳实施例，尽管使用了特定的术语，但它们是一般性的，只是描述的意义，而非用于限制的目的，本发明的范围由后附的权利要求书提出。

Claims (52)

1.一种形成集成电路电容器的方法，其特征在于包括下列步骤：
在半导体衬底上形成导电层图案；
在所述导电层图案上形成其中具有第一导电类型掺杂剂的半球型颗粒(HSG)硅表面层；
在所述HSG硅表面层上形成介电层；以及
在所述介电层上形成电极，与所述HSG硅表面层相对。
2.权利要求1的方法，其特征在于：所述形成导电层图案的步骤包括形成具有第一浓度的第一导电类型掺杂剂的导电层图案；而所述形成HSG硅表面层的步骤包括在导电层图案上形成HSG硅表面层，然后用第一导电类型的掺杂剂对HSG硅表面层进行掺杂，使HSG硅表面层具有第二浓度的第一导电类型的掺杂剂，其中第二浓度大于第一导电类型掺杂剂的第一浓度。
3.权利要求2的方法，其特征在于：所述用第一导电类型的掺杂剂对HSG硅表面层进行掺杂的步骤包括把HSG硅表面层暴露在磷化氢(PH3)气体中。
4.权利要求2的方法，其特征在于：所述形成HSG硅表面层的步骤包括用硅种晶在导电层图案的上表面上加种晶，然后令种晶生长成单晶颗粒。
5.权利要求4的方法，其特征在于：所述导电层图案包括从由无定形硅和多晶硅组成的一组材料中选择的一种材料。
6.权利要求2的方法，其特征在于：第一导电类型掺杂剂的第一浓度小于约1×1020cm-3，而第一导电类型掺杂剂的第二浓度约大于1×1020cm-3。
7.权利要求4的方法，其特征在于：所述导电层图案包括与半导体衬底接触的第一多晶硅层和在第一多晶硅层上的无定形硅层；而其中所述生长步骤继之以对无定形硅层和单晶颗粒进行退火的步骤。
8.权利要求1的方法，其特征在于：在形成HSG硅层的步骤之前执行利用从包括氟氢酸(HF)溶液和缓冲氧化蚀刻剂(BOE)溶液的组中选择的一种净化溶液对导电层图案进行净化的步骤。
9.权利要求2的方法，其特征在于：所述对HSG硅表面层进行掺杂的步骤包括在快速热处理(RTP)设备中把HSG硅表面层暴露在其中含有第一导电类型杂质的掺杂剂气体中。
10.权利要求9的方法，其特征在于：所述使HSG硅表面层在RTP设备中暴露在掺杂剂气体中的步骤包括以第一速率使掺杂剂气体的温度直线升至处于约550和900℃之间范围内的维持温度。
11.权利要求10的方法，其特征在于：所述掺杂剂气体包括磷化氢(PH3)；而所述直线升温步骤包括以在约1℃sec-1和10℃sec-1之间范围内的速率使所述掺杂剂气体的温度直线上升，以抑制所述HSG硅表面层的退化。
12.权利要求11的方法，其特征在于：所述直线升温的步骤包括以10℃sec-1的速率使所述掺杂剂气体的温度直线上升至约800℃的维持温度。
13.权利要求10的方法，其特征在于：所述在RTP设备中使HSG硅表面层暴露在所述掺杂剂气体中的步骤包括以第一速率将所述掺杂剂气体的温度直线上升至约550和900℃之间范围内的维持温度，将掺杂剂气体的温度在所述维持温度上维持一段第一持续时间，然后以第一速率使所述掺杂剂气体的温度直线下降。
14.权利要求13的方法，其特征在于：所述在RTP设备中使HSG硅表面层暴露在所述掺杂剂气体中的步骤包括使HSG硅表面层暴露在所述掺杂剂气体中，而同时RTP设备中的压力维持在约5和500乇之间范围内的水平上。
15.权利要求14的方法，其特征在于：所述掺杂剂气体以约200和270sccm之间范围内的速率提供给所述RTP设备。
16.权利要求2的方法，其特征在于：所述使HSG硅表面层掺杂的步骤包括在低压化学汽相淀积(LPCVD)设备中令所述HSG硅表面层暴露于第一导电类型的掺杂剂。
17.权利要求2的方法，其特征在于：所述对HSG硅表面层进行掺杂的步骤包括在低压化学汽相淀积(LPCVD)设备中令所述HSG硅表面层暴露于第一导电类型的掺杂剂，而同时在LPCVD设备中维持分别约为1和3乇和650和850℃之间范围内的压力和温度下。
18.权利要求2的方法，其特征在于：所述对HSG硅表面层进行掺杂的步骤包括令所述HSG硅表面层暴露于含有第一导电类型的掺杂剂的等离子体中。
19.权利要求1的方法，其特征在于：介电层包括具有约40和70之间范围内的厚度的氧化氮(NO)介电层。
20.权利要求2的方法，其特征在于：给HSG硅表面层掺杂的步骤之前执行利用从包括氟氢酸(HF)溶液和缓冲氧化蚀刻剂(BOE)溶液的组中选择的一种净化溶液对HSG硅表面层进行净化的步骤。
21.权利要求1的方法，其特征在于：所述形成介电层的步骤之前有一个在HSG硅表面层上形成扩散阻挡层的步骤。
22.权利要求21的方法，其特征在于：所述形成扩散阻挡层的步骤包括在HSG硅表面层上形成用第一导电类型的掺杂剂就地掺杂扩散阻挡层。
23.权利要求21的方法，其特征在于：所述形成扩散阻挡层的步骤包括用化学汽相淀积(CVD)法形成掺杂或未掺杂的氮化硅层。
24.权利要求21的方法，其特征在于：所述对HSG硅表面层进行掺杂的步骤包括把HSG硅表面层暴露于其中含有第一导电类型的掺杂剂的源气体中。
25.权利要求21的方法，其特征在于：所述形成介电层的步骤包括在所述扩散阻挡层上形成氧化钽(Ta2O5)层。
26.权利要求25的方法，其特征在于：所述形成扩散阻挡层的步骤包括在HSG硅表面层上形成氮化硅层。
27.权利要求26的方法，其特征在于：所述氮化硅层包括在HSG硅表面层上用快速热氮化(RTN)法形成的第一氮化硅层和在第一氮化硅层上用化学汽相淀积(CVD)法形成的第二氮化硅层。
28.权利要求21的方法，其特征在于：所述在所述介电层上形成电极的步骤之前执行把所述介电层暴露于干氧气的步骤。
29.权利要求22的方法，其特征在于：所述形成扩散阻挡层的步骤包括把HSG硅表面层暴露于含氮的反应源气体和含有第一导电类型掺杂剂杂质的掺杂剂源气体中。
30.权利要求21的方法，其特征在于：所述形成扩散阻挡层的步骤包括把HSG硅表面层暴露于含硅的第一源气体、含氮的第二源气体和含有第一导电类型掺杂剂杂质的掺杂剂源气体中。
31.权利要求22的方法，其特征在于：所述形成扩散阻挡层的步骤包括用快速热氮化(RTN)法在HSG硅表面层上形成第一氮化硅层、然后在所述第一氮化硅层上用化学汽相淀积(CVD)法形成第二氮化硅层。
32.权利要求26的方法，其特征在于：所述在扩散阻挡层上形成氧化钽(Ta2O5)层的步骤包括在扩散阻挡层上形成第一氧化钽层，把所述第一氧化钽层在臭氧的环境中暴露于紫外线中使所述第一氧化钽层致密化，在所述第一氧化钽层上形成所述第二氧化钽层，然后，把所述第二氧化钽层暴露于氧气中使所述第二氧化钽层致密化的步骤。
33.权利要求26的方法，其特征在于：所述在扩散阻挡层上形成氧化钽(Ta2O5)层的步骤包括在扩散阻挡层上形成氧化钽层，然后在N2O的环境中对氧化钽层进行退火的步骤。
34.权利要求1的方法，其特征在于：所述形成导电层图案的步骤包括在其中一个区内形成具有第一浓度的第一导电类型掺杂剂的导电层图案；所述形成HSG硅表面层的步骤包括在所述导电层图案上形成未掺杂的HSG硅表面层，然后用第一导电类型的掺杂剂对所述HSG硅表面层进行掺杂，使得所述HSG硅表面层具有第二浓度的第一导电类型的掺杂剂，所述第二浓度大于第一导电类型掺杂剂的所述第一浓度；以及在形成介电层的步骤之前进行在HSG硅表面层形成扩散阻挡层的步骤。
35.权利要求34的方法，其特征在于：所述形成扩散阻挡层的步骤包括在HSG硅表面层上形成其中含有第一导电类型掺杂剂的就地掺杂的扩散阻挡层。
36.权利要求34的方法，其特征在于：所述形成扩散阻挡层的步骤包括用化学汽相淀积(CVD)法形成掺杂或未掺杂的氮化硅层。
37.权利要求35的方法，其特征在于：所述形成介电层的步骤包括在扩散阻挡层上形成氧化钽(Ta2O5)层。
38.权利要求37的方法，其特征在于：所述扩散阻挡层包括用快速热氮化(RTN)法在HSG硅表面层上形成的第一氮化硅层和在所述第一氮化硅层上用化学汽相淀积(CVD)法形成的第二氮化硅层。
39.权利要求37的方法，其特征在于：所述扩散阻挡层包括用化学汽相淀积(CVD)法形成的氮化硅层。
40.权利要求26的方法，其特征在于：所述在所述扩散阻挡层上形成氧化钽(Ta2O5)层的步骤包括：
在所述扩散阻挡层上形成第一氧化钽层；
将所述第一氧化钽层暴露于紫外线中；然后
在所述第一氧化钽层上形成第二氧化钽层；
使所述第二氧化钽层致密化。
41.一种形成集成电路电容器的方法，其特征在于包括下列步骤：
在半导体衬底上形成具有第一浓度的第一导电类型掺杂剂的无定形硅导电层图案；
在所述无定形硅导电层图案上形成半球型颗粒(HSG)硅表面层；
把所述无定形硅导电层图案转变成多晶硅；
用第一导电类型掺杂剂掺杂半球型颗粒(HSG)硅表面层，使得第一导电类型掺杂剂在HSG硅表面层中的浓度大于第一浓度；
在所述HSG硅表面层上形成扩散阻挡层；
在所述扩散阻挡层上形成介电层，与所述HSG硅表面层相对；以及
在所述介电层上形成电极，与所述扩散阻挡层相对。
42.权利要求41的方法，其特征在于：所述形成所述扩散阻挡层的步骤包括在HSG硅表面层上形成氮化硅层；以及所述形成介电层的步骤包括在所述氮化硅层上形成氧化钽层。
43.权利要求42的方法，其特征在于：所述形成氮化硅层的步骤包括形成其中含有第一导电类型掺杂剂的就地掺杂的氮化硅层。
44.权利要求43的方法，其特征在于：所述氮化硅层包括一种由用快速热氮化(RTN)法形成的第一氮化硅层和用化学汽相淀积(CVD)法形成的第二氮化硅层组成的复合材料。
45.权利要求42的方法，其特征在于：所述氮化硅层包括一种由用快速热氮化(RTN)法形成的第一氮化硅层和用化学汽相淀积(CVD)法形成的第二氮化硅层组成的复合材料。
46.权利要求45的方法，其特征在于还包括使氧化钽层致密化的步骤。
47.权利要求46的方法，其特征在于：所述致密化步骤包括在臭氧的环境下或在N2O的环境下把氧化钽层暴露于干氧气、紫外线中。
48.权利要求42的方法，其特征在于：所述形成介电层的步骤之前是对扩散阻挡层进行快速热氧化(RTO)的步骤。
49.一种集成电路电容器，其特征在于包括：
在半导体衬底上形成第一电容器电极，所述第一电容器电极包括其中具有第一浓度的第一导电类型掺杂剂的再结晶化的无定形硅层，和在再结晶化的无定形硅层上形成的半球形颗粒(HSG)硅表面层，所述HSG硅表面层具有第二浓度的第一导电类型掺杂剂，所述第二浓度大于所述第一浓度；
在HSG硅表面层上的扩散阻挡层；
在扩散阻挡层上的介电层；
在介电层上的第二电容器电极。
50.权利要求49的集成电路电容器，其特征在于：所述扩散阻挡层包括其中具有第一导电类型掺杂剂的氮化硅层，以及所述介电层包括氧化钽。
51.权利要求50的集成电路电容器，其特征在于：所述氮化硅层包括一种由用快速热氮化(RTN)法形成的第一氮化硅层和用化学汽相淀积(CVD)法形成的第二氮化硅层组成的复合材料。
52.权利要求50的集成电路电容器，其特征在于：所述氧化钽层包括一种由多层致密化氧化钽层组成的复合材料。
CN98106601A 1997-04-22 1998-04-10 形成集成电路电容器的方法及由此形成的电容器 Expired - Fee Related CN1130761C (zh)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
KR14833/1997 1997-04-22
KR19970014833 1997-04-22
KR14833/97 1997-04-22
KR16812/97 1997-04-30
KR16812/1997 1997-04-30
KR19970016812 1997-04-30
KR23381/97 1997-06-05
KR23381/1997 1997-06-05
KR1019970023381A KR100234417B1 (ko) 1997-04-30 1997-06-05 반구형 실리콘막을 사용하는 커패시터 형성방법
KR1019970035460A KR19990012156A (ko) 1997-07-28 1997-07-28 전극들간의 인가전압에 관해 안정된 캐패시턴스를 가지는굴곡형다결정 실리콘 전극상의 고유전체 스토리지 캐패시터및 그 제조방법.
KR35460/1997 1997-07-28
KR35460/97 1997-07-28
KR1019970048930A KR100247227B1 (ko) 1997-07-28 1997-09-26 전극들간의 인가전압에 관해 안정된 캐패시턴스를 가지는 굴곡형 다결정 실리콘 전극상의 고유전체 스토리지 캐패시터 및 그 제조방법
KR48930/97 1997-09-26
KR48930/1997 1997-09-26

Publications (2)

Publication Number Publication Date
CN1199245A true CN1199245A (zh) 1998-11-18
CN1130761C CN1130761C (zh) 2003-12-10

Family

ID=27532229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98106601A Expired - Fee Related CN1130761C (zh) 1997-04-22 1998-04-10 形成集成电路电容器的方法及由此形成的电容器

Country Status (5)

Country Link
US (3) US6218260B1 (zh)
EP (1) EP0874393A3 (zh)
JP (1) JPH10303368A (zh)
CN (1) CN1130761C (zh)
RU (1) RU2199168C2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459101C (zh) * 2004-07-19 2009-02-04 友达光电股份有限公司 显示像素及其制造方法
CN102782858A (zh) * 2009-12-25 2012-11-14 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555394B2 (en) 1995-11-28 2003-04-29 Samsung Electronics Co., Ltd. Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
JP2000012796A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 半導体装置ならびにその製造方法および製造装置
KR100282709B1 (ko) * 1998-08-28 2001-03-02 윤종용 반구형 실리콘을 이용한 캐패시터의 제조 방법
JP3233113B2 (ja) * 1998-11-11 2001-11-26 日本電気株式会社 半導体装置の製造方法
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3246476B2 (ja) 1999-06-01 2002-01-15 日本電気株式会社 容量素子の製造方法、及び、容量素子
KR100327584B1 (ko) 1999-07-01 2002-03-14 박종섭 반도체소자의 고정전용량 커패시터 형성방법
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
JP2001024165A (ja) * 1999-07-06 2001-01-26 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
US6281543B1 (en) * 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
JP3324579B2 (ja) * 1999-09-10 2002-09-17 日本電気株式会社 半導体記憶装置の製造方法
KR100328597B1 (ko) * 1999-10-05 2002-03-15 윤종용 반도체 소자의 커패시터 제조방법
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
JP2001267527A (ja) * 2000-03-15 2001-09-28 Fujitsu Ltd 半導体装置及びその製造方法
US6660664B1 (en) 2000-03-31 2003-12-09 International Business Machines Corp. Structure and method for formation of a blocked silicide resistor
US6649502B2 (en) 2000-05-16 2003-11-18 Samsung Electronics Co., Ltd. Methods of forming multilayer dielectric regions using varied deposition parameters
US6475859B1 (en) * 2000-06-13 2002-11-05 Infineon Technologies Ag Plasma doping for DRAM with deep trenches and hemispherical grains
JP3706811B2 (ja) * 2000-06-14 2005-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び半導体製造装置
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6562684B1 (en) 2000-08-30 2003-05-13 Micron Technology, Inc. Methods of forming dielectric materials
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US6403455B1 (en) * 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
JP2002124650A (ja) * 2000-10-17 2002-04-26 Hitachi Ltd 半導体集積回路装置の製造方法
KR20020043815A (ko) 2000-12-04 2002-06-12 윤종용 반구형 그레인 커패시터의 제조방법
KR100393209B1 (ko) * 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
JP2002313951A (ja) * 2001-04-11 2002-10-25 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6511876B2 (en) * 2001-06-25 2003-01-28 International Business Machines Corporation High mobility FETS using A1203 as a gate oxide
KR20030002863A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
KR100418573B1 (ko) * 2001-09-14 2004-02-11 주식회사 하이닉스반도체 반도체소자의 제조 방법
TW541662B (en) * 2002-02-05 2003-07-11 Winbond Electronics Corp Memory floating gate and manufacturing method thereof
KR100464650B1 (ko) * 2002-04-23 2005-01-03 주식회사 하이닉스반도체 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
US7060557B1 (en) * 2002-07-05 2006-06-13 Newport Fab, Llc, Inc. Fabrication of high-density capacitors for mixed signal/RF circuits
KR20040008527A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7166896B2 (en) * 2002-08-26 2007-01-23 Micron Technology, Inc. Cross diffusion barrier layer in polysilicon
US6576977B1 (en) 2002-09-17 2003-06-10 National Semiconductor Corporation Low cost bias technique for dual plate integrated capacitors
KR100505441B1 (ko) * 2003-04-04 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
KR101001741B1 (ko) * 2003-08-18 2010-12-15 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법과 커패시터를구비하는 메모리 장치
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) * 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7109556B2 (en) * 2004-11-16 2006-09-19 Texas Instruments Incorporated Method to improve drive current by increasing the effective area of an electrode
KR100712502B1 (ko) * 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US7999299B2 (en) * 2005-06-23 2011-08-16 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor for peripheral circuit
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US7993457B1 (en) 2007-01-23 2011-08-09 Novellus Systems, Inc. Deposition sub-chamber with variable flow
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7622162B1 (en) 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9456925B2 (en) * 2007-09-06 2016-10-04 Alcon Lensx, Inc. Photodisruptive laser treatment of the crystalline lens
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US9353439B2 (en) 2013-04-05 2016-05-31 Lam Research Corporation Cascade design showerhead for transient uniformity
US9525021B2 (en) 2014-11-06 2016-12-20 Texas Instruments Incorporated Methods and apparatus for high voltage integrated circuit capacitors
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US11145710B1 (en) * 2020-06-26 2021-10-12 Micron Technology, Inc. Electrode/dielectric barrier material formation and structures
CN111916347B (zh) * 2020-08-13 2023-03-21 中国电子科技集团公司第四十四研究所 一种用于soi片的磷扩散掺杂方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
JPS59171157A (ja) 1983-03-18 1984-09-27 Hitachi Ltd 半導体装置
US5623243A (en) 1990-03-20 1997-04-22 Nec Corporation Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain
JP2886280B2 (ja) 1990-06-29 1999-04-26 宮城沖電気株式会社 半導体記憶装置の製造方法
US5234857A (en) 1991-03-23 1993-08-10 Samsung Electronics, Co., Ltd. Method of making semiconductor device having a capacitor of large capacitance
KR940011801B1 (ko) 1991-03-23 1994-12-26 삼성전자 주식회사 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법
JP2508948B2 (ja) 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
TW243541B (zh) 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
US5658531A (en) * 1991-11-01 1997-08-19 The University Of Birmingham Assay device
US5142438A (en) 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
KR960010002B1 (ko) 1991-12-18 1996-07-25 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
KR960002097B1 (ko) * 1992-02-28 1996-02-10 삼성전자주식회사 반도체장치의 커패시터 제조방법
US5208479A (en) 1992-05-15 1993-05-04 Micron Technology, Inc. Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices
DE4321638A1 (de) 1992-09-19 1994-03-24 Samsung Electronics Co Ltd Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
US5266514A (en) * 1992-12-21 1993-11-30 Industrial Technology Research Institute Method for producing a roughened surface capacitor
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5278091A (en) 1993-05-04 1994-01-11 Micron Semiconductor, Inc. Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
KR970000977B1 (ko) 1993-05-21 1997-01-21 현대전자산업 주식회사 반도체 소자의 캐패시터 제조방법
DE4419074C2 (de) 1993-06-03 1998-07-02 Micron Semiconductor Inc Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
JPH0738068A (ja) 1993-06-28 1995-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
US5656531A (en) 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
US5407534A (en) 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
KR950021644A (ko) 1993-12-31 1995-07-26 김주용 반도체 기억장치 및 그 제조방법
US5362632A (en) 1994-02-08 1994-11-08 Micron Semiconductor, Inc. Barrier process for Ta2 O5 capacitor
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5418180A (en) 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
JP2636755B2 (ja) * 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
JP2803589B2 (ja) 1995-01-13 1998-09-24 日本電気株式会社 半導体装置の製造方法
KR0165499B1 (en) 1995-01-26 1998-12-15 Samsung Electronics Co Ltd Capacitor fabrication method of semiconductor device
US5726085A (en) 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
KR0165496B1 (ko) 1995-03-22 1998-12-15 윤종용 고집적 반도체장치의 캐패시터 제조방법
JP2827958B2 (ja) * 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5658381A (en) 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5597754A (en) 1995-05-25 1997-01-28 Industrial Technology Research Institute Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process
US5663090A (en) 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
KR100232160B1 (ko) 1995-09-25 1999-12-01 김영환 반도체 장치의 커패시터 구조 및 그 제조방법
US5639685A (en) * 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
US5634974A (en) 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5612558A (en) 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
KR100195216B1 (ko) * 1995-12-26 1999-06-15 윤종용 반도체 메모리 장치의 커패시터 및 그 제조 방법
US5753559A (en) 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5691228A (en) 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
US5891744A (en) 1996-01-29 1999-04-06 Micron Technology, Inc. Method of monitoring a process of manufacturing a semiconductor wafer including hemispherical grain polysilicon
US5554557A (en) 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell
JPH09232529A (ja) * 1996-02-21 1997-09-05 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5721171A (en) 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
KR100195329B1 (ko) 1996-05-02 1999-06-15 구본준 반도체 소자의 캐패시터 제조 방법
US5618747A (en) 1996-06-03 1997-04-08 Industrial Technology Research Institute Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains
US5798280A (en) 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
US5759894A (en) 1997-02-28 1998-06-02 Vanguard International Semiconductor Corporation Method for forming a DRAM capacitor using HSG-Si
US5804480A (en) 1997-02-28 1998-09-08 Vanguard International Semiconductor Corporation method for forming a DRAM capacitor using HSG-Si technique and oxygen implant
US5837581A (en) 1997-04-04 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a hemispherical-grain structure
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
KR100247931B1 (ko) 1997-05-21 2000-03-15 윤종용 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법
US5874336A (en) 1997-06-23 1999-02-23 Vanguard International Semiconductor Manufacturing Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains
US5763306A (en) 1997-10-24 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating capacitor over bit line COB structure for a very high density DRAM applications
US5885867A (en) 1997-12-03 1999-03-23 Samsung Electronics Co., Ltd. Methods of forming hemispherical grained silicon layers including anti-nucleation gases
US5897352A (en) 1998-03-25 1999-04-27 Vanguard International Semiconductor Corporation Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion
US6124161A (en) * 1998-12-01 2000-09-26 United Microelectronics Corp. Method for fabricating a hemispherical silicon grain layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459101C (zh) * 2004-07-19 2009-02-04 友达光电股份有限公司 显示像素及其制造方法
CN102782858A (zh) * 2009-12-25 2012-11-14 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
CN102782858B (zh) * 2009-12-25 2015-10-07 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
US11271085B2 (en) 2009-12-25 2022-03-08 Ricoh Company, Ltd. Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system

Also Published As

Publication number Publication date
US20040033662A1 (en) 2004-02-19
US6876029B2 (en) 2005-04-05
EP0874393A2 (en) 1998-10-28
JPH10303368A (ja) 1998-11-13
US20010001501A1 (en) 2001-05-24
RU2199168C2 (ru) 2003-02-20
EP0874393A3 (en) 2001-12-05
US6218260B1 (en) 2001-04-17
US6624069B2 (en) 2003-09-23
CN1130761C (zh) 2003-12-10

Similar Documents

Publication Publication Date Title
CN1130761C (zh) 形成集成电路电容器的方法及由此形成的电容器
CN1170317C (zh) 半导体器件的电容器及其形成方法
US6794703B1 (en) High pressure reoxidation/anneal of high dielectric constant
US5882979A (en) Method for forming controllable surface enhanced three dimensional objects
US6162744A (en) Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
CN1181529C (zh) 半导体装置的电容器的制造方法
CN1227715C (zh) 通过形成带有半球状硅的硅电极来制造电容器的方法
CN1148799C (zh) 形成dram单元电容器的方法
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
CN1172360C (zh) 采用Ta2O5薄膜作为电介质膜的Ta2O5电容器的制造方法
US6239459B1 (en) Capacitors, methods of forming capacitors and integrated circuitry
CN1167118C (zh) 用来减少在一集成电路中的向外扩散的方法
US6531372B2 (en) Method of manufacturing capacitor of semiconductor device using an amorphous TaON
KR100293713B1 (ko) 메모리소자의 커패시터 제조방법
CN1276494C (zh) 电容器以及动态随机存储器的制造方法
JP3159796B2 (ja) 半導体素子の製造方法
KR100321180B1 (ko) 반도체장치의 Ｔａ2Ｏ5 커패시터 제조방법
KR100564433B1 (ko) 반도체 소자의 커패시터 제조 방법
TW508804B (en) Integrated circuit capacitors having improved electrode and dielectric layer characteristics
KR20010008502A (ko) 반도체장치의 커패시터 제조방법
JP2000200883A (ja) メモリセル用キャパシタの製作方法及び基板処理装置
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR100377171B1 (ko) 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법
KR20000041432A (ko) 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031210