CN1208229A - 铁电存储器及其布线方法 - Google Patents

铁电存储器及其布线方法 Download PDF

Info

Publication number
CN1208229A
CN1208229A CN98102424A CN98102424A CN1208229A CN 1208229 A CN1208229 A CN 1208229A CN 98102424 A CN98102424 A CN 98102424A CN 98102424 A CN98102424 A CN 98102424A CN 1208229 A CN1208229 A CN 1208229A
Authority
CN
China
Prior art keywords
current potential
common
line
ferroelectric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98102424A
Other languages
English (en)
Inventor
田辺伸广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1208229A publication Critical patent/CN1208229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

在一铁电存储器中,避免了在读出数据之后的写入时间使数据颠倒的不正常动作。利用一晶体管使与一存储元件相连的两条公用线短路,这两条公用线是在写入新数据的准备阶段短路的,从而避免了由于在公用线之间的电位差而出现数据颠倒的不正常动作。

Description

铁电存储器及其布线方法
本发明涉及一种铁电存储器，特别涉及一种其中的存储器单元包含有形成在半导体基片上的进行存储记忆的铁电电容器元件和一开关晶体管的铁电存储器及其布线方法。
在常规的铁电存储器中，曾经采用过利用两个串连的铁电电容器存储数据的方法，例如在日本专利申请公告No.66897/89中所示。
图1就是日本专利申请公告No.66897/89中所示的利用两个串连铁电电容器的铁电存储器的设计图。每个存储器元件120、122、124和126都是利用两个铁电电容器与一存储器单元晶体管串连连接的一个存储器元件。第一字线130与存储器元件120和122中的晶体管栅电极耦连。第二字线132与存储器元件124和126中的晶体管栅电极耦连。第一位线134及第二位线136与字线130及132直角相交。第一对公用线138及140与存储器元件120及122中两个铁电电容器的各个漏电极电容耦合。第二对公用线142及144与存储器元件124及126中两个铁电电容器的各个漏电极电容耦合。
图2为图1中所示存储器设计的配时图。后面将描述读出存于存储器元件120及122中的数据以及在读出之后写入新数据的方法。
在时间T0，每条位线134和136均被预先充电至2.5伏。在时间T1通过将公用线138的电位提高至5伏，并在随后，在时间T2字线130的电位达到5伏，在紧接T2之后的时间T3位线134和136根据在存储元件120和122中是否存有数据而升高或降低各自的电位。通过与位线134和136分别耦合的读数放大器146和148并以不同的模式运行，使在位线134和136上产生的信号在时间T4约束在5伏或0伏。
然后，在时间T5，为了在存储器元件120和122上写上新的数据，字线130的电位抬高至7伏而公用线138的电位则降至0伏。接着，在时间T6公用线138和140的电位改变至5伏，而在时间T7公用线138和140的电位改变至0伏。此外，在时间T8将字线130的电位设置成0伏，而在时间T9位线134和136的电位再充电至2.5伏。现在，已经作好了适应下一次写入的准备。
然而，上述的有关技术存在如下问题。就是说，由于公用线138和140是独立设置的，所以当它们两条线的电位在T6或T7变动时，这些定时的变动能够略微偏离，它给公用线138和140之间带来一个电位差，转换了铁电电容器的极性并由此造成写入数据的偏差。
本发明的目的是要提供一种高可靠性的铁电存储器，它能避免在两条公用线同时改变电位可能产生的真实变动在定(计)时点之间的时延所造成的数据颠倒。
本发明的铁电存储器包括：
一存储单元晶体管；
一与存储单元晶体管的栅电极相连的字线；
一与存储单元晶体管的源电极或是漏电极相连的位线；
两个串连连接的铁电电容器，经一公共端与不和位线相连的另一电极连接；以及
两条公用线，各与两个铁电电容器的公共端之外的其它端相连；它还包括：
用以耦合两条公用线的一耦合晶体管，它的栅电极可用电压控制，而漏电极和源电极则各与两条公用线中的一条相连；以及
在读出之后写入数据时将与两条公用线耦合的晶体管带入导通状态的装置，它使两条公用线短路，从而连接到一存储元件的两条公用线以及同一存储元件设置在同一电位上，通过耦合晶体管，在写入数据的时间，避免了由于可能在两条公用线之间产生电位差而造成的数据颠倒。
附图说明
图1为一例现有技术铁电存储器的电路图。
图2为时序图，绘示出图1的铁电存储器的读出和写入操作。
图3为本发明一项实施例铁电存储器的简略电路图。
图4为时序图，绘示出图3的铁电存储器的读出和写入操作。
图5为流程图，绘示图3的铁电存储器的操作程序。
后面将参照附图对本发明的实施例进行描述。
图3为本发明一项实施例铁电存储器的一幅示图。该铁电存储器有存储器元件1、2、3和4，每个存储器元件有一个晶体管和两个与晶体管串接的铁电电容器。
第一字线11与存储器元件1与2中晶体管的栅电极耦接。第二字线12与存储器元件3与4中晶体管的栅电极耦接。第一位线21和第二位线22与不同类型的读数放大器(此后缩写成5A)51和52分别相连。一对公用线31和32与存储器元件1和2中两个铁电电容器的相应电极耦接。一对公用线33和34与存储器元件3和4中两个铁电电容器的相应电极耦接。此外，公用线31和32通过晶体管43相互连接，而公用线33和34则通过晶体管44相互连接。
接着，参照图4，将对本发明一项实施例的运行方法进行描述。从存储器元件1和2中读出存入数据而后写入数据的方法如下。
在时间T0，每条位线充电至Vcc/2作预备(步骤1)。在时间T1通过抬高公用线的电位至Vcc(步骤2)，并于随后，在时间T2将字线11的电位抬高到Vcc(步骤3)，紧接在T2之后的时间T3，位线21和22的各个电位按照在存储器元件1和2中是否存有数据而升高或是下降。然后在时间T4，通过使用与位线21和22分别耦接的SA51和52将位线21和22上所产生的信号约束在Vcc或是地电位，并按不同的模式运作(步骤4)。
然后，为了在存储器元件1和2上重新写入数据，在时间T5，将字线11的电位抬高到比Vcc+晶体管的阈值电压更高的(此后称为高电位)一高电位(步骤5)，并将公用线31的电位降至地电位(步骤6)。至此，公用线3 2也被接地。接着，在时间T6，将栅电极41的电位提高到一更高的电位(高于Vcc+晶体管的阈值电压)(步骤7)。在时间T7，将公用线31和32的电位设置成Vcc(步骤8)，并在时间T8将公用线31和32的电位设置成地电位(步骤9)。现在的公用线31和32被晶体管43短路，使公用线31和32处于同一电位。在时间T9，字线11的电位接地(步骤10)，而在时间T10，栅电极的电位接地(步骤11)。在时间T11，将位线21和22的电位重新充至Vcc/2(步骤12)，与此同时就能由此颠倒T10和T11的时间顺序。然后，随时可以进行新的写入。
本发明的实施例由于在数据再写入时公用线31和32被短路，因而它不致产生由在这两条公用线之间所发生的电位改变的时延所引起的数据颠倒。
如上所述，本发明的铁电存储器的优点是在重新写入时不致用颠倒的数据作为差错数据。其原因就是在写入数据时，连接到存储元件的两条公用线和同一存储元件短路，从而不致发生因在这些公用线之间的电位差而可能造成的铁电电容器的极性颠倒。

Claims (4)

1、一种铁电存储器，包括有：
一存储器单元晶体管；
一与所述存储器单元晶体管的栅电极相连的字线；
一与所述存储器单元晶体管的源电极或漏电极相连的位线；
两个各有一端为公共端并与连接所述位线的电极之外的另一电极串连的铁电电容器；以及
两条公用线，各与连接所述两个铁电电容器的公共端之外的另一端相连；所述铁电存储器的特征在于，它还包括：
一个用以连接所述两条公用线的连接晶体管，它有一其上电压可控制的栅电极，以及分别与两条公用线中的一条相连的一漏电极和一源电极；以及
用以在读出所存数据之后的写入数据预备态时间导致所述晶体管连接所述两条公用线的装置。
2、一种铁电存储器，包括有：
一存储器单元晶体管；
一与所述存储器单元晶体管的栅电极相连的字线；
一与所述存储器单元晶体管的源电极或漏电极相连的位线；
两个各有一端为公共端并与连接所述位线的电极之外的另一电极串连的铁电电容器；以及
两条公用线，各与连接所述两个铁电电容器的公共端之外的另一端相连；
读出所存储数据的装置，包括将位线的电位抬高至一预定值的装置、将一条公用线的电位设置在Vcc的装置；将字线的电位设置在Vcc的装置；
准备下一次新数据写入的装置，包括将字线的电位抬高超过所规定的阈值加上电位Vcc的装置，将所述两条公用线接地而后将它们的电位抬高至Vcc并使它们再度降至0伏的装置，
所述铁电存贮器的特征在于，它还包括：
在所述准备下一次新的写入的装置中将两条所述的公用线电短路的装置。
3、一种为向一铁电存储器中写入作准备的方法；所述铁电存储器具有一存储器单元晶体管；一条与所述存储器单元晶体管的栅电极相连的字线；一条与所述存储器单元晶体管的源电极或漏电极相连的位线；两个有一公共端并与连接所述位线的电极之外的另一电极串连的铁电电容器；以及两条公用线，它们各与所述两个铁电电容器的公共端之外的另一端相连；所述方法包括有步骤：
对于读出所存储的数据；
抬高位线的电位；
将公用线的一条的电位抬高至Vcc；
将字线的电位抬高至Vcc；然后
抬高字线的电位使其增加超过所规定的阈值；
对于进行写入新数据的准备；
将两条公用线的电位接地，然后将它们抬高至Vcc并将它们降至0伏；以及
将字线的电位接地；
所述方法的特征在于，它还包括：
在为写入新数据作准备而进行的将公用线接地然后将它们抬高至Vcc再将它们降至0伏的步骤中，将所述公用线电短路的步骤。
4、按照权利要求3所述的一种为向一铁电存储器中写入作准备的方法，其特征在于，将两条所述公用线电短路的步骤包括将两条所述公用线的每条分别接至所述连接晶体管的源电极和漏电极，并抬高晶体管栅电极的电位以连通所述漏和源电极。
CN98102424A 1997-06-16 1998-06-12 铁电存储器及其布线方法 Pending CN1208229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9158793A JP3003628B2 (ja) 1997-06-16 1997-06-16 強誘電体メモリとその書き込み方法
JP158793/97 1997-06-16

Publications (1)

Publication Number Publication Date
CN1208229A true CN1208229A (zh) 1999-02-17

Family

ID=15679472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98102424A Pending CN1208229A (zh) 1997-06-16 1998-06-12 铁电存储器及其布线方法

Country Status (3)

Country Link
US (1) US6002608A (zh)
JP (1) JP3003628B2 (zh)
CN (1) CN1208229A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305139C (zh) * 2002-03-22 2007-03-14 精工爱普生株式会社 强电介质存储装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10016726A1 (de) * 2000-04-04 2001-10-18 Infineon Technologies Ag Verfahren zum Betrieb einer ferroelektrischen Speicheranordnung
US11476261B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11527277B1 (en) * 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11696451B1 (en) 2021-11-01 2023-07-04 Kepler Computing Inc. Common mode compensation for non-linear polar material based 1T1C memory bit-cell
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US11837268B1 (en) 2022-03-07 2023-12-05 Kepler Computing Inc. Multi-element ferroelectric gain memory bit-cell having stacked and folded planar capacitors with lateral offset
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853893A (en) * 1987-07-02 1989-08-01 Ramtron Corporation Data storage device and method of using a ferroelectric capacitance divider
JPH0713877B2 (ja) * 1988-10-19 1995-02-15 株式会社東芝 半導体メモリ
JPH02301093A (ja) * 1989-05-16 1990-12-13 Mitsubishi Electric Corp 不揮発性半導体記憶装置
AU641205B2 (en) * 1990-02-09 1993-09-16 Raytheon Company Ferroelectric memory structure
JPH04228191A (ja) * 1990-06-21 1992-08-18 Seiko Instr Inc 半導体集積回路
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
JP3121862B2 (ja) * 1991-06-14 2001-01-09 川崎製鉄株式会社 強誘電体メモリを利用したプログラマブルロジックデバイス
JP2723386B2 (ja) * 1991-07-02 1998-03-09 シャープ株式会社 不揮発性ランダムアクセスメモリ
US5198706A (en) * 1991-10-15 1993-03-30 National Semiconductor Ferroelectric programming cell for configurable logic
JP3590115B2 (ja) * 1994-12-20 2004-11-17 株式会社日立製作所 半導体メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305139C (zh) * 2002-03-22 2007-03-14 精工爱普生株式会社 强电介质存储装置

Also Published As

Publication number Publication date
JPH117780A (ja) 1999-01-12
JP3003628B2 (ja) 2000-01-31
US6002608A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
US5194759A (en) Methods for preventing disturbance of antifuses during programming
CN1618169A (zh) 有源端接电路以及控制外部集成电路端子的阻抗的方法
JP2009301700A (ja) Ｄｒａｍセンス増幅器のバイアスセンシング
US8018270B2 (en) Charge pump circuit
CN1679111A (zh) 同时向存储矩阵中的多个行进行写入的装置
CN1208229A (zh) 铁电存储器及其布线方法
CN1218260A (zh) 铁电随机存取存储器及测试短寿命单元的方法
US20050184795A1 (en) Boosting circuit and semiconductor device using the same
KR100211481B1 (ko) 전압 발생 회로가 구비된 반도체 메모리 디바이스
US6249477B1 (en) Semiconductor memory device
CN100339910C (zh) 静态半导体存储装置及其控制方法
KR100610438B1 (ko) 오프 칩 드라이버를 가진 집적 회로
US6018256A (en) Output circuit and electronic apparatus using the same
KR100470888B1 (ko) 비휘발성 반도체 기억 장치
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
US4669065A (en) Dynamic memory apparatus having a sense amplifier and a reference voltage connection circuit therefor
US6333882B1 (en) Equilibration/pre-charge circuit for a memory device
CN1298541A (zh) 一个具有零静态功率的存储器解码器
US6314018B1 (en) Integrated memory with at least two plate segments
KR100298912B1 (ko) 전원전압보다높은전압을공급하는장치를갖는반도체장치
US8238181B2 (en) Semiconductor device, circuit of controlling signal lines and method of controlling signal lines
US4837463A (en) Three-state complementary field effect integrated circuit
JPH0793978A (ja) 半導体メモリおよび半導体メモリの駆動方法
JPS5812193A (ja) 半導体メモリ
CN1656564A (zh) 存储电路的参考电压的产生

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned