CN1209950C - 多电压平面多信号平面电路卡 - Google Patents

多电压平面多信号平面电路卡 Download PDF

Info

Publication number
CN1209950C
CN1209950C CNB991209710A CN99120971A CN1209950C CN 1209950 C CN1209950 C CN 1209950C CN B991209710 A CNB991209710 A CN B991209710A CN 99120971 A CN99120971 A CN 99120971A CN 1209950 C CN1209950 C CN 1209950C
Authority
CN
China
Prior art keywords
dielectric materials
materials layer
photoimaging
layer
photoimaging dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991209710A
Other languages
English (en)
Other versions
CN1265559A (zh
Inventor
约翰·M·劳福
罗伊·H·马格努森
沃雅·R·马克维奇
约翰·A·沃尔西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultratech Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1265559A publication Critical patent/CN1265559A/zh
Application granted granted Critical
Publication of CN1209950C publication Critical patent/CN1209950C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

有机芯片载体或电路板，将第一介电层键合到第一金属层，提供穿过第一介电层的窗口。第二金属层键合到第一光成像层。在第一和第二金属层中，腐蚀对应于且大于第一介电层中的窗口上图形的孔。显影第一介电层上的暴露图形。第二和第三光成像层涂敷在第一和第二金属层上，并被光图形化和显影，在第二和第三介电层中提供窗口。第二和第三介电材料的暴露表面被电路化，并用金属镀敷或填充各个孔。

Description

多电压平面多信号平面电路卡
技术领域
本发明一般涉及到具有多电压平面的芯片载体或印刷电路板的制造，更确切地说是涉及到具有多电压平面的芯片载体，特别是有机芯片载体，其多个电压平面被介电材料分隔，镀敷的通孔穿过二个电压平面和分隔电压平面的介电材料而从一个表面延伸到另一个表面。
背景技术
过去，用有机介电材料制作具有多个亦即至少二个电压平面和多个亦即至少二个信号平面(2s/2p)的芯片载体的典型方法，依赖于在电压平面中机械地钻孔，确切地说是依赖于在电压平面已经被层叠到诸如FR4材料之类的玻璃加固的环氧树脂的衬底上之后再在电压平面中机械地钻孔。这一钻孔有一些缺点。首先，必须在网格上相继精确地钻各个孔，其成本极高。其次，最小孔径受到限制，最小孔径通常为0.1524-0.2032mm(0.006-0.008英寸)，导致岛的最小直径为0.254-0.3556mm(0.010-0.014英寸)，在精制工艺中更是如此。而且，钻孔能够导致阴极和阳极丝沿可能受到钻孔损伤的玻璃纤维涂敷生长引起的可靠性问题，这就引起失效或偏离指标。此外，由于要求较大的网格尺寸而必须腐蚀掉大量的铜，以便为涂敷的通孔提供空间，故典型钻孔的有机芯片载体中的功率分布很差。
所有这些因素使得最小I/O网格为0.4572-0.508mm(0.018-0.02英寸)。随着技术的进步，希望I/O网格为0.254mm(0.010英寸)，以便适应倒装片安装(亦即焊料球或C4连接)。
发明内容
根据本发明，提供了一种制作具有二个电压平面和至少二个信号平面的芯片载体最好是有机芯片载体的方法。此方法包括将第一光刻介电材料层键合到第一金属层，并将第一介电材料层暴露于辐射图形，以便在后续工艺中提供至少一个穿过第一介电材料层的窗口。
第二金属层被键合到第一金属层反侧上的第一光成像材料层。在第一和第二金属层中腐蚀出孔，这些孔对应于而且大于第一介电材料层中所述窗口上的各个图形。然后对第一介电材料层上的暴露图形进行显影，以便形成至少一个对应于暴露图形的穿过第一和第二金属层并穿过第一介电材料层的窗口，第一和第二金属层中的窗口大于第一介电材料层中得到的窗口。
在第一和第二金属层上，分别涂敷第二和第三光成像介电材料层。第二和第三光图形化介电材料层被光图形化并显影，以便在对应于第一介电材料层中的各个孔以及第一和第二金属层中的孔的各个第二和第三介电材料层中提供窗口。至少第二介电材料，最好是第二和第三介电材料的暴露表面被电路化，并涂敷各个孔，以便至少在一侧具有电路，最好是二侧都有电路，而涂敷的通孔穿过整个介电材料。可以用叠加工艺、完全精制工艺或半叠加图形涂敷工艺来进行电路化。金属层和电路层最好由铜制作，铜层中的孔的腐蚀最好用光刻方法来执行。电路化最好也用光刻方法进行。
附图说明
图1是局部剖面示意透视图，示出了根据本发明制作的芯片载体；
图2a-2m是基本上沿图1中2-2线规定的平面的纵向剖面图，示出了图1的载体的制作步骤；以及
图2n是本发明另一个实施例的相似于图2m的图。
具体实施方式
现参照附图，暂时先看图1，示出了根据本发明制作的芯片载体6的具有部分剖面的示意透视图。所示的结构是一种2S/2P结构，亦即具有二个电压平面和二个信号平面。如此处所用的那样，术语“电压平面”包括一个处于地电位的平面和具有外加电压的平面。实际上，在本发明中，二个电压平面包括一个地电位平面和一个具有正电压或负电压的平面。
图2a-2m示出了制作芯片载体6的技术和方法。现参照图2a，示出了涂敷在金属层(最好是铜层)12一个表面上的第一光图形化介电材料层10。介电材料最好是共同受让的美国专利No.5026624所述的一类环氧基树脂，如此专利所述，可以幕涂或可以包含触变剂并用共同受让的美国专利No.5300402所述的溢流遮蔽(flood screening)方法来涂敷。此外，光图形化材料可以制作成干膜并层叠到金属层(最好是铜层)12。制作干膜的适当方法如下。
制备固体含量约为86.5-89％的光成像介质组分，这种固体包含：大约27.44％PKHC的苯氧树脂；41.16％的Epirez5183四溴双酚A；22.88％的Epirez SU-8八功能环氧双酚A甲醛合成酚醛树脂；4.85％的UVE1014光引发剂；0.07％的乙基紫染料；从3M公司得到的0.03％Fc430氟化聚酯非离子表面活化剂；从Degussa得到的3.85％的Aerosil380非晶二氧化硅；以便提供固体组分。溶剂约为总光成像介质组分的11-13.5％。光成像介电组分被涂敷在从DuPont得到的称为Mylar D的0.0361mm(1.42密尔)厚的聚对苯二甲酸乙二醇酯聚酯层上。可以对光成像介电组分进行干燥，以便在聚对苯二甲酸乙二醇酯背面提供厚度为0.07112mm(2.8密尔)的光成像介电膜。
如果以干膜形式涂敷，则最好真空层叠到表面上。这些层的厚度最好在大约0.508-0.127mm(0.002-0.005英寸)之间。若干燥涂敷，则清除Mylar之类的任何表面保护材料。
涂敷介电材料的特定技术对本发明来说是不重要的，可以根据载体制作中的工程实践来选取。
最好是铜且最好是14.18g(1/2盎司)或28.35g(1盎司)铜的金属层，将形成一个电压平面。根据产品对电压平面的要求，铜层的厚度应该在大约0.0127-0.07112mm(0.5-2.8密尔)之间。
第一光图形化介电材料层10的光图形化材料是一种负性感光材料，亦即一种不曝光处显影且暴露于热时硬化或局部固化的感光材料。然后使层10的材料暴露于辐照，掩模位于待要制作孔的区域14上。制造过程中，暴露的区域，亦即区域14外面的层10的区域最好被预暴露而不是完全暴露，亦即，区域14外面的层10的区域暴露于辐照的程度小于正常完全暴露所需的程度。这一紫外曝光最好在大约100-800毫焦耳的范围内进行大约0.5-2.0分钟。与完全曝光相反，这是一个预先或局部曝光，致使其表面保持足够发粘，使另一个铜片能够在随后的操作中层叠到其上。
预先或局部曝光之后，第二铜层16被层叠到第一光图形化介电材料层10的与层叠了金属层(最好是铜层)12一侧相反的侧上。此层仍然最好是14.18g(1/2盎司)到28.35g(1盎司)的铜箔，其厚度范围与第一金属层(最好是铜层)12相同。图2b示出了这一生产阶段。
将铜层16层叠到第一光图形化介电材料层10之后，在金属层(最好是铜层)12和16上涂敷光刻胶层18。此光刻胶最好是McDermid公司所售的CFI或CF。图2c示出了这一点。对金属层(最好是铜层)12和16上的光刻胶层18进行图形化，以便显影时具有对应于但稍大于第一光图形化介电材料层10中的未暴露区域的孔20。图2d示出了这一点。这将使铜能够从区域14中的孔的边沿向外腐蚀，致使当区域14中的孔14作为涂敷的通孔终止时，涂层通过金属层(最好是铜层)12和16而不接触它们，以便在增加后续的光图形化介质层之后，形成电绝缘于金属层(最好是铜层)12和16的通孔。
在对光刻胶层18进行图形化之后，用诸如碳酸钠之类的常规显影液进行显影，然后用诸如氯化铜这样的常规铜腐蚀剂腐蚀暴露的第二铜层16的铜和光刻胶层18，以便在金属层(最好是铜层)12和16中形成窗口26和28。图2e示出了这一条件。如从图2e可见，第一介电材料层10的未暴露部分包含在分别腐蚀在金属层(最好是铜层)12和16中的窗口26和28中。然后用诸如氢氧化钠之类的常规剥离剂剥离残留的光刻胶层18的光刻胶。最好对图2f的环30进行大约2分钟的大约200-1500毫焦耳的紫外线最后曝光，然后在大约125℃下进行1小时的曝光后烘焙。这可以抑制显影过程中介质在邻近环30的铜平面之间的迁移，并提高环在下一步骤中的刚性。
然后，最好用丙烯碳酸酯显影第一光图形化介电材料层10中的区域14，这将提供图2f所示的结构。如从图2f可见，显影的区域14中的孔小于铜中的窗口26和28，使环30环绕各个显影的区域14中的孔。然后，最好在195-200℃下对图2f的结构进行3小时热固化。
然后，用含有亚氯酸钠(NaClO2)的标准Shipley亚氯酸盐溶液处理金属层(最好是铜层)12和16的暴露表面，接着，如图2g所示，将第二光图形化材料层32涂敷到金属层(最好是铜层)12的暴露表面，并将第三光图形化材料层34涂敷到第二铜层16的暴露表面。此材料仍然最好是美国专利No.5026624所述的环氧基树脂，如上所述，可以幕涂或可以溢流遮蔽或涂敷成干膜。如果以干膜形式涂敷，则最好真空层叠到表面上。这些层的厚度最好在大约0.508-0.127mm(0.002-0.005英寸)之间。若干燥涂敷，则清除Mylar之类的任何表面保护材料。层32和34被曝光，以便形成与层10中的区域14对准的层32中的窗口36和层34中的窗口38的区域。层32和34还被光图形化，以便为盲孔提供分别穿过层32和34到下方金属层(最好是铜层)12和16的窗口40和42。图2h示出了这一点。
然后在125℃下对这种形式的载体进行1小时烘焙。再用丙烯碳酸酯显影层32和34中的介电材料，以便开孔，从而分别提供涂敷的通孔所需的通孔和向下延伸到下方金属层(最好是铜层)12和16的窗口40和42中的盲孔。然后用2-6焦耳的紫外线激励二侧的材料，接着，在大约150-200℃下进行1小时固化。
固化之后，例如用熟知的喷蒸汽和去涂抹的方法对暴露的表面进行表面处理，然后，若用额外的涂敷进行电路化，则如图2I所示，用钯催化剂或引晶46处理表面。
借助于如图2j所示，在各个光图形化材料层32和34上涂敷诸如DuPond公司所售Riston T168之类的光刻胶层50，并如图2k所示，曝光和显影光刻胶层50，以便提供对应于区域14的窗口52、对应于窗口42的窗口54和用来在各个光图形化材料层32和34的表面上提供电路的窗口56，来进行电路化。可以看到，窗口52稍大于区域14中的孔，并分别大于光图形化材料层32和34中的窗口36和38。这使岛能够以熟知的方法制作成涂敷通孔的一部分。
在如图2k所示已经显影窗口52、54和56中的孔图形化之后，如图2l所示，用常规技术执行无电镀敷，然后，在大约60-100℃温度下，用丙烯碳酸酯剥离残留的光刻胶层50的光刻胶，并在氰化物浴液中剥离其余暴露的催化剂。
这就得到图2m和图1所示的电路，它包括涂敷的通孔60、盲孔62和光图形化材料层32和34顶部上的电路64。于是提供了根据本技术的具有二个电压平面，即金属层(最好是铜层)12和16，以及二个信号平面的芯片载体，涂敷的通孔穿过作为电压平面的铜层12和16。
依照在通孔60、盲孔62中的电路和电路64顶部涂敷光成像介电材料70的步骤和依照如上所述对层32和34进行光图形化、显影和电路化，从而提供涂敷的通孔72、与下方电路层上的盲孔62接触的盲孔74，以及电路化76的步骤，也有可能在各个侧上产生额外的信号平面。当然，应该理解，在这些额外的层上，盲孔无法直接连接到层12或16。
因此，已经描述了本发明的最佳实施例。但记住上述的描述，应该理解的是，此描述仅仅是举例的方式，本发明不局限于此处所述的特定实施例，而是可以作出各种各样的重组、修正和替换而不超越下列权利要求所述的本发明的实际构思。

Claims (13)

1.一种制作具有二个电压平面和至少二个信号平面的芯片载体或电路板的方法，它包含下列步骤：
将第一光成像介电材料层键合到第一金属层；
将所述第一光成像介电材料层暴露于辐照图形，以便提供至少一个穿过所述第一光成像介电材料层的窗口；
将第二金属层键合到与所述第一金属层相反的侧上的所述第一光成像介电材料层；
在所述第一和第二金属层中，腐蚀与所述第一光成像介电材料层中的各个所述窗口的各个所述图形对应并对准的至少一样大的孔；
显影所述第一光成像介电材料层中的所述孔的所述图形，从而提供至少一个穿过所述第一和第二金属层和所述第一光成像介电材料层的窗口；
分别在所述第一和第二金属层上提供第二和第三光成像介电材料层；
光图形化并显影对应于所述第一介电材料层中的各个孔并小于各个所述第一和第二金属层中的孔的各个所述第二和第三介电材料层中的窗口；以及
对至少所述第二光成像介电材料层的暴露表面进行电路化，镀敷穿过所有所述光成像介电材料层的至少一个孔，以便在所述至少一个表面上提供电路，镀敷的通孔穿过所有所述光成像介电材料层和二个所述金属层。
2.权利要求1所述的方法，其进一步特征是，制作其中具有从所述第二介电材料的所述至少一个表面到所述第一金属层的无出口的金属通路。
3.权利要求1所述的方法，其进一步特征是，在所述第三光成像介电材料层的暴露表面上制作电路。
4.权利要求1所述的方法，其中所述光成像介电材料是环氧基树脂。
5.权利要求1所述的方法，其中所述第二光成像介电材料层的所述暴露表面和所述镀敷的通孔，用光刻镀敷技术制作。
6.权利要求5所述的方法，其中所述光刻技术包括附加的镀敷。
7.权利要求1所述的方法，其中所述第一和第二金属层中的所述孔，用光刻技术制作。
8.权利要求1所述的方法，其中各个所述金属层由铜制作。
9.权利要求2所述的方法，其进一步特征是，在所述第二光成像介电材料层上提供至少一个第四光成像介电材料层，
光图形化和显影对应于所述第二光成像介电材料层中的窗口的所述第四光成像介电材料层中的窗口，
在所述第四光成像介电材料层的暴露表面上制作电路，并镀敷所述第四光成像介电材料层中的至少一个窗口，以便在所述第四光成像介电材料层的暴露表面上提供电路以及提供所述第四光成像介电材料层上的所述电路到所述第二光成像介电材料层上的电路的连接。
10.权利要求1所述的方法，其中第二光成像介电材料层和通孔，用铜完全镀敷，并用光刻胶和减蚀制作电路图形。
11.一种芯片载体或电路板，它包含：
夹在第一和第二金属层之间的第一光成像介电材料层、键合到所述第一金属层的第二光成像介电材料层、以及键合到所述第二金属层的第三光成像介电材料层，
制作在所述第二光成像介电材料层和所述第三光成像介电材料层上的电路，
穿过所有所述光成像介电材料层和所述二个金属层以便将所述第二光成像介电材料层上的部分电路与所述第三光成像介电材料层上的部分电路连接起来的镀敷的通孔，
以及从所述第二光成像介电材料层上的电路，穿过所述第二光成像介电材料层，延伸到一个所述金属层，以及从所述第三光成像介电材料层上的电路，穿过所述第三光成像介电材料层，延伸到另一个所述金属层的填充有金属的通路。
12.权利要求11所述的芯片载体或电路板，其中所述镀敷的通孔和所述通路是光成像的窗口。
13.权利要求11所述的芯片载体或电路板，其中进一步包括第四光成像介电材料层和第五光成像介电材料层，第四光成像介电材料层排列在所述第二光成像介电材料层上，而第五光成像介电材料层排列在所述第三光成像介电材料层上，且电路分布在所述第四和第五光成像介电材料层上，金属填充的孔将所述第四和第五光成像介电材料层上的电路连接到镀敷的通孔。
CNB991209710A 1998-12-02 1999-11-29 多电压平面多信号平面电路卡 Expired - Fee Related CN1209950C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/203,978 1998-12-02
US09/203,978 US6201194B1 (en) 1998-12-02 1998-12-02 Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric

Publications (2)

Publication Number Publication Date
CN1265559A CN1265559A (zh) 2000-09-06
CN1209950C true CN1209950C (zh) 2005-07-06

Family

ID=22756088

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991209710A Expired - Fee Related CN1209950C (zh) 1998-12-02 1999-11-29 多电压平面多信号平面电路卡

Country Status (5)

Country Link
US (1) US6201194B1 (zh)
JP (1) JP3232292B2 (zh)
KR (1) KR100335698B1 (zh)
CN (1) CN1209950C (zh)
HK (1) HK1028866A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
US6366466B1 (en) * 2000-03-14 2002-04-02 Intel Corporation Multi-layer printed circuit board with signal traces of varying width
US6407341B1 (en) * 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6596948B1 (en) * 2000-04-28 2003-07-22 Hewlett-Packard Development Company, L.P. Processor and power supply circuit
US7012811B1 (en) * 2000-05-10 2006-03-14 Micron Technology, Inc. Method of tuning a multi-path circuit
US6542377B1 (en) * 2000-06-28 2003-04-01 Dell Products L.P. Printed circuit assembly having conductive pad array with in-line via placement
US6834426B1 (en) * 2000-07-25 2004-12-28 International Business Machines Corporation Method of fabricating a laminate circuit structure
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit
US6471525B1 (en) * 2000-08-24 2002-10-29 High Connection Density, Inc. Shielded carrier for land grid array connectors and a process for fabricating same
US6414248B1 (en) * 2000-10-04 2002-07-02 Honeywell International Inc. Compliant attachment interface
JPWO2002067638A1 (ja) * 2001-02-19 2004-06-24 ソニー株式会社 プリント配線板、多層プリント配線板、及び、多層プリント配線板の内層部における異物・ボイド検出方法
KR100743231B1 (ko) * 2001-05-10 2007-07-27 엘지전자 주식회사 인쇄회로기판의 제조방법
WO2003021184A1 (en) * 2001-09-04 2003-03-13 Zygo Corporation Rapid in-situ mastering of an aspheric fizeau
US6459047B1 (en) 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
TW517276B (en) * 2002-01-18 2003-01-11 Advanced Semiconductor Eng Substrate
US6801880B2 (en) * 2002-07-02 2004-10-05 Dell Products L.P. System and method for minimizing a loading effect of a via by tuning a cutout ratio
US7271349B2 (en) * 2002-09-04 2007-09-18 Intel Corporation Via shielding for power/ground layers on printed circuit board
CN1802603A (zh) 2003-07-17 2006-07-12 霍尼韦尔国际公司 用于高级微电子应用的平面化薄膜及其生产装置和方法
US6965170B2 (en) * 2003-11-18 2005-11-15 International Business Machines Corporation High wireability microvia substrate
TWI231731B (en) * 2003-12-18 2005-04-21 Advanced Semiconductor Eng Substrate with micro via structures by laser technique
TW200806144A (en) * 2004-02-04 2008-01-16 Ibiden Co Ltd Multilayer printed wiring board
CA2589485A1 (en) * 2004-12-07 2006-06-15 Ronald W. Whittaker Miniature circuitry and inductive components and methods for manufacturing same
CN101340775B (zh) * 2007-07-06 2010-06-09 鸿富锦精密工业（深圳）有限公司 软性电路板及其制造方法
KR101109190B1 (ko) * 2010-06-04 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
US4795693A (en) * 1983-07-13 1989-01-03 American Telephone And Telegraph Company, At&T Technologies, Inc. Multilayer circuit board fabrication process
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4830704A (en) 1988-01-29 1989-05-16 Rockwell International Corporation Method of manufacture of a wiring board
JP2790469B2 (ja) 1988-11-24 1998-08-27 ウシオ電機株式会社 フィルム露光装置
US5026624A (en) 1989-03-03 1991-06-25 International Business Machines Corporation Composition for photo imaging
US5300402A (en) 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
JP2825558B2 (ja) 1989-10-25 1998-11-18 株式会社日立製作所 組成物及びこの樹脂組成物を使用した多層プリント回路板の製造方法
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5146674A (en) 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5262280A (en) 1992-04-02 1993-11-16 Shipley Company Inc. Radiation sensitive compositions
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5334487A (en) 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate
US5298117A (en) 1993-07-19 1994-03-29 At&T Bell Laboratories Etching of copper-containing devices
JP3559310B2 (ja) 1994-06-27 2004-09-02 京セラ株式会社 積層セラミック回路基板の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
US6027858A (en) * 1997-06-06 2000-02-22 International Business Machines Corporation Process for tenting PTH's with PID dry film

Also Published As

Publication number Publication date
CN1265559A (zh) 2000-09-06
JP3232292B2 (ja) 2001-11-26
JP2000174441A (ja) 2000-06-23
US6201194B1 (en) 2001-03-13
KR20000047651A (ko) 2000-07-25
KR100335698B1 (ko) 2002-05-08
HK1028866A1 (en) 2001-03-02

Similar Documents

Publication Publication Date Title
CN1209950C (zh) 多电压平面多信号平面电路卡
CN1241459C (zh) 二信号单功率平面电路板
US7353590B2 (en) Method of forming printed circuit card
US4211603A (en) Multilayer circuit board construction and method
US5258094A (en) Method for producing multilayer printed wiring boards
US6451509B2 (en) Composite laminate circuit structure and method of forming the same
US4830704A (en) Method of manufacture of a wiring board
US6114019A (en) Circuit board assemblies having filled vias free from bleed-out
US4642160A (en) Multilayer circuit board manufacturing
US7169313B2 (en) Plating method for circuitized substrates
US5464662A (en) Fabrication method of printed wiring board
US6080668A (en) Sequential build-up organic chip carrier and method of manufacture
US6739048B2 (en) Process of fabricating a circuitized structure
US5595858A (en) Manufacturing method for double-sided wiring board
US6020049A (en) Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes
GB2324753A (en) Manufacturing printed circuit and printed wiring boards
US5976974A (en) Method of forming redundant signal traces and corresponding electronic components
US6274291B1 (en) Method of reducing defects in I/C card and resulting card
JPH08107263A (ja) プリント配線板の製造方法
US5616256A (en) Printed wiring board and process for producing thereof
JPS586316B2 (ja) プリント配線板の製造方法
JPH03255693A (ja) 印刷配線板の製造方法
JPH05175639A (ja) 配線板の製造法
JPS5860596A (ja) 印刷配線板の製造方法
JPS63110794A (ja) プリント配線板のスル−ホ−ルの形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170315

Address after: American California

Patentee after: Ultratech Corporation

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050706

Termination date: 20171129