CN1210622A - 半导体装置及其制造方法、电路基板和电子设备 - Google Patents

半导体装置及其制造方法、电路基板和电子设备 Download PDF

Info

Publication number
CN1210622A
CN1210622A CN97192033A CN97192033A CN1210622A CN 1210622 A CN1210622 A CN 1210622A CN 97192033 A CN97192033 A CN 97192033A CN 97192033 A CN97192033 A CN 97192033A CN 1210622 A CN1210622 A CN 1210622A
Authority
CN
China
Prior art keywords
mentioned
conducting portion
stress
semiconductor device
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97192033A
Other languages
English (en)
Other versions
CN100380612C (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1210622A publication Critical patent/CN1210622A/zh
Application granted granted Critical
Publication of CN100380612C publication Critical patent/CN100380612C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

封装尺寸为接近芯片尺寸,除所谓应力缓冲层之外,能有效地吸收热应力的半导体装置。半导体装置(150)具有:有电极(158)的半导体芯片、设置于半导体芯片的上边用作应力缓冲层的树脂层(152)、从电极(158)直到树脂层(152)的上边所形成的布线(154)以及在树脂层(152)的上方在布线(154)上形成的焊料球(157),还形成树脂层(152)使得在表面上具有凹部(152a),并且经过凹部(152a)形成布线(154)。

Description

半导体装置及其制造方法 电路基板和电子设备
本发明涉及一种半导体装置及其制造方法、电路基板和电子设备，特别是，涉及封装尺寸接近芯片尺寸的半导体装置及其制造方法、电路基板和电子设备。
追求半导体装置高密度封装时，裸片封装是理想的。可是，裸片难以保证产品质量和处理。所以，已开发出了接近芯片尺寸的封装CSP(chip scale package)。
在以各种方案开发的CSP型的半导体装置中，作为一种方案，有在半导体芯片的有源面一侧上设置已制成图形的挠性基板，并在该挠性基板上形成多个外部电极的方案。另外，大家还知道，在半导体芯片的有源面与挠性基板之间注入树脂，以期吸收热应力。
但是，在只用树脂不能充分吸收热应力的场合下，其它办法才必要。
本发明就是解决上述这一课题的，其目的在于提供一种封装尺寸接近芯片尺寸，除所谓应力吸收层之外，能有效地吸收热应力的半导体装置及其制造方法、电路基板和电子设备。
本发明的半导体装置的制造方法，具有：
准备已形成电极的圆片的工序；
避开上述电极的至少一部分在上述圆片上设置第1应力缓冲层的工序；
从上述电极起直到上述第1应力缓冲层上形成第1导通部的工序；
在上述第1应力缓冲层的上边形成与上述第1导通部连接的外部电极的工序；以及
将上述圆片切断成各个小片的工序；
以设置上述第1应力缓冲层的工序和形成上述第1导通部工序中的至少一个工序，形成使应力缓和增大的构造。
根据本发明，由于在应力缓冲层上形成导通部和外部电极，故不需要预先设置外部电极和已制成图形的薄膜等的基板。
并且，连接电极与外部电极的导通部，由于可根据设计自由形成，故可以不管电极的配置而决定外部电极的配置。因而，即使不改变圆片上形成的器件的电路设计，也能简单地制造外部电极位置不同的各种半导体装置。
进而，根据本发明，由于在圆片上形成应力缓冲层、导通部和外部电极，所以可切断圆片得到各个半导体装置。因此，由于同时进行对许多半导体装置的应力缓冲层、导通部和外部电极的形成，故可以简化制造工序。
作为使上述应力缓和增强的构造，也可以在上述第1应力缓冲层表面上形成凹部，并形成上述第1导通部，使其通过上述凹部的上边。
这样，由于对应力缓冲层的表面向交叉方向弯曲而形成导通部，所以能以弯曲状态变化来吸收应力，防止断线。
作为增强上述应力缓和的构造，也可以在形成上述第1导通部的工序中，在上述第1应力缓冲层上的平面方向弯曲形成上述第一导通部。
还可以包括在位于上述凹部的上述第1导通部上填充弹性体的工序。用该弹性体进一步吸收应力。
还可以包括在形成了上述第1导通部的上述第1应力缓冲层上，设置第2应力缓冲层和与上述第1导通部连接的第2导通部的工序。
这样以来，将应力缓冲层形成为多级，容易使应力进一步分散。
也可以把上述第1导通部和上述第2导通部之中的至少1个导通部形成具有比厚度还大的平面扩展的面状。
这样以来，由于在面状的接地电位附近传输信号，故变成理想的传送通路。
在形成了上述第1导通部的上述第1应力缓冲层的上边，设置第2应力缓冲层和第2导通部；
在形成了上述第2导通部的上述第2应力缓冲层的上边，设置第3应力缓冲层和第3导通部；
将上述第2导通部形成线状，并将上述第1和第3导通部形成面状，使其具有比上述第2导通部还大的平面扩展。
这样以来，由于将线状形成的第2导通部，夹在一对面状的导通部中间，故做成为以接地的布线覆盖周围。这样一来，得到与同轴电缆同样的构造，经过第2导通部的信号就变得难以受噪音的影响。
也可以夹着上述第一导通部平行地形成成为接地电位的一对布线。这样以来，由于形成线状的第一导通部用一对布线夹着，做成以接地的布线覆盖周围。这样，就得到与同轴电缆同样的结构，信号就变得难以受噪音的影响。
本发明的半导体装置，具有：
具有电极的半导体芯片；
在上述半导体芯片上避开上述电极的至少一部分来设置的第1应力缓冲层；
从上述电极直到上述第1应力缓冲层上而形成的第1导通部；以及
在位于上述第1应力缓冲层的上方的上述第1导通部上形成的外部电极，
将上述第1应力缓冲层形成为，使其在表面上具有凹部，并经过上述凹部之上形成上述第1导通部。
这样以来，由于使导通部对应力缓冲层的表面，向交叉的方向弯曲而形成，所以能以弯曲状态变化来吸收应力，并防止断线。
也可以在位于上述凹部的上述第1导通部上设置弹性体，使之填充到凹部内。
上述第1导通部，也可以在上述第1应力缓冲层上弯曲地形成。
上述第1导通部，也可以形成折皱状。
还可以在已形成了上述第1导通部的上述第1应力缓冲层上，具有第2应力缓冲层和与第1导通部连接的第2导通部。
这样以来，就将应力缓冲层形成为多段，变得容易进一步分散应力。
也可以使由上述第1导通部和第2导通部构成的2个导通部之中的一方作成线状，另一方形成具有比上述线状的导通部要宽的平面扩展的面状。
也可以使上述面状的导通部为接地电位，而把信号输入到上述线状的导通部里。
也可以具有：在已形成了上述第1导通部的上述第1应力缓冲层之上设置的第2应力缓冲层和第2导通部；以及
在已形成了第2导通部的第2应力缓冲层之上设置的第3应力缓冲层和第3导通部，
将上述第2导通部形成为线状，而上述第1和第3导通部形成面状，使其具有比上述第2导通部还大的平面的扩展。
这样以来，由于线状地形成的第2导通部被夹在一对面状的导通部中间，故变成为周围被接地电位的布线所覆盖。因此，得到与同轴电缆同样的构造，经过第2导通部的信号变得难以受噪音的影响。
也可以并行地形成使之夹着上述第1导通部，并且具有成为接地电位的一对布线。
这样以来，线状地形成的第1导通部由于用一对布线夹起来，所以变成周围被接地电位的布线所覆盖。因此，得到与同轴电缆同样的构造，信号变得难以受噪音的影响。
也可以在与上述半导体芯片具有上述电极的面相反的侧面上具有散热器。
在本发明的电路基板上封装上述半导体装置。
本发明的电子设备具有该电路基板。
图1A～图1E是说明成为本发明前提的半导体装置的制造方法的图；
图2A～图2E是说明成为本发明前提的半导体装置的制造方法的图；
图3A～图3D是说明成为本发明前提的半导体装置的制造方法的图；
图4A～图4C是说明成为本发明前提的半导体装置的制造方法的图；
图5是表示成为本发明前提的半导体装置平面图；
图6A～图6C是说明成为本发明前提的半导体装置的制造方法的图；
图7A～图7C是说明成为本发明前提的半导体装置的制造方法的图；
图8A～图8D是说明成为本发明前提的半导体装置的制造方法的图；
图9A～图9D是说明成为本发明前提的半导体装置的制造方法的图；
图10是说明成为本发明前提的半导体装置的制造方法的图；
图11A～图11C是说明成为本发明前提的半导体装置的制造方法的图；
图12A～图12C是说明成为本发明前提的半导体装置的制造方法的图；
图13A～图13D是说明成为本发明前提的半导体装置的制造方法的图；
图14A～图14D是表示本发明的第1实施例的半导体装置的图；
图15是表示第2实施例的半导体装置的图；
图16是表示第3实施例的半导体装置的图；
图17A和图17B是说明第3实施例的半导体装置的制造方法的图；
图18A和图18B是说明第3实施例的半导体装置的制造方法的图；
图19A和图19B是说明第3实施例的半导体装置的制造方法的图；
图20A和图20B是说明第3实施例的半导体装置的制造方法的图；
图21是表示在表面封装的电子部件中应用本发明的例图；
图22是表示在表面封装的电子部件中应用本发明的例图；
图23是表示在已应用了本发明的半导体装置上形成了保护层的例图；
图24是表示在已应用了本发明的半导体装置上安装了散热器的例图；
图25是表示安装应用本发明的方法制造的电子部件的电路基板的图；
图26是表示备有装配应用本发明的方法所制造的电子部件的电路基板的电子设备。
用于实施本发明的最佳实施例
在说明本发明的最佳实施例之前，先说明作为本发明前提的技术。
(第1前提技术)
图5是表示成为本发明前提的半导体装置的平面图。该半导体装置，是被分类到所谓CSP中的装置，故从半导体芯片1的电极12，向有源面1a的中央方向形成布线3，并在各布线3上设置了外部电极5。由于把全部外部电极5都设在应力缓冲层7的上边，所以可以达到装配到电路基板(图未示出)上时的应力缓和。并且，在外部电极5上，形成抗焊剂层8作为保护膜。
还有，如该图所示，在半导体芯片1的有源区域(已形成有源器件的区域)上，而不是在半导体芯片1的电极12上设置外部电极5。因为在有源区域上设置应力缓冲层7，再在有源区域内配置布线3(引入)，故可以把外部电极5设置到有源区域内。因此，在配置外部电极5之际，变成为可以提供有源区域内，即作为规定面积的区域，极大地增加设定外部电极5位置的自由度。
而且，采用在应力缓冲层7的上边使布线3弯曲的办法，把外部电极5设置成格子状排列。并且在电极12与布线3的接合部，已图示出的电极12的尺寸和布线3尺寸，虽然变成了
布线3＜电极12
但也可以作成
电极12≤布线3
特别是，成为
电极12＜布线3
的场合下，不仅布线3的电阻值减少，还增加强度防止断线。
图1A～图4C是说明第1前提技术的半导体装置的制造方法的图，与图5的Ⅰ-Ⅰ线剖面对应。
首先，根据众所周知的技术，通常，在圆片10上形成电极12和其它的器件。还在本例中，用铝形成电极12。作为除电极12之外的例子，也可以用铝合金系的材料(例如，铝硅或铝硅铜等)。
并且，为了防止化学上的变化，在圆片10的表面上，形成由氧化膜等构成的钝化膜(图未示出)。钝化膜，不仅避开电极12，而且也要避开进行切割的划线来形成。由于没有在划线上形成钝化膜，故可以避免切割时发生粉尘，进而，可以防止发生钝化膜的破裂。
如图1A所示的那样，在具有电极12的圆片10上，涂覆感光性的聚酰亚胺树脂，形成(例如用旋涂法)树脂层14。树脂层14，以1～100μm的范围，最好以约10μm的厚度来形成是理想的。还有，由于用旋涂法，变成无用的聚酰亚胺树脂很多，因而也可以使用用泵带状喷出聚酰亚胺树脂的装置。作为这样的装置，例如有FAS公司制造的FAS超精密喷出型涂覆系统(参照美国专利第4696885号)等。
如图1B所示的那样，在树脂层14上，形成对于电极12的接触孔14a。具体地说，经过曝光、显影和烘焙处理，并从电极12的附近除去聚酰亚胺树脂，于是在树脂层14上形成接触孔14a。又在同图上，在形成了接触孔14a时，树脂层14已完全没有残留与电极12重叠的区域。因为在电极12上完全没有残留树脂层14，故下面工序以后，虽然有与所设的布线等的金属之间电接触成为良好状态的优点，但不一定必须作成这样的构造。即，在电极12的外周附近作为树脂层14要作成的构造，若形成了孔穴使电极12的一部分露出，就完全达到目的。在这样的情况下，由于布线层的弯曲数减少，所以可防止因断线等引起的布线可靠性下降。在这里，接触孔14a带有锥度。而且，在形成接触孔14a的端部，倾斜地形成了树脂层14。通过设定曝光和显影的条件来形成这样的形状。进而，若对电极12上进行O2等离子处理，例如即使在电极12上残留有若干聚酰亚胺树脂，也能完全除去该聚酰亚胺树脂。在作为制成品的半导体装置中，这样形成的树脂层14就变成了应力缓冲层。
还有，在本例中，虽然在树脂方面使用了感光性聚酰亚胺树脂，但也可以用不感光性树脂。例如用硅酮改性的聚酰亚胺树脂、环氧树脂或硅酮改性的环氧树脂等，固化时杨氏模量低(1×1010Pa以下)，起应力缓冲作用的材料也行。
如图1C所示的那样，用溅射法，在整个圆片10上形成铬(Cr)层16。从电极12起直到树脂层14上，都形成铬(Cr)层16。这里，选择了铬(Cr)层16的材料，是因为与构成树脂层14的聚酰亚胺之间的附着性良好。或者，如果考虑到耐裂纹性，也可以用象铝或铝硅、铝铜等的铝合金或铜合金，或铜或金那样的有延展性的金属。或者，如果选择耐湿性优良的钛，则可以防止因蚀刻而发生的断线。钛，从与聚酰亚胺之间的附着性的观点上看也是理想的，也可以用钛钨。
考虑与铬(Cr)层16之间的附着性时，则使聚酰亚胺等构成的树脂层14的表面变粗糙化是理想的。例如，通过进行曝露于等离子体(O2、CF4)中的干法处理，和酸或碱的湿法处理，就可使树脂层14的表面粗糙化。
在接触孔14a内，由于树脂层14的端部是倾斜的，在该区域内同样也倾斜地形成铬(Cr)层16。在作为成品的半导体装置中，铬(Cr)层16变成了布线3(参照图5)，同时在制造过程中，此后变成对形成层时的聚酰亚胺树脂的扩散阻挡层。另外，作为扩散阻挡层也不限于铬(Cr)，上述的布线材料全都有效。
如图1D所示的那样，在铬(Cr)层16上，涂覆抗蚀剂形成抗蚀剂层18。
如图1E所示的那样，经过曝光、显影和烘焙处理，除去抗蚀剂层18的一部分。留下的抗蚀剂层18被形成为从电极12向着树脂层14的中央方向。详细地说，在树脂层14的上边，留下的抗蚀剂层18构造是，使一个电极12上的抗蚀剂层18和另一个电极12上的抗蚀剂层18不连续(成为各自独立的状态)。
而且，仅留下由图1E所示的触点抗蚀剂层18覆盖着的区域(即以抗蚀剂层18为掩模)，蚀刻铬(Cr)层16，并剥离抗蚀剂层18。以上，在这些前工序中，就是应用圆片工艺过程中的金属薄膜形成技术。而且刻蚀后的铬(Cr)层16就成为图2A所示的样子。
在图2A中，从电极12到树脂层14，都形成了铬(Cr)层16。详细地说，铬(Cr)层16构成为，使其一个电极12与另一个电极12之间不连续。也就是象可以构成与各自电极12对应的布线一样地形成铬(Cr)层16。
如图2B所示的那样，在至少含有铬(Cr)层16的最上层的上边，用溅射法形成铜(Cu)层20。铜(Cu)层20，成为用于形成外部电极的底层。或者，也可以形成镍(Ni)层，以替换铜(Cu)层20。
如图2C所示的那样，在铜(Cu)层20的上边，形成抗蚀剂层22，如图2D所示的那样，进行曝光、显影和烘焙处理，并除去抗蚀剂层22的一部分。这样一来，除去的区域，就是树脂层14的上方，而且，除去了位于铬(Cr)层16上方的抗蚀剂层22的至少一部分。
如图2E所示的那样，在已部分除去抗蚀剂层22的区域上，形成台座24。台座24，用镀铜(Cu)法来形成，其上形成焊料球。而且，台座24形成在铜(Cu)层20的上边，通过铜(Cu)层20和铬(Cr)层16与电极12导通。
如图3A所示，在台座24的上边，厚层状地形成作为外部电极5(参照图5)的将变成焊料球的焊料26。其中，厚度要由此后在焊料球形成时与所要求的球径对应的焊料量来决定。焊料26的层，用电解电镀法或印制法等形成。
如图3B所示，剥离图3A示出的抗蚀剂层22，蚀刻铜(Cu)层20。这样一来，台座24就成为掩模，仅该台座24的下面的铜(Cu)层20留下来(参照图3C)。而且，用液体回流法，把台座24上的焊料26缩成半球以上的球形，制成焊料球(参照图3D)。
通过以上的工序，形成了作为外部电极5(参照图5)的焊料球。接着，如图4A和图4B所示的那样，进行为了防止铬(Cr)层16等的氧化、提高已完成的半导体装置中的耐湿性、或为了达到表面的机械保护等目的的处理。
如图4A所示，在整个圆片10上面，用涂覆法形成感光性的抗焊剂层28。而且，进行曝光、显影和烘焙处理，除去抗焊剂层28之中，已涂覆了焊料26的部分及其附近的区域。并且，留下的抗焊剂层28，作为氧化阻挡膜，还用作成为最终的半导体装置时的保护膜，或进而成为以提高防湿性为目的的保护膜。而后，进行电气特性的检测，如有必要则印刷产品标号、制造人名等。
接着，进行划片，如图C所示，切断成为各个半导体装置。这里，进行划片的位置，比较图4B和图4C就清楚了，是避开树脂层14的位置。而且，由于仅对圆片10进行划片，故可以避免切断由性质不同的材料构成的多个层时的问题。按照现有的方法进行划片工序。
而且，倘采用所形成的半导体装置，则由于树脂层14变成了应力缓冲层7(参照图5)，所以缓和了电路基板(图未示出)与半导体芯片1(参照图5)之间的热膨胀系数的差而引起的应力。
倘采用以上说明的半导体装置的制造方法，则圆片工艺过程中几乎完成全部工序。换言之，也可以形成与封装基板连接的外部端子的工序，变成了在圆片工艺过程内进行，处理现有的封装工序，即各个半导体芯片，而不对各个半导体芯片分别进行内引线键合工序、外部端子形成工序等。并且，当形成应力缓冲层时，不需要有制成了图形的薄膜等的基板。由于这些理由，故可以获得低成本而高质量的半导体装置。
在本例中，虽然假定用作应力缓冲层的树脂为感光性聚酰亚胺树脂，但除此以外，也可以用非感光性树脂。并且，在本例中，也可以设有二层以上的布线层。若使层重叠起来，一般地会增加层厚，并能降低布线电阻。特别是，在把布线之中的一层作成铬(Cr)的情况形下，由于铜(Cu)或金电阻比铬(Cr)低，可以通过使之组合而降低布线电阻。或者，也可以在应力缓冲层上形成钛层，在该钛层上形成镍层，或形成由铂和金组成的层。或者，也可以用铂和金的两层制成布线。
(第2前提技术)
图6A～图7C是说明第2前提技术的半导体装置的制造方法的图。本技术与第1前提技术相比，在图3A以后的工序中变成不同，而到图2E的工序与第1前提技术同样。而且，图6A所示的圆片110、电极112、树脂层114、铬(Cr)层116、铜(Cu)层120、抗蚀剂层122和台座124，与图2E所示的圆片10、电极12、树脂层14、铬(Cr)层16、铜(Cu)层20、抗蚀剂层22和台座24同样，由于制造方法也与图1A～图2E所示的方法同样，故说明从略。
在本技术中，如图6A所示，在台座124的上边，电镀薄焊料126，并剥离抗蚀剂层122，作成如图6B的那个样子。进而，以薄焊料126为保护膜，如图6C所示，对铜(Cu)层120进行蚀刻。
接着，如图7A所示，在整个圆片110上，形成抗焊剂层128，又如图7B所示，用曝光、显影和烘焙处理方法除去台座124区域的抗焊剂层128。
而且，如图7C所示，在薄焊料126留下的台座124的上边，电镀比薄焊料126要厚的厚焊料129。对此用无电解电镀法进行之。而后，用液体回缩法，将厚焊料129制成与图3示出的状态同样地半球以上的球形。而且，厚焊料129变成用作外部电极5(参照图5)的焊料球。此后的工序，就与上述的第1前提技术同样了。
采用本技术，也可以在圆片工艺过程中进行几乎全部的工序。另外，在本技术中，用无电解电镀法形成厚焊料129。而且，可省去台座124，而在铜(Cu)层120的上边直接形成厚焊料129。
(第3前提技术)
图8A～图9D是说明有关第3前提技术的半导体装置的制造方法的图。
图8A示出的圆片30、电极32、树脂层34、铬(Cr)层36、铜(Cu)层40和抗蚀剂层42，与图2C示出的圆片10、电极12、树脂层14、铬(Cr)层16、铜(Cu)层20和抗蚀剂层22同样，因为制造方法也与图1A～图2C的同样，故说明从略。
而且，用曝光、显影和烘焙处理方法，除去图8A示出的抗蚀剂层42的一部分。详细地说，如图8B所示，仅留下位于成为布线的铬(Cr)层36的上方的抗蚀剂层42，而除去其他位置的抗蚀剂层42。
接着，对铜(Cu)层40进行蚀刻并剥离抗蚀剂层42，如图8C所示，仅在铬(Cr)层36的上边留下铜(Cu)层40。而且，形成由铬(Cr)层36和铜(Cu)层40的两层构造而成的布线。
其次，如图8D所示，涂覆感光性的抗焊剂形成抗焊剂层44。
如图9A所示，在抗焊剂层44示形成接触孔44a。接触孔44a，是在树脂层34的上方，形成到作为两层构造的布线表面层的铜(Cu)层40上。另外，接触孔44a的形成，用曝光、显影和烘焙处理方法来进行。或者，也可以这样形成接触孔44a，在规定位置边设置孔边印制抗焊剂。
接着，在接触孔44a上印制焊糊46(参照图9B)，使之作成凸起的形状。该焊糊46，用液体回缩法，如图9C所示，变成焊料球。而且，进行划片，并获得图9D示出的各个半导体装置。
在本技术中，通过省去焊料球的台座，而且应用焊糊的印制法，故使焊料球的形成容易化，同时，也连带削减制造工序。
还有，所制造的半导体装置的布线是铬(Cr)和铜(Cu)的两层布线。在这里，铬(Cr)与由聚酰亚胺树脂构成的树脂层34的附着性好，而铜(Cu)耐裂纹性良好。由于耐裂纹性良好，故可以防止布线的断线、或电极32和有源器件的损坏。或者，也可以用铜(Cu)和金的两层、铬和金的两层、或铬、铜(Cu)和金的三层构成布线。
在本技术中，虽然举出了无台座的例子，但是不言而喻也可以设置台座。
(第4前提技术)
图10是说明第4前提技术的半导体装置的制造方法的图。
该图示出的圆片130、电极132、树脂层134、铬(Cr)层136、铜(Cu)层140和抗焊剂层144，与图9A示出的圆片30、电极32、树脂层34、铬(Cr)层36、铜(Cu)层40和抗焊剂层44同样，因为制造方法也与图8A～图9A的同样，故说明从略。
在本技术中，在图9B中，是在已在抗焊剂层144上形成的接触孔144a上，涂覆焊剂146搭载焊料球148，以代替用焊糊46。而后，进行液态回缩、检测、打标记和划片工序。
倘采用本技术，则搭载预先形成的焊料球148，将其制成外部电极5(参照图5)。并且，与第1和第2前提技术比较的话，可以省去台座24、124。还有，布线3(参照图5)，变成了铬(Cr)136和铜(Cu)层140的两层构造。
在本技术中，虽然举出无台座的例子，但是不言而喻也可以设置台座。
(第5前提技术)
图11A～图12C是说明第5前提技术的半导体装置的制造方法的图。
首先，如图11A所示，在具有电极52的圆片50上，粘合玻璃板54。在玻璃板54上，形成与圆片50的电极52对应的孔穴54a，并涂上粘合剂56。
该玻璃板54的热膨胀系数成为半导体芯片的圆片50的热膨胀系数与装配半导体装置的电路基板的热膨胀系数之间的值。因此，按对圆片50进行划片获得的半导体芯片、玻璃板54、和装配半导体装置的电路基板(图未示出)的顺序改变热膨胀系数的值，所以在连接部的热膨胀系数之差缩小并且热应力也减少。也就是，玻璃板54为应力缓冲层。另外，若具有同样的热膨胀系数的话，也可以用陶瓷片来代替玻璃板54。
而且，要是把玻璃板54粘合到圆片50上，则用O2等离子体处理法，除去进入孔穴54a中的粘合剂56，作成如图11B所示的那个样子。
其次，如图11C所示，就是整个圆片50在玻璃板54上，用溅射法形成铝层58。而后，在孔穴54a的表面上形成膜时，谋求保护比较容易发生断线的铝。其次，如图12A所示形成抗蚀剂层59，如图12B所示，用曝光、显影和烘焙处理方法除去抗蚀剂层59的一部分。被除去的抗蚀剂层59，为布线图形形成部分以外的位置是理想的。
在图12B中，从电极52的上方直到玻璃板54的上方的范围，留着抗蚀剂层59。并且，将在一个电极52的上方与另一个电极52的上方之间间断，使之不连续。
并且，蚀刻铝层58时，如图12C所示，在成为布线区域留下铝层58。即，从电极52直到玻璃板54的上边，形成铝层58作为布线。并且，形成了铝层58，使其电极52互相不导通地，变成各自电极52的每一条布线。或者，若需要使多个电极52导通，则也可以与此对应，形成成为布线的铝层58。另外，作为布线，除铝层58外，有可应用在第1前提技术中选择的全部材料之中的任何一种材料。
由于用以上的工序，形成从电极52起的布线，故在作为布线的铝层58上形成焊料球，并将圆片50切断成各个半导体装置。这些工序，就可以与上述第1前提技术同样进行。
倘采用本技术，则玻璃板54具有孔穴54a，而孔穴54a的形成是容易的。而且，不需要给玻璃板54上预先形成象凸点或布线之类的图形。并且，在成为布线的铝层58等的形成工序中，应用圆片工艺过程中的金属薄膜形成技术，而且几乎全部的工序都以圆片工艺来完成。
另外，也可以在玻璃板54的上边，与第1前提技术同样进一步设置另外的应力吸收层，例如聚酰亚胺树脂等。在这样的情况下，由于再设置应力吸收层，因而玻璃板54的热膨胀系数也可以与硅相同。
(第6前提技术)
图13A～图13D是说明第6前提技术的半导体装置的制造方法的图。在本技术中，应力缓冲层选择了聚酰亚胺板。聚酰亚胺由于杨氏模量低，所以是作为应力缓冲层适合材料。还有，此外也可以用，例如塑料板或玻璃环氧树脂系等的复合板。这时，如果使用与封装基板相同材料，热膨胀系数上没有差别则是理想的。特别是目前，大多将塑料基板用作封装基板，所以应力缓冲层用塑料板是有效的。
首先，如图13A所示，在具有电极62的圆片60上，粘合聚酰亚胺板64，制成为如图13B所示。还有，在聚酰亚胺板64上，预先涂覆粘合剂66。
其次，如图13C所示，在与电极62对应的区域上，用激态复合物激光器等形成接触孔64a，如图13D所示，用溅射法形成铝层68。另外，除铝层68以外，也可以应用在第1前提技术中选择的所有材料之中的任一种材料。
而且，由于变成与图11C同样的状态，故此后，可以进行图12A以后的工序来制造半导体装置。
倘采用本技术，由于使用不形成孔穴的聚酰亚胺板64，故不需要制成了图形的基板。其它的效果与上述第1～第5的前提技术同样。
另外，作为其它技术，在应力缓冲层上预先进行穿孔等的机械加工设置孔穴，然后，在圆片上进行粘合等的配置工艺也是可以的。而且除机械加工之外，也可以用化学蚀刻法或干式蚀刻法设置孔穴。另外，在用化学蚀刻法或干式蚀刻法形成孔穴的情况下，即使在圆片上也可以按此前的事前工序来进行。
(第1实施例)
本发明，由于已进一步改良开发了上述技术，下面，将参照附图说明本发明的最佳实施例。
图14A～图14D是表示本发明的第1实施例的图。
在图14A示出的半导体装置150中，间断地形成由聚酰亚胺构成的树脂层152。树脂层152成为应力缓冲层。作为应力缓冲层，虽然感光性聚酰亚胺树脂是理想的，但是也可以是非感光性树脂。例如也可以用硅酮改性聚酰亚胺树脂，环氧树脂、硅酮改性环氧树脂等，固化时的杨氏模量低的(1×1010Pa以下)，起缓和应力作用的材料。
并且，在树脂层152上，形成了具有锥形的凹部152a。而且，由于沿这个凹部152a的表面形状形成了布线154，故在剖面形状方面，布线154已经弯曲了。另外，在布线154上也已形成了焊料球157。这样的布线154，被配置在作为应力缓冲层的树脂层152上，而且，由于弯曲，故与简单平坦地配置的情况相比较，变得容易伸缩了。于是，在把半导体装置150装配到电路基板上时，就容易吸收因热膨胀系数不同而产生的应力。从布线154发生位移的部分(弯曲部分等)直到焊料球157为止，选择弹性变形率较大的材料用作树脂层152是理想的。这已选择材料，即使在下面的实施例中也是共同适用。
进而，是在凹部152a的上方，具体地说相当于凹部152a的位置，在形成凹状的布线区域上，如图14A所示，设置弹性体156是理想的。弹性体156，如果以用于作为应力缓冲层的树脂层152的材料来形成也行。借助于该弹性体156，可以进一步吸收使布线154伸缩的应力。使形成最外层(保护层)的例如光致抗蚀剂层，兼具弹性体156的功能也行。并且，弹性体156也可以与各个凹部152a对应，分别各自设置。
而且，防止布线154的断线，或者，防止因应力而通过布线154破坏电极158等。另外，电极158和布线154都覆以最外层(保护层)155予以保护。
其次，在图14B示出的半导体装置160中，在从电极169到第1树脂层162上所形成的第1布线164的第1树脂层162上，形成第2树脂层166和第2布线168。第1布线164与电极169连接，而第2布线168与第1布线164连接，且在第2布线168上形成焊料球167。这样，如果形成多层树脂层和布线，就可增加布线设计的自由度。还有，电极169以及第1布线164和168，都覆盖以最外层(保护层)165予以保护。
并且，也能将几乎可忽略面积的细长布线，形成为具有平面扩展(宽度或大小)的面状。并且，树脂层为多层时，就变得容易分散应力了。还有，若将以面状形成的布线设定为GND(接地)电位或电源电压电位，则容易控制阻抗，高频特性将非常优越。
其次，图14C示出的半导体装置170，就是将半导体装置150和160组合起来的装置。即，在第1树脂层172上形成第1布线174，在第1布线174的上边形成第2树脂层176，使其具有凹部176a。而且，形成于第2树脂层176上的第2布线178，在剖面形状上具有弯曲。另外，在第2布线178上形成了焊料球177。并且，电极179和布线174同178都覆以最外层(保护层)175予以保护。倘采用本实施例，就能达到将上述半导体装置150和160组合的效果。
其次，在图14D示出的半导体装置180中，在以虚线示出的区域形成的应力缓冲层187的上边，从电极起182形成布线184，使得在平面形状中进行弯曲，且在该布线184上形成了焊料球等的凸点186。即使在本实施例中，对上述半导体装置150(参照图14A)而言，由于方向相反的，布线184也弯曲了，故在吸收应力的能力方面也很优越。
另外，也可以如图14A～图14C所示的那样，立体地弯曲在图14D示出的平面形状弯曲的布线184。这样一来，就进一步提高了防止断线的效果。但是，应力缓冲层187必须存在于布线184之下。并且，电极182和布线184覆以图未示出的最外层(保护层)予以保护。
(第2实施例)
其次，图15示出的半导体装置190，在连接铝焊盘192与设于应力缓冲层194上边的焊料球196的布线200方面，具有特点。布线200可以用在第1前提技术第中所选择的布线材料之中的任一种材料。该布线200具有折皱式部分200a。如图14D所示，折皱式部分200a是，布线之中已变成了空洞(狭缝)的状态，而插入通常的布线连续形成多个折皱式部分200a。该折皱式部分200a在应力吸收性能上，比弯曲的布线184更优越。通过具有该折皱式部分200a，在半导体芯片上在布线200中发生裂纹，或向铝焊盘192和对其它有源器件的损伤没有了，提高作为半导体装置的可靠性。并且，由于将折皱式部分200a设置在一条布线上，所以用于应力吸收的构造的空间微不足道。因此，可以边维持半导体装置的小型化，边提高设计的自由度，使之不脱离CSP范畴。此外，在本实施例中，虽然折皱式部分200a是对平面方向的例子，但也可以设计在厚度方向。
在以上说明的实施例或前提技术中，作为电极虽然以焊料为例进行叙述，但是即使采用其它，例如用金凸点等公知的连接用材料也没有什么问题。并且，外部电极，是半导体芯片的有源区域，而如果是电极上以外，就哪儿也可以形成。
(第3实施例)
图16～图20是表示本发明的第3实施例的图。图16是表示本实施例的半导体装置的剖面图。该半导体装置300，在半导体芯片302上具有多层(4层)构造，且表面是以抗焊剂350进行保护的。另外，在本实施例中，也可以应用对其它实施例和前提技术中已说明过的材料和制造方法等。
图17A和图17B是表示第1层的图。详细地说，图17B是平面图，图17A是图17B的Ⅶ-Ⅶ线的剖面图。在半导体芯片302上，形成了信号输入或输出的电极304。在电极304的附近，形成了端部为倾斜面的应力缓冲层310。应力缓冲层310是绝缘体，具体地说，聚酰亚胺树脂是理想的。而且，从电极304直到应力缓冲层310上，形成了信号布线312。信号布线312，如图17B所示，在与电极304相反一侧的端部，有岛状的连接部312a。并且，象把该连接部312a包围起来的方式，不接触地形成GND平面316。GND平面316与半导体芯片302的接地用电极(图未示出)连接。
图18A和图18B是表示第2层的图。详细地说，图18B是平面图，而图18A是图18B的Ⅷ-Ⅷ线剖面图。如这些图所示，在上述的第1层上形成了应力缓冲层320。但是，应力缓冲层320要避开第1层的信号布线312的连接部312a的中央部分形成。而且，从第1层的连接部312a直到第2层的应力缓冲层320，形成信号布线322。信号布线322具有与连接部312a连接的连接部322a和又一个连接部322b。并且，在应力缓冲层320上，形成不与信号布线322导通的信号布线324。信号布线324具有连接部324a、324b。进而，在应力缓冲层320上，虽然形成了另一布线324和325，但是由于与本发明没有直接关系，故省略说明。并且，形成GND平面326，使其包围，而又不接触信号布线322、324和布线324、325。GND平面326，介以第1层的GND平面316与半导体芯片302的接地用电极(图未示出)连接。
图19A和图19B是表示第3层的图。详细地说，图19B是平面图，而图19A是图19B的Ⅸ-Ⅸ线剖面图。如这些图所示，在上述的第2层上形成了应力缓冲层330。但是，应力缓冲层330要避开第2层的信号布线322的连接部322b的中央部分形成。而且，从第2层的连接部322b直到应力缓冲层330，形成信号布线332。信号布线332具有与第2层的连接部332b连接的连接部332a和又一个连接部332b。并且，在应力缓冲层330上，形成不与信号布线332导通的信号布线334。该信号布线334具有连接部334a、334b。并且，形成GND平面336，使其包围，而又不接触信号布线332和信号布线334。GND平面326，介以第1层的GND平面316和第2层的GND平面326与半导体芯片302的接地用电极(图未示出)连接。
图20A和图20B是表示第4层的图。详细地说，图20B是平面图，而图20A是图20B的Ⅹ-Ⅹ线剖面图。如这些图所示，在上述的第3层上形成应力缓冲层340。但是，应力缓冲层340要避开第3层的信号布线334的连接部334b的中央部分来形成。而且，在第3层的连接部334b上，形成连接部342，在该连接部342上形成由铜(Cu)构成的台座344，在该台座344上形成了焊料球348。焊料球348成为外部电极。并且，形成GND平面346，使其包围，而且，不接触连接部342。GND平面346，介以第1层的GND平面316、第2层的GND平面326和第3层的GND平面336与半导体芯片302的接地用电极(图未示出)连接。
其次，说明本实施例中的导通状态。形成于半导体芯片302上的电极304与第1层的信号布线312连接，该信号布线312又与第2层的信号布线322连接。该信号布线322，通过其连接部322b与第3层的信号布线332连接。该信号布线332，通过其连接部332b与第2层的信号布线324连接。该信号布线324，通过其连接部324b与第3层的信号布线334连接。而且，在该信号布线334的连接部334b上，介以连接部342和台座344，形成了焊料球348。
而且，形成于半导体芯片上的任意位置上作为外部电极的焊料球348，与输入或输出信号的半导体芯片上任意位置的电极304连接。
不用说，外部电极也可以象其它实施例或前提技术中已说过的那样被配置成矩阵状。
且，第1层～第4层的GND平面316、326、336和346，全都为相同接地电位。
而且，倘采用本实施例，则电极304与焊料球348之间的布线，通过绝缘体，成为使其包围接地电位的导体。也就是，由于内部导体，通过绝缘体，包围接地电位的外部导体，故具有与同轴电缆同样的构造。因此，信号难以受到噪音的影响，可以得到理想的传输电路。而且，例如如果是作为CPU的半导体装置，则可能以超过1Ghz这样的高速工作。
另外，为了降低形成层的成本，也可以省略形成第1层或第4层的GND平面316、346的一层。
(其它实施例)
本发明可以有各种各样的变形，而不限于上述实施例。例如，上述实施例，虽然把本发明应用于半导体装置，但是可以把本发明应用于各种表面装配用的电子部件中，而不管是有源部件还是无源部件。
图21是表示把本发明应用到表面装配用的电子部件中的例图。该图示出的电子部件400，是在芯片部分402的两侧设置电极404而构成，例如电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器、电位器和熔断器等。在电极404上，与上述实施例同样，介以应力缓冲层406，形成布线408。在该布线408上，形成凸点410。
并且，图22也是表示把本发明应用到表面装配用的电子部件中的例图。该电子部件420的电极424，形成于芯片部分422的装配侧的表面上，且通过应力缓冲层426形成布线428。在该布线428上形成凸点430。
另外，这些电子部件400和420的制造方法，因与上述实施例或前提技术同样，故省略说明。并且，形成应力缓冲层406和426的效果也与上述实施例或前提技术同样。
其次，图23是表示在应用本发明的半导体装置上形成保护层的例图。该图示出的半导体装置440，由于在图4C示出的半导体装置上形成保护层442，除保护层以外与图4C示出的半导体装置同样，故省略说明。
在半导体装置440中，在与装配一侧相反面，即背面上形成了保护层442。这样一来，可以防止背面受伤。
进而，可以防止以背面受伤为起点的裂纹导致的半导体芯片自身的损伤。
理想的是，在切断成用作单片的半导体装置440之前，将保护层442形成到圆片的背面。这样一来，可对多个半导体装置440同时形成保护层442。详细地说，可以在金属薄膜形成工序全部结束后，在圆片上形成保护层442。这样一来，就可以顺利地进行金属薄膜形成工序。
保护层442，以耐半导体装置440的软熔工序中的高温的材料为好。详细地说，以耐焊料的熔融温度为好。并且，保护层442由涂覆浇灌树脂形成。或者，也可以粘贴具有粘合性或附着性的薄片来形成保护层。这种薄片无论是有机还是无机的。
如果这样，则由于半导体装置的表面覆以除硅酮以外的物质，因而提高例如标识性能。
其次，图24是表示在应用本发明的半导体装置上安装散热器的例图。该图示出的半导体装置450，在图4C示出的半导体装置上安装了散热器452，由于除散热器452之外与图4C示出的半导体装置同样，故省去说明。
在半导体装置450中，散热器452介以热传导性粘合剂454被安装到与装配一侧相反面，即背面上。这样一来，散热性提高了。散热器452有多个散热片456，并以铜或铜合金、氮化铝等形成为多。另外，在本例中，虽然举出带散热片做例子，但是即使安装没有散热片的简单板状的散热器(散热板)，也能得到相应的散热效果。这时由于是安装简单的板状，所以容易加工，而且可以降低成本。
在上述实施例和前提技术中，虽然作为外部端子，预先在半导体装置侧设置焊料凸点或金凸点，但是作为其它例子，也可以在半导体装置一侧，用例如铜等的台座照样作为外部端子，而不用焊料球或金凸点。另外，这时，在半导体装置装配时之前，需要预先在装配半导体装置的封装基板(母板)的连接部(凸缘)上设置焊料。
并且，在上述实施例中所用的聚酰亚胺树脂可以是黑色的。通过用黑色的聚酰亚胺树脂作为应力缓冲层，避免半导体芯片受光时的错误动作，同时可增加耐光性，提高半导体装置的可靠性。
此外，在图25中，已示出装配了用上述实施例的方法制造的半导体装置等的电子部件1100的电路基板1000。而且，作为配备有该电路基板1000的电子设备，在图26中，已示出了笔记本型个人计算机1200。

Claims (21)

1．一种半导体装置的制造方法，具有：
准备已形成电极的圆片的工序；
避开上述电极的至少一部分，在上述圆片上设置第1应力缓冲层的工序；
从上述电极直到上述第1应力缓冲层的上边，形成第1导通部的工序；
在上述第1应力缓冲层的上方，形成与上述第1导通部连接的外部电极的工序；以及
将上述圆片切断成各个小片的工序，
以设置上述第1应力缓冲层的工序和形成上述第1导通部的工序中的至少一个工序，形成使应力缓和增长的构造。
2．根据权利要求1所述的半导体装置的制造方法，其特征是，作为使上述应力缓和增长的构造，在上述第1应力缓冲层表面上形成凹部，并形成上述第1导通部，使其通过上述凹部的上边。
3．根据权利要求1所述的半导体装置的制造方法，其特征是，作为使上述应力缓和增长的构造，在形成上述第1导通部的工序中，在上述第1应力缓冲层上的平面方向使上述第1导通部弯曲形成。
4．根据权利要求2所述的半导体装置的制造方法，其特征是，包括在位于上述凹部的上述第1导通部上填充弹性体的工序。
5．根据权利要求1到4任一项所述的半导体装置的制造方法，其特征是，包括在形成了上述第1导通部的上述第1应力缓冲层的上边，设置第2应力缓冲层和与上述第1导通部连接的第2导通部的工序。
6．根据权利要求5所述的半导体装置的制造方法，其特征是，把上述第1导通部和上述第2导通部之中的至少1个导通部，形成为具有比厚度还大的平面扩展的面状。
7．根据权利要求1到4任一项所述的半导体装置的制造方法，其特征是，
在形成了上述第1导通部的上述第1应力缓冲层的上边，设置第2应力缓冲层和第2导通部；
在形成了上述第2导通部的上述第2应力缓冲层的上边，设置第3应力缓冲层和第3导通部；
将上述第2导通部形成线状，并将上述第1和第3导通部形成面状，使其具有比上述第2导通部还大的平面扩展。
8．根据权利要求1到4任一项所述的半导体装置的制造方法，其特征是，平行地形成接地电位的一对布线，使其夹住上述第1导通部。
9．一种半导体装置，具有：
具有电极的半导体芯片；
在上述半导体芯片的上边，避开上述电极的至少一部分而设置的第1应力缓冲层；
从上述电极直到上述第1应力缓冲层的上边形成的第1导通部；以及
在位于上述第1应力缓冲层的上方的上述第1导通部上形成的外部电极，
将上述第1应力缓冲层形成为，使其在表面上具有凹部，并经过上述凹部之上形成上述第1导通部。
10．根据权利要求9所述的半导体装置，其特征是，
在位于上述凹部的上述第1导通部上，设置弹性体使得填充到凹部内。
11．根据权利要求9所述的半导体装置，其特征是，
上述第1导通部，在上述第1应力缓冲层上弯曲形成。
12．根据权利要求11所述的半导体装置，其特征是，
上述第1导通部，形成折皱状。
13．根据权利要求9所述的半导体装置，其特征是，
在已形成上述第1导通部的上述第1应力缓冲层上，具有第2应力缓冲层和与第1导通部连接的第2导通部。
14．根据权利要求13所述的半导体装置，其特征是，
由上述第1导通部和第2导通部构成的2个导通部之中的一方作成线状，另一方形成具有比上述线状的导通部还要宽的平面扩展的面状。
15．根据权利要求14所述的半导体装置，其特征是，
上述面状的导通部为接地电位，而信号输入上述线状的导通部。
16．根据权利要求9所述的半导体装置，其特征是，
具有：在已形成上述第1导通部的上述第1应力缓冲层之上设置的第2应力缓冲层和第2导通部；以及
在已形成第2导通部的第2应力缓冲层之上设置的第3应力缓冲层和第3导通部，
使上述第2导通部形成线状，而上述第1和第3导通部形成面状，以便具有比上述第2导通部还大的平面的扩展。
17．根据权利要求9所述的半导体装置，其特征是，
具有平行地形成，作成接地电位的一对布线，使其夹着上述第1导通部。
18．根据权利要求9所述的半导体装置，其特征是，
在与上述半导体芯片的具有上述电极的面相反的一侧面上具有保护膜。
19．根据权利要求9所述的半导体装置，其特征是，
在与上述半导体芯片的具有上述电极的面相反的一侧面上具有散热器。
20．一种装配根据权利要求9到19任一项所述的半导体装置的电路基板。
21．一种具有根据权利要求20所述的电路基板的电子设备。
CNB971920338A 1996-12-04 1997-12-04 半导体装置及其制造方法 Expired - Fee Related CN100380612C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP339045/96 1996-12-04
JP33904596 1996-12-04
JP35688096 1996-12-26
JP356880/96 1996-12-26

Related Child Applications (6)

Application Number Title Priority Date Filing Date
CNB2006101732479A Division CN100440472C (zh) 1996-12-04 1997-12-04 半导体装置及其制造方法、电路基板和电子设备
CN2007101379458A Division CN101127336B (zh) 1996-12-04 1997-12-04 半导体装置及其制造方法、电路基板和电子设备
CNB2006101517025A Division CN100474543C (zh) 1996-12-04 1997-12-04 半导体装置及其制造方法
CNB200610151703XA Division CN100474544C (zh) 1996-12-04 1997-12-04 半导体装置及其制造方法
CNB2006101517063A Division CN100485896C (zh) 1996-12-04 1997-12-04 半导体装置及其制造方法
CNA2009100044189A Division CN101488490A (zh) 1996-12-04 1997-12-04 半导体装置及其制造方法、电路基板和电子设备

Publications (2)

Publication Number Publication Date
CN1210622A true CN1210622A (zh) 1999-03-10
CN100380612C CN100380612C (zh) 2008-04-09

Family

ID=26576301

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971920338A Expired - Fee Related CN100380612C (zh) 1996-12-04 1997-12-04 半导体装置及其制造方法

Country Status (7)

Country Link
US (5) US6255737B1 (zh)
JP (4) JP3981710B2 (zh)
KR (1) KR100501662B1 (zh)
CN (1) CN100380612C (zh)
AU (1) AU5136498A (zh)
TW (2) TW571373B (zh)
WO (1) WO1998025298A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426481C (zh) * 2003-04-15 2008-10-15 富士通株式会社 半导体装置及其制造方法
CN101281817B (zh) * 2007-04-06 2011-04-20 松下电器产业株式会社 电子零件及其制造方法
CN102832187A (zh) * 2011-06-16 2012-12-19 台湾积体电路制造股份有限公司 焊球上应力减小的晶圆级芯片规模封装件
CN103378040A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
CN109791840A (zh) * 2016-11-08 2019-05-21 株式会社村田制作所 电子部件

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100449307B1 (ko) * 1998-06-12 2004-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6930390B2 (en) * 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
TW536794B (en) 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
US6770547B1 (en) 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP2001237348A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
JP4287020B2 (ja) * 2000-04-05 2009-07-01 Ｎｅｃトーキン株式会社 高周波電流抑制型放熱板
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
JP4997682B2 (ja) * 2000-06-30 2012-08-08 ソニー株式会社 半導体装置及びその製造方法
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
JP3454259B2 (ja) * 2001-09-07 2003-10-06 セイコーエプソン株式会社 マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP4495428B2 (ja) * 2002-09-17 2010-07-07 株式会社 液晶先端技術開発センター 薄膜トランジスタの形成方法
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US20050046022A1 (en) * 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
US8390126B2 (en) 2003-10-03 2013-03-05 Motorola Mobility Llc Method and arrangement for reduced thermal stress between substrates
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4010298B2 (ja) 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4412143B2 (ja) * 2004-01-14 2010-02-10 セイコーエプソン株式会社 検査用治具の製造方法
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
US7189594B2 (en) * 2004-09-10 2007-03-13 Agency For Science, Technology And Research Wafer level packages and methods of fabrication
US7176575B2 (en) * 2004-09-30 2007-02-13 Intel Corporation Input/output routing on an electronic device
WO2006054606A1 (ja) 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
TWI254428B (en) * 2004-11-24 2006-05-01 Advanced Chip Eng Tech Inc FCBGA package structure
KR20060087273A (ko) * 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
US7413110B2 (en) * 2005-02-16 2008-08-19 Motorola, Inc. Method for reducing stress between substrates of differing materials
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
JP4419926B2 (ja) 2005-07-14 2010-02-24 セイコーエプソン株式会社 半導体装置
CN100447973C (zh) * 2006-05-12 2008-12-31 联咏科技股份有限公司 芯片结构及其制造工艺
DE102006028536A1 (de) * 2006-06-21 2007-12-27 Axel Ahnert Verfahren zur Herstellung eines Schaltungsteils auf einem Substrat
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4818005B2 (ja) * 2006-07-14 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP2009021277A (ja) * 2007-07-10 2009-01-29 Murata Mfg Co Ltd 半導体素子および該半導体素子の製造方法
US8034702B2 (en) 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
TW200941601A (en) * 2008-03-19 2009-10-01 Chipmos Technologies Inc Conductive structure of a chip
JP5823089B2 (ja) * 2009-04-07 2015-11-25 大日本印刷株式会社 センサデバイス及びその製造方法
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
JP5333342B2 (ja) 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
TWM390545U (en) * 2009-11-12 2010-10-11 Mao Bang Electronic Co Ltd Integrated circuit with layout structure
US8294265B1 (en) * 2010-03-31 2012-10-23 Amkor Technology, Inc. Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9018757B2 (en) * 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
JP2018014414A (ja) * 2016-07-21 2018-01-25 トヨタ自動車株式会社 半導体装置
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528785A (en) 1975-07-10 1977-01-22 Citizen Watch Co Ltd Semiconductor device electrode structure
JPS5518069A (en) 1978-07-26 1980-02-07 Citizen Watch Co Ltd Protective construction of semiconductor device
DE2929339A1 (de) 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung
JPS59188153A (ja) 1983-04-08 1984-10-25 Hitachi Ltd 多層配線を有する電子回路装置の製造方法
JPS61253826A (ja) 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置およびその製造方法
JPH0624205B2 (ja) 1985-06-24 1994-03-30 株式会社日立製作所 半導体装置
JPS6221248A (ja) * 1985-07-19 1987-01-29 Fujitsu Ltd 高速ｉｃパツケ−ジ
JPS62155987A (ja) * 1985-12-27 1987-07-10 Hitachi Plant Eng & Constr Co Ltd 亜硝酸イオンが共存するジチオン酸含有廃水の処理方法
KR900007231B1 (ko) 1986-09-16 1990-10-05 가부시키가이샤 도시바 반도체집적회로장치
JPS6372143A (ja) 1986-09-16 1988-04-01 Toshiba Corp 集積回路装置
JPS63229839A (ja) 1987-03-19 1988-09-26 Nec Corp 半導体装置
JPS63307759A (ja) 1987-06-09 1988-12-15 Nec Corp 半導体集積回路
JPS641257A (en) * 1987-06-23 1989-01-05 Fujitsu Ltd Semiconductor device
JPH01108745A (ja) 1987-10-21 1989-04-26 Mitsubishi Electric Corp 半導体装置
JP2630326B2 (ja) 1988-02-02 1997-07-16 富士通株式会社 半導体装置用バンプ形成方法
JPH01209746A (ja) 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH01310549A (ja) * 1988-06-09 1989-12-14 Matsushita Electric Ind Co Ltd 半導体装置
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
JPH02109358A (ja) * 1988-10-19 1990-04-23 Hitachi Ltd 半導体の実装構造体
JPH02130828A (ja) 1988-11-11 1990-05-18 Hitachi Ltd 微細配線の形成方法
JPH0320041A (ja) 1989-06-16 1991-01-29 Matsushita Electron Corp 半導体装置
JPH0323928A (ja) 1989-06-22 1991-01-31 Kanto Auto Works Ltd モール貼付装置
JPH0323928U (zh) 1989-07-19 1991-03-12
US5243221A (en) * 1989-10-25 1993-09-07 At&T Bell Laboratories Aluminum metallization doped with iron and copper to prevent electromigration
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
JPH03173126A (ja) * 1989-11-30 1991-07-26 Mitsubishi Electric Corp 多層膜構造の半導体装置およびその製造方法
JPH03198342A (ja) 1989-12-26 1991-08-29 Nec Corp 半導体装置の製造方法
JPH0410429A (ja) * 1990-04-26 1992-01-14 Matsushita Electron Corp 半導体装置
EP0460857B1 (en) * 1990-05-31 1997-03-19 Canon Kabushiki Kaisha Method for producing a semiconductor device with a high density wiring structure
EP0464567B1 (en) * 1990-06-25 1997-08-06 Matsushita Electronics Corporation Cold cathode element
JPH0474427A (ja) 1990-07-16 1992-03-09 Matsushita Electron Corp Ｍｉｓ型半導体装置の製造方法
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH0474427U (zh) * 1990-11-07 1992-06-30
KR920017227A (ko) 1991-02-05 1992-09-26 김광호 반도체장치의 층간콘택 구조 및 그 제조방법
JPH04277696A (ja) * 1991-03-06 1992-10-02 Hitachi Ltd 多層配線基板及びその製造方法
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH04313256A (ja) 1991-04-10 1992-11-05 Hitachi Ltd 半導体集積回路装置及びその形成方法
JPH04346231A (ja) 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
JP3173045B2 (ja) 1991-07-09 2001-06-04 ヤマハ株式会社 半導体装置
JPH05226416A (ja) 1991-07-09 1993-09-03 Oki Electric Ind Co Ltd フリップチップの実装方法
US5532516A (en) * 1991-08-26 1996-07-02 Lsi Logic Corportion Techniques for via formation and filling
JPH0555533A (ja) 1991-08-29 1993-03-05 Fujitsu Ltd 半導体集積回路
JP3256946B2 (ja) 1991-09-24 2002-02-18 ソニー株式会社 コンタクト形成方法
JP2833291B2 (ja) * 1991-10-09 1998-12-09 日本電気株式会社 Ｃｍｏｓ型半導体集積回路装置
JP2731471B2 (ja) 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
JPH05218136A (ja) 1992-02-03 1993-08-27 Nec Corp フリップチップ・ボンディング方法
JPH05267474A (ja) 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
JPH05291262A (ja) 1992-04-07 1993-11-05 Toshiba Corp バンプ電極の形成方法
JP2865154B2 (ja) 1992-05-08 1999-03-08 日本電気株式会社 固体撮像装置の組み立て方法
JP2528769B2 (ja) 1992-05-13 1996-08-28 昭夫 宮田 枠組足場用転落防止部材
US5332868A (en) 1992-06-22 1994-07-26 Vlsi Technology, Inc. Method and structure for suppressing stress-induced defects in integrated circuit conductive lines
JPH0621061A (ja) 1992-07-03 1994-01-28 Nec Corp 半導体装置
JPH0669211A (ja) 1992-08-22 1994-03-11 Nec Corp 樹脂封止型半導体装置
JPH0677283A (ja) 1992-08-26 1994-03-18 Kyocera Corp 配線基板へのｉｃ素子の実装方法
CA2115947A1 (en) 1993-03-03 1994-09-04 Gregory C. Smith Wafer-like processing after sawing dmds
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
JPH07115151A (ja) 1993-10-14 1995-05-02 Toshiba Corp 半導体装置及びその製造方法
KR970003731B1 (ko) 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
JPH07312380A (ja) * 1993-10-25 1995-11-28 Texas Instr Inc <Ti> 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法
JP2599455Y2 (ja) * 1993-12-03 1999-09-06 沖電気工業株式会社 高速ｌｓｉパッケージ
JP2555964B2 (ja) * 1993-12-10 1996-11-20 日本電気株式会社 アライメント精度調査パターン
JP3450038B2 (ja) 1993-12-14 2003-09-22 沖電気工業株式会社 半導体装置及びその製造方法
JP3033662B2 (ja) * 1994-04-25 2000-04-17 日本電気株式会社 半導体素子実装用フィルムと半導体素子実装構造
JPH07335721A (ja) * 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
MY112145A (en) 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JPH0831872A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体装置
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
TW368745B (en) 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP3142723B2 (ja) 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP2748870B2 (ja) 1994-12-20 1998-05-13 日本電気株式会社 基板接続方法
US5729588A (en) * 1994-12-28 1998-03-17 Lucent Technologies Inc. Enhanced recording verification system
US5525839A (en) 1994-12-30 1996-06-11 Vlsi Technology, Inc. Method of packing an IC die in a molded plastic employing an ultra-thin die coating process
JP3259562B2 (ja) 1995-01-27 2002-02-25 富士電機株式会社 バンプ付き半導体装置の製造方法
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3484554B2 (ja) * 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
JPH08250549A (ja) 1995-03-13 1996-09-27 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JPH08298269A (ja) 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
JP3963330B2 (ja) * 1995-04-26 2007-08-22 昭和電工株式会社 発光ダイオード
JPH08297139A (ja) 1995-04-26 1996-11-12 Mitsubishi Electric Corp 半導体加速度センサ
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置
US5861673A (en) * 1995-11-16 1999-01-19 Taiwan Semiconductor Manufacturing Company Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
US5702980A (en) * 1996-03-15 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd Method for forming intermetal dielectric with SOG etchback and CMP
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3056689B2 (ja) * 1996-07-09 2000-06-26 松下電器産業株式会社 半導体装置及びその製造方法
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3085231B2 (ja) * 1997-02-20 2000-09-04 日本電気株式会社 半導体装置の製造方法
US5942801A (en) * 1997-12-18 1999-08-24 Advanced Micro Devices, Inc. Borderless vias with HSQ gap filled metal patterns having high etching resistance
US5946592A (en) * 1998-03-19 1999-08-31 Winbond Electronics, Corp. Combined in-situ high density plasma enhanced chemical vapor deposition (HDPCVD) and chemical mechanical polishing (CMP) process to form an intermetal dielectric layer with a stopper layer embedded therein
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426481C (zh) * 2003-04-15 2008-10-15 富士通株式会社 半导体装置及其制造方法
US8735275B2 (en) 2003-04-15 2014-05-27 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US9331035B2 (en) 2003-04-15 2016-05-03 Socionext Inc. Semiconductor device and method of manufacturing the same
CN101281817B (zh) * 2007-04-06 2011-04-20 松下电器产业株式会社 电子零件及其制造方法
CN102832187A (zh) * 2011-06-16 2012-12-19 台湾积体电路制造股份有限公司 焊球上应力减小的晶圆级芯片规模封装件
CN102832187B (zh) * 2011-06-16 2015-08-19 台湾积体电路制造股份有限公司 焊球上应力减小的晶圆级芯片规模封装件
CN103378040A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
CN103378040B (zh) * 2012-04-11 2016-08-03 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
CN109791840A (zh) * 2016-11-08 2019-05-21 株式会社村田制作所 电子部件

Also Published As

Publication number Publication date
JP5278716B2 (ja) 2013-09-04
US6255737B1 (en) 2001-07-03
JP2008294481A (ja) 2008-12-04
KR19990082268A (ko) 1999-11-25
KR100501662B1 (ko) 2005-11-14
AU5136498A (en) 1998-06-29
TW571373B (en) 2004-01-11
JP5445732B2 (ja) 2014-03-19
JP2012169679A (ja) 2012-09-06
US20090174068A1 (en) 2009-07-09
US7521796B2 (en) 2009-04-21
US20030213981A1 (en) 2003-11-20
TW459323B (en) 2001-10-11
CN100380612C (zh) 2008-04-09
JP3981710B2 (ja) 2007-09-26
JP2009004815A (ja) 2009-01-08
WO1998025298A1 (fr) 1998-06-11
US8384213B2 (en) 2013-02-26
JP5246403B2 (ja) 2013-07-24
US7183189B2 (en) 2007-02-27
US20060249843A1 (en) 2006-11-09
US6608389B1 (en) 2003-08-19

Similar Documents

Publication Publication Date Title
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1171298C (zh) 半导体器件
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1154176C (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1096116C (zh) 半导体器件及其制造方法
CN1277309C (zh) 半导体器件及其制造方法
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1150616C (zh) 半导体器件及其制造和装配方法
US8102035B2 (en) Method of manufacturing a semiconductor device
CN1288947C (zh) 多层布线基片及其制造方法
CN1327263A (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1344014A (zh) 半导体器件和半导体组件
CN1882224A (zh) 配线基板及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
JP5165207B2 (ja) 半導体装置の製造方法
CN1440064A (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1203543C (zh) 半导体器件和半导体模块
CN1790687A (zh) 树脂密封半导体器件、具有管芯垫的引线框及其制造方法
CN1536658A (zh) 半导体器件及其制造方法
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
CN1698198A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1018718

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20151204

EXPY Termination of patent right or utility model