CN1212115A - 印刷电路多层组件及其制作方法 - Google Patents

Abstract

印刷电路组件及其制作方法在一个实施方案中利用包含多个分布在非导电粘合剂中的非导电“定距微粒”的粘合剂层。当粘合剂层安置在相对印刷电路层之间时(不管是绝缘衬底、导电层,还是其它层),各个定距微粒(44,174)安插或夹在层间的不同位置,这样微粒的直径控制着整个叠盖区域的层间距,因此允许精确地控制层间距。印刷电路组件及其制作方法在另一个实施方案中利用包含导电柱的层间互连技术,导电柱淀积在相对印刷电路板上形成的一对接触焊盘中的一个上面,此后在层压合过程中与一对接触焊盘中的另一个相连。易熔材料可以用在导电柱(208,209)中,以便于连接接触焊盘,导电柱透过安置在印刷电路板之间的介电层,因此在电路板之间的不同位置上形成电连接。

Description

印刷电路多层组件及其制作方法

本发明涉及印刷电路组件及其制作方法。具体地讲，本发明涉及印刷电路组件以及在导电层之间形成可控间距的制作方法，还涉及印刷电路组件以及使多个重叠导电层电气互连的制作方法。

随着电子产品的复杂性和数据处理速度的持续增加，连接复杂高速集成电路器件的互连电路特性变得越来越重要，必须仔细地加以分析以确保可靠的电路性能。通常，集成电路的复杂性和数据处理速度的增加标志着在其上安装器件的互连电路性能的提高。

例如，集成电路器件的复杂性，特别是随着表面贴装技术的出现，标志着更高密度的信号线被封装到更小的外壳内以降低成本，提高可靠性。减小信号线的宽度和间距可以容纳更高的布线密度。此外，利用具有通常由导电通孔电连接的多个导电层的双层和多层印刷线路板可以获得更高的布线密度。

信号线的宽度和间距，以及通孔的宽度和间距，对于利用互连电路实现的封装密度有显著的影响，因此，许多发展计划是针对互连技术的，互连技术降低最小尺寸以便在不影响可靠性和性能的前提下容纳更大的封装密度。

其中的一些发展计划涉及到越过介电层的重叠导电层的层间互连，降低了制造成本和复杂性。例如，透过多个层钻出导电通孔并进行电镀可以形成层间连接。然而，钻出的通孔在印刷电路板上占据了相当大的空间，这是因为不管层间互连是否需要，通孔是透过整个电路板形成的，还因为绝大多数机械钻孔工艺通常将通孔的最小直径限制在100微米。各向异性粘合剂是构成层间连接的另一种方法；然而，一些各向异性粘合剂不能形成纯粹的金属化结点，因此存在着可靠性的问题。此外，这些方法通常需要覆盖层使非连接但重叠的导电区域绝缘，因此，增加了组件的总体厚度。

因此，对与增加互连电路封装密度的趋势相一致的可靠的层间互连技术存在着巨大的需求。

如上所述，先进的高速集成电路器件实现的数据处理速度还标志着连接这些器件的互连电路所需的性能。现在，集成电路器件可以以千兆比特每秒的吞吐量工作，使得脉冲周期小于1纳秒，上升时间处于皮秒量级。在这些条件下，考虑到对传播延时和阻抗匹配的影响，电路中连接器件的导体应当是有源器件。

传播延时受互连电路的影响，例如印刷电路板和组件，这主要是由电路中使用的材料的介电常数造成的。具体地讲，低介电常数材料可以用来减小任何传播延时，因此增加了电路中可实现的信号速度范围。

阻抗主要包括在电路中产生电场和磁场的电阻，电容和电感。电路的阻抗还可称为特征阻抗，因为它完全决定于所用材料的特性以及空间位置关系。一些因子，例如电路材料的介电常数，导电信号线的长度和宽度，将对电路的特征阻抗产生主要影响。

在电路中为确保信号的完整性，使互连电路的阻抗与其它电子器件和连接器相匹配是很重要的。这是因为，在高频时，如果电路阻抗不匹配，信号会受到反射。这种失配使信号变形，增大上升时间，并在数据传输中产生错误。因此，为了在连接的电子元件和系统之间形成最大的功率传输，并防止沿信号路径发生信号反射，实现阻抗匹配是必须的。

如上所述，印刷电路板的阻抗与由绝缘层间隔开的信号线间距以及绝缘层材料的介电常数有直接关系。一种可控阻抗设计是表面微带结构，其中信号线与地平面相对，没有其它的叠盖导电层。另一种设计是条状线结构，其中信号线夹在一对地平面之间。

可控阻抗要求精确地控制绝缘层的介电常数和信号线间距。对于许多传统的双面印刷电路组件，这并不是关键问题，因为绝缘衬底例如聚合物薄膜和硬质纤维板的厚度和介电常数通常可以得到精确的控制。

然而，对于许多多层印刷电路组件(即，具有三层或更多导电层的组件)，阻抗控制是十分困难的，这通常是由在制作组件时将单面或双面电路板粘合在一起的层间互连技术中所使用的粘合剂造成的。对于一些双层电路板也存在类似的问题，例如，利用粘合剂将相对的单面电路板连接起来的双层电路板。

这种粘合剂造成的问题主要来源于在加压和层压合组件的过程中以及之后对相对导电层间距控制的不稳定性，因为大多数粘合剂在层压合过程中会发生流动，填充电路板之间的缝隙。结果，很难在整个印刷电路组件中获得可控间距。其它问题可能由导电层和任何中间覆盖层中的杂质或不可控制的沉淀物产生，使这些层的厚度发生变化。

对于多层印刷电路板组件的另一个重要考虑是平面性问题。具体地讲，即使在对阻抗无严格要求的应用中，获得可控制的层厚也是很重要的，这样组件的外表面将基本上呈平面。例如，当利用集成电路和其它电子器件填充组件时，因为组件上安装这些器件的连接焊盘应当具有相同的高度以确保其间的可靠连接，所以这是很重要的。然而，与导电材料相比，由于绝缘衬底和粘合剂的压缩特性，层合这种组件可能导致非平面性。此外，这种效应是随着层数的增加而积累的，结果，这种效应在较厚的多层组件中会更加显著。

一种用于连接相对导电层的层间互连技术是上述的各向异性粘合剂，它通常包含散布在非导电粘合剂中的导电微粒。当铺放在相对导电层之间时，各向异性粘合剂只沿厚度方向导电，而在层内的不同点之间是绝缘的。粘合剂的各向异性特性允许将它铺放在导电层的叠盖部分，将两层连接起来同时电连接在导电层上形成的接触焊盘。

一些各向异性粘合剂利用导电微粒，例如电镀金属的聚合物球或玻璃球，还可以包括其它非导电微粒，用于在层压合过程中防止导电微粒过度畸变。这些微粒中的一部分散布在单层内，这样由微粒连接的相对接触焊盘的间距等于微粒的直径。

尽管这种微粒可以在一些应用中控制电气相连的接触焊盘的间距，但是它们并不适于控制整个导电组件的导电层间距，特别是在层中的叠盖导电部分并没有越过粘合剂层产生电连接的区域。而在叠盖焊盘或导电材料线路没有电连接的区域，使用覆盖层(其缺点是增加了组件的总体厚度)，或者使叠盖区域中的一个或两个导电层内凹，这样导电微粒不能直接连接两个导电层。此外，在那些叠盖区域将形成不需要的电连接。

同样，因为相对导电层之间的层间电连接所占用的印刷电路板组件面积通常较小，各向异性粘合剂中的导电微粒在组件的大多数位置不适于控制导电层间距。此外，对于与一层或多层地平面相对的单层，如在许多可控阻抗应用中所见到的，单层和地平面之间的电连接可能非常稀少且间隔很大，这进一步降低了这种粘合剂在印刷电路组件的相对较大区域有效地控制层间距的能力。

因此，对于将印刷电路层在其整个相对部分上以精确控制的间距连接到另一电路层的方法存在着巨大的需求。此外，对于以可控间距连接印刷电路层的方法产生了巨大的需求，该方法不完全依靠相对层间的层间电连接点控制层间距。

本发明提供了一种印刷电路组件及其制作方法以解决现有技术相关的这些和其它问题，一方面本发明利用了包含散布在非导电粘合剂中的大量非导电“定距(gauge)”微粒的粘合剂层。当粘合剂层放置在相对的印刷电路层之间时，各个定距微粒安置或夹在印刷电路层之间的各个位置上，这样，微粒的直径可以控制整个组件的电路层间距。

“印刷电路层”，其含义是印刷电路组件中的任意一个层，不管是否导电，也不管淀积或直接安置在组件上的方式。这样，“印刷电路层”可以包括金属或导电聚合物构成的导电层、韧性或刚性衬底、覆盖层、薄膜等等。优选的是，“印刷电路层”是基本上不可变形的，因此，连接层的任何定距微粒基本上不会使层变形，但可以在组件内部控制它的相对位置。

此外，应当理解的是，利用定距微粒控制电路层之间的间距事实上还控制了组件中未与定距微粒相接触但以其它方式与接触微粒的电路层相连的其它电路层间的间距。因此，应当理解，根据本发明，不仅可以通过在导电层之间，而且还可以在一个导电层和另一个与其它导电层相连的层(例如，绝缘衬底)之间，以及两个与导电层相连的这种层(例如，在两个绝缘衬底之间)之间安置定距微粒来实现间距的控制。根据本发明还可以使用其它的组合。

粘合剂层中的微粒称为“定距”微粒，这是因为它们确定或控制着组件中的相对印刷电路层之间的间距。此外，微粒是非导电的，这样微粒实际上可以定位在相对印刷电路层之间的任意位置，不管相对层的材料是什么，也不管在该位置是否具有或形成了电连接。

本发明提出一种印刷电路组件及其制作方法以解决现有技术相关的其它问题，另一方面，本发明利用制作在一个层的接触焊盘上、并与另一层上的接触焊盘相连接的导电柱使一对叠盖导电层上的接触焊盘互连。导电柱中含有易熔材料以便和相对的接触焊盘形成熔合连接。导电柱可以穿过使导电层隔离的介电层上的孔，或者，导电柱在层压合过程中刺穿介电层，由此省去了单独形成孔的步骤。

因此，根据本发明的一个方面，提供了一种印刷电路组件，它包括第一和第二印刷电路板，每个印刷电路板包括在其上配置了导电层的绝缘衬底，第一印刷电路板上的导电层包括与第二印刷电路板的导电层上的第二接触焊盘相对的第一接触焊盘，它还包括在绝缘衬底的相对表面上形成有第二导电层的第一和第二印刷电路板中的至少一个；配置在第一和第二印刷电路板之间的介电层；和在第一接触焊盘上形成的导电柱，导电柱延伸过介电层与第二接触焊盘相连，由此使第一和第二接触焊盘电气相连。

根据本发明的第二方面，提供了制作印刷电路组件的方法。该方法包括在第一印刷电路板上形成导电柱的步骤，印刷电路板包括在其上配置了导电层的绝缘衬底，其中导电柱安置在第一印刷电路板的导电层上形成的第一接触焊盘上；将第二印刷电路板叠盖在第一印刷电路板上，第二接触焊盘与导电柱对准，并在其间安置介电层，第二印刷电路板包括在其上安置导电层的绝缘衬底，其中第二接触焊盘安置在第二印刷电路板的导电层上，第一和第二印刷电路板中的至少一个包括在绝缘衬底的相对表面上形成的第二导电层；将第一和第二印刷电路板压合在一起直到导电柱延伸过介电层并与第二接触焊盘接合，由此使第一和第二接触焊盘电连接。

这些和其它优点和特性，作为本发明的特征，将在构成本发明一部分的权利要求中陈述。然而，为了更好地理解本发明以及利用本发明获得的优点和目的，将参照附图和后面的描述性内容进行说明，其中包括本发明的优选实施方案。

图1是根据本发明原理的优选印刷电路组件的透视图。

图2是图1中的优选印刷电路组件的分解剖面图。

图3是沿图1中的线3-3得到的优选印刷电路组件的剖面图。

图4是图1-3中的另一种优选印刷电路组件的剖面图，其中定距微粒分布在绝缘衬底和导电层之间。

图5是图1-3中的另一种优选印刷电路组件的剖面图，其中定距微粒分布在一对导电层之间。

图6是图1-3中的另一种印刷电路组件的剖面图，其中导电插塞制作在粘合剂层中，电连接相对的接触焊盘。

图7是图6中的另一种印刷电路组件的剖面图。

图8是图1-3中的另一种印刷电路组件的分解剖面图，其中导电柱穿透粘合剂层，电连接相对的接触焊盘。

图9是图8中的另一种印刷电路组件的剖面图。

图10是图8-9中的另一种印刷电路组件的剖面图，其中另一个介电层分布在相对的印刷电路板之间。

本发明包括两个主要部分。第一部分主要是控制印刷电路组件中的相对印刷电路层之间的间距。第二部分是在印刷电路组件中的相对导电层之间形成层间互连。当结合在一起使用时，本发明的两个方面均是有用的，应当理解，任何一部分都不仅限于必须与另外一部分结合使用。

可控间距

见附图，其中在几幅附图中相同的标号表示相同的部分，图1表示了根据本发明原理的优选印刷电路组件10。组件10一般包括一对由粘合剂层40粘合的双面印刷电路板20、30。

本发明的一个主要优点是可以使用在其间散布着定距微粒的粘合剂层可靠地控制电路层的间距。可控层间距对于控制阻抗以及确保整个组件的平面性是十分有利的。

通常，本发明的优选实施方案是将直径可控的定距微粒置于印刷电路层的相对或重叠部分之间并挤压电路层，这样微粒与相对的两个层接触，由此确定了其间的间距。此外，考虑到许多印刷电路材料的稳定性和非畸变性，控制印刷电路层之间的间距也就控制了与之相连的其它层之间的间距。这还可以减少多层印刷电路组件中的任何加性平面扭曲。

定距微粒可以安置在任何两个相对的印刷电路层之间，如上所述层可以包含各种材料，包括金属或导电聚合物制作的导电层、韧性或刚性衬底、覆盖层和薄膜等。这些层优选地基本上是非畸变的，这样它们与微粒接触但在与微粒的接触点上基本上不会发生畸变或压缩，因此在组件中固定了它们之间的相对间距。

例如，本发明的一个优选实施方案，图1-3所示的印刷电路组件10，利用了其尺寸使相对的绝缘衬底接合的定距微粒。利用安装在衬底上的导电层，还可以控制导电层之间的间距，这对阻抗控制以及维持整个组件的平面性是十分重要的。组件10通常包括一对由粘合剂层40粘合的印刷电路板20、30。还显示出数个连接每个电路板上的相对导电层以及集成电路芯片14的通孔12，芯片是可以安装在组件10上的各种类型的电子器件中的一种。

如图2所示，印刷电路板20包括具有相对导电层24和26的绝缘衬底22。类似地，印刷电路板30包括具有相对导电层34和36的绝缘衬底32。绝缘衬底22、32可以是适于制作衬底的任何类型的韧性或刚性介电材料，包括聚酰亚胺、聚酯、PEN、聚酰胺酯、环氧树脂、陶瓷、浸渍织网或非织网玻璃、及其它材料。导电层24、26、34、36优选地利用众知的现有技术，包括各种加性、半加性或减性技术，淀积在衬底22和32上并制成图案。导电层的淀积可以通过无粘合剂的工艺完成，例如真空金属喷镀、溅射、离子镀、化学汽相淀积、电镀、化学镀等，以及粘合剂的使用。导电层可以是单金属层或通过各种工艺制成的复合层，可以包括金属，例如铜、金、铬、铝、钯、锡等等，以及导电聚合物和类似材料。

在优选实施方案中，衬底22、32由聚酰亚胺制成，导电层24、26、34、36通过NOVACLAD工艺制成，该工艺是授予Sheldahl公司的Swisher的美国专利第5,112,462；第5,137,791和第5,364,707号的主要内容。该工艺通常包括以下步骤：1利用由金属电极产生的离子氧组成的等离子体处理衬底形成金属/氧化薄膜；2优选地采用金属真空喷镀法，或者是金属真空喷镀法与在真空淀积金属的表面上电镀金属的额外步骤相结合的复合方法，在处理后的薄膜上形成金属化互连层。工艺中的第一步在薄膜表面产生能够固定金属互连层的粘接表面，金属互连层与黏性衬底不同，具有极佳的抗脱落能力，特别是当受到加热、化学处理、机械应力或环境压力时。喷镀之后的电路板可以利用传统的方法进行刻蚀并在导电层上制成所需的图案。

通孔可以制作在印刷电路板20、30上，例如喷镀之前在衬底上钻出通孔，这样在通孔上可以淀积金属。在一些应用中，淀积在通孔壁上的导电材料可以完全添满通孔，这样在通孔中不存在孔隙。在一些应用中，覆盖层也可以淀积在图形化的导电层上。其它变化，例如在电镀之后进行钻孔，对于本领域的普通技术人员是显然的。

如图2所示，粘合剂层40优选地安置在电路板20、30之间，层40优选地是由多个散布在非导电粘合剂42中的非导电定距微粒44构成的干燥并固化的B-状态层。另外，层还可以通过丝网印刷、辊压镀膜或其它适宜的工艺淀积在印刷电路板上。

层40中使用的粘合剂42优选地是非导电热固粘合剂，例如聚酰亚胺、环氧树脂、丁基酚醛等，及其组合物。其它粘合剂，例如压感和热塑粘合剂也可以使用。使用的粘合剂应当具有适当的黏性和流动性，还应考虑到例如介电常数和温度稳定性。优选实施方案中使用的粘合剂是聚酰亚胺热固粘合剂，其介电常数约为4.4(在频率为1Mhz，按照Mil-P-13949标准的4.8.3.1.4进行测量)，且热阻较高。

定距微粒优选地是由实心或空心的非导电材料例如玻璃、聚合物、硅、陶瓷等制成的不可压缩的球形微粒。微粒中使用的材料还可以根据具体的介电强度进行选择，以便将粘合剂层调节到受控的介电常数。另外，使用低介电常数微粒能够使粘合剂层的总介电常数低于粘合剂本身的介电常数。微粒还可以呈除球形之外的各种几何形状。在优选实施方案中，微粒是空心玻璃球。利用微粒的优选尺寸和分布范围，可以使粘合剂层的总介电常数大约处于1.5和3之间(在频率为1Mhz，按照Mil-P-13949标准的4.8.3.1.4进行测量)。

微粒的尺寸优选地在整个粘合剂层中是基本相同的，优选的是至少有30％的微粒处于平均直径+/-10％之间。此外，微粒在粘合剂中的装填或分布优选地占体积的30-70％，尽管在不同的应用中需要不同的微粒密度，特别是在利用微粒确定其它类型的印刷电路层间距的应用中。另外，最后的间距、电路板的布局和其它考虑还可能影响粘合剂中微粒的尺寸和分布。

在使用中，微粒优选地均匀散布在粘合剂中，然后使粘合剂层化、干燥和固化，最后形成B-状态粘合剂层。然后，将层安置在印刷电路板之间，使整个组件重叠在一起，并在热和压力的作用下将层压合在一起，如图3所示。在层压合过程中，定距微粒陷在电路板之间使相对的绝缘层在没有导电层的区域相接合。在有一个或多个导电层的区域，微粒通常移动到无导电层的区域(即，绝缘衬底的“暴露区域”)。另外，粘合剂流入电路板之间的凹槽，任何多余的粘合剂被挤压出组件的侧边缘。在层压合过程中电路板压合在一起的程度由定距微粒的直径控制，当这些微粒与相对的印刷电路层相接合之后，就确定了组件最终的层间距。

如上所述，微粒直径的平均值优选地用来控制印刷电路层之间的间距。例如，对于图1-3所示的实施方案，微粒的直径d优选地用来控制绝缘衬底22和32之间的连接距离x(最好参看图3)。利用衬底22、32的基本不畸变特性，控制这些层之间的距离还间接地控制了导电层26、36之间的距离y。

在许多受控阻抗应用中，期望在多层组件的每一层中具有相对恒定的导电层之间的间距。例如，对于印刷电路组件10，期望将越过粘合剂层的导电层之间的距离y设置得与越过绝缘衬底的导电层之间的距离z相等。对于通常的组件，例如包括饰以15微米铜层的50微米聚酰亚胺衬底，定距微粒的直径平均值应当为80微米以便越过粘合剂层在导电层之间提供50微米的间距。还期望粘合剂层的介电常数与绝缘衬底的介电常数相匹配。

如上所述，然而，定距微粒并不仅限于接合相对的绝缘衬底。例如，图4示例了具有用于将一对印刷电路板60、70粘合在一起的粘合剂层80(在粘合剂82中散布着定距微粒84)的组件50，以及绝缘衬底62、72和导电层64、66、74。在该实施方案中，多个定距微粒84，在印刷电路板60上与衬底62接合；在印刷电路板70上与导电层74接合。此外，微粒的直径d间接地控制了导电层66、74之间的距离y，以及绝缘衬底62、72之间的距离x。在层压合过程中，微粒从具有两个叠盖导电材料层的区域移出。图4所示的结构适用于具有地平面、电源平面或屏蔽平面的应用，其中导电材料完全覆盖至少一个印刷电路板的表面。

如另一个例子图5所示，组件100具有用于粘接一对印刷电路板110、120的的粘合剂层130(粘合剂132中散布着定距微粒134)，以及绝缘衬底112、122和导电层114、116、124。在该结构中，微粒的直径d直接控制导电层114、124之间距离y，间接地设置了绝缘衬底112、122之间的距离x。散布在没有任何叠盖导电材料区域的任何微粒倾向于“飘浮”在粘合剂中，不能控制层间距。此外，由于微粒的非导电特性，它们并不会通过粘合剂层导电，因而不能在组件中产生任何潜在的不期望的短路现象。因此，可以获得显著的优点，因为在导电层之间获得了可控的机械间距，而没有引入不期望的通过粘合剂层的导电通路。此外，覆盖层一般是不需要的，因此降低了制造成本和复杂性以及组件的总体厚度。

其它印刷电路层可以和定距微粒相接触，包括制作在电路板的导电层上的覆盖层。附加的印刷电路板还可以利用附加的粘合剂层粘接在一起，例如，产生具有五层或更多导电层的多层组件。另外，介电材料可以填充在电路导线之间，以便为印刷电路板提供更平的表面，由此定距微粒将在相同的印刷电路板上接合两种类型的层。

此外，期望利用绝缘衬底上的开阔区域(“无信号传输区域”-即，导电材料没有得到使用的那些区域)加以用于控制该区域间距的导电材料图样。这些非信号传输区域中的导电材料只用于控制间距，或者可以用来屏蔽或其它目的。

此外，不同的微粒尺寸可以在组件的不同区域使用，例如，如果在组件的某一区域只有地或屏蔽平面，微粒和/或粘合剂可以只在电路板的某些叠盖部分使用。此外，还可以使用其它淀积粘合剂层和压缩组件的方法。其它修正对于本领域的技术人员是显然的。

优选的粘合剂层还可以包括焊盘互连装置，用于在越过粘合剂层的离散位置上电连接印刷电路板上的任何接触焊盘。一些方法可以用来制作通过粘合剂层的导电区域。

一种优选的方法是在层压合之前的粘合剂层上制作易变形或易熔的导电“插塞”。例如，图6和7的印刷电路组件示例一种形成焊盘连接的方法，由此，孔175制作在粘合剂层170上(在粘合剂172中具有定距微粒174)，并用导电材料176填充。最后的层插入一对印刷电路板150、160之间(具有衬底152、162，导电层154、156、164、166)，层170中的导电材料176与相对的焊盘157(例如制作在通孔158上)和167对准。当组件层压合之后(图7)，导电材料176优选地与焊盘157、167熔合，在其间形成可靠的互连，同时微粒安置在衬底152和162之间。

层170中的孔175可以用钻孔、凿孔、冲压、激光切削等方法制成。导电材料176可以利用一些工艺淀积在孔内，包括电镀、丝网印刷、喷墨印刷等。导电材料可以是金属，例如铜，或者是导电墨水(固化或未固化)或者是易熔材料，例如焊料微粒。两种优选的方法是丝网印刷易熔导电墨水，和喷墨印刷焊料微粒。

形成层间互连的其它方法，例如，在层压合之后钻孔并对通孔进行电镀，也可以在不偏离本发明宗旨和范围的前提下使用。

因此，可以看到本发明的优选实施方案实现了印刷电路层之间的可控间距，不管它们是绝缘衬底、导电层、其它层，还是各种组合。可控间距对于可控阻抗应用中的电路设计是十分有利的，因为能够可靠地确定越过粘合剂层的阻抗。此外，最终组件的平面性也得到改进，这随着组件层数的增加而变得特别重要，因为平面性误差是随着层数的增加而增加的。其它优点是在安装了电子器件例如集成电路的组件外表面上保证安装焊盘具有相对恒定的高度。在不偏离本发明宗旨和范围的条件下，可以对这些优选实施方案进行其它修正。

另一层间互连方法

如上所述，本发明的第二部分针对在印刷电路组件中的相对导电层之间形成层间互连，特别是在一个印刷电路板上制作与另一印刷电路板上的焊盘相接合的导电“柱”或类似结构。本发明的第二部分特别适用于以这里公开的方式利用粘合剂层控制间距。然而，应当理解，这种层间互连工艺还可以用于越过其它介电层，如下所述。

例如，图8和9的印刷电路组件180示例了形成层间焊盘连接的方法，由此，第一印刷电路板200，具有制作在绝缘衬底202上的一对导电层204、206，具有制作在接触焊盘207上的导电柱。导电柱由涂以易熔材料例如锡的铜层208组成。铜和锡优选地用半加性(semi-additive)工艺电镀进行淀积，尽管还可以使用其它工艺，包括减性和加性金属淀积工艺，丝网印刷工艺、模板印刷工艺(例如模板印刷导电墨水和后续的墨水固化/烧结)等。其它导电材料例如一些二价和三价金属、易熔材料，及其组合可以用于制作层208。

利用优选工艺，先将无水薄膜光刻胶层涂在铜箔印刷电路板上，然后利用所需的电路图案对光刻胶进行曝光和冲洗，并利用最后得到的掩膜电镀铜从而形成所需的电路图案。第二步，将第二光刻胶层涂在第一层上，并利用准备在印刷电路上制作的导电柱图案进行曝光和冲洗。导电柱电镀到与铜箔一样厚，然后利用锡的电子淀积层覆盖顶端。剥离光刻胶，并将多余的铜刻蚀掉。

各个导电柱上电镀的铜层208的厚度主要决定于所需的相对接触焊盘之间的连接距离，并且当与含有定距微粒的粘合剂一起使用时，该厚度还决定于微粒的直径。例如，期望在焊盘之间提供的连接距离处在1至4mil(50至100微米)之间，优选地，铜层208的厚度也处于相同的范围内。锡层209优选地是浸入式化学镀或电镀到能够为在铜层208和相对的接触焊盘之间形成熔化连接提供足够材料的厚度。

导电柱也可以具有不同的外形，例如，圆形、矩形等。此外，导电柱的最大宽度或直径可以根据阻抗要求、电路控制能力和接触焊盘的尺寸确定，通常在50至100微米之间。然而，导电柱除了安装所需的接触焊盘之外通常不需要任何电路板上的附加表面，考虑到对准误差，它们的直径优选地是接触焊盘的1/2。因此，在优选实施方案中，导电柱通常不会对电路板的总间距(即，最小复合信号线间隔和宽度)产生显著的影响。

印刷电路板200优选地通过层压合过程越过粘合剂层210(具有分布在粘合剂212中的定距微粒214)与第二电路板190互连(具有形成在衬底192上的导电层194、196)。在层压合之前，期望先将黏性增强层199淀积，例如采用浸入式化学镀或电镀，在接触焊盘上，例如焊盘197。例如，层199的厚度大约为8至50微米，由金或类似的可以增强与易熔金属例如锡层209的黏性的材料制成。黏性增强层在某些应用中不必使用。

在层压合过程中(图9)，层208、209构成的导电柱可以“刺穿”层210和制作在电路板190上的接触焊盘197(由通孔198示出)。易熔层209优选地再次流动并与焊盘197上的金层199熔合，从而与焊盘207形成了可靠的电气互连。由于导电柱要承受较高的单位载荷，通常它们将取代粘合剂使易熔层完全接触相对的焊盘并在其间形成熔合连接。还是由于较高的单位载荷，导电柱还在图9所示的层压合工艺中取代了定距微粒。通过进一步的压缩，粘合剂层中的定距微粒开始共享外加的部分，在制成的组件中形成可控的间距和可靠的互连。

另外，利用上述的层间互连，可以在粘合剂层210上钻出或形成一个孔，孔与导电柱对准，并与形成它们自己的孔的导电柱相对。

如上所述，在此公开的导电柱层间互连技术还可以用于越过其它介电层形成互连。例如，如图10中的组件220所示，一对印刷电路板230和240可以越过介电层250互相连接，导电柱具有铜层244和易熔材料246，形成在电路板240上并与电路板230熔合。介电层250优选地包括对准孔256，导电柱通过它伸出来。

可以使用各种介电层结构粘接电路板230和240。例如，如图10所示，介电层250可以是两面均涂以粘合剂254的基底介电薄膜252。另外，介电薄膜还可以是充满了粘合剂的半固化织网玻璃复合物。还可以使用其它介电层，例如非织网玻璃和薄膜胶带等，或适于粘接相对电路板的介电层的任何其它形式。

还可能利用具有基底薄膜或薄片并在已知位置上具有预定孔径网格或图案的介电层。通过适当的电路设计，导电柱能够与孔对准，因此不必专门在介电层上钻孔。

应相信按照在此公开的方式使用互连导电柱能够以简单、可靠和成本低廉的方式实现可靠的层间互连。此外，可以以更小的尺寸和间隔构造导电柱，由此增加了印刷电路组件可实现的封装密度。此外，导电柱能够形成金属结点，因为这种结点的金属化作用，所以这种结点通常比粘合剂结点更可靠。还可以利用标准的光刻技术以与整个电路图案相同的分辨率淀积导电柱，这样做降低了材料损耗，这是因为只需在电路板的所需位置上制作分立的导电互连。此外，导电柱可以比与之相连的接触焊盘更小，因此允许在层压合过程中产生一定的焊盘对准误差。本领域的技术人员可以理解其它益处。

在不偏离本发明宗旨和范围的条件下可以对优选实施方案进行其它改变和修正。因此，本发明在附属权利要求中说明。

Claims (19)

1一种印刷电路组件，包括：

(a)第一和第二印刷电路板，每个印刷电路板包括在其上安置了导电层的绝缘衬底，第一印刷电路板上的导电层包括与第二印刷电路板的导电层上的第二接触焊盘相对的第一接触焊盘，第一和第二印刷电路板中的至少一个包括形成在绝缘衬底相对表面上第二导电层；

(b)安置在第一和第二印刷电路板之间的介电层；和

(c)导电柱，制作在第一接触焊盘上，导电柱越过介电层与第二接触焊盘相连，由此使第一和第二接触焊盘电连接。

2根据权利要求1的印刷电路组件，其中介电层包括将第一和第二印刷电路板相连的粘合剂。

3根据权利要求2的印刷电路组件，其中介电层还包括利用粘合剂贴在其两侧的介电薄膜和一个孔，导电柱穿过孔延伸出来。

4根据权利要求2的印刷电路组件，其中介电层还包括充满粘合剂的半固化薄片和一个孔，导电柱穿过孔延伸出来。

5根据权利要求2的印刷电路组件，其中介电层包括孔的网格，导电柱与孔的网格中的一个孔对准。

6根据权利要求1的印刷电路组件，其中导电柱的宽度小于第一和第二接触焊盘的宽度。

7根据权利要求1的印刷电路组件，其中导电柱包括制作在第一接触焊盘上的第一金属层和制作在第一金属层上的第二金属层，第二金属层包括与第二接触焊盘熔合的易熔金属。

8根据权利要求7的印刷电路组件，其中第一金属层包括铜，第二金属层包括锡。

9根据权利要求7的印刷电路组件，其中第二接触焊盘包括淀积于其上并与导电柱上的第二金属层熔合的粘性增强层。

10根据权利要求9的印刷电路组件，其中粘性增强层包括厚度大约为8至50微英寸(microinch)的金。

11一种制作印刷电路组件的方法，包括步骤：

(a)在第一印刷电路板上制作导电柱，印刷电路板包括在其上安置了导电层的绝缘衬底，其中导电柱安置在第一印刷电路板的导电层上的第一接触焊盘上；

(b)将第二印刷电路板放置在第一印刷电路板上，且第二接触焊盘与导电柱对准，介电层安置在它们之间，第二印刷电路板包括在其上安置了导电层的绝缘衬底，其中第二接触焊盘安置在第二印刷电路板的导电层中，第一和第二印刷电路板中的至少一个包括制作在绝缘衬底相对表面上的第二导电层；和

(c)压合第一和第二印刷电路板，直到导电柱透过介电层与第二接触焊盘相连，由此使第一和第二接触焊盘电连接。

12根据权利要求11的方法，其中介电层包括粘合剂，压合步骤包括利用粘合剂机械压合第一和第二印刷电路板的步骤。

13根据权利要求12的方法，其中介电层还包括利用粘合剂贴在其两侧的介电薄膜和一个孔，导电柱穿过孔延伸出来。

14根据权利要求12的方法，其中介电层还包括充满粘合剂的半固化薄片和一个孔，导电柱穿过孔延伸出来。

15根据权利要求12的方法，其中介电层包括孔的网格，导电柱与孔的网格中的一个孔对准。

16根据权利要求11的方法，其中导电柱的宽度小于第一和第二接触焊盘的宽度。

17根据权利要求11的方法，其中制作步骤包括在第一接触焊盘上淀积第一金属层，在第一金属层上淀积第二易熔金属层，压合步骤包括通过加热将第二金属层与第二接触焊盘熔合。

18根据权利要求17的方法，其中制作步骤包括掩膜曝光，利用掩膜通过电镀工艺淀积第一和第二金属层。

19根据权利要求17的方法，还包括在第二接触焊盘上淀积粘性增强层，压合步骤包括在导电柱上将第二金属层与粘性增强层熔合。

Images