CN1212460A - 具有倾斜设置的端子的功能块的半导体器件 - Google Patents

具有倾斜设置的端子的功能块的半导体器件 Download PDF

Info

Publication number
CN1212460A
CN1212460A CN98117203A CN98117203A CN1212460A CN 1212460 A CN1212460 A CN 1212460A CN 98117203 A CN98117203 A CN 98117203A CN 98117203 A CN98117203 A CN 98117203A CN 1212460 A CN1212460 A CN 1212460A
Authority
CN
China
Prior art keywords
line
lead
functional block
signal end
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98117203A
Other languages
English (en)
Inventor
泷口理惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1212460A publication Critical patent/CN1212460A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

多层布线结构(43)电连接功能块(41)的信号端(44a-44h)到另一个功能块的信号端,相对于限定由功能块占有的区域的边线(41b)和端线(41a)倾斜地设置信号端(44a-44h),使垂直互连部分(45a-45h)连接信号端到第1层导线(46b)和第2层导线(46a),不受干扰,由此减少垂直互连部分和功能块之间的区域。

Description

具有倾斜设置的端子的 功能块的半导体器件
本发明涉及半导体器件,特别是涉及具有选择连接功能块的可二维延长的信号线的半导体器件。
半导体集成电路器件具有多个功能块,每个功能块包含逻辑单元。虽然通过功能块中的信号线连接逻辑单元和,但是,在一个功能块的逻辑单元和另一个功能块的逻辑单元之间没有任何信号线。这意味着要求设计者在功能块之间单独地设定信号通路。
日本的没审查专利申请公开No.62-120042公开了关于功能块之间电连接的自动布线系统,图1表示日本的没审查专利申请公开的例子。标号1,2,3,4分别表示各功能块,功能块1-4集成在半导体衬底上。功能块1-4有信号端1a-1d,2a/2b,3a/3b,4a/4b,通过多层布线结构5分别连接信号端1a-1d,2a/2b,3a/3b,4a/4b。
多层布线结构5包括第1层导线5a,5b,5c,5d,5e,5f,5g,第2层导线5h,5j,5k,5m,5n,5o,5p,5r互连部分6a,6b,6c,6d,6e,6f,6g,6h,6j,6k,6m。第1导线5a-5g垂直于第2层导线5h-5r延伸,在第1层导线5a-5g和第2层导线5h-5r之间插入层间绝缘层(没表示)。从而,第1层导线5a-5g和第2层导线5h-5r离开半导体衬底的高度不同。接触孔形成在层间绝缘层中,并分别插有垂直互连部分6a-6m。
信号端1a,1b,2a分别连到第1层导线5a/5c/5b,第2层导线5h/5j通过互连部分6a/6d和6c连到第1层导线5a/5b和5c。
另一方面,信号端1d/1c,2b,3a/3b,4a/4b分别连到第2层导线5q/5o,5m,5k/5n,5p/5r,第1层导线5g/5f/5e和5d通过垂直互连部分6k/6m,6j/6h,6f/6g,和6d/6e分别连到第2层导线5q/5r,5o/5p,5m/5n,5j/5k。弯曲第1层导线5d以便使其一端和垂直互连部分6d对准。
在1/2功能块的边线上设置信号端1a/1b和2a,在平行于第2层导线5h-5r的方向延伸,在功能块1-4的端线上设置另一个信号端1c/1d,2b,3a/3b,4a/4b,在平行于第1层导线5a-5g的方向延伸。根据延伸方向在第1和第2层上选择地形成导线5a-5r,垂直互连部分在信号端1a-4b之间形成导电通路。
当在功能块端线上设置信号端时,图2所示,多层布线结构和信号端连接。在半导体衬底上集成功能块11,12和13。沿功能块11/12/13的端线分别设置信号端11a/11b/11c/11d,12a/12b/12c/12d和13a/13b/13c/13d,多层布线结构14有选择地将信号端11a-11d连接到信号端12a-12d,13a-13d,和另一个功能块(没表示)的信号端。多层布线结构包括第1层导线15a/15b/15c/15d,第2层导线16a/16b/16c/16d,17a/17b/17c/17d,18a/18b/18c/18d,和垂直互连部分19a/19b/19c/1d,20a/20b/20c/20d,21a/21b/21c/21d。
第2层导线16a/16b/16c/16d直接连接信号端11a/11b/11c/11d到信号端13a/13b/13c/13d,通过垂直互连部分19a/19b/19c/19d连接到第1层导线15a/15b/15c/15d。第1层导线15a/15b/15c/15d通过垂直互连部分20a/20b/20c/20d和第2层导线18a/18b/18c/18d连接到另一个功能块的信号端(没表示),通过垂直互连部分21a/21b/21c/21d连到第2层导线17a/17b/17c/17d。信号端12a/12b/12c/12d分别连到第2层导线17a/17b/17c/17d。于是,功能块11通过多层布线结构14提供电信号到功能块12/13……在这个例子中,信号端11a-11d,12a-12d,13a-13d只设置在功能块11/12/13的端线上,第2层导线16a-16d和17a-17d连接到信号端11a-11d,12a-12d,13a-13d。
另一方面,当信号端设置在功能块的边线上时,如图3所示,多层布线结构连接到信号端。功能块31/31集成在半导体衬底上,信号端31a/31b/31c/31d和32a/32b/32c/32d设置在功能块31/32的边线上。多层布线结构33连接信号端31a-31d到信号端32a-32d和另一个功能块的信号端(没表示)。
多层布线结构33包括第1层导线34a/34b/34c/34d,第2层导线35a/35b/35c/35d和垂直互连部分36a/36b/36c/36d。第1层导线34a-34d在左端连接到信号端31a-31d,在右端连接到信号端32a-32d,通过垂直互连部分36a-36d连接到第2层导线35a-35d。第2层导线35a-35d传输电信号到另一个功能块的信号端(没表示)。
在这个例子中,第2层导线35a-35d是0.5μm宽,相互间最小间隔G1为1μm。垂直互连部分36a和36d的通孔与信号端31a和32d相隔至少1μm。信号端31a-31d和32a-32d的每一个信号端占有面积0.5μm×0.5μm。结果,要求至少8μm来间隔功能块31和功能块32。
但是,如果把信号端31e/31f/31g/31h和32e/32f/32g/32h分别加到功能块31/32,则第一层导线34e/34f/34g/34h,第2层导线35e/35f/35g/35h和垂直互连部分36e/36f/36g/36h进一步和多层布线结构33结合成一个整体。信号端31e-31h/32e-32h,第2层导线导线35e-35h,垂直互连部分36e-36h的接触孔分别与信号端31a-31d/32a-32d,第2层导线35a-35d,垂直互连部分36a-36d的接触孔尺寸相等。要求至少14μm来隔离功能块31和功能块32。于是,间隔G2与在功能块31/32边线上设置的信号端一起增加。
现有技术中的多层布线结构发生下述问题,多层布线结构在功能块之间要求宽的区域。从图3和图4比较可知,当增加信号端时,问题变的严重了。
本发明的主要目的是提供一种半导体器件,其布线结构和现有技术相比,结构简单,占有面积较小。
本发明考虑到现有技术多层布线结构的固有问题,注意到信号端位置限定与其相连的导线的延伸方向。例如,信号端1a/1b/1c和31a-31d只和平行于功能块端线延伸的导线相连,信号端1c/1d,2b,3a/3b,4a/4b,11a-11d,12a-12d,13a-13d只和平行于功能块端线延伸的导线相连。当设计者改变信号通路的方向,设计者增加垂直于直接连接到信号端导线的导线,因此上述的限制增加导线和信号通路所占的面积。本发明人得出结论:消除上述限制可获得占用更窄面积的布线结构。
为了达到上述的目的,提出了倾斜设置信号端,使信号端和在不同层上延伸的导线相连。
按照本发明的一个方案,提供一种半导体器件,至少包括产生电信号的一个功能块和布线结构,该功能块包括具有沿第1虚拟线(virtual line)设置的第1个信号端的多个信号端,用于和另一个功能块电通信,该第1虚拟线相对于相互垂直的第2虚拟线倾斜延伸,该布线结构连接到第1信号端,用于在前述至少一个功能块和另一个功能块之间传输电信号,包括设置在第1层的和相对于第1虚拟线倾斜延伸的第1导线,设置在不同于第1层的第2层上的和相对于第1虚拟线和第1导线倾斜延伸的第2导线,选择程度连接第1信号端到第1和第2导线的第1互连部分。
通过参照下列附图进行说明将更清楚的理解半导体器件的特征和优点:
图1是表示日本没审查的专利申请公开N0.62-120042公开的现有技术布线结构的平面图;
图2是表示现有技术布线结构第2实例的平面图;
图3是表示现有技术布线结构的第3实例的平面图;
图4是表示具有比第3实例较多信号端的现有技术布线结构的平面图;
图5是表示按照本发明的半导体集成电路器件的平面图;
图6是表示按照本发明另一个的半导体集成电路器件的平面图;
图7是表示按照本发明又一个的半导体集成电路器件的平面图;
图8是表示在功能块之间设置的布线结构的平面图;
图9是表示在功能块之间设置的再一个布线结构的平面图。
第1实施例
参照图5说明在半导体衬底42上集成的具有布线结构43的功能块41。虽然在图5没有表示,多个逻辑单元形成功能块41,功能块41通过逻辑单元的逻辑次序达到预定的任务。功能块41占有大致矩形的区域,具有一对端线41a和一对垂直于端线41a的边线41b。但是,在图5中只表示功能块41的1/4,一个端线41a和一个边线41b部分地限定功能块41的1/4部分。端线41a延伸在X方向,边线41b延伸在Y方向。
端线41a通过之字线连到边线41b,之字线在直角坐标X-Y中倾斜地延伸。第1子线41c在X方向相互隔离,第2子线41d在Y方向相互隔离。第1子线41c交替地和第2子线41d相连,以便形成之字线,其在端线41a和边线41b之间倾斜地延伸。
功能块41还包括信号端44a,44b,44c,44d,44e,44f,44g,44h,逻辑单元选择地和信号端44a-44h相连,以便通过布线结构43和另一功能块(没表示)通信。
布线结构43包括垂直互连部分45a,45b,45c,45d,45e,45f,45g,45h,第1层导线46a,第2层导线46b,和多层层间绝缘结构。第1层导线46a在Y方向延伸,第2层导线46b在X方向延伸。虽然在图5没有表示,第1层间绝缘层和第2层间绝缘层形成在半导体衬底42的上面,第1层间绝缘层和第2层间绝缘层插入在信号端44a-44h和第1层导线46a之间,及第1层导线46a和第2层导线46b之间。换句话说,第1层导线46a在第1层间绝缘层上延伸,第2层导线46b在第2层间绝缘层上延伸。第1层间绝缘层和第2层间绝缘层形成多层层间绝缘结构。
在多层层间绝缘结构中形成通孔,使信号端44a-44h分别露出通孔。每个通孔仅仅穿透第1层间绝缘层或第1层间绝缘层和第2层间绝缘层,垂直互连部分45a-45h分别填充通孔。因此,各垂直互连部分45a-45h连接相关的信号端到第1层导线46a和/或第2层导线46b。于是,通过垂直互连部分45a-45h选择地连接信号端44a-44h到第1层导线46a和第2层46b。结果,从信号端44a-44h沿Y方向和/或X方向传送电信号,不是现有技术而是在本实施例减少了垂直互连部分45a-45h。减少垂直互连部分使布线结构占有面积较小,按照本发明的布线结构比现有技术的布线结构简单。
第2实施例
图6表示本发明实施的另一个半导体集成电路器件,在该半导体集成电路器件中含有另一个布线结构50。功能块51类似于功能块41,用相应于功能块41的信号端的相同标号表示信号端,不再详述。信号端44a-44h通过布线结构50连接到另一个功能块(没表示)的信号端。
布线结构50包括第1层导线50a,第2层导线50b/50c,第3层导线50d,和垂直互连部分52a-52h。虽然在图6中只看到第1层导线50aa,但是其他第1层导线50a在第3层导线下面延伸,因此在图6中不能看见。第1层导线50a和第3层导线50d在X方向延伸。第2层导线50b/50c在Y方向延伸。在多层层间绝缘结构中(没表示)覆盖布线结构50,多层层间绝缘结构具有第1层间绝缘层,插入在信号端44a-44h和第1层导线50a之间,第2层间绝缘层,插入在第1层导线50a和第2层导线50b/50c之间,第3层间绝缘层,插入在第2层导线50b/50c和第3层导线50d之间。
在多层层间绝缘结构中形成通孔(没表示),使信号端44a-44h分别露出各通孔。用垂直互连部分52a-52h分别填充各通孔。
和信号端44a-44d相关的通孔穿过第1层间绝缘层,第1和第2层间绝缘层,或第1,第2,第3层间绝缘层,信号端44a 44d连到第1层导线50a,第2层导电线50b和/或第3层导电线50d。另一方面,和信号端44e-44h相关的通孔穿过第1层间绝缘层,或第1和第2层间绝缘层,信号端44e-44h可连到第1层导线50a,和/或第2层导电线50c。由信号端44a-44h在Y方向和/或X方向传送电信号。第2实施例的布线结构达到第1实施例的全部优点。
第3实施例
图7表示本发明实施的另一个半导体集成电路器件。布线结构60类似于布线结构43,用对应于第1实施例的部分的相同标记表示布线和互连部分,不用详细说明。布线结构60连到功能块61上,功能块61除了第2子线61a以外类类似于功能块41,形成之字线部分,在端线61b和边线61c之间倾斜地延伸。虽然第2子线61b和第2子线41d同样短,但是延长了第2子线61a,信号端44a-44d和信号端44e-44h相互分离。第1子线61c和第1子线41c同样短,第1子线61c交替地连到第2子线61a/61b。第1子线61c和第子线61a/61b形成之字线,在端线61b和边线61c之间倾斜地延伸。
布线结构60达到了第1实施例的全部优点。
实例
利用布线结构43,50,60中的任意一个布线结构,如下所述相互连接各功能块。
图8表示第1例。在半导体衬底73上和其他功能块(没表示)一起集成功能块71/72,布线结构74类似于图5所示的布线结构43。信号端75a,75b,75c,75d倾斜地设置在端线71a和边线71b之间,信号端76a,76b,76c,76d倾斜地设置在端线72a和边线72b之间。
布线结构包括垂直互连部分74a/74b/74c/74d/74e//74f/74g/74h,第1层导线77a/77b/77c/77d,第2层导线78a/78b/78c/78d。信号端75a/75b/75c/75d通过垂直互连部分74a/74b/74c/74d分别连接到第1层导线77a/77b/77c/77d和第2层导线78a/78b/78c/78d,信号端76a/76b/76c/76d通过垂直互连部分74e//74f/74g/74h分别连接到第1层导线77a/77b/77c/77d。于是,信号端75a-75d通过第1层导线77a-77d提供电信号到信号端76a-76d,通过第2层导线78a-78d提供电信号到另一个功能块的信号端(没表示)。
第2层导线78a-78d相互隔离1μm的间距Q,具有宽度8μm。信号端和通孔之间最小间隙是1μm,相邻信号端之间最小间隙也是1μm。信号端75a-75d/76a-76d的每一个信号端是0.5m×0.5μm。垂直互连部分74a-74d和74e-74h分别设置在边线71b的左侧和边线72b的右侧,在垂直互连部分74a-74d和垂直互连部分74e-74h之间要求任意的垂直互连部分。因此,布线结构74在功能块71和72之间不需要任何间隔,功能块71邻近功能块72。比较图8和图3,知道本发明的布线结构74是简单的,要求的面积比现有技术的布线结构较小。
图9表示第2例。功能块90,91,92和其他功能块(没表示)一起集成在单片的半导体衬底93上。布线结构94电连接功能块90,91,92和另一个功能块。功能块90,91,92分别具有信号端90a/90b/90c/90d,91a/91b/91c/91d,92a/92b/92c/92d。
布线结构94是类似于布线结构43,包括第1层导线95a/95b/95c/95d,第2层导线96a/96b/96c/96d和97a/97b/97c/97d及垂直互连部分98a/98b/98c/98d,99a/99b/99c/99d,100a/100b/100c/100d。通过垂直互连部分98a-98d,第2层导线96a-96d和垂直互连部分99a-99d连接信号端90a-90d到信号端91a-91d,接着通过第1层导线95a-95d和垂直互连部分1090a-100d把信号端91a-91d连接到信号端92a-92d,接着通过第2层导线97a-97d再把信号端92a-92d连接到另一个功能块(没表示)的信号端。于是功能块90通过布线结构94提供电信号到功能块91/92和另一个功能块。
比较图9和图2,现有技术布线结构14需要6组垂直互连部分,本发明布线结构94只需要3组垂直互连部分。于是按照本发明的布线结构比现有技术布线结构14较简单,和现有技术相比,功能块90-92相互比较邻近。
互连部分选择地连接到不同层的各导线上。当然设计者不能将互连部分连接到不同层导线中的一个导线上。按照本发明的布线设置适于半定制的集成电路,例如,ASICS。
由前述可知,按照本发明的布线结构具有倾斜设置的信号端,该信号端允许垂直互连部分连接信号端到相互垂直延伸的各导线,相互之间不干扰。于是垂直互连部分使布线结构简单,允许设计者高密度地设置各功能块。
虽然表示和叙述了本发明的特别的实施例,但是本领域的技术人员显而易见在不脱离本发明的精神和保护范围的情况下,可进行各种变化和修改。
布线结构50/60中的每一个类似于布线结构43,对于各功能块之间的互连部分是有效的。
布线结构可能具有多于3层导线的导线。
第1层导线以相对于第2层导线某个角度延伸,该角度可不是90度。

Claims (9)

1.一种半导体器件,其包括:
至少一个功能块(41;51;61;71/72;90/91/92),产生电信号和包括具有第1信号端(44a-44h;44e-44h;75a-75d/76a-76d;90a-90d/91a-91d/92a-92d)的多个信号端,用于和另一个功能块进行电通信,
布线结构(43;50;60;74;94),连接到所述第1信号端,用于在所述至少一个功能块和所述另一个功能块之间传送所述电信号,包括
第1导线(46b;50a;77a-77d;95a-95d)设置在第1层和相对于所述第1虚拟线倾斜地延伸,
第2导线(46a;50b;78a-78d;97a-97d)设置在不同于所述第1层的第2层上,相对于所述第1虚拟线和所述第1导线倾斜地延伸,其特征在于还包括
第1互连部分(45a-45h;52a-52h;74a-74h;98a-98d/99a-99d/100a-100d)选择地连接所述第1信号端到所述第1和第2导线,
还在于
沿相对于彼此垂直的第2虚拟线(X/Y)倾斜地延伸的第1虚拟线设置所述第1信号端。
2.按照权利要求1的半导体器件,其中,所述第1导线(46b;50a;77a-77d;95a-95d)平行于一个所述第2虚拟线(X)的方向延伸,所述第2导线(46a;50b;78a-78d;97a-97d)平行于另一个所述第2虚拟线(Y)延伸。
3.按照权利要求2的半导体器件,其中,所述至少一个功能块(41;51;61;71/72;90/91/92)占有大致为矩形的区域,具有平行于所述一个所述第2虚拟线(X)的一对端线(41a;61b;71a/72a)和具有一对平行于所述另一个第2虚拟线的边线(41b;61b;71b/72b),和所述第1虚拟线在一个所述端线与一个所述边线之间延伸。
4.按照权利要求3的半导体器件,其中,所述第1虚拟线在之字线上面延伸,第1虚拟线由短于每个边线(41b;61b;71b/72b)的和在所述一个第2虚拟线(X)的方向相互隔离的多个第1子线(41c;61c),及短于每个端线的在所述另一个所述第2虚拟线(Y)方向上相互隔离的交替连接到所述多个第1子线的多个第2子线(41d;61b)组成。
5.按照权利要求4的半导体器件,其中,所述多个第2子线中的一个子线(61a)长于所述多个第2子线中的其它子线(61b)。
6.按照权利要求1的半导体器件,其中,所述第1互连部分的至少一个互连部分(74e-74h)连接到所述第1导线中的一个导线上。
7.按照权利要求6的半导体器件,其中,所述第1互连部分的另一个互连部分(45a-45h;74a-7dh;99a-99d/100a-100d)连接到所述第1导线中的一个和所述第2导线中的一个。
8.按照权利要求1的半导体器件,其中,所述第1互连部分的至少一个(98a-98d)连接到所述第2导线中的一个。
9.按照权利要求1的半导体器件,还包括
设置在不同于所述第1层和所述第2层的第3层上的第3导线(50d),在平行于所述第1导线(50a)的方向上延伸,以及
在所述多个信号端中的第2信号端(44a-44d)和第1,第2,第3导线(50a/50b/50d)之间选择地连接第2互连部分(52a-52d)。
CN98117203A 1997-07-16 1998-07-16 具有倾斜设置的端子的功能块的半导体器件 Pending CN1212460A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9191541A JPH1140736A (ja) 1997-07-16 1997-07-16 半導体装置
JP191541/97 1997-07-16

Publications (1)

Publication Number Publication Date
CN1212460A true CN1212460A (zh) 1999-03-31

Family

ID=16276397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98117203A Pending CN1212460A (zh) 1997-07-16 1998-07-16 具有倾斜设置的端子的功能块的半导体器件

Country Status (4)

Country Link
US (1) US6218865B1 (zh)
JP (1) JPH1140736A (zh)
KR (1) KR100299895B1 (zh)
CN (1) CN1212460A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8126519B2 (en) * 2007-08-31 2012-02-28 Hewlett-Packard Development Company, L.P. Housing for mobile computing device having construction to slide and pivot into multiple positions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197555A (en) * 1975-12-29 1980-04-08 Fujitsu Limited Semiconductor device
DE3584102D1 (de) * 1984-03-08 1991-10-24 Toshiba Kawasaki Kk Integrierte halbleiterschaltungsvorrichtung.
JPS62120042A (ja) 1985-11-20 1987-06-01 Fujitsu Ltd 自動配線方式
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
JPS647650A (en) 1987-06-30 1989-01-11 Toshiba Corp Image reader
JP2965626B2 (ja) * 1990-06-25 1999-10-18 株式会社東芝 半導体集積回路
EP0466463A1 (en) * 1990-07-10 1992-01-15 Kawasaki Steel Corporation Basic cell and arrangement structure thereof
US5095325A (en) * 1991-02-14 1992-03-10 Peter Carstens Flash adaptor for adjusting the position of a flash relative to a camera while maintaining the flash in a constant angular orientation
JP3030991B2 (ja) * 1991-11-14 2000-04-10 日本電気株式会社 半導体集積回路
US5682107A (en) * 1994-04-01 1997-10-28 Xilinx, Inc. FPGA architecture with repeatable tiles including routing matrices and logic matrices
US5663677A (en) * 1995-03-30 1997-09-02 Lucent Technologies Inc. Integrated circuit multi-level interconnection technique
US5723883A (en) * 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
US5894142A (en) * 1996-12-11 1999-04-13 Hewlett-Packard Company Routing for integrated circuits
JPH10335613A (ja) * 1997-05-27 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置

Also Published As

Publication number Publication date
KR19990013909A (ko) 1999-02-25
JPH1140736A (ja) 1999-02-12
US6218865B1 (en) 2001-04-17
KR100299895B1 (ko) 2001-10-27

Similar Documents

Publication Publication Date Title
CN1085410C (zh) 具有在存储器区域上定线的门阵列互连的集成电路
CN1201340C (zh) 具有接地导体的扁平挠性电缆
CN1207772C (zh) 设计布线连接部分的方法和半导体器件
JP3075415B2 (ja) 高周波モジュラープラグ及びケーブル組立体
US4157612A (en) Method for improving the transmission properties of a connectorized flat cable interconnection assembly
EP0249688B1 (en) Printed circuit board
US5772472A (en) Terminal block for high transmission rates
CN1231777A (zh) 带成对端子的电连接器
US3878341A (en) Interstage linkage for switching network
CA2609046A1 (en) 110-style connecting block with balanced insulation displacement contacts
CN1201447C (zh) 具有电连接插头及插座的连接线
CN1656653A (zh) 高速电连接器
CN1418374A (zh) 叠层中的垂直电互连
EP1100163A1 (en) Electrical connector system with low cross-talk
CN1111837A (zh) 连接器组件
CA2139978A1 (en) Multipole connector with filter arrangement
CN1212460A (zh) 具有倾斜设置的端子的功能块的半导体器件
CN112272790A (zh) 光调制器以及光发送模块
CN1291495C (zh) 半导体器件
AU6027296A (en) Contact and terminal connector having the contact
US4217155A (en) Multi-pair cable having low crosstalk
CN1447358A (zh) 两端电容器以及三端电容器的安装结构
CA1092721A (en) Wiring substrate for a matrix circuit
US8900015B2 (en) Communication connector with reduced crosstalk
CN1210352A (zh) 多层互连板及连接针

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication