CN1212601A - 多层布线衬底及其制造方法 - Google Patents

Abstract

一种多层布线衬底,能用简单方法制造,并且具有高连接可靠性。其方法包括下列步骤:制备多个双面电路衬底,两个布线导体利用通孔电连接,在相应于双面电路衬底布线导体的限定位置的位置具有孔的粘合剂层;在把粘合剂层的各孔和双面电路衬底布线导体限定部分进行配位的情况下,把粘合剂层暂时地粘合到双面电路衬底上;用焊接膏和加热熔化的焊膏填充各粘合剂层的孔,形成焊料凸点;进行配位,以便以预定方法电连接双面电路衬底的布线导体,叠置双面电路衬底,热压获得的组件合成一个整体。

Description

多层布线衬底及其制造方法

本发明涉及适于装配半导体芯片等的多层布线衬底及其制造方法。

近来，随着电子仪器尺寸缩小，性能增加，对于构成电子仪器的半导体器件及装配它们的多层印刷布线衬底，要求小尺寸，薄厚度，增加性能和高可靠性。由于这种要求，装配方法从管脚插入型封装变成表面装配型封装。最近已研究出所谓的裸露芯片装配的方法，直接把半导体芯片装配在印刷衬底上。并且，由于半导体芯片管脚数量的增加，用于装配半导体元件的多层衬底的需要增加。人们提出一种形成多层衬底的方法，其中，在衬底的一个表面或两个表面上利用光敏树脂交替地叠置每个绝缘层和通过电镀或汽相淀积形成的各导电层来形成复合系统的多层布线衬底。但是，上述多层布线衬底存在下列问题，生产步骤复杂，生产步骤的数量增加，生产率降低，交货时间长等。在JP-A-8-88649(术语“JP-A”表示没审查公开的日本专利申请)公开了一种方法，在玻璃的一个表面上(覆盖铜的表面)和一个表面覆铜的环氧树脂层叠板上利用分配器等形成导电膏作为突起，在其上叠置粘合剂片和铜箔，将该组件加压，重复这样的工序，形成多层衬底。但是，这种方法在连接可靠性，连接电阻等方面存在问题，并且还有其它问题，难于把它应用到精细电路上，为了形成多层结构，要求对所需的多层重复加压，这样该生产所需的时间很长。

另一方面，裸芯片装配包括利用粘接剂把热膨胀系数为3到40ppm/℃的硅芯片粘接到热膨胀系数为10到20ppm/℃的印刷衬底上。因此，存在下述问题，由于热膨长系数不同，产生应力，所以降低了连接的可靠性。并且，该应力产生这样问题，在粘接剂中产生裂缝导到耐湿性降低。为了减缓所述的应力，采用一种方法，例如，通过减少粘合剂的弹性系数来分散应力。但是，即使采用这些方法，也不能充分地保证连接的可靠性，为了保证较高的连接可靠性，需要和绝对要求降低衬底本身的热膨胀系数。为了克服这种问题，在JP-A-61-212096中提出一种方法，利用Ni-Fe合金板的多层布线衬底，在它上面交替地叠置各绝缘层，和各布线导体层，或者利用光刻方法，在上述多层布线衬底表面层上形成焊盘，接着用热压方法把它们合成一个整体来获得多层布线衬底。

但是，在这些多层布线板中利用铜作为布线导电体、和构成绝缘层的聚酰亚胺树脂的弹性系数相比，铜的弹性系数是很大的。因此，由于构成半导体芯片的硅的热膨胀系数，难于降低整个多层布线板的热膨胀系数。还有，因为采用诸如汽相淀积、溅射等金属薄膜形成技术，生产率降低，生产成本增加。而且，利用汽相淀积方法或光刻方法形成焊盘，所以需要复杂的步骤。

在上述情况下产生了本发明。

本发明的目的是提供一种具有能容易生产和具有高连接可靠性的多层布线衬底。

本发明的另一个目的是提供一种生产多层布线衬底的方法。

按照本发明的第一实施例，提供包括许多双面电路衬底的多层布线衬底，每个衬底包括含有有机高分子量树脂的绝缘层，其两个表面形成有布线导体，两表面上的布线导体借通孔电连接，其中通过粘接剂层按一个整体层叠各双面电路衬底，在其间夹着粘接剂层的两个双面电路衬底的布线导体相互接触的部件预定位置，在粘接层中形成孔，在孔中形成焊料制的导电体，利用焊料制的导电体相互连接两个双面电路衬底的布线导体。

按照本发明的第2实施例，提供一种制造多层布线衬底的方法，其包括下列步骤：

制备多个双面电路衬底，每个衬底包括含有有机高分子量树脂的绝缘层，其两个表面上形成有布线导体，两个布线导体利用通孔电连接，在相应于双面电路衬底布线导体的预定部分的位置具有孔的粘接剂层；

以下述状态把粘接剂层暂时地粘接到双面电路衬底上，粘接剂层的各孔和双面电路衬底布线导体的预定部分配位。

用焊料膏和热熔的焊料膏填充各粘接剂层的孔，以便形成焊料凸点；

进行配位以便能以预定方法电连接双面电路衬底的布线导体，叠置双面电路衬底，然后热压所获得的组件，使它成为一个整体。

为获得能容易制造和具有高连接可靠性的多层布线衬底而进行了一系列的研究，结果发现利用上述制造方法能容易地制造多层布线衬底，获得的多层布线衬底具有高连接可靠性，根据这种发现完成了本发明。

按照本发明，在配位后，暂时地把粘接剂层粘接到双面电路衬底上，在粘接剂层中形成的孔中形成焊料凸点，配位叠置双面电路衬底，接着通过热压使整个组件形成一个整体。因此，通过热压能把多个双面电路衬底合成一个整体。同时，不管布线导体各层的数量如何，利用热压能进行布线导体之间的电连接。而且，在每个双面电路衬底中形成通孔，并且电连接每个双面布线衬底两面上的布线导体。因此，能利用最佳设定的通孔位置和焊料电导体的位置，在任意位置进行每个布线导体的电连接。在本发明中，术语“在相应于双面电路衬底布线导体预定位置制备有孔的粘接层”是指包括在双面电路衬底上设置粘接剂层后，形成孔的实施例。

在本发明中，绝缘层包含Ni-Fe基合金箔，钛箔或陶瓷材料，作为芯料，以一层比两层布线导体的比率包含由Ni-Fe基合金箔、钛箔或陶瓷材料构成的低热膨胀系数的芯料。结果，利用铜作为布线导体，则可能使整个多层衬底的热膨胀系数尽可能近似于硅的热膨胀系数。这样，在绝缘层中包含Ni-Fe基合金箔、钛箔或陶瓷材料作为芯料，能大大地降低热膨胀系数，所以，即使裸芯片装配情况，多层电路衬底也具有很高的连接可靠性。

图1是表示本发明多层布线衬底实施例的横截面图；

图2是表示该衬底的横截面图；

图3是表示双面电路衬底的横截面图；

图4是表示暂时地把粘接剂层粘接到双面电路衬底的横截面图；

图5是表示在粘接剂层中形成焊料凸点的情况的横截面图；

图6是表示叠置多个双面电路衬底的情况的横截面图；

图7是表示本发明多层布线衬底另一实施例的横截面图；

图8是表示芯层的横截面图；

图9是表示该衬底的横截面图；

图10是表示在衬底中形成孔的横截面图；

图11是表示衬底具有电镀通孔的情况的横截面图；

图12是表示本发明多层布线衬底又一个实施例的横截面图；

图13是表示例1双面电路衬底的横截面图；

图14是表示把粘接剂层暂时地粘接到双面电路衬底的情况态的横截面图；

图15是表示在粘接层中形成焊料凸点的情况态的横截面图；

图16是表示叠置多个双面电路衬底的情况的横截面图；

图17是表示例1的6层布线衬底的横截面图；

图18是表示例2的2层衬底的横截面图；

图19是表示制造低膨胀系数双面衬底概要的横截面图；

图20是表示低膨胀系数双面衬底的横截面图；

图21是表示双面衬底具有电镀通孔低膨胀系数的情况的横截面图。

下面详细地叙述本发明。

制造本发明多层电路衬底的方法利用包含高分子量材料的绝缘层，每个双面电路衬底包含其两个表面上形成有布线导体的绝缘层，粘接层，和焊膏。

所用构成绝缘层的有机高分子量材料，最好是聚酰亚胺基树脂，但是有机高分子量材料不限于这种树脂。还能利用聚醚酰亚胺、聚醚砜、环氧基树脂、苯酚基树脂、氟基酰树脂等。

所用的构成金属导体的金属材料最好是铜，但是不限于铜。也可利用金、银等。

在叠成一体后，粘接剂层形成绝缘层。因此，构成粘合剂层的粘合剂最好是聚酰亚胺基粘合剂，或者考虑到耐热和电特性等。与它进行混合的混合粘合剂。但是，可以使用环氧基粘合剂，聚醚酰亚胺基粘合剂、苯酚基粘合剂等。粘合剂层的厚度最好是0.01到1.0mm。如果该厚度小于0.01mm，则加工性变坏，不可能填充电路之间，通孔之间的不平坦。另一方面，如果厚度大于1.0mm，则难以用焊料良好地填充孔，导致可靠性降低。在粘合剂层中形成孔的方法，能够利用诸如钻孔或冲孔的常规技术。

对于焊膏，能利用商业上买到的焊膏。焊料颗粒的实际尺寸是100μm以下，优选的是50μm以下，最好是20μm以下。不特别限制焊料的组分，可以根据衬底要求的耐热性来选择组分。通过和反电极接触，焊料凸点在层叠后通过电流。如果需要，通过把衬底加热到高于焊料熔点的温度进行金属的连接。通过热压把衬底合成一个整体的同时，进行金属连接，或者在合成一个整体后再通过加热进行金属连接。

能够设置Ni-Fe基合金箔、钛箔，或陶瓷层作为绝缘层中的芯料，以便减少衬底的热膨胀系数(整个多层布线衬底的热膨胀系数尽可能地接近硅的热膨胀系数)。Ni-Fe基合金箔，钛箔或陶瓷材料层用于限制导体层和绝缘层的膨胀。因此，要求Ni-Fe基合金箔、钛箔或陶瓷层本身的热膨胀系数相当小。

在芯料是Ni-Fe基合金的情况下，它的热膨胀系数根据Ni-Fe基合金成分比例变化。所以，Ni含量是31-50wt％，优选为31-45wt％。如果Ni含量大于或小于这个范围，则难以抑制多层布线衬底的热膨胀系数。

在利用钛箔作为芯料的情况下，所用的钛箔包括商业上买到的纯的钛箔和钛合金箔。所用的钛合金箔包括作为主要成分的Ti和诸如AL,V,Cr,Mn,Sn，或Zr与之复合的金属。这些钛箔具有大约8.8到9.0ppm/℃的热膨胀系数，并有下述的特性，比重约为4.5，于是单位体积的重量轻。另一方面，所用的陶瓷材料，包括氧化铝，富铝红柱石，堇青后，碳化硅，氮化硅，氮化铝，氧化锆等或者它们的混合物。

芯料的厚度最好是10到300μm。如果这个厚度小于10μm，则难以限制多层电路衬底的热膨胀系数。另一方面，如果厚度超过300μm，则可加工性变低，并且电镀通孔的可靠性降低。

利用Ni-Fe基合金箔、钛箔或陶瓷材料层作为芯料电连接位于双面电路衬底两面上的两个导体层的方法是，利用常规的电镀通孔进行。

下面参照附图叙述本发明的实施例。

图1表示本发明多层布线衬底的一个实施例。在图1中，标号1是表示双面电路衬底，包括由聚酰亚胺树脂构成的绝缘层2，该层具有形成在其两个表面上的由铜箔构成的电路(布线导体)3。在本实施例，利用3个双面电路衬底1，由此制备6层电路衬底作为多层布线衬底。4表示电镀通孔部分，它是通过把铜电镀到在每个双面电路衬底1中形成的通孔1a形成的，电连接位于每个衬底两个表面上的电路3。5是聚酰亚胺基粘合剂层，每层粘接到双面电路衬底1上。6是由导体制造的焊料，每个电连接上下相邻的两个双面电路衬底的电路3。

能够按如下方法制造多层布线衬底。制造3个衬底10，每个衬底包括由聚酰亚胺树脂构成的绝缘层2，并具有形成在其两表面上由铜箔构成的导电层3(见图2)，每个由聚酰亚胺基粘合剂的两个粘合剂层8构成(见图4)。在每个粘合剂层8中，在预定位置(形成导体制的焊料位置，如图1所示)形成孔8a。如图3所示，在每个衬底10的预定位置，通过钻孔等方法形成孔1a，对于孔1a进行通孔镀铜，形成电镀通孔部分4，利用常规的腐蚀方法，在每个衬底的两表面在每个导体层3a上面形成电路3，以便制造三个双面电路衬底1。如图4所示，把每个粘合剂层8暂时地粘合到两个(或3个)双面电路衬底1的每个衬表上表面上，同时，使粘合剂层8的孔部分8a和每个双面电路衬底1的电路3的预定部分(如图1所示，导体6形成焊料的位置)进行配位。然后，利用丝网印刷在每个粘合剂层8的孔部分8中放置焊接膏，通过热使其熔化，以便在每个双电路衬底1的电路3上形成焊料凸点9。在叠置两个双面电路衬底1后，每个衬底上形成有焊料凸点9，一个双面电路衬底1在其上通过配位(见图6)形成电路3，通过热压把此组件合成一个整体。在这种情况下，每个粘合剂层8变成粘合剂层6，每个焊料凸点9变成焊料导体6。于是，能够获得把3个双面电路衬底1叠为一体的6层衬底

如上所述，在本实施例中，通过一次热压，能够合成3个双面电路衬底。同时，能够实现6层电路3的电连接(6层间的电连接)。而且，由于利用焊料，能够实现各层之间的低电阻连接。而且，因为在每个双面电路衬底1形成电镀的通孔部分4，所以能够通过按要求设定每个电镀通孔位置和由导体6构成的每个焊料的位置，在所要求的位置能够实现6层间的电连接，因此大大地增加了设计的自由度。

图7表示本发明多层布线衬底的另一个实施例。在该实施例中，在每个双面电路衬底1中的绝缘层2中设置Ni-Fe基合金箔12作为芯料。其它部分与图1所示的多层布线衬底相应部分相同，用图1所示的相同标号表示相同的部分。

在该实施例中，能够按下述方法制造双面电路衬底。在Ni-Fe基合金箔12的预定位置(形成电镀通孔部分的位置)形成孔12a，利用聚酰亚胺基粘合剂(其成为衬底10的绝缘层2)把导电层3a粘接到Ni-Fe基合金箔12的两面，制备如图9所示的衬底10。如图10所示，孔1a小于相应于衬底的Ni-Fe基合金箔12中的孔12a部分形成的孔12a，如图11所示，通过把铜电镀到孔1a中形成电镀的通孔部分4，来电连接在衬底两表面形成的导电层3a。由于利用作为芯料的Ni-Fe基合金控制这样获得的衬底10的热膨胀系数，通过改变Ni对Fe的比率和合金箔的厚度，能够控制热膨胀系数。如图11所示，在每个形成在衬底10两个表面上的每个导电层3a中形成电路3a，以便制备双面电路衬底1(见图3)。以后，按照图4到图6所示的方法，制造6层布线衬底。

如上所述，甚至该实施中类似于图1所示的实施例，利用一次热压方法能够把3个双面电路衬底1合成为一个整体，同时，能够实现6层间的电连接。此外，由于按照一层对2层电路3的比率设置Ni-Fe基合金箔，所以即使由铜箔构成电路3的情况，也能够大大地降低整个6层布线衬底的热膨胀系数，并且能够获得很高的连接可靠性。而且，由于利用焊料，能实现低阻6层间的连接。并且，由于在每个双面电路衬底1中形成电镀通孔部分4，通过按要求设定每个电镀通孔部分4的位置和由导体6构成的每个焊料的位置，能够按要求的位置实现6层间的电连接，因此大大地提高了设计的自由度。并且本实施例能够获得很低热膨胀系数的多层布线衬底。

还有，能够利用钛箔作为芯料，来代替Ni-Fe基合金箔。钛箔具有相对小的热膨胀系数，能制造重量轻和耐腐性优良的多层布线衬底。

图12是表示本发明多层布线衬底的又一实施例，按该实施例，在每个双面电路衬底1的绝缘层2中，设置由诸如氧化铝的陶瓷材料构成的薄层13。其它部分与图1所示多层布线衬底相应部分相同，用相同标号表示相同部分。

按本实施例，按照与上述的另一实施例相同的方法，能够制造双面电路衬底。由于诸如氧化铝的陶瓷材料是绝缘体，不需要在薄层13中形成如图8所示的孔12a。在本实施例获得了上述另一实施例所获得的相同作用和效果。并且，由于按本实施例，不需要在薄层13中形成如图8所示的孔12a，所以简化了双面电路衬底的制造步骤。

参考下述各例更详细地叙述本发明，但是应当理解，本发明不限于所述各例。

例1

利用钻孔器在双面叠置铜的聚酰亚胺衬底(NEOFLEXNEX-23/R，商品名，由Mitsui Toatsu Chemicals,Inc，制造)的预定位置形成直径为0.2mm的孔21a，在衬底的两表面具有18μm厚的铜箔，和50μm厚的由聚酰亚胺树脂构成的绝缘层22。把通孔镀铜，厚度为5μm，(形成电镀通孔部分24)，利用常规腐蚀方法，在衬底两表面每个铜箔中形成电路23，以便制备双面衬底21(见图13)。把具有由钻孔器制造的直径为0.2mm的孔28a的聚酰亚胺基粘合剂层28(SPB-035A，商品名，由Nippon Steel Chemical Co.Ltd..制造)设置在双面衬底21上面，同时进行配位，以这样的状态利用热压(在30kg/cm²和180℃下进行30分)粘接粘合剂层(见图14)，利用丝网印刷把焊膏(Sn8RA-3AMR，商品名，由Nippon Speria K.K制造，熔点为260℃)填充到绝缘层28的孔部28a中，然后在290℃回流后，通过清洗除掉助焊剂，以便形焊料凸点29(见图15)。用与上述相同的方法制造装有焊料凸点29的其它双面电路衬底27a，并且只形成电路23的双面电路衬底27b(见图16)。把这样的3个衬底进行配位，利用热压(在30kg/cm²和200℃下进行1小时)把它们叠置成一个整体，以便制成6层布线衬底(见图17)。在图17中，标号25是由粘接剂层28形成的粘接剂层，26是表示由焊接凸点29形成的焊料导体。

例2

把聚酰亚胺前体漆(通过P-苯二胺和3,3’,4,4’联苯四羧酸2酐在n-甲基吡咯烷酮中反应获得聚酰胺基酸漆)涂覆在铜箔33a上，厚度为18μm，在400℃的氮气下干燥制作1小时，形成厚度为20μm的聚酰亚胺层32a，由此制备了由铜和聚酰亚胺构成的2层衬底30(见图18)。利用热压(在40kg/cm²和200℃下，热压小时)把每个这样获得的2层衬底30粘接到厚度为50μm的合金箔42的两个表面上(42wt％的Ni,58wt/％的Fe，热膨胀系数为4.5ppm/℃)，具有在利用每个聚酰亚胺基粘合剂层32b(SPB-035A，商品名，由Nippon Steel Chemical Co.Ltd.制造)的预定位置，利用钻孔器制造的直径为0.3mm的孔(见图19)，以便制备低热膨胀系数的双面衬底36，如图20所示。在低热膨胀系数双面衬底36中，利用聚酰亚胺32a和聚酰亚胺基粘接剂层32b形成绝缘层32。利用钻孔器在和42合金箔35的孔35a相同的位置形成直径为0.2mm的通孔36a。按照例1的相同方法，连接镀铜的通孔(形成电镀的通孔部分34)，形成电路33，制备了双面电路衬底31。类似于例1，暂时地粘接粘合剂层，形成焊料凸点，进行各层间的电连接，形成6层布线衬底。

例3

除了利用36合金箔(36wt％的镍64wt％铁，热膨胀系数为1.5ppm/℃)代替42合金箔以外，按照例2相同的方法制备6层布线衬底。

例4

利用各聚酰亚胺基粘合剂层(SPB-035A，商品名，由Nippon Steel Chemical Co.Ltd.制造)通过热压(在40kg/cm℃和200℃条件下热压60分)把按和例2相同方法制备的由铜和聚酰亚胺构成的2层衬底粘合到厚度为200μm的氮化铝层的两个表面上(ALN，热膨胀系数为4.3ppm/℃)，以便制备低热膨胀系数的双面衬底。在低膨胀系的双面衬底中，利用钻孔器形成直径为0.2mm的通孔。按照和例1相同的方法把通孔镀铜，形成电路，制备双面衬底。类似于例1，暂时地粘接，形成焊料凸点，通过热压把组件合成一个整体，进行各层的电连接，制备6层的布线衬底。

例5

除了利用厚度为50μm的纯钛箔(热膨胀系数为8.8ppm/℃)以外，按照和例2相同的方法制备6层布线衬底。

已经证明上述制备的例1至例4的每个多层布线衬底由6层导电层构成，并能够以最佳配置进行各层的连接。此外，上述方法不是连续叠置的方法，而是由一步工序能进行叠置的方法。因此大大地简化了制造的步骤。

另一方面，在从室温(25℃)至200℃的范围内测量例1至例4的6层布线衬底的热膨胀系数，结果如下：

表

热膨胀系数

       ppm/℃

例1    17.0

例2    7.5

例3    4.0

例4    5.5

例5    11.0

如上表所示，利用Ni-Fe基合金箔或陶瓷材料作为芯料的例2至例4的各6层布线衬底的热膨胀系数是很小的，显然，这些衬底是适于裸芯片安装的。

如上所述，按照本发明制造多层布线衬底衬底的方法，把粘合剂层和双层电路衬底对准位置并把它暂时地粘接到衬底上，在粘接剂层形成的孔部分中形成焊料凸点，在配位后叠置双面电路衬底，通过热压把衬底合成一个整体。通过热压能够同时把多个双面电路衬底合成一个整体，即使布线导体包括多层，也能通过一次热压进行多个布线导体的电连接。并且，本发明的多层布线衬底是通过各粘接剂层把多个双面电路衬底叠置成的一个整体，在和两个双面电路衬底中的每个衬底布线导体接触部分的预定位置，在每个粘接层中形成孔，在布线导体(它们)和由导体构成焊料之间留有粘合剂层。因此，能够获得低连接电阻小厚度类型高性能和高连接可靠性的衬底。而且，在每个双面电路衬底中形成通孔，由此在双面电路衬底的两个表面电连接布线导体。通过按要求设置通孔位置和焊料导体的位置，能在所要求的位置进行布线导体的电连接。

而且，本发明的每个绝缘层包括作为芯料的Ni-Fe基合金箔，钛箔或陶瓷材料，以一层到2层的比率辛包括由Ni-Fe基合金箔、钛箔，或陶瓷材料构成的具有低膨胀系数的芯料。利用铜作为布线导体，则可能使整个多层衬底的热膨胀系数尽可能地近似于硅的热膨胀系数。

如上所述，各绝缘层包含作为芯料的Ni-Fe基合金箔，钛箔或陶瓷材料，能大大地降低多层布线衬底的热膨胀系数。结果，本发明的多层布线衬底在裸露芯片装配过程中具有很高的连接可靠性。

参考本发明的特殊施例详细地叙述了本发明，对于本领域的技术人员来说很显然，在不脱离本发明的精神和保护范围的情况下，能进行各种变化和修改。

Claims (12)

1、一种多层布线衬底，其包括多个双面电路衬底，每个电路衬底包括由有机高分子量树脂构成的绝缘层，并具有形成在其两个表面上的布线导体，位于两表面上的布线导体由通孔电连接，其中由粘合剂层把双面电路衬底叠置成一个整体，在和其间夹有粘合剂层的两个双面电路衬底的布线导体接触的部分的限定位置，在粘合剂层中形成孔，在孔中形成的由导体构成的焊料，利用由导体构成的焊料相互电连接两个双面电路衬底的布线导体。

2、按照权利要求1的多层布线衬底，其中绝缘层由包括作为芯料的Ni-Fe基合金箔、钛箔，或陶瓷材料层的高分子量树指构成。

3、按照权利要求2的多层布线衬底，其中Ni-Fe基合金箔的Ni含量为31-50wt/％。

4、按照权利要求2的多层布线衬底，其中芯料厚度为10到300μm。

5、按照权利要求1的多层布线衬底，其中绝缘层含有包括聚酰亚胺基树脂在内的有机高分子量树脂。

6、按照权利要求1的多层布线衬底，其粘合剂层包括聚酰亚胺基粘合剂。

7、一种制造多层布线衬底的方法，其包括下列步骤：

制造多个双面电路衬底，每个电路衬底包括含有机高分子量树脂的绝缘层，并具有形成在其两个表面上的布线导体，两个布线导体由通孔电连接，在相应双面电路衬底布线导体的限定位置的位置具有孔的粘合剂层；

在把粘合剂层各孔和双面电路衬底布线导体的限定位置进行配位的情况下，把粘合剂层暂时地粘合到双面电路衬底上；

用焊膏和加热熔化的焊膏填充各粘合剂层的孔，形成焊料凸点；

进行配位，以便以预定方法电连接双面电路衬底的布线导体，叠置双面电路衬底，热压所获得的组件合成一个整体。

8、按照权利要求7的方法，其中绝缘层包括含有作为芯料的Ni-Fe基合金箔、钛箔或陶瓷材料的高分子量树脂。

9、按照权利要求8的方法，其中Ni-Fe基合金箔的Ni含量为31-50wt％。

10、按照权利要求8的方法，其中芯料厚度为10到300μm。

11、按照权利要求7的方法，其中绝缘层含有包括聚酰亚胺基树脂的有机高分子量树脂。

12、按照权利要求7的方法，其中粘合剂层包含聚酰亚胺基粘合剂。

Images