CN1232589A - 利用软信息输出使差错率最小的解码器 - Google Patents
利用软信息输出使差错率最小的解码器 Download PDFInfo
- Publication number
- CN1232589A CN1232589A CN97198561A CN97198561A CN1232589A CN 1232589 A CN1232589 A CN 1232589A CN 97198561 A CN97198561 A CN 97198561A CN 97198561 A CN97198561 A CN 97198561A CN 1232589 A CN1232589 A CN 1232589A
- Authority
- CN
- China
- Prior art keywords
- code word
- bit position
- vectorial
- decoder
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
- H03M13/456—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein all the code words of the code or its dual code are tested, e.g. brute force decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1809—Selective-repeat protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1816—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of the same, encoded, message
Abstract
一种编码系统被公开,其中在接收侧,包括一个解码器,除了能够产生硬信息解码输出外,或者既产生符号又产生位软信息值,或者产生位软信息值。对于某个信息位位置,计算与接收到的符号和导致所估算或检测到的硬信息输出的所有假设发送的码字组的联合概率成比例的值。相对于在某个信息位位置中为0的许多码字所计算的概率与相对于在某个信息位位置中为1的许多码字所计算的概率作比较。比较的结果指明在相同的信息位位置中硬信息输出更可能是1还是0。输出软信息值被进一步处理,与预置的阈值作比较,在超过阈值的情况下触发块撤销和/或重发。
Description
发明背景
发明的技术领域
本发明涉及用于在通信信道上传输的数字数据的编码与解码,尤其是,涉及一种利用软信息使在所传输的数字数据中的差错率为最小的系统解码器。
相关技术的描述
存在着许多应用场合,其中大量的数字数据必须以基本上无差错的方式发送与接收。特别是在远程通信系统中,尽可能可靠地实现数字数据的接收是必不可少的。然而,数字数据的可靠通信是困难的,因为数据传输所利用的通信信道被许多引起差错的因素困扰着。例如,这样一些差错可归因于信道中的暂态状态(如噪声或多径衰落)。这样一些因素的影响导致数字数据不正确地发送或不可能可靠地接收。
相当大的注意力指向发现一些方法,用于对典型情况下伴随着数据传输活动的差错情况而工作。例如,在技术上众所周知的是应用前向纠错码(FEC)和其它的措施来找出,抵销,校正和/或消除这些差错。因此,数据流是按照预先规定的为特定编码方案在编码手册中建立的码字来编码。一旦编码完成,在传输过程中引入的随机误差在相应的解码过程中利用众所周知的数字处理比较容易被找出并校正。
来自编码器的码字输出在通信信道上发送并在一定程度上受噪声干扰而产生一个矢量。在解码期间,将接收到的包括已编码数据(或许包括差错)的矢量与用于特定的编码过程的编码手册中的许多码字中每个码字作比较。选择最接近接收到的矢量的码字,将它的相应的数据字从解码器输出。这种输出通常称为硬信息输出。
在许多编码系统中,解码器另外产生软(或边)信息输出以帮助另外的解码器识别,或许校正,输入的误差。例如,用于全球移动(GSM)通信系统的一种情况中,一个包括均衡器的内部解码器产生一种从路径测量的差导出的软信息,一个包括差错控制解码器的输出解码器利用输出软信息检测与校正引入的误差。在用于PRISM-TDMA通信系统的另一种情况下,内部解码器包括一个改进的多频道激励(IMBE)的差错控制解码器,产生信道差错数的估值,输出级解码器包括一个语音解码器,该语音解码器在确定是否丢掉数据时利用输出差错估值。
软信息输出历来是由解码器随同选择最接近的码字及其有关的硬信息输出产生的。包括软信息输出的可靠性信息是对硬信息输出内的每个单独的符号(位)进行计算的。因此,在这样一些解码器中,在硬信息输出矢量内的每个符号(位)的可靠性被导出时既不考虑在硬信息输出矢量内的其余符号也不考虑任何其它所考虑的码字(和有关的硬信息输出矢量)。这是通过比较所发送的逻辑值为1的给定位的接收数据的概率与所发送的逻辑值为0的给定位的接收数据的概率来实现的。
发明概述
一种在本发明的编码通信系统中的解码器,除了产生接收符号的硬信息输出估值外,还产生一种软(或附带的)信息输出,其中包括检测估值输出的相对可靠性。对于一定的信息位位置的相对可靠性软信息输出是通过计算与联合概率成比例的一个值确定的,该联合概率是关于接收到的符号和导致所估值的或检测到的硬信息输出的所有假定发送的码字组的然后将关于在一定的信息位位置中为0的许多码字的计算概率与关于在一定的信息位位置中为1的许多码字的计算概率作比较。该比较的结果提供一个指示,在相同的信息位位置中的硬信息输出更可能是1还是0。
在本发明的另一方面,软信息输出被进一步处理,与预置的阈值作比较。对软信息输出超过阈值的情况作出响应,命令数据块废弃和/或重发。
附图简述
通过参考以下的详述连同附图可更完全地理解本发明的方法和设备,其中:
图1是一种先前技术的交叉-插入编码系统的方框图;
图2是一种具有软信息输出解码能力的现有技术编码系统;
图3是本发明的一种二进制块编码系统的方框图;
图4是图3的编码系统一种特定实现方法的方框图;
图5是本发明的一种非二进制块编码系统的方框图;
图6是对软信息输出作出响应,实现块失效及重发功能的编码系统方框图;和
图7-12是本发明的解码器的功能性方框图。
附图的详述
现在参考图1,其中示出一种先前技术交叉-插入编码系统10的方框图。在系统10的发送侧12,接收到的原始数据流的编码用三步来实现。首先,在线路14上接收到的数据流由第一,外部编码器16编码。其次,在线路18上的编码数据流输出被插入器20插入。最后,在线路22上的插入数据流输出被第二内部编码器24编码。然后,在线路26’上的编码数据流输出在通信信道28上发送。在系统10的接收侧30,为了恢复原始数据流,分别利用内部解码器32,去插入器34和外部解码器36,按互补的三个步骤,通过执行相应的解码与去插入步骤得以实现。
现在参考图2,其中示出一种具有软信息输出解码能力的先前技术编码系统38的方框图。在发送侧40,系统38,如同图1的系统10,包括外部编码器42,插入器44和内部编码器46。在来自发送侧40的线路48上的数据流输出通过通信信道50传送。在接收侧52,系统38,如同图1的系统10,包括内部解码器54,去插入器56,和外部解码器58,用于处理信道所发送的数据流以恢复原始输入数据流(硬信息输出)。
内部解码器54进一步起作用,随同在通信信道50上发送后对线路48’上接收到的数据流执行解码操作,产生在线路62上的软(或边的)信息输出。例如,内部解码器54可以包括一个带有从路径测量差值得到的软信息输出的均衡器。在另一个例子中,内部解码器54可以包括一个改进的多频带激发的(IMBE)解码器,带有估算所引入的信道误差数目的软信息输出。在线路64上的内部解码数据流输出,随同软信息输出,在线路62上的输出,由去插入器去插入,并传送到外部解码器58。然后,接收到的软信息输出由外部解码器58使用,以帮助在解码操作中,尤其是,用于帮助识别和校正数据流中的差错。
解码器54典型的功能是计算可靠性信息,包括在硬信息输出内用于每个单独符号(位)的软信息输出。这是通过取两个概率之比的对数来达到的;第一,发送的逻辑值为1的位给出的接收到的数据的概率;第二,发送的逻辑值为0的位给出的接收到的数据的概率。因此,在这样的解码器54中,在硬信息输出向量内每个符号(位)的可靠性的取得没有考虑硬信息输出向量内的其余的符号或者任何其它所考虑的码字(以及有关的硬信息输出向量)。
现在参考图3,其中示出了本发明的二进制块编码系统100的方框图。系统100包括发送侧102和接收侧104。在发送侧102,系统100包括一个(n,k)二进制块编码器106,其中在线路108上接收到的“k”个数据数字的块通过长度为“n”个(n>k)码数字的码字来编码,在线路110上输出,在每个块中的数据数字(d1,d2,d3,…,dk)包括一个k维的向量d。同样地,在每个码字中的码数字(c1,c2,C3,…,cn)包括一个n维的向量c。每个码字包括在码数字中的m个检验数字(其中m=n-k),检验数字在以后的检测(或许是校正)引入到(n,k)码中的信道误差数t中是有用的,其中t取决于所采用的特定的码。在系统100的发送侧102,可以进一步包括许多其它的编码和/或插入部件,通常归结在112。虽然所示是放在编码器106以前,可以理解,其它的编码和/或插入部件同样可以放在后面。
(n,k)二进制块编码器106的编码输出向量c通过通信信道114发送,信道可以引入许多误差,在线路116上产生接收到的码字r=(r1,r2,r3,…,rn)的n维向量。在接收侧104,系统100包括一个最大似然(n,k)二进制块解码器118,将接收到的长度为n个数据数字的码字r解码,输出k个数据数字的块x,其中由于引入了信道差错,X=(X1,X2,X3,…,Xk)不一定等于d。由解码器118执行的解码操作计算在r和适当的编码手册中每个码字yi=(yi1,yi2,yi3,…,yin)之间的欧几里德距离D(r,yi),其中yin是±的形式,i=1到2k。在标准的最大似然解码器118中,最接近r的码字y被选取,与其相应的硬信息位X=(X1,X2,X3,…,Xk)被产生作为在线路120上的硬输出。系统100的接收侧104,可以进一步包括许多其它的编码和/或插入部件,通常归结在122,安放在解码器118以前和/或以后,与发送侧102中在112所包括的对应。
除了在线路120上来自解码器118的硬信息位X输出外,解码器在线路124上进一步产生软(或边的)信息向量输出S=(S1,S2,S3,…,SK)。由此,L个最接近r的码字y的一组C被识别。L的选择包含以后计算的复杂性和软信息输出质量之间的权衡。初步测试表明,选择L小到2和4之间值导致满意的软信息输出值。对于每个信息位的位置j,j=1到K,组C被分割成第一组C(j,0),和第二组C(j,1),如果第j个相应于此码字的信息位是0(0),则码字y包含在第一组C(j,0)中。相反,如果第j个相应于此码字的信息位是1(1),则码字包含在第二组C(j,1)中。
因此,软信息输出向量S可由解码器118确定如下:
其中:σ2代表附加的白高斯噪声的方差;
j=1到k,指明信息位位置的下标;和i=1到n,指明所有码字的下标。
在等式1的分子和分母中,指数部分产生一个值,它与已经接收到的向量r和已经发送的某个码字的联合概率成比例。换个方式说,指数部分产生一个值,它与某个已经发送的码字y给出的接收向量r的概率成比例。这样,分子为所有包括在第一组C(j,0)中的码字y也就是,包括在第j个信息位位置为0的码字y加上所算得的联合概率(取自指数部分)。在分母中,为所有包括在第二组C(j,1)中的码字y(也就是,包括在第j个信息位位置为1的码字y)加上所算得的联合概率(取自指数部分)。对于硬信息输出X位待裁决的是0或是1的似然性取自分子除以分母。如果在第j个信息位中为0的概率超过为1的概率。则最后的比值大于1。相反,如果在第j个信息位中为1的概率超过为0的概率,则最后的比值小于1。当Sj的值大于0(Si>0)时,取对数,这意味着,对于相应的硬信息位XK,O(0)是比较可能的。相反,当Sj的值小于0(Sj<0),这意味着,对于相应的硬信息位XK,1(1)是比较可能的。
等(1)可以相当好地近似为:
等式2的第一和第二项的公共部分,如同等式1的指数部分,产生一个值,与已经接收到的向量r和已经发送的某个码字y的联合概率成比例。那末,第一项计算在接收到的数据向量r和在第j个信息位位置(也就是,在第一组C(j,0)中所包括的那些码字)中具有逻辑值为0的假设的码字y之间的最接近欧几里德距离的负值。第二项计算在接收到的数据向量r和在第j个信息位位置(也就是,在第二组C(j,0)中所包括的那些码字)中具有逻辑值为1的假设的码字y之间最接近的欧几里德距离。当Sj的值大于0(Sj>0),这意味着0(0)对于相应的硬信息位XK是比较可能的。相反,当Sj的值小于0(Sj<0),这意味着1(1)对于相应的硬信息位XK是比较可能的。
利用等式(2)的近似式的优点是必须另外估算的噪声方差,现在可被略去。这样导致一种不相干的换算方法。应该指出,在C(j,0)是空的情况下,Si的值设置为等于+∞。同样地,在C(j,1)是空的情况下,Sj的值设置为等于-∞。
需要指出,使欧几里德距离D(r,yi)为最小的数学运算相当于使相关Pi为最大,如下所示: 其中:n是码字的块长度;和
i=1到n,指明所有码字yi的下标,那末,可以利用标准的处理改写等式(1)的软信息输出如下:
等式(2)的近似式可以改写如下:
然后,或者等式(2),或者等式(5)可由解码器118用来确定软信息输出。依据距离或相关是否比较容易在解码器118中得到,逐个进行选择。
现在参考图4,其中示出图3的编码系统100的一种特定的实施方案的方框图。系统100包括发送侧102和接收侧104。在发送侧102,系统100包括附加的编码与插入部件112,它包括第一,外部编码器120,第二,中间编码器122,和插入器124。输出编码器120包括一个(N2,N1)循环冗余检验(CRC)编码器,提供消息差错检测能力,中间编码器122包括一个卷积编码器,与内部的(n,k)二进制块编码器106连接操作,提供一种在提供差错校正能力方面有用的级联式编码操作。放在中间编码器122和内部编码器106之间的插入器124在防止由通信信道114或后继的解码操作引入的突发差错中是有用的。
内部编码器106最好使用(2K,K)Hadamard编码来实现一种专门级的称为正交码的二进制块码。使用这样的正交码是优选的,这是由于它们相对简单的解码器实现方案以及非相干解调的可能性。编码过程可由yi=f(X1,X2,X3,…,Xk)描述,i=1到2K,其中yi是输出码字,f是编码函数,b是待编码的位。因此,用于编码器106的编码手册是由2K个码字y组成。
内部(2K,K)Hadamard编码器106的编码输出通过通信信道114发送到系统100的接收侧104。接收侧104包括一个内部二进制块解码器118,它利用快速Hadamard变换(FHT)对Hadamard编码的码字解码以求出等式(3)的相关。Hadamard变换在信号处理和编码理论中是众所周知的,已经开发出来了许多快速实现的方法,在这些实现方法中的一种合适的方法被选来用在解码器118中。
通过以下的引导,可以构成一个2K×2K的Hadamard矩阵:
H(0)=[1] (6)
H(K)列是专门次序的Hadamard码的码字。等式(6)和(7)的Hadamard变换的组分与等式(3)的相关相符合,也就是:
在这种实现方法中,矩阵H是对称的。实际上这就是Hadamard变换,为了获得在线路130上输出的硬信息,求出最大Pi的下标,i=1到2K,由此输出相应的自然二进制的表现形式。
在系统100的接收侧104进一步包括与解码器118有关的软信息发生器132。软信息输出是由软信息发生器132利用等式(5),和在线路134上的输出来确定。L个最大的Pi,i=1到2K,以及它们的下标被选取。在这种情况下,I代表这些下标组,Bj(i)是i的自然二进制表现形式的第j位。对于第j个信息位,以下提供了一个简单的和相当精确地近似的对数似然比:
其中如果此组是空的,最大值被设置为-∞。当Sj的值大于0(
Sj>0时,这就意味着0(0)对于相应的硬信息位XK是比较可能的。相反,当Sj的值小于0(Sj<0)时,这意味着1(1)对于相应的硬信息位XK是比较可能的。
采用另一种方法,软信息发生器132对于在线路130上输出的相应的硬信息输出X=(X1,X2,X3,…,XK),在线路134上产生软输出S=(S1,S2,S3,…,SK)。这种软信息输出是基于以下的算法: 其中:
Mi I={j|x1=I,f(x1,…,xk)=yi} (11)
对于每个硬信息位Xi,编码手册被分为两个子组,相应于Xi=1或Xi=0。与相同子组中的码字有关的相关值被相加以获得Xi=1还是Xi=0的似然指示。通过取似然指示的差值产生对于相应硬信息位Xi的软信息位Si。
系统100的接收侧104还包括附加的解码与去插入部件,一般归结在136,包括一个去插入器138,一个中间解码器140和一个外部解码器142。去插入器138被连接到线路130和134以接收解码器118和软信息发生器132的输出。来自去插入器138的输出线路144(硬信息位)和146(软信息位)被连接到包括一个卷积解码器的中间解码器140。中间解码器140利用在线路146上接收到的软信息输出使得在线路144上接收到的硬信息输出的位差错率或序列差错率为最小。例如,这可以通过检测在接收到的位流中的差错并尽可能多地校正所检测到的差错来实现。来自中间解码器140的输出线路148(只是硬信息位)被连接到包括一个循环冗余检验(CRC)解码器的外部解码器142。外部解码器142的功能是检测在数据流中任何剩余的差错。
现在参考图5,其中示出本发明的一种非二进制块编码系统200的方框图。系统200包括发送侧202和接收侧204。在发送侧202,系统200包括一个非二进制块编码器206,其中一个在线路208上接收到的数据信号d被编码以便在线路210上输出。这样一些编码器的例子包括:M-ary块Reed-Solomon编码器;或用于M-ary信号星座的调制器(如正交幅度调制(QAM)或相移键控(PSK))。系统200的发送侧202可以进一步包括许多其它编码和/或插入部件。一般归结在212。虽然所示的是放在编码器206以前,可以理解,其它的编码和/或插入部件212同样可以放在后面。编码器206的编码输出C通过通信信道214发送,该信道可以引入许多在线路216上接收到的码信号产生的差错,在接收侧204,系统200包括一个对应合适的非二进制解码器218,对接收到的码字r解码,产生输出Z,其中由于引入的信道误差,Z不一定等于d。
由解码器118执行的解码操作计算r和每个码字yi之间的欧几里德距离D(r,yi)。最接近r的码字y被选取,它相应的硬信息符号Z=(Z,…,ZK),和硬信息位X=(X1,…,Xmk)被产生,作为在线路220上的输出。其中符号Zj相应于m位(X(j-1)m+1,…,Xjm)。系统100的接收侧204可以进一步包括许多其它的编码和/或插入部件,一般归结在222,安放在解码器218以前和/或以后,与在发送侧202中在212上所包括的相对应。
除了在线路220上来自解码器218的硬信息符Z和位X输出以外,解码器进一步在线路224上产生软符号信息向量输出S’,和在线路226上产生软位信息向量输出S。依据这种操作,与r最接近的L个码字y的组C被识别。L的选择包含在以下的计算的复杂性和软信息输出质量之间的权衡。初步的测试指明,选择L小到2和4之间导致满意的软信息输出值。采用类似于以上描述的二进制的情况的方式,对于每个位置j,组C被分为M个子组C(j,0),…,C(j,m-1)。为了简化计算,做以下的近似:对于每个符号l,我们求得: 只有符号l0和l1被保留:
其中,nmin表示第二个最小的数(也就是,下一个最小值)。其余的符号被处理,彷佛它们的概率为0。因此,最可能的信息符号是l0,下一个最可能的信息符号是l1,在位置j上符号的软值为:
作为最后一步,为信息位计算软值,带有下标(j-1)m+h的m位,h=1,…,m相应于第j个符号。假定给出在m位的块和符号之间的映象,对于每个h,符号组{0,…,M-1}被分成符号的第一子组E(h,0)和第二子组E(h,0)。如果第h个信息位是0(0),符号组M被包括在第一子组E(h,0)中。相反,如果第h个信息位是1(0),符号组被包括在第二子组E(h,0)中。那末,在位置(j-1)m+h上位的软值为:
它可用与等式(2)相同的方式作解释。
发布分别在线路224和226上的软符号S’或软位S值输出是否对系统200的接收侧204较有意义取决于解码部件,一般归结在222,包括在解码器218之后的系统中。例如,假定下一个解码器级是在初步规模M上的一个Reed-Solomon解码器。在这样的情况下,软符号值是比较有用的。在另一方面,如果下一级是一个二进制块解码器,或者是一个处理位的语音解码器,那末,软位值是较有用的。
软值(位和/或符号)正是在帮助后续的级的解码器中使差错最小和得到校正方面是有用的。现在参考图6,在此示出了一个数据通信系统252的接收侧250的方框图,其中来自解码器256的软值输出254(如同图3和5所示)由阈值误差检测器258处理,如果相应于此块的软值输出254超过给定的阈值,来自阈值误差检测器258的输出260被一块一块地设置。例如,阈值可被设置为一个值,指明在数据流中存在的差错要比系统252的接收侧250能够校正的要多。对所设置的输出260作出响应,在系统252的接收侧250的处理器262可以将此块失效。在这种连接中,将指出,阈值误差检测器258执行一种类似于图4的循环冗余检验解码器的功能,这种解码器是用于纯粹的差错检测。因此,当系统包括阈值误差检测器258和处理器262时,可以不需要在发送侧264包括循环冗余检验编码器,或者在接收侧250包括循环冗余检验解码器。由处理器262所做的故障决策可以取决于是否任何软值输出超过阈值,或者,另一种方案,取决于是否某个软值输出的最小数目超过阈值。处理器262可以通过在线路266上对系统252的发送侧264发信号来对表明软值输出254超过所设置的阈值的输出260作出响应,请求对包含差错的数据流的部分重发。
现在参考图7-12,其中在此示出了本发明的解码器118,218或256(包括软信息发生器1 32)的功能性方框图。解码器118,218或256最好作为一个专门的数字信号处理器(DSP)或应用专门的集成电路(ASIC)来实现。当然,应该理解,解码器118,218或256可以另外利用分立元件与可能的分布式处理来实现。在两种情况下,解码器118,218或256执行图7-12中所示的功能性操作,实现以前描述过的数学运算。
首先参考图7,解码器118,218或256接收向量r用于处理。解码器118,218或256存贮包含用于所实现的特定的编码线路的所有码字y的编码手册300。比较器302接收向量r和每一个码字yi并起作用选择最接近接收到的向量的码字中特定的一个码字。这种操作可以包括,例如,最大似然运算。执行比较的特定类型的选择大部分取决于所用的编码线路的类型。在任何情况下,各种可变的比较功能以及它们的特定的实现方案对本领域的技术人员是熟知的。然后,被选的最接近的码字被变换为相对应的包括输出硬信息向量X的信息数据。解码器118,218,或256进一步包括一种功能,用于确定输出硬信息向量X的可靠性304。这种可靠性信息是作为向量S输出的,它通常称为软(或边的)信息输出。
现在参考图8,其中在此示出解码器118,218或256的可靠性确定功能304的第一实施方案的功能性方框图。可靠性确定功能304接收向量r,x和y。所包括的概率确定功能306把接收到的向量r和许多码字y作为其输入,然后计算假设发送许多码字y中每一个所给出的接收所接收到的向量r的概率成比例的值。例如,看一下等式1和4的指数部分和等式2和5中对应的部分。这些概率值在线路308上输出。比较器310接收在线路308上的概率值,码字y,和硬信息输出向量X,并将所计算的相对于在给定的信息位位置中具有逻辑0的码字中某个码字的概率与相对于在给定的信息位位置中具有逻辑1的码字中某个码字所计算的概率作比较。对于硬信息输出向量X中每个信息位位置做这种比较,比较的结果在线路311上输出作为一种似然功能312,为硬信息输出向量X中每个信息位位置确定逻辑1还是逻辑0更加可能。
现在参考图9,其中在此示出比较器310的功能性方框图。例如,依据等式1和4的分子,第一相加器314加上所计算的关于在给定的信息位位置中具有逻辑0的码字中某个码字的概率。同样地,第二相加器316加上所计算的关于在给定的信息位位置中具有逻辑1的码字中某个码字的概率。再次为在硬信息输出向量X中每个信息位位置取得这些和比率计318为每个信息位位置取得自第一和第二相加器314和316输出的相加后的概率之比。然后,所计算的比率被取对数320,作为比较操作的结果在线路311上输出。
现在参考图10,其中以功能性的方框图示出可靠性确定功能304中一部分的第二实施方案。例如,依据等式2的第一项,第一部分322计算所接收到的向量r和在给定的信息位位置中具有逻辑0的假设发送的码字之间最接近的欧几里德距离。同样地,第二部分324计算在给定的信息位位置中具有逻辑1的假设发送的码字和接收到的向量r之间最接近的欧几里德距离。再次,为在硬信息输出向量X中每个信息位位置作这些计算。然后,相加器326从第二部分324的输出中减去第一部分322的输出以产生一个结果在线路311上输出。
现在参考图11,其中以功能性方框图的形式示出可靠性确定功能304的一部分的第二实施方案。例如,依据等式5的第一项,第一相关器328计算接收到的向量r和在给定的信息位位置中具有逻辑0的假设发送的码字之间的最大相关。同样地,第二相关器330计算接收到的向量r和在给定的信息位位置中具有逻辑1的假设发送的码字之间的最大相关。再次,为在硬信息输出向量X中每个信息位位置作这些计算。然后,相加器332从第一相关器328的输出中减去第二相关器330的输出以产生一个结束在线路311上输出。
现在参考图12,其中示出包括一部分可靠性确定功能304的似然功能312的功能性方框图。第一阈值检测器334接收在线路311上输出的结果,确定是否此结果大于0,如果是的,这意味着,在硬信息输出向量X中相应的信息位位置比较可能具有逻辑值0。相反,第二阈值检测器334接收在线路311上输出的结果,并确定是否此结果小于0。如果是的,这意味着在硬信息输出向量X中相应的信息位位置比较可能具有逻辑值1。
虽然对本发明的最佳实施方案已在附图中示出并在前面的详述中作了描述,但应该理解,本发明并不限于所公开的实施方案,能够作许多重新安排,修改和替换并不偏离由以下的权利要求提出并规定的本发明的精神。
Claims (31)
1.一种解码方法,包括以下步骤:
将接收到的向量r与许多码字y中每一个进行比较,每个码字有一个有关的硬信息向量X;
选择最接近所接收到的向量r的码字y;
输出相应于所选的码字y的硬信息向量X;和
为输出硬信息向量X确定可靠性向量S,为硬信息向量X的每个符号位置所确定的可靠性向量S作为许多码字中每个码字以及接收到的向量r的函数。
2.根据权利要求1的方法,其中硬信息向量X包括许多信息位,其中确定步骤包括以下步骤:
计算与发送许多码字y中每一个码字给出的接收所接收到的向量r的概率成比例的值;
对于在信息向量X中许多信息位的每一位,比较对于在给定的信息位位置中为0的某个码字y的计算概率和对于在此信息位位置为1的同一个码字y的计算概率;和
从该比较识别一种指示,在此相同的信息位位置中的硬信息输出X是否比较可能是1还是0。
3.根据权利要求2的方法,其中比较的步骤包括以下步骤:
第一相加步骤,加上相对于在给定的信息位位置中为0的某个码字y所计算的值;和
第二相加步骤,加上相对于在给定的信息位位置中为1的某个码字y所计算的值。
4.根据权利要求3的方法,其中比较步骤还包括以下步骤:
取第一和第二相加步骤的结果之比;和
取所产生的比的对数。
5.根据权利要求4的方法,其中识别步骤包括以下步骤:
如果所产生的比取对数的结果大于0,指明0是较可能的;和
如果所产生的比取对数的结果小于0,指明1是较可能的。
6.根据权利要求2中的方法,还包括从许多码字y中选择某个码字y的步骤。
7.如权利要求6中的方法,其中选择步骤包括将许多最接近接收到的向量r的码字y中的那些码字选作某个码字y。
8.根据权利要求6中的方法,其中选择步骤选择相对于接收到的向量r具有最小欧几里德距离的许多码字y中那些码字。
9.根据权利要求6的方法,其中选择步骤选择相对于接收到的向量r具有最大相关的许多码字y中那些码字。
10.根据权利要求1的方法,其中确定步骤包括以下步骤:
第一最小化,使在接收到的向量r和在给定的信息位位置中为0的某个码字y之间的距离最小;和
第二最小化,使在接收到的向量r和在给定的信息位位置中为1的某个码字y之间的距离最小。
11.根据权利要求10的方法,其中确定步骤还包括从第二最小化的结果中减去第一最小化的结果。
12.根据权利要求11的方法,其中确定步骤还包括以下步骤:
如果相减的结果大于0,指明0是较可能的;和
如果相减的结果小于0,指明1是较可能的。
13.根据权利要求1的方法,其中确定步骤包括以下步骤:
第一最大化,使在接收到的向量r和在给定的信息位位置中为0的某个码字y之间的相关最大;和
第二最大化,使在接收到的向量r和在给定的信息位位置中为1的某个码字y之间的相关最大。
14.根据权利要求13的方法,其中确定步骤还包括从第一最大化的结果中减去第二最大化的结果的步骤。
15.根据权利要求14的方法,其中确定步骤还包括以下步骤:
如果相减的结果大于0,指明0是较可能的;和
如果相减的结果小于0,指明1是较可能的。
16.根据权利要求1中的方法,其中许多码字y包括一些Hadamard码字。
17.根据权利要求1中的方法,其中许多码字y包括一些Reed-Solomon码字。
18.根据权利要求1中的方法还包括以下步骤:
处理所产生的可靠性向量S以识别差错的存在;
将许多已识别的差错与规定的阈值作比较;和
如果所识别的差错数目超过预定的阈值,为撤销接收到的数据的传送发出信号。
19.根据权利要求18的方法,如果所识别的差错数目超过预定的阈值,还包括请求重发数据的步骤。
20.一种解码器,包括:
用于将接收到的向量r与许多码字y中每一个作比较的装置,每个码字有一个有关的硬信息向量X,选择最接近接收到的向量r的码字y并且将相应于所选的码字y的硬信息向量X输出;和
用于为输出硬信息向量X确定可靠性向量S的装置,为硬信息向量X的每个符号位置所确定的可靠性向量S作为许多码字y中每个码字和接收到的向量r的函数。
21.根据权利要求20的解码器,其中硬信息向量X包括许多信息位,其中用于确定的装置包括:
用于计算与发送许多码字y中每个码字给出的接收到的向量r的概率成比例的值的装置;和
用于比较的装置,为在信息向量X中许多信息位中每一位。将相对于在给定的信息位位置中为0的某个码字y所计算的概率与相对于在此信息位位置中为1的相同的码字y的计算概率作比较。以识别在相同的信息位位置中的硬信息输出X是比较可能为1还是为0。
22.根据权利要求21的解码器,其中用于比较的装置包括:
第一相加装置,加上相对于在给定的信息位位置中为0的某个码字y的计算值;
第二相加装置,加上相对于在给定的信息位位置中为1的某个码字y的计算值;
用于取第一和第二相加步骤的结果之比的装置;和
对所产生的比取对数的装置。
23.根据权利要求22的解码器还包括:
如果所产生的比取对数的结果大于0,用于指明0是较可能的装置;和
如果所产生的比取对数的结果小于0,用于指明1是较可能的装置。
24.根据权利要求20的解码器,其中用于确定的装置包括:
第一最小化装置,将接收到的向量r和在给定的信息位位置中为0的某个码字y之间的距离最小化;
第二最小化装置,将在接收到的向量r和在给定的信息位位置中为1的某个码字y之间的距离最小化;
将从第二最小化的结果中减去第一最小化结果的装置。
25.根据权利要求24的解码器还包括:
如果相减结果大于0,用于指明0是比较可能的装置;和
如果相减结果小于0,用于指明1是比较可能的装置。
26.根据权利要求20的解码器,其中用于确定的装置包括:
第一最大化装置,将在接收到的向量r和在给定的信息位位置中为0的某个码字y之间的相关最大化;
第二最大化装置,将在接收到的向量r和在给定的信息位位置中为1的某个码字y之间的相关最大化;和
用于从第一最大化结果中减去第二最大化结果的装置。
27.根据权利要求26的解码器还包括:
如果相减结果是大于0,用于指明0是较可能的装置;和
如果相减结果是小于0,用于指明1是较可能的装置。
28.根据权利要求20的解码器,其中许多码字y包括一些Hadamard码字。
29.根据权利要求20中的解码器,其中许多码字y包括一些Reed-Solomon码字。
30.根据权利要求20中的解码器,还包括:
用于处理所产生的可靠性向量S以识别差错的存在的装置;
用于将许多已识别的差错与预定的阈值作比较的装置;和
如果所识别的差错的数目超过预定的阈值,为撤销将接收到的数据发送的发信号装置。
31.根据权利要求30的解码器还包括,如果所识别的差错数目超过预定的阈值,用于请求重发数据的装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/699,101 | 1996-08-16 | ||
US08/699,101 US5968198A (en) | 1996-08-16 | 1996-08-16 | Decoder utilizing soft information output to minimize error rates |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1232589A true CN1232589A (zh) | 1999-10-20 |
Family
ID=24807935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97198561A Pending CN1232589A (zh) | 1996-08-16 | 1997-08-13 | 利用软信息输出使差错率最小的解码器 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5968198A (zh) |
EP (1) | EP0919086B1 (zh) |
JP (1) | JP2000516415A (zh) |
KR (1) | KR20000029992A (zh) |
CN (1) | CN1232589A (zh) |
AU (1) | AU722457B2 (zh) |
CA (1) | CA2263444A1 (zh) |
DE (1) | DE69712492T2 (zh) |
TW (1) | TW338859B (zh) |
WO (1) | WO1998007247A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9450728B2 (en) | 2007-10-30 | 2016-09-20 | Qualcomm Incorporated | Arrangement and method for transmitting control information in wireless communication systems |
CN106846008A (zh) * | 2016-12-27 | 2017-06-13 | 北京五八信息技术有限公司 | 营业执照验证方法及装置 |
Families Citing this family (118)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498752B1 (ko) * | 1996-09-02 | 2005-11-08 | 소니 가부시끼 가이샤 | 비트메트릭스를 사용한 데이터 수신장치 및 방법 |
CA2234008A1 (en) * | 1998-04-06 | 1999-10-06 | Wen Tong | Encoding methods and apparatus |
US6145110A (en) * | 1998-06-22 | 2000-11-07 | Ericsson Inc. | Digital data decoder that derives codeword estimates from soft data |
FI105734B (fi) | 1998-07-03 | 2000-09-29 | Nokia Networks Oy | Automaattinen uudelleenlähetys |
EP1125202B1 (de) * | 1998-10-30 | 2003-06-18 | Infineon Technologies AG | Speichereinrichtung zum speichern von daten und verfahren zum betreiben von speichereinrichtungen zum speichern von daten |
US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
US6381726B1 (en) * | 1999-01-04 | 2002-04-30 | Maxtor Corporation | Architecture for soft decision decoding of linear block error correcting codes |
DE19912825C1 (de) * | 1999-03-22 | 2000-08-10 | Siemens Ag | Verfahren, Empfangseinrichtung und Funkstation zum Detektieren eines Datensymbols |
US20020015401A1 (en) * | 2000-08-03 | 2002-02-07 | Ravi Subramanian | Flexible TDMA system architecture |
US6731700B1 (en) * | 2001-01-04 | 2004-05-04 | Comsys Communication & Signal Processing Ltd. | Soft decision output generator |
US7570576B2 (en) * | 2001-06-08 | 2009-08-04 | Broadcom Corporation | Detection and mitigation of temporary (bursts) impairments in channels using SCDMA |
US6938196B2 (en) * | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
US7673223B2 (en) * | 2001-06-15 | 2010-03-02 | Qualcomm Incorporated | Node processors for use in parity check decoders |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US7349691B2 (en) * | 2001-07-03 | 2008-03-25 | Microsoft Corporation | System and apparatus for performing broadcast and localcast communications |
CN1149803C (zh) * | 2001-09-30 | 2004-05-12 | 华为技术有限公司 | 一种基于比特变换的数据重传方法 |
US20030128777A1 (en) * | 2001-12-04 | 2003-07-10 | Linsky Stuart T. | Decision directed phase locked loops (DD-PLL) with multiple initial phase and/or frequency estimates in digital communication systems |
US20030123595A1 (en) * | 2001-12-04 | 2003-07-03 | Linsky Stuart T. | Multi-pass phase tracking loop with rewind of future waveform in digital communication systems |
US7164734B2 (en) * | 2001-12-04 | 2007-01-16 | Northrop Grumman Corporation | Decision directed phase locked loops (DD-PLL) with excess processing power in digital communication systems |
US6826235B2 (en) * | 2002-01-04 | 2004-11-30 | Itran Communications Ltd. | Robust communications system utilizing repetition code and cumulative decoder associated therewith |
US8078808B2 (en) * | 2002-04-29 | 2011-12-13 | Infineon Technologies Ag | Method and device for managing a memory for buffer-storing data blocks in ARQ transmission systems |
AU2003256569A1 (en) | 2002-07-15 | 2004-02-02 | Quellan, Inc. | Adaptive noise filtering and equalization |
US7003536B2 (en) * | 2002-08-15 | 2006-02-21 | Comsys Communications & Signal Processing Ltd. | Reduced complexity fast hadamard transform |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US7237180B1 (en) | 2002-10-07 | 2007-06-26 | Maxtor Corporation | Symbol-level soft output Viterbi algorithm (SOVA) and a simplification on SOVA |
US7209867B2 (en) * | 2002-10-15 | 2007-04-24 | Massachusetts Institute Of Technology | Analog continuous time statistical processing |
US7934144B2 (en) | 2002-11-12 | 2011-04-26 | Quellan, Inc. | High-speed analog-to-digital conversion with improved robustness to timing uncertainty |
US20040157626A1 (en) * | 2003-02-10 | 2004-08-12 | Vincent Park | Paging methods and apparatus |
US6957375B2 (en) * | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
KR100959425B1 (ko) * | 2003-02-26 | 2010-05-26 | 콸콤 인코포레이티드 | 반복 디코딩을 위한 소프트 정보 스케일링 |
US20070234178A1 (en) * | 2003-02-26 | 2007-10-04 | Qualcomm Incorporated | Soft information scaling for interactive decoding |
WO2004088857A2 (en) * | 2003-03-26 | 2004-10-14 | Quellan, Inc. | Method and system for equalizing communication signals |
US7231557B2 (en) * | 2003-04-02 | 2007-06-12 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
US7434145B2 (en) * | 2003-04-02 | 2008-10-07 | Qualcomm Incorporated | Extracting soft information in a block-coherent communication system |
CN100483952C (zh) * | 2003-04-02 | 2009-04-29 | 高通股份有限公司 | 块相干通信系统中的低复杂性解调方法和装置 |
US8196000B2 (en) * | 2003-04-02 | 2012-06-05 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
US7308057B1 (en) | 2003-06-05 | 2007-12-11 | Maxtor Corporation | Baseline wander compensation for perpendicular recording |
US7349496B2 (en) * | 2003-06-27 | 2008-03-25 | Nortel Networks Limited | Fast space-time decoding using soft demapping with table look-up |
US7085282B2 (en) * | 2003-07-01 | 2006-08-01 | Thomson Licensing | Method and apparatus for providing forward error correction |
US7804760B2 (en) | 2003-08-07 | 2010-09-28 | Quellan, Inc. | Method and system for signal emulation |
US7050388B2 (en) | 2003-08-07 | 2006-05-23 | Quellan, Inc. | Method and system for crosstalk cancellation |
US20050050119A1 (en) * | 2003-08-26 | 2005-03-03 | Vandanapu Naveen Kumar | Method for reducing data dependency in codebook searches for multi-ALU DSP architectures |
EP1687929B1 (en) | 2003-11-17 | 2010-11-10 | Quellan, Inc. | Method and system for antenna interference cancellation |
US7237181B2 (en) * | 2003-12-22 | 2007-06-26 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
US7616700B2 (en) | 2003-12-22 | 2009-11-10 | Quellan, Inc. | Method and system for slicing a communication signal |
US7281192B2 (en) * | 2004-04-05 | 2007-10-09 | Broadcom Corporation | LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing |
GB0410617D0 (en) * | 2004-05-12 | 2004-06-16 | Ttp Communications Ltd | Path searching |
DE102004025826A1 (de) * | 2004-05-24 | 2005-12-22 | Micronas Gmbh | Verfahren zur Rückbildung einer Bitsequenz aus QPSK- oder QAM-Symbolen |
US20050289433A1 (en) * | 2004-06-25 | 2005-12-29 | Itschak Weissman | Discrete universal denoising with error correction coding |
US7269781B2 (en) | 2004-06-25 | 2007-09-11 | Hewlett-Packard Development Company, L.P. | Discrete universal denoising with reliability information |
US7395490B2 (en) | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7127659B2 (en) * | 2004-08-02 | 2006-10-24 | Qualcomm Incorporated | Memory efficient LDPC decoding methods and apparatus |
WO2006043013A1 (en) * | 2004-10-22 | 2006-04-27 | Nortel Networks Limited | Fast space-time decoding using soft demapping with table look-up |
US7725079B2 (en) | 2004-12-14 | 2010-05-25 | Quellan, Inc. | Method and system for automatic control in an interference cancellation device |
US7522883B2 (en) | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
US7434146B1 (en) * | 2005-05-06 | 2008-10-07 | Helwett-Packard Development Company, L.P. | Denoising and error correction for finite input, general output channel |
US7971131B1 (en) | 2005-05-06 | 2011-06-28 | Hewlett-Packard Development Company, L.P. | System and method for iterative denoising and error correction decoding |
US8286051B2 (en) | 2005-07-15 | 2012-10-09 | Mediatek Inc. | Method and apparatus for burst error detection and digital communication device |
US7603591B2 (en) * | 2005-07-19 | 2009-10-13 | Mediatek Incorporation | Apparatus selectively adopting different determining criteria in erasure marking procedure when performing decoding process, and method thereof |
US7673222B2 (en) * | 2005-07-15 | 2010-03-02 | Mediatek Incorporation | Error-correcting apparatus including multiple error-correcting modules functioning in parallel and related method |
US9252983B2 (en) | 2006-04-26 | 2016-02-02 | Intersil Americas LLC | Method and system for reducing radiated emissions from a communications channel |
GB2441376B (en) * | 2006-09-01 | 2009-08-05 | Toshiba Res Europ Ltd | Wireless communication apparatus |
WO2009019611A2 (en) * | 2007-03-21 | 2009-02-12 | Marvell Dspc Ltd. | Usf coding |
WO2009095902A2 (en) | 2008-01-31 | 2009-08-06 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
WO2009072104A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith |
US8607128B2 (en) * | 2007-12-05 | 2013-12-10 | Densbits Technologies Ltd. | Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications |
US8359516B2 (en) | 2007-12-12 | 2013-01-22 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
WO2009118720A2 (en) | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
DE102008040797B4 (de) * | 2008-07-28 | 2010-07-08 | Secutanta Gmbh | Verfahren zum Empfangen eines Datenblocks |
US8458574B2 (en) | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
US9037777B2 (en) | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
US8621321B2 (en) | 2010-07-01 | 2013-12-31 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
US8892986B2 (en) | 2012-03-08 | 2014-11-18 | Micron Technology, Inc. | Apparatuses and methods for combining error coding and modulation schemes |
US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
US20150247928A1 (en) * | 2014-02-28 | 2015-09-03 | Texas Instruments Incorporated | Cooperative location sensor apparatus and system for low complexity geolocation |
US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
US9489976B2 (en) | 2015-04-06 | 2016-11-08 | Seagate Technology Llc | Noise prediction detector adaptation in transformed space |
US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4573155A (en) * | 1983-12-14 | 1986-02-25 | Sperry Corporation | Maximum likelihood sequence decoder for linear cyclic codes |
GB8628821D0 (en) * | 1986-12-02 | 1987-01-07 | Plessey Co Plc | Data transmission systems |
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
US5457704A (en) * | 1993-05-21 | 1995-10-10 | At&T Ipm Corp. | Post processing method and apparatus for symbol reliability generation |
US5442627A (en) * | 1993-06-24 | 1995-08-15 | Qualcomm Incorporated | Noncoherent receiver employing a dual-maxima metric generation process |
-
1996
- 1996-08-16 US US08/699,101 patent/US5968198A/en not_active Expired - Lifetime
-
1997
- 1997-08-13 CN CN97198561A patent/CN1232589A/zh active Pending
- 1997-08-13 CA CA002263444A patent/CA2263444A1/en not_active Abandoned
- 1997-08-13 WO PCT/US1997/014260 patent/WO1998007247A1/en not_active Application Discontinuation
- 1997-08-13 EP EP97937236A patent/EP0919086B1/en not_active Expired - Lifetime
- 1997-08-13 KR KR1019997001260A patent/KR20000029992A/ko not_active Application Discontinuation
- 1997-08-13 AU AU39799/97A patent/AU722457B2/en not_active Ceased
- 1997-08-13 JP JP10509998A patent/JP2000516415A/ja active Pending
- 1997-08-13 DE DE69712492T patent/DE69712492T2/de not_active Expired - Lifetime
- 1997-08-15 TW TW086111774A patent/TW338859B/zh active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9450728B2 (en) | 2007-10-30 | 2016-09-20 | Qualcomm Incorporated | Arrangement and method for transmitting control information in wireless communication systems |
CN103354487B (zh) * | 2007-10-30 | 2016-09-21 | 高通股份有限公司 | 在无线通信系统中传输控制信息的配置和方法 |
CN106846008A (zh) * | 2016-12-27 | 2017-06-13 | 北京五八信息技术有限公司 | 营业执照验证方法及装置 |
CN106846008B (zh) * | 2016-12-27 | 2021-06-29 | 北京五八信息技术有限公司 | 营业执照验证方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0919086A1 (en) | 1999-06-02 |
KR20000029992A (ko) | 2000-05-25 |
AU722457B2 (en) | 2000-08-03 |
TW338859B (en) | 1998-08-21 |
WO1998007247A1 (en) | 1998-02-19 |
DE69712492D1 (de) | 2002-06-13 |
DE69712492T2 (de) | 2002-11-28 |
US5968198A (en) | 1999-10-19 |
EP0919086B1 (en) | 2002-05-08 |
JP2000516415A (ja) | 2000-12-05 |
CA2263444A1 (en) | 1998-02-19 |
AU3979997A (en) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1232589A (zh) | 利用软信息输出使差错率最小的解码器 | |
CN1102813C (zh) | 用两个分组码纠错 | |
AU689967B2 (en) | Variable transmission bit rate discrimination method and apparatus | |
CN1130027C (zh) | 应用分散误差检测位的数据通信系统和方法 | |
EP1662742A2 (en) | Data transmitting method, data transmitting system transmitter, and receiver | |
CN1421085A (zh) | 基于干扰消除及解码的组合软决策的方法和装置 | |
FI112892B (fi) | Menetelmä ja vastaanotin eri modulaatiomenetelmillä moduloitujen signaalien vastaanottamiseksi ja dekoodaamiseksi | |
WO1998027659A1 (en) | Error correction decoder for vocoding system | |
EP0931382B1 (en) | Method and apparatus for decoding block codes | |
US20190207719A1 (en) | Method of hybrid automatic repeat request implementation for data transmission with multi-level coding | |
US11271685B2 (en) | Method of hybrid automatic repeat request implementation for data transmission with multilevel coding | |
WO2002037693A2 (en) | Reliable detection of a transport format identifier in a transport format identification field of a digital communication system | |
CN110474713B (zh) | 一种改进rrns码编译码过程的通信系统 | |
US6134696A (en) | Encoding and decoding rate-1/n convolutional codes and their punctured versions | |
US20030118133A1 (en) | Viterbi decoding with channel and location information | |
EP0981863A1 (en) | Method and apparatus for enhanced performance in a system employing convolutional decoding | |
US20050273690A1 (en) | System and method for detecting codeword errors in error correction code or cyclic redundancy check code | |
CN112994842B (zh) | 一种软比特的量化方法、装置、解调器及计算机存储介质 | |
CN109936375B (zh) | 一种控制译码不可检测错误率的方法 | |
KR100695008B1 (ko) | 무선 통신 시스템에서의 독립적 복호가 가능한 채널 부호의하위 부호 구조를 이용한 위상 복원 장치 및 방법 | |
US8824571B1 (en) | Telecommunication block code | |
CN113366872A (zh) | 利用并行级联卷积码的lpwan通信协议设计 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |