CN1235453C - 一种具有凹槽的集成电路载体 - Google Patents

一种具有凹槽的集成电路载体 Download PDF

Info

Publication number
CN1235453C
CN1235453C CNB01817762XA CN01817762A CN1235453C CN 1235453 C CN1235453 C CN 1235453C CN B01817762X A CNB01817762X A CN B01817762XA CN 01817762 A CN01817762 A CN 01817762A CN 1235453 C CN1235453 C CN 1235453C
Authority
CN
China
Prior art keywords
carrier
wafer
integrated circuit
island
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01817762XA
Other languages
English (en)
Other versions
CN1471804A (zh
Inventor
卡·西尔弗布鲁克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silverbrook Research Pty Ltd
Original Assignee
Silverbrook Research Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silverbrook Research Pty Ltd filed Critical Silverbrook Research Pty Ltd
Publication of CN1471804A publication Critical patent/CN1471804A/zh
Application granted granted Critical
Publication of CN1235453C publication Critical patent/CN1235453C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

一种集成电路芯片封装载体，包括：一个晶片，具有至少一个容纳区。该容纳区由晶片上的钻孔而确定。在容纳区周围布置多个岛屿界定部分。每个岛屿界定部分具有一个电端子并电连接到上述至少一个容纳区的电触点。一个刚性降低装置，将每个岛屿界定部分连接到与其相邻的岛屿界定部分。

Description

一种具有凹槽的集成电路载体
技术领域
本发明与集成电路封装有关。特别地，本发明与用于集成电路封装的集成电路载体有关。
技术背景
由于集成电路连接(引脚数目)的数目不断增加，采用球栅阵列封装将集成电路连接到印刷电路板的技术正在不断增加。这样使得集成电路倒装芯片凸点阵列由非常微小的问距重新分布到更大问距的球栅阵列，以附着到印刷电路板(PCB)。
该载体通常是指一个内插件(interposer)并且可以利用不同的材料例如陶瓷，或者塑性材料，例如双马来酰亚胺三嗪(BT)进行制造。
通过热传导而去除集成电路的热能，集成电路载体也可以起到热沉的作用。因此集成电路载体容易受到热应变的影响。
另外，包括集成电路、载体和PCB的电子封装组件具有多种采用不同机械性能的不同材料。在工作中由于温度分布不均、几何形状、材料结构和热膨胀不匹配而在封装内部产生复杂的热应变。
通常情况下，当前的集成电路是通过金或焊接凸点的球栅阵列电连接到该载体。同样，该载体进一步通过更大的焊球的球栅阵列与PCB电连接。通常在PCB和载体之间的焊球接口处的热机械应变是非常严重的。这会导致焊球连接的剪切(shearing)。该问题被由PCB和载体之间热应变差的增加而引起的载体边缘长度的增加而扩大。通常载体边缘长度的增加与集成电路连接和焊球数目的增加有关联。
目前球栅阵列设计受到集成电路引脚数目的可靠性的限制。
通常焊球的最大弹性剪切应变值大约为0.08％。申请人采用厚度为500微米固态硅载体，间距为1毫米、直径为500微米的焊球，厚度为700微米的PCB和边长16毫米的硅芯片进行实验计算，结果显示在封装最外面球的最大剪切应变为1.476％，该数值远大于焊球的塑流值(plastic yield value)。
该结果被认为是在封装的最外面边缘的焊球产生最大的平移剪切应变。
正如1999年版the Assembly and Packaging Section of theInternational Technology Road Map for Semiconductors的出版中第217页表59a所述，高性能集成电路引脚数目可达到1800个引脚的水平，该版本是提出本申请时的最新版本。在近期内，也就是说直到2005年，对于高性能集成电路，将要求引脚的数目超过3,000，如表所示，至今还没有解决方案。同样，如该出版物第219页表59b所述，在更长期的时间内，直到大约2014年，高性能集成电路封装引脚数目将达到9,000个的级。同样，如表中所述，没有公知的针对该类型封装的解决方案。
以上几个方面的问题是本发明关注的焦点。
发明内容
本发明提供一种集成电路载体，包括
具有至少一个容纳区的晶片，上述至少一个容纳区由晶片上的孔而划界；
在上述的至少一个容纳区周围布置多个岛限定部分，至少一个岛限定部分具有一个电端子，其电连接到上述至少一个容纳区的电接触上；以及
一个刚性降低装置，将每个岛限定部分连接到每个其相邻的岛限定部分。
在本发明的一个实施例中，孔可以是限定在晶片内部的一个凹槽或者盲孔。在本发明的另一实施例中，孔可以是从晶片的一个表面穿过所述晶片延伸到晶片一相对的表面的一个通道或者开孔，电接触布置在晶片上通道的四周。
在后一情况中，该载体可以包括一个用于将集成电路安装到其相关通道中的安装装置。
岛限定部分和刚性降低装置可以通过采取蚀刻晶片的方式形成。
孔也可以在晶片内通过蚀刻完成。在晶片内蚀刻孔的同时也可以对岛限定部分和刚性降低装置进行蚀刻。
至少对于制作岛限定部分和刚性降低装置的蚀刻方法，所述蚀刻可以是重入式蚀刻(re-entrant etch)。
每个刚性降低装置都可以采取蛇形件的形式。
每个同与其相关的容纳区相邻的岛限定部分通过一个第二刚性降低装置连接到上述容纳区。所述第二刚性降低装置可以包括一个Z字形元件。
每个岛限定部分的电端子可以采用金属垫的形式。
为降低载体和晶片之间的热不匹配，晶片可以采用与集成电路相同的材料制作，以获得与集成电路相近的热膨胀系数。
附图说明
下面结合附图和实例对本发明给予说明；
图1所示为概念性集成电路载体的部分平面示意图；
图2所示为本发明的集成电路载体的部分平面图；
图3所示为集成电路载体的一个实施例的局部透视截面图；
图4所示为集成电路载体第二实施例的局部透视截面图；
图5所示为集成电路载体第三实施例的局部透视截面图；
图6所示为集成电路载体第四实施例的局部透视截面图；
图7所示为使用中的集成电路载体的一个实施例的截面侧视图；
图8所示为使用中的集成电路载体的另一个实施例的截面侧视图；
图9所示为图8中圆圈A部分的放大示意图；
图10所示为集成电路载体以更大比例放大的截面侧视图；
图11所示为集成电路载体的另一个实施例的侧视图；
图12所示为集成电路载体的再一个实施例的截面侧视图；
图13所示为基于集成电路载体的多芯片模块；
图14所示为基于集成电路载体的多芯片模块的截面侧视图。
具体实施方式
参考附图，本发明的集成电路载体通常用参考数字10来表示。附图的图2对集成电路载体给予更加具体的说明。
集成电路载体10具有一个容纳区12，用以容纳一个集成电路或者芯片14(图7)。
多个岛限定部分或者岛16围绕着容纳区12。每个岛16其上具有一个电端子18，焊球20附着或者回流(reflow)到该电端子18。
每个岛16通过一个蛇形件22形式的刚性降低装置连接到与其相邻的一个或者多个岛16。图1对此给予了详细的概念性说明。如图1所示，每个蛇形件22起到类似弹簧的作用，这样每个岛16相对于其相邻的岛16都具有一定的移动自由度。因此，印刷电路板24(图7至图9)和载体10之间的膨胀差通过相关蛇形件22的伸或缩而得到补偿。由此，岛16上焊球20的剪切应变被显著降低，同时对焊球20产生的疲乏失效(fatigue failure)也相应下降。
下面结合图3到附图6对载体10的各种具体实施例给予具体说明。如图3所示，载体10具有通过具有单个曲线臂26的蛇形件22被连接到其相邻的岛16的每个岛26。
在如图4所示的本发明的具体实施例中，每个蛇形件22通过由垂直桥接部分30而相互连接的一对并行臂28，将一个岛16连接到其相邻的岛16。
在图5所示的具体实施例中，每个蛇形件22通过具有三个彼此并行延伸的臂34的装置，将一个岛16连接到其相邻的岛16，相邻臂34通过垂直桥接部分32连接在一起。
在图6所显示的具体实施例中，每个将一个岛16连接到其相邻的岛16的蛇形件22具有五个并行臂36，其中，相邻的并行臂36通过一个垂直桥接部分38而连接。
为便于说明，在附图的图3到图6中所示的具体实施例可以在以下内容中分别称为：一臂26蛇形件22、两臂28蛇形件22、三臂34蛇形件22以及五臂36蛇形件22。
如附图的图7到图9更清楚显示的，围绕容纳区12的岛16由之字形元件40形式的第二刚性降低装置而连接到接收区，该之字形元件40可进一步降低作用在焊球20上的应变。
同样，如图7到图9所示，集成电路14通过焊接凸点44电连接到容纳区12内的电接触42(图2)。
载体10由与集成电路14相同的材料形成。因此，载体10是由具有一层二氧化硅绝缘层的硅而形成的。该绝缘层也可以作为蚀刻蛇形件22的硬掩膜，这一点将在以下内容给予更加细致的讨论。
在集成电路载体10的制作过程当中，首先提供一个硅晶片46。该晶片46可以为单晶硅或者多晶硅。
需要指明的是，在附图的图10所示的载体10的版本中，接收区12与图7中所示的垫18位于载体10的同一侧。如图8所示，当容纳区12位于与载体10的相对表面上时，电路层可应用在晶片46的两侧。这一点在图9中以较小比例进行了显示。在该具体实施例内，每条轨道52都通过延伸通过晶片46的电镀通孔58而电连接到其关联垫18上。
现在参照图11和12，对载体10的另外两个具体实施例给予说明。参照前面的附图，除非特别指定，相同部件采用相同的数字编号标注。
在图示的实例当中，容纳区12不是被在载体10的表面上划界，而是一个通过载体10限定的通道60。集成电路14附着在金属盖形式的安装装置或者保持装置上，该装置接合到载体10的一个表面上。集成电路14的相反表面上具有将集成电路电连接到载体10上的接合垫。需要注意的是，在本实施例中，在围绕通道60的载体10部分设置以电接触。在如图11所述的具体实施例中，相互连接是引线接合64。也可采用球或者楔接合的形式。在图12所示的具体实施例中，相互连接是通过采取是卷带自动接合(TAB)薄层66或者其他诸如梁式引线等平面连接形式。
结合图13，在以下内容对集成电路载体的进展给予了说明，并且采用参考数字70表示。参照前面的附图，除非特别指定，相同部件采用相同的参考数字。
在本发明的本实施例中，载体70是一个多芯片模块的基板70，承载有多个集成电路或者芯片，例如图13所示的72，74和760芯片72，74和76或者安装在载体70的表面，或者如上面参照图10和图11的描述，该芯片被嵌入载体70，如图14所示。
如上面的指示，蛇形件22具有不同的结构，例如，单臂26结构，两臂28结构，三臂34结构或者五臂36结构。使用有限元分析也可以采用例如四臂、六臂或者更多臂结构的其他结构，因此用于具有不同形式的蛇形件22和不同球阵列的不同载体装置的结果矩阵被产生。下面所列举的矩阵包括用于具有一到二十四个球的行，固态硅，固态Al2O3，固态BT的载体，单臂26蛇形件22，两臂28蛇形件22，三臂34蛇形件22和五臂36蛇形件的球栅阵列的结果。
 每排焊球数   1   4   8   16   24   100
 固态硅内插件   1.08％   1.48％   1.61％   1.01％
 固态Al2O3内插件   0.667％   0.953％   1.077％   0.72％
 固态BT内插件   0.126％   0.149％   0.150％   0.097％
 单臂蛇形件   0.103％   0.0903％   0.085％
 二臂蛇形件   0.47％   0.15％   0.147％   0.136％   0.128％   0.088％
  三臂蛇形件   0.22％   0.082％   0.079％   0.058％   0.056％
  五臂蛇形件   0.025％   0.025％   0.013％
如上所示，焊料弹性应变限度大约为0.08％。一排焊球被限定为从容纳区12的边缘到载体10的边缘。
以上结果显示，由于PCB24和载体10之间的热-机械应变的累积效应，固态载体的焊球应变峰值随焊球20数目增加达到某一点时而增加。对于上百的球实施焊球应变实际下降了，这可能是由于固态硅载体发生变形而造成的。虽然由于载体和PCB之间的差别膨胀被最小化而被降低，但是在最外面的球中仍然出现最大应变。而且，除了BT载体，固态载体的最大应变值仍然远远超过焊料的弹性应变极限。
蛇形件22实施表明随着焊球数目的增加最大焊球应变降低。这是由于热应变不匹配分布到了大量焊球20，从而导致较轻程度的形变。球栅阵列越小，即每行的焊球越少，就会显示出越严重的形变，从而在焊球20的最内面或最外面都会造成集中负荷现象。
因此，本发明的一个具体优点在于，由于应变的峰值随焊球20数目的增加而减少，所以对于集成电路针脚连接的数目不存在热-机械的限制。在容纳区12的所有的侧上一行100个球相当于一个大于40,000个球的球栅阵列，远远超过到2014年9000个球的预期要求。对于具有三个或更多臂的蛇形件，具有8行或者更多行球的载体，有限元计算表明最大焊球应变低于焊料的弹性限度。由于容纳区为硅，并且因此与硅集成电路具有相同的热膨胀系数，则从集成电路14至载体10的凸点连接上的应变被最小化。这一点指示这里所述的带有蚀刻顺从区域的硅BGA能够对热循环的失败问题提供肯定的解决方案，其限制了使用球栅阵列能够在芯片和PCB之间制作的连接数量。同样，如上所述，通过提供蛇形件22，可以提供更大的表面积并且该表面积通过重入式蚀刻50进一步增加从而增强了载体10的热沉能力。这也有助于增加能够构成阵列的焊球20的数目。
本领域的技术人员应该明确：在不违背本发明所广泛说明的精神和范围的情况下，可以对本发明进行各种变化和/或改进。因此，应当将本发明的实施例作为说明而不是限制。

Claims (12)

1.一种集成电路载体，包括：
一个晶片，具有至少一个容纳区，上述至少一个容纳区由晶片中的孔来划界；
在上述的至少一个容纳区周围布置的多个岛限定部分，至少一个岛限定部分具有一个电端子，其电连接到上述至少一个容纳区的电接触上；以及
一个刚性降低装置，将每个岛限定部分连接到每个其相邻的岛限定部分。
2.如权利要求1所述的载体，其特征在于，孔是在晶片中限定的一个凹槽。
3.如权利要求1所述的载体，其特征在于，孔是从晶片的一个表面延伸穿过该晶片到该晶片一相对表面的一个通道，电接触布置在晶片上通道的周围。
4.如权利要求3所述的载体，其特征在于包括一个用于将集成电路安装到其相关通道中的安装装置。
5.如权利要求1所述的载体，其特征在于，岛限定部分和刚性降低装置通过蚀刻晶片而形成。
6.如权利要求5所述的载体，其特征在于，上述孔也是蚀刻在晶片中的。
7.如权利要求5所述的载体，其特征在于，该蚀刻是重入式蚀刻。
8.如权利要求1所述的载体，其特征在于，每个刚性降低装置是蛇形件的形式。
9.如权利要求1所述的载体，其特征在于，每个同与其相关的容纳区相邻的岛限定部分通过第二刚性降低装置连接到上述容纳区。
10.如权利要求9所述的载体，其特征在于，第二刚性降低装置包括一个Z字形元件。
11.如权利要求1所述的载体，其特征在于，每个岛限定部分的电端子采取金属垫的形式。
12.如权利要求1所述的载体，其特征在于，晶片采用与集成电路相同的材料，以获得与该集成电路相近的热膨胀系数。
CNB01817762XA 2000-10-20 2001-10-19 一种具有凹槽的集成电路载体 Expired - Fee Related CN1235453C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/693,707 US7221043B1 (en) 2000-10-20 2000-10-20 Integrated circuit carrier with recesses
US09/693,707 2000-10-20

Publications (2)

Publication Number Publication Date
CN1471804A CN1471804A (zh) 2004-01-28
CN1235453C true CN1235453C (zh) 2006-01-04

Family

ID=24785760

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01817762XA Expired - Fee Related CN1235453C (zh) 2000-10-20 2001-10-19 一种具有凹槽的集成电路载体

Country Status (12)

Country Link
US (4) US7221043B1 (zh)
EP (1) EP1410700B1 (zh)
JP (1) JP3761520B2 (zh)
KR (1) KR100526330B1 (zh)
CN (1) CN1235453C (zh)
AT (1) ATE381249T1 (zh)
AU (2) AU1025202A (zh)
DE (1) DE60131906D1 (zh)
IL (2) IL155466A0 (zh)
SG (1) SG126771A1 (zh)
WO (1) WO2002035896A1 (zh)
ZA (1) ZA200303169B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
WO2004102963A1 (ja) * 2003-05-16 2004-11-25 Sony Corporation 動き補正装置及び方法
TW201241941A (en) * 2010-10-21 2012-10-16 Sumitomo Bakelite Co A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method
US9513666B2 (en) * 2014-07-25 2016-12-06 VivaLnk, Inc. Highly compliant wearable wireless patch having stress-relief capability
CN105338727B (zh) * 2015-10-22 2018-05-25 北大方正集团有限公司 阶梯电路板的阶梯槽的制备方法以及阶梯电路板
CN105392306A (zh) * 2015-11-27 2016-03-09 北大方正集团有限公司 一种高频盲槽电路板及其加工方法
US10064275B1 (en) 2017-07-18 2018-08-28 Mellanox Technologies, Ltd. Extending the lifetime of a leadless SMT solder joint using pads comprising spring-shaped traces

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
WO1992006495A1 (en) 1990-09-27 1992-04-16 E.I. Du Pont De Nemours And Company Thermal stress-relieved composite microelectronic device
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3294740B2 (ja) 1995-07-31 2002-06-24 富士通株式会社 半導体装置
DE19540814A1 (de) 1995-11-02 1997-05-07 Vdo Schindling Platine
FR2745930B1 (fr) 1996-03-11 1998-04-10 Solaic Sa Carte a circuit integre comportant une zone desolidarisee par une rainure
US6064576A (en) 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
US6121678A (en) * 1997-12-19 2000-09-19 Stmicroelectronics, Inc. Wrap-around interconnect for fine pitch ball grid array
JP2997746B2 (ja) 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
JP3020201B2 (ja) 1998-05-27 2000-03-15 亜南半導体株式会社 ボールグリッドアレイ半導体パッケージのモールディング方法
JP2000012732A (ja) 1998-06-24 2000-01-14 Rohm Co Ltd Ｂｇａ型半導体装置の構造
US6050832A (en) 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
US6341071B1 (en) 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
JP2000312075A (ja) 1999-04-27 2000-11-07 Nec Corp プリント配線板への接続方法および構造
US6078505A (en) 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method
JP2001036222A (ja) 1999-07-21 2001-02-09 Fuji Photo Film Co Ltd プリント回路基板
US6524115B1 (en) * 1999-08-20 2003-02-25 3M Innovative Properties Company Compliant interconnect assembly
JP2001094228A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置の実装構造
US6710457B1 (en) * 2000-10-20 2004-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US7443010B2 (en) * 2001-04-05 2008-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Matrix form semiconductor package substrate having an electrode of serpentine shape
US7114961B2 (en) * 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US6890185B1 (en) * 2003-11-03 2005-05-10 Kulicke & Soffa Interconnect, Inc. Multipath interconnect with meandering contact cantilevers

Also Published As

Publication number Publication date
DE60131906D1 (de) 2008-01-24
KR20030082931A (ko) 2003-10-23
JP3761520B2 (ja) 2006-03-29
US20110226520A1 (en) 2011-09-22
EP1410700A1 (en) 2004-04-21
AU1025202A (en) 2002-05-06
EP1410700B1 (en) 2007-12-12
JP2004511922A (ja) 2004-04-15
WO2002035896A1 (en) 2002-05-02
EP1410700A4 (en) 2006-05-03
IL155466A0 (en) 2003-11-23
CN1471804A (zh) 2004-01-28
US7402896B2 (en) 2008-07-22
SG126771A1 (en) 2006-11-29
US20080247144A1 (en) 2008-10-09
US20070284725A1 (en) 2007-12-13
ZA200303169B (en) 2003-11-05
US7974102B2 (en) 2011-07-05
US7221043B1 (en) 2007-05-22
ATE381249T1 (de) 2007-12-15
AU2002210252B2 (en) 2004-12-09
KR100526330B1 (ko) 2005-11-08
IL155466A (en) 2010-05-31

Similar Documents

Publication Publication Date Title
CN1235452C (zh) 一种集成电路载体的制作方法
US7361972B2 (en) Chip packaging structure for improving reliability
US7786593B2 (en) Integrated circuit die with pedestal
KR100186331B1 (ko) 적층형 패키지
CN1835229A (zh) 半导体器件和制造半导体器件的方法
US6184570B1 (en) Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
KR970024069A (ko) 반도체장치 및 그 제조방법(semiconductor device and method of manufacturing semiconductor device)
US20080164605A1 (en) Multi-chip package
CN101283450A (zh) 3d直通硅体系结构的集成微通道
CN100550360C (zh) 具有底部散热的设备和系统及其制造方法
CN1238941C (zh) 一种集成电路载体
CN1239057C (zh) 一种多芯片集成电路载体
KR20200006318A (ko) 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US7038309B2 (en) Chip package structure with glass substrate
CN1235453C (zh) 一种具有凹槽的集成电路载体
JP2001085609A (ja) 半導体装置およびその製造方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
KR20040083192A (ko) 솔더 볼 패키지
CN1791978A (zh) 互连图案设计
CN1229856C (zh) 将集成电路连接到基片上的方法及相应电路配置
JPH01258458A (ja) ウェーハ集積型集積回路
US7498679B2 (en) Package substrate and semiconductor package using the same
CN109103153B (zh) 一种功率器件及其制备方法
KR100233861B1 (ko) Bga 반도체 패키지
JP2007242864A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20121019