CN1245971A - 半导体衬底及其制备方法 - Google Patents

半导体衬底及其制备方法 Download PDF

Info

Publication number
CN1245971A
CN1245971A CN99119561.2A CN99119561A CN1245971A CN 1245971 A CN1245971 A CN 1245971A CN 99119561 A CN99119561 A CN 99119561A CN 1245971 A CN1245971 A CN 1245971A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor substrate
base plate
substrate according
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99119561.2A
Other languages
English (en)
Inventor
盐田活
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1245971A publication Critical patent/CN1245971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

为了提供可用作适合制备高频晶体管的SOI衬底的半导体衬底,采用如下制备半导体衬底的方法,该方法具有将含有半导体层区的第一基板与第二基板键合的步骤和去除第一基板而在第二基板留下半导体层区的步骤,其中根据第二基板的成分,确定在键合气氛中p－型杂质浓度和n－型杂质浓度之间的数量关系。

Description

半导体衬底及其制备方法
本发明涉及被称作SOI衬底之类的半导体衬底及其制备方法。
已公知制备以下述方式具有单晶半导体薄膜的SOI衬底的方法：即，使作为第一基板的Si晶片与作为第二基板的另一Si晶片通过置于两者之间的绝缘层键合，去除底面侧上的部分第一基板，从而使单晶半导体薄膜转移到第二基板上。
特别是，日本专利公开No.2608351和美国专利No.5371037所描述的利用多孔层的方法，是得到良好质量的SOI衬底的优良方法。
而且，美国专利No.5374564也公开了利用氢离子的离子注入和热处理形成的带有微气泡(microbubble)的层(多孔层)来制备SOI衬底方法。
本发明人根据上述专利的描述制备了SOI衬底，然后本发明人利用这些SOI衬底制造MOS晶体管并发现将该晶体管应用于高频电路中时，在晶体管和电路的高频性能方面需要进一步改进。
本发明的目的是提供一半导体衬底，它是适合以高生产率制造高频晶体管的SOI衬底。
本发明的另一目的是提供具有半导体层区的半导体衬底，并提供其制备方法，该半导体层区包括通过绝缘层形成在由半导体组成的支撑衬底上的单晶半导体，其中支撑衬底的成分使紧靠绝缘层之下的半导体表面部分是电阻率不小于100Ωcm的半导体，和/或使支撑衬底具有朝绝缘层沿其厚度方向电阻率增加的区域。
本发明的再一目的是提供制备半导体衬底的方法，包括将含有半导体层区的第一基板与第二基板键合的步骤以及去除第一基板并将半导体层区留在第二基板上的步骤，其中根据第二基板的成分，确定在进行键合步骤的气氛中n-型杂质的浓度和p-型杂质的浓度之间的数量关系。
本发明的另一目的是提供形成在半导体衬底中的半导体器件，该半导体衬底具有通过绝缘层形成在由半导体组成的支撑衬底上的单晶半导体构成的半导体层区，其中支撑衬底的成分使紧靠绝缘层之下的半导体表面部分是电阻率不小于100Ωcm的半导体，和/或使支撑衬底具有朝绝缘层沿其厚度方向电阻率增加的区域。
根据本发明优选实施例的制备半导体衬底的方法包括将含有半导体层区的第一基板与第二基板键合的步骤以及去除第一基板并将半导体层区留在第二基板上的步骤，其中键合步骤在n-型杂质的浓度小于p-型杂质浓度的气氛中进行，且第二基板在键合表面侧具有电阻率不小于100Ωcm的n-型半导体构成的部分。
根据本发明另一优选实施例的制备半导体衬底的方法包括将含有半导体层区的第一基板与第二基板键合的步骤以及去除第一基板并将半导体层区留在第二基板的步骤，其中键合步骤在p-型杂质的浓度小于n-型杂质浓度的气氛中进行，且第二基板在键合表面侧具有由p-型半导体构成的部分，p-型半导体的电阻率不小于100Ωcm。
根据本发明再一优选实施例的制备半导体衬底的方法包括将含有半导体层区的第一基板与第二基板键合的步骤和去除第一基板并将半导体层区留在第二基板上的步骤，其中键合步骤在p-型杂质的浓度小于n-型杂质浓度的气氛下完成，且第二基板具有由n-型半导体构成的部分，n-型半导体的电阻率不小于300Ωcm并且具有形成在键合表面侧的绝缘层。
根据本发明优选实施例的半导体衬底是具有半导体层区的半导体衬底，该半导体层区包括通过绝缘层形成在由半导体构成的支撑衬底上的单晶半导体，其中支撑衬底具有在绝缘层附近朝着绝缘层沿其厚度方向上电阻率增大的区域。
根据本发明优选实施例的另一半导体衬底是具有半导体层区的半导体衬底，该半导体层区包括通过绝缘层形成在由n-型半导体构成的支撑衬底上的单晶半导体，其中支撑衬底具有朝着绝缘层沿其厚度方向上电阻率减小的区域，且紧靠绝缘层之下的部分的电阻率不小于100Ωcm。
根据如上所述的本发明，在制备SOI衬底中，电阻率的下降限制在紧靠绝缘层之下的支撑衬底的表面附近。
图1A、1B和1C是表示本发明实旋例1的各步骤的示意截面图；
图2是表示用于本发明的清洁室中的键合空间的示意截面图；
图3是表示电阻率与各种支撑衬底深度之间的关系图；
图4A、4B、4C和4D是表示本发明实施例2的各步骤的示意截面图；
图5A、5B、5C和5D是表示本发明实施例3的各步骤的示意截面图；
图6A、6B和6C是表示本发明实施例4的各步骤的示意截面图；
图7是表示用于本发明的清洁室中提供的键合空间的示意截面图；
图8是表示电阻率与各种支撑衬底深度之间的关系图；
图9A、9B、9C和9D是表示本发明实施例5的各步骤的示意截面图；
图10A、10B、10C和10D是表示本发明实施例6的各步骤的示意截面图；
图11A、11B、11C和11D是表示本发明实施例7的各步骤的示意截面图；
图12是表示根据本发明实施例7的电阻率与支撑衬底深度的关系图；
图13A、13B、13C和13D是表示本发明实施例8的各步骤的示意截面图；
图14A、14B、14C和14D是表示本发明实施例9的各步骤的示意截面图；
图15是表示根据本发明的半导体衬底的示意截面图；
图16是表示根据本发明的半导体器件的示意截面图；
图17是表示根据本发明例子1的电阻率与SOI衬底的深度的关系图；
图18是表示根据本发明例子4的电阻率与SOI衬底的深度的关系图；和
图19A、19B、19C和19D是表示SOI衬底的制备各步骤的示意截面图。
为更容易了解本发明，在描述本发明实施例之前描述导致本发明完成的技术发现。
(实验1)
参考图19A-19D描述由本发明人完成的制备SOI衬底方法的第一实验。
制备的第一基板1是Si晶片，具有多孔层11、由单晶半导体制成的半导体层区12和由氧化硅制成的绝缘层2(图19A)。
具体而言，Si晶片的表面通过阳极化处理变成多孔表面，此后半导体层外延生长，半导体层区12的表面进行热氧化，从而得到如图19A所示的Si晶片。
另一方面，多孔层也可通过热氧化Si晶片表面和此后进行氢离子离子注入以在晶片中形成微气泡来制备。
接着，如图19B所示，例如，制备另一Si晶片作为第二基板10，在约900℃-1200℃温度下进行热处理，同时上述第一基板的绝缘层2的键合表面与第二Si晶片的Si键合表面保持接触。该热处理使第一和第二基板1、10键合，从而得到多层结构。标号4表示键合界面。
然后，如图19C所示，在其底面侧的多孔层11和第一基板1通过研磨、抛光、湿蚀刻或干蚀刻被去除。另一方面，通过在多孔层11的界面分离键合结构去除第一基板1。
以该方式得到的半导体层区12的表面(暴露表面)由于多孔层11的影响是粗糙表面19。
粗糙表面19通过抛光或含氢的还原气氛下热处理可变光滑。以该方式得到的是SOI衬底，它具有作为支撑衬底的Si晶片的第二基板10和其上的单晶Si的半导体层区12，绝缘层(掩埋绝缘层)2在其间。
具体而言，该实验1所用的第一和第二基板是最容易得到的电阻率10Ωcm的掺硼(B)p-型单晶Si的CZ晶片。然后根据如上所述的步骤制备SOI衬底。
CZ晶片是从通过Czochralski方法形成的单晶锭得到的晶片。
然后利用该SOI衬底制备晶体管电路。
然而，该晶体管电路的高频性能差。原因是SOI衬底的支撑衬底(p-型CZ晶片)部分的电阻低。
高频性能由于SOI层结构、掩埋绝缘膜、和SOI衬底的支撑衬底的寄生电容的增大以及泄漏电流的升高而退化。
如支撑衬底是像石英玻璃的绝缘体，能保持支撑衬底的电阻高。然而采用绝缘体并不能解决所有问题。
为了处理如CZ晶片等的批量Si晶片，制造了制备半导体器件的许多系统。石英玻璃在如热导性、热膨胀系数、光传输性等的性能与Si不同。因此，在处理其支撑衬底由像石英玻璃的绝缘体制成的SOI衬底的情况下，用于生产半导体器件的设备工艺参数在相当大的程度上必须再调节。由于相同的原因，存在许多对结构设计和半导体器件的电路设计等需要相当大的改变的情况。
从这些方面，对支撑衬底使用如Si的半导体更适合通常目的应用。
(实验2)
使用更高电阻率的晶片如电阻率1000Ωcm的p-型FZ晶片代替p-型CZ晶片，根据上述方法制备SOI衬底，利用该衬底制造晶体管电路，但未取得所希望的高频性能。
(实验3)
对上面实验2所得到的SOI衬底的杂质分布进行分析。结果证实在紧靠掩埋绝缘层之下的p-型FZ晶片表面附近检测到更高浓度的硼，而有价值的区域具有p-型的高杂质浓度并具有约1Ωcm-10Ωcm的低电阻。
(实验4)
在清洁室内部的空间测量硼浓度和磷浓度，而实验2的键合和热处理也是在该清洁室的空间中完成的。
硼浓度是0.08纳克/升，而磷浓度小于0.002纳克/升。
随便提及，该系统的结构为由含硼玻璃纤维组成的HEPA(高效粒子空气)过滤器用于上面清洁室内部的空间中，且清洁空气经HEPA过滤器供给。
(实验5)
在清洁室测量硼和磷浓度，清洁空气在清洁室经由无硼PTFE(聚四氟乙烯)构成的ULPA(超低透气)过滤器并经吸附硼的化学过滤器供给。
硼浓度小于0.0003纳克/升而磷浓度小于0.001纳克/升。
砷和锑的浓度小于测量极限，因此相对上面硼浓度可忽略不计。
HEPA过滤器、ULPA过滤器和化学过滤器已公知，如在日本专利申请公开Nos.10-165730、8-24551等中已公开。
从上面的实验结果可见，根据作为键合的半导体衬底的支撑衬底的基板成分，保持支撑衬底的半导体表面部分的高电阻是能够通过确定在完成键合步骤的气氛中p-型杂质浓度和n-型杂质浓度之间的大小关系来容易地实现的。
下面根据本发明的三种典型实施例来描述半导体衬底的生产方法。
实施例1-3是成为支撑衬底的基板为p-型高电阻半导体，且选择的气氛为p-型杂质浓度小于n-型杂质浓度的例子。
(实施例1)
图1A-1C表示根据本发明制备半导体衬底的方法。
如图1A所示，例如，制备Si晶片作为第一基板1，绝缘层2形成在其表面上。
制备的与第一基板相分离的基板是电阻率不小于100Ωcm的高电阻p-型半导体。
如上所述制备的具有绝缘层2的第一基板1和第二基板3在键合气氛20N中相互键合，如图2所示。标号4表示键合界面。
图2表示设在清洁室23中的键合空间，清洁室23中的21N是低硼释放的过滤器，如PTFE过滤器等，和/或硼吸附的化学过滤器、22是隔板、24是底板、30是键合装置。当需要时清洁该空间的气氛20N以达到U.S.A.联邦标准的一级高清洁度或更高清洁度。
除第一基板的绝缘层2侧附近的半导体层区12之外，通过从研磨、抛光、蚀刻等所选择的至少一种去除方法，从通过第一基板1和第二基板3键合而得到的多层结构中去除第一基板。
而且，如需要的话，所得的衬底在含氢的还原气氛下进行热处理，从而得到如图1C所示的SOI衬底。
图3表示各种支撑衬底的深度与电阻率的关系。
该图表示键合是在不同气氛下完成且使用电阻率300Ωcm的p-型Si晶片作为第二基板的支撑衬底的电阻率分布(P11、P12、P13)以及使用n-型Si晶片作为第二基板的支撑衬底的电阻率分布(C11)。
P11表示电阻率分布，从键合气氛渗入到第二基板的n-型杂质浓度Cn是第二基板中所含p-型杂质浓度Cp的两倍，P12的电阻率分布是Cn等于Cp，而P13的电阻率分布是Cn为Cp的0.1倍。
P11-P13都表示电阻率朝支撑衬底的表面即朝着与绝缘层的界面而变高的分布，因此，图3中绝缘层的附近(至少离界面2μm的范围)电阻率分布向左升高。
特别是，P13没有电阻率分布左边下降的区域，而界面附近具有比体内要高的电阻率。因此，P13更优选。
在电阻率300Ωcm的n-型晶片用作第二基板的情况下，如C11所示的，n-型杂质从键合气氛扩散到晶片，使界面附近的电阻率下降相当大。
本发明所用的键合气氛并不只表示实际完成键合的地点的气氛，而且还表示确定杂质在实际键合表面上的淀积状态的气氛。即实际键合气氛中p-型或n-型杂质浓度很低而不使电阻率下降，这取决于第二基板刚放置在该气氛前的气氛。在那种情况下，刚放置在该气氛前的气氛也认为是键合气氛。
优选键合气氛的n-型杂质浓度(Nn)不大于0.1纳克/升，而更优选不大于0.01纳克/升，优选键合气氛的p-型杂质浓度(Np)不大于0.01纳克/升，而更优选不大于0.001纳克/升。此外，必须满足Nn＞Np的关系。
只要满足Nn＞Np的关系，Nn、Np的下限不需限定；然而，为容易控制气氛并限制生产和运行成本，优选Nn和Np都不小于0.0001纳克/升。
上面气氛可以是形成在清洁室中或在放置在另一清洁室的高清洁度的局部清洁室中的气氛或在封闭腔中形成的气氛。
在前者情况下，气氛的主要组分是如上所述的一级水平的高清洁度的清洁空气，而在后者情况下，气氛的主要组分是如氮、氩、氦、氖或氙或氧的不活泼气体。
例如，在使用释放硼的HEPA过滤器而不使用PTFE过滤器的清洁室的情况下，在构成过滤器的玻璃中含的B2O3在清洁室与氢氟酸(HF)反应，产生氟化硼(BF3)( )。
在清洁室的键合气氛中，硼浓度远大于0.01纳克/升并且相尖地高于相同气氛下的磷浓度。因此，当在该气氛完成键合时，尽管高电阻p-型晶片用作第二基板，如实验2和3那样，电阻率分布类似图3的C11。
用于本发明的第二基板含有至少一个下述区域的基板材料，该区域包括在键合表面侧电阻率不小于100Ωcm，更优选不小于500Ωcm，而最佳是不小于1000Ωcm的p-型半导体。
特别是，优选悬浮区处理(FZ晶片)制得的具有上面电阻率的Si晶片用作第二基板，但第二基板可以是CZ晶片。
而且，也优选在上面第二基板的表面形成绝缘层，此后将第一基板与作为键合表面的绝缘层表面键合。
在此情况下，由于该绝缘层充当防p-型杂质渗透的阻挡层，紧靠掩埋绝缘层之下的区域更能阻止电阻率的下降。优选氧化硅作为该绝缘层，足以起阻挡层作用的绝缘层厚度优选不小于100nm，更优选不小于200nm、不大于10μm。
当第一和第二基板要键合的键合表面的一个是Si半导体的表面，而另一表面是如氧化硅等的绝缘体表面时，不会在键合界面形成空隙等就能更容易地相互键合两个基板。
在均由绝缘体组成的两个表面相互键合的情况下，希望通过等离子体注入等把如氧、氮、硅等的元素引入至少一个键合表面之后键合它们。
(实施例2)
下面描述实施例2，它由如上所述实施例1的部分改型而成。参考“J.Electrochem.Soc.，Vol.142，No.9，September 1995，pp.3116-3122”，可详细了解使用多孔层制备SOI衬底的方法。
阳极化处理作为第一基板1的p-型Si晶片的表面，使表面多孔。然后非多孔单晶Si的半导体层区通过外延生长形成在多孔表面上。
如需要的话，氧化半导体层区12的表面以形成绝缘层2。
由此，得到第一基板，如图4A所示。
在p-型杂质浓度低(Np＜Nn)的键合气氛下，制备像实施例1所述的高电阻率p-型FZ Si晶片的第二基板3，并同第一基板结合在一起。在该气氛下放置它们，从而使绝缘层2的表面与p-型FZ Si晶片的表面紧密接触。如需要的话，此时进行900℃-1200℃的热处理。由此得到如图4B所示的多层结构。
之后，通过研磨、抛光或蚀刻去除第一基板1的表面侧上的非多孔部分并用含有氢氟酸和过氧化氢的蚀刻剂通过选择性湿蚀刻去除多孔层11，从而得到如图4C所示的SOI衬底。
另一方面，将流体或楔子压入多层结构的侧面，或在各个方向施加力使第一基板和第二基板相互分离，从而两个元件在多孔层的界面用较低的机械力就相互分离，从而得到半导体层区12留在第二基板上的SOI衬底。
而且，在100％氢的还原气氛或用惰性气体稀释氢的气氛下对衬底进行热处理1小时或更长，从而半导体层区的粗糙表面19变得光滑，SOI衬底的表面粗糙度变得足够光滑使得Rrms不大于5nm。
以此得到如图4D所示的SOI衬底。
由于在该SOI衬底中掩埋绝缘层2之下的支撑衬底3具有不小于100Ωcm的足够高电阻率，用该SOI衬底制备的晶体管具有较低的泄漏电流并可高速工作。
(实施例3)
实施例3也是实施例1的部分改型的例子。
如图5A所示，绝缘层2形成在如Si晶片的半导体构成的第一基板1的表面上。
如图5B所示，通过离子注入，在绝缘层2下表面之下的第一基板的约100nm-2μm的区域。注入氢离子或稀有气体离子，形成用于产生微气泡的离子注入层15。之后，如需要，在100℃-400℃温度下进行热处理，在离子注入层15中产生微气泡。
如图5C所示，在如图2所示的气氛20N下，制备由像实施例1所述的高电阻p-型Si晶片等的半导体组成的第二基板3，并与绝缘层2紧密接触。然后在500℃-1200℃温度下对衬底进行热处理，以在此聚集离子注入层15中产生的微气泡或新产生并聚集其中的微粒。之后，离子注入层变得易碎，在离子注入层15的界面处分离多层结构的第一基板1，而保留半导体层区12。
然后通过抛光或在含氢的还原气氛下热处理将半导体区域12的暴露表面变得光滑，尽管比实施例1要差一些，但仍得到相对良好质量的SOI衬底。如图5D所示。
所得的SOI衬底是具有如图3的P11-P13中的任一种所表示的电阻率分布的支撑衬底的衬底，电阻率分布取决于杂质渗入量或其分布状态。
下面所述的实施例4-6是使用n-型高电阻半导体作为支撑衬底并且选择的气氛是n-型杂质浓度小于p-型杂质浓度的例子。
(实施例4)
图6A-6C表示根据本发明制备半导体衬底的另一方法。
例如，如图6A所示，制备Si晶片作为第一基板1，且绝缘层2形成在其表面上。
制备的作为与第一基板分离的基板是电阻率不小于100Ωcm的高电阻n-型半导体的第二基板13。
具有绝缘层2的第一基板1和如上所述制备的第二基板13在如图7所示的键合气氛20P中相互键合。标号4表示键合界面。
图7表示设在清洁室23中的键合空间，清洁室23中的21P是低硼释放过滤器如HEPA过滤器等、22是隔板、24是底板、30是键合装置。当需要时清洁该空间的气氛20P以达到U.S.A.联邦标准209D的1-100级清洁度。
除第一基板的绝缘层2侧附近的半导体层区12以外，通过上面实施例1所讨论的去除方法之一，从键合第一基板1和第二基板3所得的多层结构去除第一基板。
而且，如需要的话，所得的衬底在含氢的还原气氛下进行热处理，从而得到如图6C所示的SOI衬底。
图8表示各支撑衬底的深度与电阻率的关系。
图8表示使用电阻率150Ωcm的n-型Si晶片作为第二基板的支撑衬底的电阻率分布(P21、P22)，以及使用p-型Si晶片作为第二基板的支撑衬底的电阻率分布(C21)。
P21表示从键合气氛渗入到第二基板的p-型杂质浓度Cp等于第二基板所含n-型杂质浓度Cn的电阻率分布，而P22表示在键合之前绝缘层形成在第二基板的表面时的电阻率分布。
P21和P22表示电阻率朝支撑衬底的表面即朝与绝缘层的界面而变高的分布，因此，图8中掩埋绝缘层附近(至少距界面3μm的范围内)的电阻率分布向左升高。
特别是，P22没有电阻率分布向左边下降的区域，而界面附近具有比体内要高的电阻率。因此，P22更优选。
在电阻率150Ωcm的p-型晶片用作C21所示的第二基板的情况下，p-型杂质从键合气氛扩散到晶片，使界面附近的电阻率极大降低。
本发明所用的键合气氛并不只表示实际完成键合的地点的气氛，也表示产生实际键合表面的气氛。即实际键合气氛中p-型或n-型杂质浓度很低而不使电阻率下降，这取决第二基板刚放置在该气氛前的气氛。在那种情况下，刚放置之前的气氛也认为是键合气氛。
优选键合气氛的p-型杂质浓度(Np)不大于0.05纳克/升，更优选不大于0.004纳克/升，优选键合气氛的n-型杂质浓度(Nn)不大于0.01纳克/升，更优选不大于0.002纳克/升。此外，必须满足Nn＜Np的关系。
只要满足Nn＜Np的关系，Nn、Np的下限不需限定；然而，为容易控制气氛并限制生产和运行成本，优选Nn和Np都不小于0.001纳克/升，不必使用昂贵和高性能的过滤器。
上面气氛可以是形成在清洁室中或在放置在另一清洁室的高清洁度局部清洁室中的气氛或在封闭腔中形成的气氛。
在前者情况下，气氛的主要组分是如上所述的1-1000级水平的清洁度的清洁空气，而在后者情况下，气氛的主要组分是不活泼气体如氮、氩、氦、氖或氙或氧。
例如，当在实施例4使用释放硼的HEPA过滤器时，图7的键合气氛20P中的硼浓度变得比同一气氛20P中的磷浓度高。因此，当p-型高电阻晶片正如实施例2、3用作该气氛键合中的第二基板时，其电阻率分布如图8的C21所示。
用于本发明的第二基板是含有至少一个衬底材料的区域，区域包括在键合表面侧电阻率不小于100Ωcm，更优选不小于500Ωcm，而最佳是不小于1000Ωcm的n-型半导体。
当未形成作为阻挡层的绝缘层时，有许多优选使用电阻率不小于100Ωcm且不大于500Ωcm的n-型半导体作为第二基板的情况。特别是，优选使用具有上面电阻率的FZ晶片，但也可采用CZ晶片。
而且，也优选在上述第二基板的键合表面侧形成绝缘层，从而将第一基板与作为键合表面的绝缘层表面键合。
在此情况下，由于该绝缘层充当防p-型杂质渗入的阻挡层，紧靠掩埋绝缘层之下的区域更能阻止电阻率的下降。优选氧化硅作为该绝缘层，足以起阻挡层作用的绝缘层厚度优选不小于100nm，更优选不小于200nm且不大于10μm。
当第一和第二基板要键合的键合表面的一个是由Si半导体构成的表面，另一表面是由如氧化硅等的绝缘体组成的表面时，不会在键合界面形成空隙等就能更容易地相互键合两个基板。
在绝缘体表面相互键合的情况下，希望在如氧、氮、硅等的元素通过等离子体注入等引入至少一个键合表面之后键合它们。
(实施例5)
下面描述实施例5，它由如上所述实施例4的部分改型而成。
阳极化处理作为第一基板1的p-型Si晶片的表面，使表面多孔。然后非多孔单晶Si的半导体层区通过外延生长形成在多孔表面上。
如需要的话，氧化半导体层区12的表面，形成绝缘层2。
由此，得到第一基板，如图9A所示。
在n-型杂质浓度低(Np＞Nn)的键合气氛下，制备并同第一基板一起放置像实施例4所述的高电阻率n-型FZ Si晶片的第二基板13。在该气氛下其被放置为使绝缘层2的表面与n-型FZ Si晶片的表面紧密接触。如需要的话，此时进行900℃-1200℃的热处理。以此得到如图9B所示的多层结构。
之后，通过研磨、抛光或蚀刻去除第一基板1的表面侧上的非多孔部分并用含有氢氟酸和过氧化氢的蚀刻剂通过选择性湿蚀刻去除多孔层11，从而得到如图9C所示的SOI衬底。
另一方面，将流体或楔子压入多层结构的侧面，或各个方向施加力使第一基板和第二基板相互分离，从而两个元件在多孔层的界面用较低的机械力就相互分离，从而得到半导体层区12留在第二基板13上的SOI衬底。
而且，在100％氢的还原气氛或用惰性气体稀释氢的气氛下对衬底进行热处理1小时或更长，从而半导体层区的粗糙表面19变得光滑，SOI衬底的表面粗糙度变得足够光滑使得Rrms不大于5nm。
以此得到如图9D所示的SOI衬底。
由于在该SOI衬底中掩埋绝缘层2之下的支撑衬底13具有不小于100Ωcm的足够高电阻率，用该SOI衬底制备的晶体管具有较低的泄漏电流并可高速工作。
(实施例6)
实施例6也是实施例4的部分改型的例子。
如图10A所示，绝缘层2形成在如Si晶片的半导体构成的第一基板1的表面上。
如图10B所示，通过离子注入在绝缘层2下表面之下的第一基板的约100nm-2μm的区域注入氢离子或稀有气体离子，形成用于产生微气泡的离子注入层15。之后，如需要，100℃-400℃温度下进行热处理，在离子注入层15中产生微气泡。
如图10C所示，在如图7所示的气氛20P下，制备由像实施例4所述的高电阻率的p-型Si晶片等的半导体组成的第二基板13，并与绝缘层2紧密接触。然后在500℃-1200℃温度下对衬底进行热处理，以在此聚集离子注入层15中产生的微气泡或新产生并聚集其中的微粒。之后离子注入层变得易碎，在离子注入层15的界面分离多层结构的第一基板1，保留半导体层区12。
然后通过抛光或在含氢的还原气氛下热处理将半导体区域12的暴露表面变得光滑，尽管比实施例4要差一些，但仍得到相对良好质量的SOI衬底，如图10D所示。
所得的SOI衬底是具有如由图8的P21或P22中的任一种所表示的电阻率分布的支撑衬底的衬底，电阻率分布取决于杂质渗入量或其分布状态。
下面所述的实施例7-9是变成支撑衬底的基板是具有绝缘膜的高电阻n-型半导体并且选择的气氛是p-型杂质浓度小于n-型杂质浓度的例子。
(实施例7)
图11A-11D表示根据本发明制备半导体衬底的另一方法。
如图11A所示，制备的第二基板16是电阻率不小于300Ωcm的高电阻n-型半导体，而绝缘层5至少形成在其上表面上。
例如，如图11B所示，制备Si晶片作为第一基板1。
在键合表面侧上具有绝缘层5的第二基板16和以此方式制备的第一基板1在如图2所示的键合气氛20N中相互键合。标号4表示键合界面。
图2表示设在清洁室23中的键合空间，清洁室23中的21N是低硼释放的过滤器如HEPA过滤器等、22是隔板、24是底板、30是键合装置。当需要时清洁该空间的气氛20达到如上所述的一级高清洁度或更高清洁度。
除第一基板的绝缘层5侧附近的半导体层区12以外，通过实施例1所讨论的去除方法之一，从键合第一基板1和第二基板16所得的多层结构去除第一基板。
而且，如需要的话，所得的衬底在含氢的还原气氛下进行热处理，从而得到如图11D所示的SOI衬底。
图12表示根据本实施例的支撑衬底的深度与电阻率的关系。
图12表示使用电阻率6000Ωcm的n-型Si晶片作为第二基板(其表面上形成有绝缘层)，在含有相对大量n-型杂质的气氛下基板相互键合的情况下支撑衬底的电阻率分布(P31)以及作为比较例的支撑衬底的电阻率分布(C31)。
P31表示根据本发明的支撑衬底的电阻率分布。
P31表示电阻率朝着绝缘层的界面逐渐变低的分布，即图12中在紧靠掩埋绝缘层下面部分的附近(至少距界面0.3μm的范围内)电阻率分布向左下降。
特别是，在P31的情况下，由于绝缘层在键合之前形成在第二基板上，该绝缘层起阻止杂质渗透的作用，从而在界面附近电阻率几乎没下降。
如C31所示的，在电阻率6000Ωcm的n-型晶片用作第二基板，并且基板相互键合时未在第二基板的键合表面上形成作为阻挡层的绝缘层的情况下，尽管n-型杂质的吸收量极小(~1×1011原子/cm2)，因为第二基板自身是低杂质浓度的半导体，更多的n-型杂质从键合气氛扩散到n-型晶片，在界面附近形成相对强的n-型区域所使电阻率极大下降。
本发明所用的键合气氛并不仅指实际完成键合的地点的气氛，而且也指产生实际键合表面的气氛，即实际键合气氛的p-型或n-型杂质浓度很低而不使电阻率下降，这取决于第二基板刚放置在该气氛前的气氛，在那种情况下，刚放置之前的气氛也认为是键合气氛。
键合气氛的n-型杂质浓度(Nn)优选不大于0.1纳克/升，更优选不大于0.01纳克/升，键合气氛的p-型杂质浓度(Np)优选不大于0.01纳克/升，而更优选不大于0.001纳克/升。此外，必须满足Nn＞Np的关系。
只要满足Nn＞Np的关系，Nn、Np的下限不需限定；然而，为了容易控制气氛并限制生产和运行成本，优选Nn和Np都不小于0.0001纳克/升，例如，通过降低过滤器的交换频率实现。
上述气氛可以是形成在清洁室中或在放置在另一清洁室的高清洁度局部清洁室中的气氛或在封闭腔中形成的气氛。
在前者情况下，气氛的主要组分是如上所述的1级水平的高清洁度的清洁空气，而在后者情况下，气氛的主要组分是不活泼气体如氮、氩、氦、氖或氙或氧。
例如，在使用释放硼的HEPA过滤器而不使用PTFE过滤器的情况下，清洁室的键合气氛的硼浓度远高于0.01纳克/升并且比相同气氛下的磷浓度高。因此，当在该气氛下完成键合时，难于使用高电阻p-型晶片作为第二基板。原因是键合表面侧上的表面趋于变成更强p-型。在该情况下其电阻率分布具有图12的C31所表示的低电阻的表面分布。
用于本发明的第二基板是具有至少一个覆盖有绝缘层的键合表面并具有至少一个包括紧靠绝缘层之下的n-型半导体的区域的基板，n-型半导体的电阻率不小于300Ωcm，更优选不小于500Ωcm，而最佳是电阻率不小于1000Ωcm。特别是，优选使用覆盖有绝缘层的表面具有上述电阻率的FZ Si晶片，但也可采用覆盖有绝缘层的CZ晶片。
而且，也优选在上述第一基板的表面上形成绝缘层，并在此后将其与第二基板的绝缘层表面键合，第一基板的绝缘层表面用作键合表面。
由于覆盖第二基板表面的该绝缘层充当防p-型杂质渗透的阻挡层，紧靠掩埋绝缘层之下的区域更能阻止电阻率的下降。优选氧化硅化为该绝缘层，足以起阻挡层作用的绝缘层厚度优选不小于100nm，更优选不小于200nm且不大于10μm。
当第一基板的键合表面的一个是由Si半导体构成的表面，而另一表面是由如氧化硅等的绝缘体组成的表面时，能更容易地将要键合的第一和第二基板的键合表面相互键合，且不会在键合界面形成空隙等。
在绝缘体表面相互键合的情况下，更重要的是把如氧、氮、硅等的元素，通过等离子体注入等引入至少一个键合表面之后将表面键合。
(实施例8)
下面描述实施例8，它由如上所述的实施例7部分改型而成。
阳极化处理作为第一基板1的p-型Si晶片的表面，使表面多孔。然后非多孔单晶Si的半导体层区12通过外延生长形成在多孔表面上。
如需要的话，氧化半导体层区12的表面，形成绝缘层2。
由此，得到第一基板，如图13A所示。
制备像如实施例7所述的高电阻率的n-型FZ Si晶片的第二基板16，并通过至少对其上表面进行热氧化等形成作为阻挡层的绝缘层5。然后，如需要的话，对绝缘层2和绝缘层5的至少一个的表面进行等离子体处理。将第一基板与第二基板一起放置在低p-型杂质浓度(Np＜Nn)的键合气氛中，并使它们相互紧密接触。此时如需要的话，进行900℃-1200℃的热处理。以此得到如图13B所示的多层结构。
之后，通过研磨、抛光或蚀刻去除第一基板1的表面侧上的非多孔部分并用含有氢氟酸和过氧化氢的蚀刻剂通过选择性湿蚀刻去除多孔层11，从而得到如图13C所示的SOI衬底。
另一方面，将流体或楔子压入多层结构的侧面，或各个方向施加力使第一基板和第二基板相互分离，从而两个元件在多孔层的界面用较低的机械力就相互分离，从而得到半导体层区12留在第二基板上的SOI衬底。
而且，在100％氢的还原气氛或用惰性气体稀释氢的气氛下对衬底进行热处理1小时或更长，从而半导体层区的粗糙表面19变得光滑，SOI衬底的表面粗糙度变得足够光滑使得Rrms不大于5nm。
以此得到如图13D所示的SOI衬底。
由于在该SOI衬底中掩埋绝缘层2之下的支撑衬底16具有不小于100Ωcm，更优选不小于1000Ωcm的足够高电阻率，用该SOI衬底制备的晶体管具有较低的寄生电容并可高速工作。
(实施例9)
实施例9也是实施7的部分改型的例子。
如图14A所示，绝缘层2形成在由如Si晶片的半导体组成的第一基板1的表面。
如图14B所示，通过离子注入在第一基板1的绝缘层2下表面之下的约100nm-2μm的区域注入氢离子或稀有气体离子，形成用于产生微气泡的离子注入层15。之后，如需要，100℃-400℃温度下进行热处理，在离子注入层15中产生微气泡。
如图14C所示，制备由实施例7所述的如高电阻率n-型Si晶片等的半导体组成的第二基板16，在其表面形成作为阻挡层的绝缘层5。然后在如图2所示的气氛20N下使第二基板与绝缘层2紧密接触。之后在500℃-1200℃温度下对衬底进行热处理，以聚集离子注入层15中产生的的微气泡或新产生并聚集微气泡。之后离子注入层变得易碎，并且在离子注入层15的界面使多层结构的第一基板1分离而剩下半导体层区12。
然后通过抛光或在含氢的还原气氛下热处理将半导体区域12的暴露表面变得光滑，尽管比实施例7要差一些，但仍得到相对良好质量的SOI衬底，如图14D所示。
所得的SOI衬底是具有如由图10的P31所表示的电阻率分布的支撑衬底的衬底。
(实施例10)
图15是根据本发明的半导体衬底的示意截面图。
该半导体衬底具有通过绝缘层42置于半导体的支撑衬底43之上的单晶半导体的半导体层区41，紧靠绝缘层42之下的半导体表面部分44s的电阻率不小于100Ωcm，更优选不小于500Ωcm，最佳是不小于1000Ωcm。
由于半导体表面部分44s的电阻如上所述较高，在由半导体层区41、绝缘层42和支撑衬底43组成的结构中电容低。
(实施例11)
图16是根据本发明的半导体器件的示意截面图。
通过对如图15所示的半导体衬底进行各种处理制备该半导体器件，并以该半导体衬底制备晶体管。
为完成LDD(轻掺杂漏)结构，在半导体层区41中形成杂质浓度各不相同的源和漏区46、47。
标号45表示隔离元件的绝缘体，48表示多晶硅、硅化物、金属等的栅电极，49表示氧化硅等栅绝缘膜，50表示沟道区，51表示绝缘膜，52表示由掩埋在绝缘膜51的接触孔中如铝、铜等的金属构成的源极和漏极，以及53表示由高熔点金属(耐熔金属)、硅化物、导电氮化物等构成的阻挡层金属。
使用根据本发明的上述晶体管制备的集成电路具有良好高频性能，低泄漏电流和高截止频率，这是由于紧靠掩埋绝缘层42之下的半导体表面附近的区域44具有高电阻。
而且，晶体管也可以是除LDD结构的MOS晶体管之外的任何其它晶体管，例如，双极晶体管等。
(实施例12)
实施例12是一个为增大如图15所示的支撑衬底43半导体表面部分44s的电阻而具有朝半导体表面附近44的外形顶端电阻率增大的区域的例子。通过在半导体表面附近44形成pn结或通过将相反导电类型的少量杂质引入半导体表面附近44的表面侧，形成电阻率逐渐增大的该区域。
本实施例可使支撑衬底43的半导体表面部分44s的电阻率容易地保持在不小于100Ωcm的范围，更优选在不小于500Ωcm的范围，最佳在不小于1000Ωcm的范围。
(例子1)
在50％的HF溶液中阳极化处理直径6英寸、厚度600μm的p-型(100)单晶Si的CZ晶片。此时电流密度是10mA/cm2。10分钟后在表面形成厚度20μm的多孔层。然后通过低压CVD工艺在该p-型多孔Si层生长0.5μm厚度的Si外延层。淀积条件如下。
气体：SiH2Cl2(0.6升/分钟)，H2(100升/分钟)
温度：850℃
压力：50乇
生长速率：0.1微米/分钟
接着，该外延层的表面热氧化50nm厚度。在硼浓度0.0003纳克/升而磷浓度0.001纳克/升的清洁空气气氛下，通过使用如图2所示的系统，电阻率5000Ωcm的p-型FZ Si晶片覆盖在所得的CZ晶片的热氧化膜上，通过900℃下加热一个半小时两个晶片牢固键合起来。
砷和锑的浓度低于硼浓度，可以忽略不计。
之后，所得的衬底从CZ晶片的底表面侧进行研磨580μm，然后进行反应离子蚀刻，使多孔层暴露。
之后，暴露的多孔层用氢氟酸和过氧化氢的混合溶液进行选择性蚀刻。15分钟后只有外延生长的单晶Si层未被蚀刻而留下，多孔Si层则完全选择去除。
蚀刻剂作用非多孔Si单晶的蚀刻速率极低，甚至15分钟后才大约40埃，这样多孔Si层的蚀刻速率的蚀刻选择性极大；因此，非多孔Si层的蚀刻量实际上几乎忽略不计。
由此形成的SOI衬底放入热处理炉，在1150℃、100％氢气氛下热处理4小时，从而得到光滑的SOI衬底。表面粗糙度Rrms＝2nm或更小。
通过SIMS分析来分析该衬底的掩埋绝缘层之下的支撑衬底，证实渗透到离表面约1μm的区域的磷可提高在其中的磷浓底。
衬底的电阻率分布是由图17的P14所表示的那种。因此可看出在支撑衬底表面附近可形成朝表面电阻率升高的层区(区域0.5μm-1μm深)。
(例子2)
在例子1的键合之前，热氧化电阻率5000Ωcm的p-型Si FZ晶片表面，形成厚度300nm的氧化硅绝缘层。
然后将绝缘层的键合表面暴露于氮等离子体，之后如在例子1的低硼浓度气氛下衬底相互键合。
除上面之外，以例子1的类似方法得到SOI衬底。
该SOI衬底的支撑衬底表面的电阻率分布是由图17的P15所表示的那种。因此，可看出在支撑衬底表面附近形成朝表面电阻率逐渐升高层区(区域0-0.5μm深)。
(例子3)
在50％的HF溶液中阳极化处理直径6英寸、厚度600μm的p-型(100)单晶Si的CZ晶片。此时电流密度是10mA/cm2。10分钟后在表面形成厚度20μm的多孔层。然后通过低压CVD工艺在该p-型多孔Si层生长0.5μm厚度Si外延层。淀积条件如下。
气体：SiH2Cl2(0.6升/分钟)，H2(100升/分钟)
温度：850℃
压力：50乇
生长速率：0.1微米/分钟
接着，该外延层的表面热氧化50nm厚度。在硼浓度0.004纳克/升而磷浓度0.002纳克/升的清洁空气气氛下，通过使用如图7所示的系统，电阻率150Ωcm的p-型FZ Si晶片覆盖在所得的热氧化膜上，通过900℃下加热一个半小时两个晶片牢固地键合起来。
之后，从CZ晶片的背表面侧进行研磨和反应离子蚀刻580μm，使多孔层暴露。
之后，暴露的多孔层用氢氟酸和过氧化氢的混合溶液进行选择性蚀刻。15分钟后只有外延生长的单晶Si层未被蚀刻而留下，多孔Si层则完全选择去除。
以此形成的SOI衬底放入热处理炉，在1150℃、100％氢气氛下热处理4小时，从而得到光滑的SOI衬底。表面粗糙度Rrms＝2nm或更小。
通过SIMS分析来分析该衬底的掩埋绝缘层之下的支撑衬底，证实渗透到离表面约1μm的区域的硼可提高在其中的硼浓度。
而且，电阻率分布类似由图8的P21所表示的那种。因此证实出在支撑衬底表面附近的层区(区域0μm-3μm深)中可形成pn结。
(例子4)
在例子3的键合之前，热氧化电阻率700Ωcm的n-型Si FZ晶片表面，形成厚度300nm的氧化硅绝缘层。
然后将绝缘层的键合表面暴露于氮等离子体，之后如在例子3的低硼浓度气氛下衬底相互键合。
除上面之外，以例子3的类似方法得到SOI衬底。
该SOI衬底的支撑衬底表面的电阻率分布是由图18的P23所表示的那种。因此，可看出在支撑衬底表面附近的层区(区域0μm-2μm深)中可形成pn结。
(例子5)
在50％的HF溶液中阳极化处理直径6英寸、厚度600μm的p-型(100)单晶Si的CZ晶片。此时电流密度是10mA/cm2。10分钟后在表面形成厚度20μm的多孔层。然后通过低压CVD工艺在该p-型多孔Si层生长0.5μm厚度Si外延层。淀积条件如下。
气体：SiH2Cl2(0.6升/分钟)，H2(100升/分钟)
温度：850℃
压力：50乇
生长速率：0.1微米/分钟
除此之外，制备电阻率6000Ωcm的n-型FZ晶片并通过热氧化形成厚度300nm的成为阻挡层的绝缘层。在硼浓度0.0003纳克/升而磷浓度0.001纳克/升的清洁空气气氛下，通过使用如图2所示的系统，电阻率6000Ωcm并带有绝缘层的n-型FZ Si晶片覆盖在外延层表面上，通过900℃下加热一个半小时两个晶片牢固地键合起来。砷和锑的浓度小于硼浓度，可以忽略不计。
之后，从CZ晶片的背表面侧进行研磨和反应离子蚀刻580μm，使多孔层暴露。
之后，暴露的多孔层用氢氟酸和过氧化氢的混合溶液进行选择性蚀刻。15分钟后只有外延生长的单晶Si层未被蚀刻而留下，多孔Si层则完全选择去除。
以此形成的SOI衬底放入热处理炉，在1150℃、100％氢气氛下热处理4小时，从而得到光滑的SOI衬底。表面粗糙度Rrms＝2nm或更小。
通过SIMS分析来分析该衬底的掩埋绝缘层之下的支撑衬底，证实渗透到离表面约0.3μm的区域的磷可轻微提高其中的磷浓度。
而且，衬底的电阻率分布类似由图12的P31所表示的那种。
(例子6)
例子6不同于例子5在于在例子5的键合之前，通过在作为第一基板的CZ晶片上热氧化外延层的表面形成厚50nm的氧化硅绝缘层。
然后将绝缘层的键合表面暴露于氮等离子体，之后如在例子5的低硼浓度气氛下键合表面相互键合。
除上面之外，以例子5的类似方法得到SOI衬底。
该SOI衬底的支撑衬底表面的电阻率分布是由图12的P31所表示的那种。
根据本发明，在制备SOI衬底时，可以抑制支撑衬底表面附近电阻率在紧靠绝缘层之下的支撑衬底表面附近的下降，从而提供适合制备高频晶体管的SOI衬底的半导体衬底。

Claims (57)

1.一种制备半导体衬底的方法，包括将含有半导体层区的第一基板与第二基板键合的步骤和去除第一基板而在第二基板上留下该半导体层区的步骤，其中根据第二基板的成分，确定进行键合步骤时的气氛中的n-型杂质浓度和p-型杂质浓度之间的数量关系。
2.根据权利要求1的制备半导体衬底的方法，其中：当键合表面侧上的第二基板的至少一部分是电阻率不小于100Ωcm的n-型半导体时，在键合步骤的气氛中n-型杂质浓度低于p-型杂质浓度；当键合表面侧上的第二基板的至少一部分是电阻率不小于300Ωcm的n-型半导体并覆盖有绝缘层时，在键合步骤的气氛中p-型杂质浓度低于n-型杂质浓度；且当键合表面侧上的第二基板的至少一部分是电阻率不小于100Ωcm的p-型半导体，在键合步骤的气氛中p-型杂质浓度低于n-型杂质浓度。
3.根据权利要求1或2的制备半导体衬底的方法，其中p-型杂质浓度是硼浓度并且n-型杂质浓度是磷浓度。
4.根据权利要求1或2的制备半导体衬底的方法，其中p-型杂质浓度是硼浓度且不大于0.05纳克/升，且n-型杂质浓度是磷浓度且不大于0.1纳克/升。
5.根据权利要求1或2的制备半导体衬底的方法，其中第二基板是FZ硅晶片。
6.根据权利要求1或2的制备半导体衬底的方法，其中在键合步骤中或在键合步骤之后，在不小于900℃的温度下进行热处理。
7.根据权利要求1或2的制备半导体衬底的方法，其中形成半导体衬底的第二基板的半导体表面部分的电阻率不小于100Ωcm。
8.根据权利要求1或2的制备半导体衬底的方法，其中在形成半导体衬底的第二基板的半导体表面附近形成朝着第二基板表面电阻率升高的区域。
9.一种具有SOI结构的半导体衬底，该衬底是通过权利要求1或2所述的制备半导体衬底的方法制备的。
10.一种半导体衬底，该衬底具有通过绝缘层形成在半导体构成的支撑衬底之上的单晶半导体构成的半导体层区，其中支撑衬底的成分使紧靠绝缘层之下的半导体表面部分是电阻率不小于100Ωcm的半导体，和/或使支撑衬底具有沿其厚度方向朝着绝缘层电阻率升高的区域。
11.一种制备半导体衬底的方法，包括将含有半导体层区的第一基板与第二基板键合的步骤和去除第一基板而在第二基板上留下该半导体层区的步骤，其中在n-型杂质浓度低于p-型杂质浓度的气氛中进行键合步骤，且第二基板在键合表面侧上具有电阻率不小于100Ωcm的n-型半导体组成的部分。
12.根据权利要求11的制备半导体衬底的方法，其中在半导体层区的表面上形成绝缘层之后，第一基板与第二基板键合。
13.根据权利要求11的制备半导体衬底的方法，其中第二基板在其键合表面侧具有绝缘层。
14.根据权利要求11的制备半导体衬底的方法，其中从气氛渗透到第二基板的p-型杂质浓度不小于第二基板中n-型杂质浓度的0.1倍，不大于第二基板中n-型杂质浓度的2倍。
15.根据权利要求11的制备半导体衬底的方法，其中第二基板是FZ Si晶片。
16.根据权利要求11的制备半导体衬底的方法，其中气氛包括经释放硼的过滤器供给的清洁空气。
17.根据权利要求11的制备半导体衬底的方法，其中n-型杂质是磷。
18.根据权利要求11的制备半导体衬底的方法，其中p-型杂质是硼，且气氛中的硼浓度不大于0.05纳克/升。
19.根据权利要求11的制备半导体衬底的方法，其中n-型杂质是磷，且气氛中的磷浓度不大于0.01纳克/升。
20.根据权利要求11的制备半导体衬底的方法，其中第一基板包括多孔层和/或离子注入层。
21.根据权利要求11的制备半导体衬底的方法，其中半导体层区包括在多孔单晶层上外延生长的单晶半导体。
22.根据权利要求11的制备半导体衬底的方法，其中在键合步骤中进行900℃或更高温度下的热处理。
23.根据权利要求11的制备半导体衬底的方法，还包括进行热处理以将留在第二基板的半导体层区在900℃或更高温度下加热的步骤。
24.一种半导体衬底，具有经绝缘层在半导体构成的支撑衬底上的单晶半导体构成的半导体层区，
其中支撑衬底在绝缘层附近具有沿其厚度方向朝着绝缘层电阻率升高的区域。
25.根据权利要求24的半导体衬底。其中支撑衬底在绝缘层附近具有p-型层区以形成pn结。
26.一种制备半导体衬底的方法，包括将含有半导体层区的第一基板与第二基板键合的步骤和去除第一基板而在第二基板上留下该半导体层区的步骤，其中在p-型杂质浓度低于n-型杂质浓度的气氛中进行键合步骤，且第二基板在其键合表面侧具有电阻率不小于100Ωcm的p-型半导体组成的部分。
27.根据权利要求26的制备半导体衬底的方法，其中在半导体层区的表面上形成绝缘层之后，将第一基板与第二基板键合。
28.根据权利要求26的制备半导体衬底的方法，其中第二基板在键合表面侧具有绝缘层。
29.根据权利要求26的制备半导体衬底的方法，其中从气氛渗透到第二基板的n-型杂质浓度不小于第二基板的p-型杂质浓度的0.1倍，不大于第二基板的p-型杂质浓度的2倍。
30.根据权利要求26的制备半导体衬底的方法，其中第二基板是FZ Si晶片。
31.根据权利要求26的制备半导体衬底的方法，其中气氛包括经释放硼的过滤器供给的清洁空气。
32.根据权利要求26的制备半导体衬底的方法，其中p-型杂质是硼。
33.根据权利要求26的制备半导体衬底的方法，其中气氛中的硼浓度不大于0.01纳克/升。
34.根据权利要求26的制备半导体衬底的方法，其中n-型杂质是磷，且气氛中的磷浓度不大于0.1纳克/升。
35.根据权利要求26的制备半导体衬底的方法，其中第一基板包括多孔层和/或离子注入层。
36.根据权利要求26的制备半导体衬底的方法，其中半导体层区包括在多孔单晶层上外延生长的单晶半导体。
37.根据权利要求26的制备半导体衬底的方法，其中在键合步骤中进行900℃或更高温度下的热处理。
38.根据权利要求26的制备半导体衬底的方法，还包括进行热处理以将留在第二基板的半导体层区在900℃或更高温度下加热的步骤。
39.一种半导体衬底，该衬底具有单晶半导体构成的半导体层区，该单晶半导体通过绝缘层形成在半导体构成的支撑衬底上，其中支撑衬底在绝缘层附近具有沿其厚度方向朝绝缘层电阻率升高的区域。
40.根据权利要求39的半导体衬底。其中支撑衬底在绝缘层附近具有p-型层区并形成pn结。
41.一种制备半导体衬底的方法，包括将含有半导体层区的第一基板与第二基板键合的步骤和去除第一基板而在第二基板上留下该半导体层区的步骤，其中在p-型杂质浓度低于n-型杂质浓度的气氛下完成键合步骤，以及其中第二基板是含有由电阻率不小于300Ωcm的n-型半导体组成的部分的基板，n-型半导体具有形成在键合表面侧的绝缘层。
42.根据权利要求41的制备半导体衬底的方法，其中在半导体层区的表面上形成绝缘层之后，将第一基板与第二基板键合。
43.根据权利要求41的制备半导体衬底的方法，其中绝缘层是形成在键合表面侧的氧化物层。
44.根据权利要求41的制备半导体衬底的方法，其中第二基板的电阻率不小于500Ωcm。
45.根据权利要求41的制备半导体衬底的方法，其中第二基板是FZ Si晶片。
46.根据权利要求41的制备半导体衬底的方法，其中气氛包括经低硼释放过滤器供给的清洁空气。
47.根据权利要求41的制备半导体衬底的方法，其中p-型杂质是硼。
48.根据权利要求47的制备半导体衬底的方法，其中气氛中的硼浓度不大于0.01纳克/升。
49.根据权利要求41的制备半导体衬底的方法，其中n-型杂质是磷，且气氛中的磷浓度不大于0.1纳克/升。
50.根据权利要求41的制备半导体衬底的方法，其中第一基板包括多孔层和/或离子注入层。
51.根据权利要求41的制备半导体衬底的方法，其中半导体层区包括在多孔单晶层上外延生长的单晶半导体。
52.根据权利要求41的制备半导体衬底的方法，其中在键合步骤中进行900℃或更高温度下的热处理。
53.根据权利要求41的制备半导体衬底的方法，还包括进行热处理以将留在第二基板的半导体层区在900℃或更高温度下加热的步骤。
54.一种半导体衬底，该半导体衬底具有单晶半导体构成的半导体层区，该单晶半导体通过绝缘层形成在半导体构成的支撑衬底上，其中支撑衬底具有在其厚度方向朝着绝缘层电阻率下降的区域。且紧靠绝缘层之下的部分的电阻率不小于100Ωcm。
55.根据权利要求54的半导体衬底，其中支撑衬底是FZ Si晶片。
56.一种形成在半导体衬底中的半导体器件，该半导体衬底具有单晶半导体构成的半导体层区，该单晶半导体通过绝缘层形成在半导体构成的支撑衬底上，其中，支撑衬底的成分使紧靠绝缘层之下的半导体表面部分是电阻率不小于100Ωcm的半导体，和/或使支撑衬底具有沿其厚度方向朝绝缘层电阻率升高的区域。
57.根据权利要求56的半导体器件，其中该器件是晶体管。
CN99119561.2A 1998-07-23 1999-07-23 半导体衬底及其制备方法 Pending CN1245971A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP208035/1998 1998-07-23
JP20803398 1998-07-23
JP20803498 1998-07-23
JP208033/1998 1998-07-23
JP20803598 1998-07-23
JP208034/1998 1998-07-23

Publications (1)

Publication Number Publication Date
CN1245971A true CN1245971A (zh) 2000-03-01

Family

ID=27328836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99119561.2A Pending CN1245971A (zh) 1998-07-23 1999-07-23 半导体衬底及其制备方法

Country Status (4)

Country Link
US (2) US6171932B1 (zh)
EP (1) EP0975011A1 (zh)
CN (1) CN1245971A (zh)
TW (1) TW444266B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103430298A (zh) * 2011-03-16 2013-12-04 Memc电子材料有限公司 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN103811474A (zh) * 2012-11-07 2014-05-21 索尼公司 半导体器件、半导体器件的制造方法及天线开关模块

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
WO2001023649A1 (en) * 1999-09-29 2001-04-05 Shin-Etsu Handotai Co., Ltd. Wafer, epitaxial filter, and method of manufacture thereof
US7229891B2 (en) * 2000-03-06 2007-06-12 John Howard Coleman Fabrication method for silicon-on defect layer in field-effect and bipolar transistor devices
JP2002184960A (ja) * 2000-12-18 2002-06-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
DE60228314D1 (de) * 2001-12-04 2008-09-25 Landauer Inc Aluminiumoxidwerkstoff für die optische datenspeicherung
US7098470B2 (en) * 2001-12-04 2006-08-29 Landauer, Inc. Method for non-destructive measuring of radiation dose
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
JP2007507093A (ja) * 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
FR2896619B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
EP2656388B1 (en) 2010-12-24 2020-04-15 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US9754860B2 (en) 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US9553013B2 (en) 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
US9624096B2 (en) 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
NL2006146C2 (en) 2011-02-04 2012-08-07 Xycarb Ceramics B V A method of processing substrate holder material as well as a substrate holder processed by such a method.
US8536035B2 (en) * 2012-02-01 2013-09-17 International Business Machines Corporation Silicon-on-insulator substrate and method of forming

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958866A (ja) * 1982-09-28 1984-04-04 Mitsubishi Electric Corp サイリスタ
JPH0824162B2 (ja) * 1989-07-10 1996-03-06 日本電装株式会社 半導体装置およびその製造方法
DE69133004T2 (de) 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
US5240876A (en) * 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3237888B2 (ja) 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
JPH06326280A (ja) 1993-05-14 1994-11-25 Canon Inc 半導体基体の作成方法
US5385864A (en) * 1993-05-28 1995-01-31 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor thin film and a Hall-effect device
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JPH07263721A (ja) * 1994-03-25 1995-10-13 Nippondenso Co Ltd 半導体装置及びその製造方法
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
JPH0824551A (ja) 1994-07-13 1996-01-30 Ebara Corp フィルタ装置
JP2806277B2 (ja) * 1994-10-13 1998-09-30 日本電気株式会社 半導体装置及びその製造方法
US5641707A (en) 1994-10-31 1997-06-24 Texas Instruments Incorporated Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus
US5773151A (en) 1995-06-30 1998-06-30 Harris Corporation Semi-insulating wafer
US5767549A (en) * 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JPH10165730A (ja) 1996-12-16 1998-06-23 Takasago Thermal Eng Co Ltd ガス状不純物吸着フィルタ
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
EP1042811B1 (en) * 1997-12-19 2008-07-23 Advanced Micro Devices, Inc. Silicon-on-insulator configuration which is compatible with bulk cmos architecture
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
US6072217A (en) * 1998-06-11 2000-06-06 Sun Microsystems, Inc. Tunable threshold SOI device using isolated well structure for back gate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103430298A (zh) * 2011-03-16 2013-12-04 Memc电子材料有限公司 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN103430298B (zh) * 2011-03-16 2016-03-16 Memc电子材料有限公司 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
TWI550834B (zh) * 2011-03-16 2016-09-21 Ｍｅｍｃ電子材料公司 具有在處置晶圓中之高電阻率區域之絕緣體結構矽及用於生產此種結構之方法
CN103811474A (zh) * 2012-11-07 2014-05-21 索尼公司 半导体器件、半导体器件的制造方法及天线开关模块
US9537005B2 (en) 2012-11-07 2017-01-03 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
CN103811474B (zh) * 2012-11-07 2018-03-27 索尼公司 半导体器件、半导体器件的制造方法及天线开关模块
US10553550B2 (en) 2012-11-07 2020-02-04 Sony Corporation Semiconductor device, method of manufacturing semiconductor device, and antenna switch module

Also Published As

Publication number Publication date
US6171932B1 (en) 2001-01-09
EP0975011A1 (en) 2000-01-26
US6472711B1 (en) 2002-10-29
TW444266B (en) 2001-07-01

Similar Documents

Publication Publication Date Title
CN1245971A (zh) 半导体衬底及其制备方法
CN1079989C (zh) 制造半导体产品的工艺
CN1132223C (zh) 半导体衬底及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1139969C (zh) 半导体基片及其制备方法
CN1152187A (zh) 半导体基片及其制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1124369C (zh) 阳极化处理设备和与该设备有关的方法
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1127120C (zh) 半导体衬底及其制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1881548A (zh) 半导体器件制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1510755A (zh) 半导体器件及其制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1314701A (zh) 半导体衬底及其生产工艺
CN1225500A (zh) 半导体产品及其制造方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1299150A (zh) 组合元件分离方法、薄膜制造方法和组合元件分离设备
CN1918697A (zh) 制造单晶薄膜的方法以及由其制造的单晶薄膜器件
CN1759468A (zh) 半导体衬底和场效应晶体管以及它们的制造方法
CN1885556A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication