CN1250226A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1250226A
CN1250226A CN99121621A CN99121621A CN1250226A CN 1250226 A CN1250226 A CN 1250226A CN 99121621 A CN99121621 A CN 99121621A CN 99121621 A CN99121621 A CN 99121621A CN 1250226 A CN1250226 A CN 1250226A
Authority
CN
China
Prior art keywords
film
hole
acid
copper
carboxylic acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99121621A
Other languages
English (en)
Other versions
CN1181532C (zh
Inventor
青木秀充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1250226A publication Critical patent/CN1250226A/zh
Application granted granted Critical
Publication of CN1181532C publication Critical patent/CN1181532C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在制造具有多层互连的半导体器件的方法中,在形成通孔之后,用包含能够与铜类金属沾污物形成络合物的络合剂的清洗液清洗通孔内部。

Description

制造半导体器件的方法
本发明涉及具有多层互连的半导体器件的制造方法，其中多层互连通过通孔连接上布线和由铜类金属材料构成的金属布线。
参照图5-8描述具有多层互连的半导体器件的常规制造方法代表例。该实例是所谓的双镶嵌工艺方法，其中分别形成下布线和上布线以便具有镶嵌互连。
在其上形成有器件(例如晶体管)的半导体衬底(未示出)上，形成其厚度为100nm的氧化硅膜201和厚度为400nm的HSQ((氢硅倍半环氧乙烷(hydrogen silisesquipoxane))膜202。接着，在其上形成有预定图形的光刻胶掩模203[图5(a)]。利用该掩模进行干腐蚀，在HSQ膜202中形成用于掩埋下布线的凹槽。随后，用氧的等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使光刻胶掩模203剥落[图5(b)]。
接着，在所获得的衬底的整个表面上，通过溅射形成作为阻挡金属膜的TiN膜204(厚度：50nm)。在其上通过溅射形成铜膜205，以填充凹槽[图5(c)]。随后，进行CMP(化学机械抛光)，去除形成于凹槽外部的TiN膜204和铜膜205的不需要部分，完成下布线[图5(d)]。
在形成下布线之后，通过涂敷和随后的烘焙形成厚度为1200nm的HSQ膜206。在其上形成具有通孔(直径：0.25μm)图形的抗蚀剂掩模207[图6(a)]。利用该抗蚀剂掩模207进行干腐蚀，在HSQ膜206中形成通孔的一部分。在形成的通孔底部达到铜膜205之前停止干腐蚀。作为腐蚀气体，例如使用包含C4F8和Ar的混合气体，或者是还包含O2的混合气体。接着，用氧的等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使抗蚀剂掩模207剥落[图6(b)]。
然后，在HSQ膜206上形成抗蚀剂掩模208[图7(a)]。使抗蚀剂掩模208的开口宽度大于图6(a)的抗蚀剂掩模207的直径。利用该抗蚀剂掩模208进行干腐蚀，在HSQ膜206中形成具有T形剖面的孔。作为腐蚀气体，例如使用包含C4F8和Ar的混合气体，或者是还包含O2的混合气体。接着，用氧等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使抗蚀剂掩模208剥落[图7(b)]。
接着，在所获得的衬底的整个表面上，通过溅射形成作为阻挡金属膜的TiN膜209(厚度：50nm)。在其上通过溅射形成铜膜211，以填充有T形剖面的孔[图8(a)]。随后，用CMP去除形成于孔外部的TiN膜209和铜膜211的不需要部分，完成上布线(相应于T形孔的顶部)和通孔[图8(b)]。
可是，在上述常规制造方法中，存在这样的情况，即漏电流在形成的层间绝缘膜中或形成于层间绝缘膜下的器件(例如晶体管)中流动，引起误操作。
本发明者就引起这种现象的原因进行了深入研究，发现在通孔和凹槽内壁上残留有由铜和铜化合物构成的沾污物，其中该凹槽用于掩埋形成于层间绝缘膜中的布线，由这些沾污物引起以上现象。
在对形成于下布线上的层间绝缘膜进行腐蚀形成通孔时，过腐蚀的需要导致构成下布线的铜的局部腐蚀并产生金属沾污物。这些金属沾污物通常以化合物形式粘附于通孔内壁上等，其中因铜与腐蚀气体成分的化学反应形成该化合物。用常规清洗例如使用包含胺化合物的清洗液进行清洗来去除沾污物是不可能的；因此，在通孔等的内壁上会留下污沾物的情况下，不可避免地要在通孔等的内壁上形成阻挡金属膜。当被放置于电场中或被加热时，留在通孔等的内壁上的沾污物扩散进层间绝缘膜中，引起诸如漏电流之类的各种问题。
参照图9说明该现象。在图9中，在硅衬底223上形成包括源区225、漏区226和栅电极224的MOSFET。源区225通过通孔221与由铜膜205构成的下布线连接。该下布线与由钨膜构成的通孔211(包括上布线)连接。在形成于HSQ膜206中的通孔的内壁和掩埋的布线上，粘附因局部腐蚀构成下布线的铜膜205而形成的金属沾污物。当经受热处理或放置于电场中时，金属沾污物212如图9中的箭头所示进行迁移，到达器件(例如晶体管)，从而使器件误操作，或者停留在层间绝缘膜中并产生漏电流。
当用铝作为布线材料时不出现这些问题，但当铜类的金属用作布线时就出现这些问题。这是因为，与铝相比，铜在绝缘膜中的扩散率要大得多。
为了形成无上述问题的多层互连，必须在形成通孔并掩埋布线之后进行与常规清洗不同的清洗处理，其中常规清洗使用例如含胺化合物清洗液。由于进行该清洗的目的是(1)清洗通孔内部，(2)去除已经粘附于层间绝缘膜的露出表面上的金属沾污物，和(3)去除在干腐蚀之后粘附的金属沾污物，因而该清洗有与半导体器件制造的其余步骤不同的要求。下面进行说明。
首先，上述清洗的目标是清洗通孔的内部。然而，清洗液流动的剪切力不容易达到作为要清洗区域的通孔内部。特别是当形成的通孔直径较小时，基本上不产生剪切力。因而，没有期望的物理清洗作用，从而需要只利用化学清洗作用进行足够的清洗。
如果在通孔形成时发生光刻胶的未对准失配，那么会出现这样的情况，即与下布线接触和作为未对准失配结果的面对通孔形成的HSQ膜的那一部分被腐蚀，并且在该部分形成槽缝(图16)。在这种槽缝中，几乎不产生清洗液的循流，必须在非常困难的条件下进行清洗。
其次，上述清洗的目标是去除粘附于层间绝缘膜露出表面上的铜类金属沾污物。因此，对所用清洗液的种类当然是有限制的。近年来，低介电常数的材料被广泛用于半导体器件的层间绝缘膜。作为低介电常数的材料，最好使用SOG(玻璃上的旋涂)膜。对于这种膜，其露出表面会基于所用的清洗液种类引发性能的改变，从而导致介电常数增大。因此，需要选择对SOG膜等的介电常数无负作用的清洗液。并且，粘附于SOG膜等的露出表面上的铜类化合物的金属沾污物对表面有非常高的粘附性，从而使其清洗非常困难。
第三，上述清洗的目标在于去除干腐蚀之后粘附的铜类金属沾污物。因此，必须利用这样的作用进行金属沾污物的清洗，即该作用不同于去除由普通金属或其氧化物构成的金属沾污物时发生的作用。如上所述，上述清洗的目的在于去除在形成通孔时因局部腐蚀构成下布线的铜所产生的金属沾污物。这些沾污物为以铜与腐蚀气体成分的化学反应形成的化合物的形式，其对层间绝缘膜尤其是SOG膜有强的粘附性，并难以用对通孔内部的常规清洗来去除。
如上所述，为了形成无漏电流等的多层互连，在形成通孔和掩埋的布线之后，必须进行与使用例如含胺化合物的清洗液的常规清洗不同的清洗。
用DHF(稀释的氢氟酸)清洗被认为是一种用于对存在于通孔内部的金属沾污物进行去除的方法。用该方法，可在某种程度上去除铜类金属沾污物，但不能获得充分有效的清除。并且，DHF会引起层间绝缘膜的腐蚀，导致孔直径的扩大。特别是当使用SOG膜时会引起孔直径的扩大。
为了解决上述问题，完成了本发明，本发明的目的在于充分去除在用于掩埋布线的通孔和凹槽内壁上粘附的沾污物，从而解决在多层互连中的漏电流和器件的误操作的问题。
按照本发明，提供一种制造半导体器件的方法，该方法包括下列步骤：
(A)在半导体衬底上形成由包括铜或铜合金的金属材料构成的金属布线，
(B)在金属布线上形成层间绝缘膜，
(C)通过干腐蚀，在层间绝缘膜的预定位置形成到达金属布线的通孔，
(D)使用含有能够与沾污物形成络合物的络合剂的清洗液，去除由金属材料和/或其化合物构成且作为干腐蚀的结果粘附于通孔内壁上的沾污物，
(E)在通孔的内壁上形成阻挡金属膜，然后在所获得的整个衬底表面上形成导电膜，以填充通孔，和
(F)通过腐蚀或化学机械抛光，去除形成于通孔外部的导电膜和阻挡金属膜的不需要部分，获得平坦的表面。
在制造半导体器件的该方法中，在步骤(C)中进行的干腐蚀引起金属沾污物粘附于通过干腐蚀形成的通孔内壁上。作为对构成金属布线且包括铜或铜合金的金属材料进行腐蚀的结果，产生这些沾污物，这些沾污物主要由铜、氧化铜和铜与腐蚀气体的反应产物构成。
包含氧化铜和铜与腐蚀气体的反应产物且粘附于层间绝缘膜内壁上的沾污物通常难以去除。在本发明中，用包含能够与上述沾污物形成络合物的络合剂的清洗液清洗通孔的内壁，从而可解决上述问题。
按照本发明，还提供制造具有铜布线的半导体的方法，该方法包括：在形成通孔之后，用包含能够与铜类金属沾污物形成络合物的络合剂的清洗液清洗通孔内部。
在本发明中，“铜类金属”指包括铜和其化合物的金属；“铜类金属沾污物”指在形成通孔期间作为例如干腐蚀的结果产生的沾污物。在本发明中，因可用包含能够与这些沾污物形成络合物的络合剂的清洗液对它们进行清洗，因而可容易地去除这些沾污物。
图1是展示制造半导体器件的本发明方法的步骤的剖面图。
图2是展示制造半导体器件的本发明方法的步骤的剖面图。
图3是展示制造半导体器件的本发明方法的步骤的剖面图。
图4是展示制造半导体器件的本发明方法的步骤的剖面图。
图5是展示制造半导体器件的常规方法的步骤的剖面图。
图6是展示制造半导体器件的常规方法的步骤的剖面图。
图7是展示制造半导体器件的常规方法的步骤的剖面图。
图8是展示制造半导体器件的常规方法的步骤的剖面图。
图9是说明制造半导体器件的常规方法所存在问题的示意图。
图10是展示制造半导体器件的本发明方法的步骤的剖面图。
图11是展示制造半导体器件的本发明方法的步骤的剖面图。
图12是展示制造半导体器件的本发明方法的步骤的剖面图。
图13是表示在实例与比较例中清洗处理之后Cu沾污物的曲线图。
图14是表示在实例与比较例中清洗处理之前和之后通孔直径变化的曲线图。
图15是表示在实例与比较例中制造的半导体器件中所测得的漏电流的曲线图。
图16是展示其中在下布线一侧形成槽缝的状态的图。
在本发明方法的步骤(A)中，在半导体衬底上形成由包含铜或铜合金的金属材料构成的金属布线。铜合金指在铜与选自锆(Zr)、锡(Sn)、钛(Ti)和铝(Al)的一种金属之间的合金。
在本发明方法的步骤(B)中，在金属布线的整个表面上形成层间绝缘膜。作为层间绝缘膜，可使用常规氧化硅膜或诸如SOG膜之类的低介电常数材料等。对SOG膜的种类没有特别的限制，可使用无机SOG膜、HSQ(氢硅倍半环氧乙烷)膜等。按介电常数与产生气体的性能等平衡的观点来看，HSQ膜或有机SOG膜较好。
HSQ膜有下列式(1)的化学结构，其介电常数为2.8至3.1。[在式(1)中，n是整数。]
同时，有机SOG膜有甲烷基(CH3-)等与氧化硅键合的结构。由于膜的有机成分含量较高，因而有机SOG膜的相对介电常数较低，可以象约2.1-2.7那样低。
在惰性气体气氛中正常地进行通过涂敷形成的SOG膜的热处理。当SOG膜是HSQ膜时，可在既不含氧也不含水的气氛中进行其热处理。热处理的温度最好为350-500℃。当温度高于500℃时，在Si与H之间的化学键断开，HSQ膜的介电常数增加。当温度低于350℃时，可引起在SOG膜上形成的其它绝缘膜破裂。
在本发明方法的步骤(C)中，通过干腐蚀，在层间绝缘膜的预定位置形成达到金属布线的通孔。对通孔的形状没有特别的限制，通孔可以为凹槽形状。通孔包括其中组合了用于掩埋布线的通孔和凹槽的单件(one-piece)结构，这是由所谓的双镶嵌工艺方法形成的。用干腐蚀形成该通孔。作为腐蚀气体，使用例如Ar与氟基气体(例如CHF3或C4F8)的混合气体。根据需要，混合气体还可包含O2。
在本发明方法的步骤(D)中，使用含有能够与沾污物形成络合物的络合剂的清洗液，去除由金属材料和/或其化合物构成且作为干腐蚀的结果粘附于通孔内壁上的沾污物，作为络合剂，使用能够与粘附于通孔内壁上的沾污物形成络合物的络合剂。络合物指例如螯合物。
在本发明中，螯合剂最好包含选自下列构成的三种化合物组中的至少一种化合物：(a)聚胺羧酸，(b)除聚胺羧酸之外的羧酸，(c)氟化铵。使用这种螯合剂，可有效地去除粘附于通孔内壁上的金属沾污物。
聚胺羧酸(a)指在分子中有多个氨基和多个羧基的羧酸，或其盐。例如可举出：诸如乙二胺四乙酸(EDTA)、反式-1，2-环己二胺四乙酸(CyDTA)、次氮基三乙酸(NTA)、二亚乙基三胺五乙酸(DTPA)、N-(2-羟乙基)乙二胺-N，N′，N′-三乙酸(EDTA-OH)之类的化合物和其盐。当使用盐时，盐最好是对半导体器件的性能无不利影响的盐，特别是诸如铵盐之类的无金属的盐。所用的聚胺羧酸或氟化铵的量最好为1至1000ppm。当用量太少时，不能获得充分的螯合作用。当用量太多时，化合物残留于衬底表面上并使半导体器件的性能劣化，或对所用螯合剂的处理需要较高成本。
作为除聚胺羧酸之外的羧酸(b)，例如可举出：乙二酸、柠檬酸、苹果酸、马来酸、琥珀酸、酒石酸、丙二酸和其盐。当使用盐时，盐最好是对半导体器件的性能无不利影响的盐，特别是诸如铵盐之类的无金属的盐。所用的羧酸量最好为0.05％-5％。当用量太少时，不能获得充分的螯合作用。当用量太多时，化合物残留于衬底表面上并使半导体器件的性能劣化，或对所用螯合剂的处理需要较高成本。
在本发明中，当使用包含聚胺羧酸(a)和除聚胺羧酸之外的羧酸(b)两者的络合剂时，可获得去除金属沾污物的较好效果。原因还不清楚，但推测是聚胺羧酸和除聚胺羧酸之外的羧酸在它们各自发挥有效作用的金属类型上稍有不同。可以认为作为干腐蚀结果产生的金属沾污物是多种化合物的混合物。因此，当用包含聚胺羧酸和除聚胺羧酸之外的羧酸两者的清洗液时，因它们对不同的沾污物起作用，因而两种成分的作用互补，可去除由多种金属化合物构成的沾污物。当采用两种成分(a)和(b)时，按与上述相同的量使用各成分。
按照螯合剂的作用，对使用乙二酸的情况进行说明。乙二酸可与在形成通孔的干腐蚀步骤中产生的铜类沾污物(例如CuO和CuO2)有效地形成螯合络合物(例如[Cu(COO)4]2-)。同时，乙二酸基本上不与作为下布线的铜膜形成螯合络合物，因为铜膜有金属键。乙二酸基本上也不与由TiN、Ta、TaN、TaSiN等构成的阻挡膜形成螯合络合物。因此，可有选择地去除通孔内壁上遗留的铜类沾污物而不腐蚀铜布线和阻挡膜。
在本发明方法的步骤(E)中，在通孔的内壁上形成阻挡金属膜，然后在所获得的整个衬底表面上形成导电膜，以填充通孔。作为用于导电膜的材料，采用钨、铜等。同时，用于阻挡金属的材料可根据用于导电膜的材料适当地选择，可使用Ti、TiN、Ta、TaN、TaSiN、W、WN等。
在本发明方法的步骤(F)中，通过腐蚀或化学机械抛光，去除形成于通孔外部的导电膜和阻挡金属膜的不需要部分，获得平坦的表面。当铜用于导电膜时，最好采用化学机械抛光。
在本发明中，在用含有络合剂的清洗液进行清洗以去除粘附于通孔内壁上的沾污物的步骤(D)之前，可以用含有胺的清洗液清洗通孔的内壁。该清洗使用含有胺的清洗液，能够(1)使通过通孔形成的抗蚀剂剥落和(2)去除沾附于通孔内壁的有机物质。另外，含胺的清洗液可附加到含有络合剂的清洗液中，这能够缩简半导体器件的制造步骤。
用下列实例具体说明本发明。可是，本发明并不仅限于这些实例。实例1
参照图1-4说明本实例。本实例对下布线和上布线中的每一个都采用镶嵌互连，并使用所谓的双镶嵌工艺方法。
(下布线的形成)
首先，如下制造下布线。在其上形成有器件(例如晶体管)的半导体衬底(未示出)上，形成其厚度为100nm的氧化硅膜101和厚度为400nm的HSQ膜102。接着，在其上形成有预定图形的光刻胶掩模103[图1(a)]。利用该掩模进行干腐蚀，在HSQ膜102中形成用于掩埋下布线的凹槽。随后，用氧等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使光刻胶掩模03剥落[图1(b)]。
接着，在所获得衬底的整个表面上，通过溅射形成作为阻挡金属膜的TiN膜104(厚度：50nm)。在其上通过溅射形成铜膜105，以填充凹槽[图1(c)]。随后，进行CMP，去除形成于凹槽外部的TiN膜104和铜膜105的不需要部分，完成下布线[图1(d)]。
(通孔和上布线的形成)
在形成下布线之后，涂敷用于HSQ膜的材料，随后按该顺序在150℃、200℃和350℃在加热工作区进行热处理。并且在氮气氛中于400℃进行60分钟的热处理，形成厚度为1200nm的HSQ膜106。接着，在其上形成具有通孔(直径：0.25μm)图形的抗蚀剂掩模107[图2(a)]。
利用该抗蚀剂掩模107进行干腐蚀，在HSQ膜106中形成通孔的一部分。在形成通孔的底部达到铜膜105之前停止干腐蚀。作为腐蚀气体，使用包含C4F8和Ar的混合气体。接着，用氧的等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使抗蚀剂掩模107剥落[图2(b)]。
然后，在HSQ膜106上形成抗蚀剂掩模108[图3(a)]。使抗蚀剂掩模108的开口宽度为0.3μm，该宽度大于图2(a)的抗蚀剂掩模107的各孔直径。利用该抗蚀剂掩模108进行干腐蚀，在HSQ膜106中形成具有T形剖面的孔。作为腐蚀气体，使用包含C4F8和Ar的混合气体。接着，用氧的等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使抗蚀剂掩模108剥落[图3(b)]。
然后，清洗有T形剖面的孔的内壁。作为清洗液，使用将10ppm的乙二胺四乙酸(EDTA)附加到含0.3wt％的乙二酸的水溶液中所获得的溶液。通过在清洗液中浸没以上获得的经过各种处理的晶片5分钟，从而实施清洗。随后在纯水中浸没晶片5分钟进行漂洗。
接着，在所获得的晶片的整个表面上，通过溅射形成作为阻挡金属膜的TiN膜109(厚度：50nm)。在其上通过溅射形成铜膜111，以填充有T形剖面的孔[图4(a)]。随后，用CMP去除形成于孔外部的TiN膜109和铜膜111的不需要部分，完成上布线和通孔[图4(b)]。
在本实例中，由于使用包含螯合剂的清洗液，因而可有效地去除粘附于通孔内壁上的金属沾污。实例2
在本实例中，在下布线上形成氮化硅膜，在形成通孔时用其作为腐蚀中止膜。由此，期望抑制由铜构成的下布线和降低粘附于通孔内壁上的金属沾污物的量。下面参照附图说明制造步骤。
首先，按与图1中所示的相同工方式形成下布线，如图1(a)-1(d)所示。然后，通过CVD在其上形成其厚度为100nm的氮化硅膜120。此外，以与实例1中相同的方式形成HSQ膜106和抗蚀剂膜107[图10(a)]。抗蚀剂膜107的各孔直径为0.25μm。
接着，利用该抗蚀剂掩模107进行干腐蚀，在HSQ膜106中形成通孔的一部分。作为腐蚀气体，使用包含C4F8和Ar的混合气体。在通孔的底部被形成达到氮化硅膜120之前，中止该干腐蚀。接着，用氧的等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使抗蚀剂掩模107剥落[图10(b)]。
然后，在HSQ膜106上形成抗蚀剂掩模108[图11(a)]。使抗蚀剂掩模108的开口宽度为0.3μm，该宽度大于图10(a)的抗蚀剂掩模107的各孔直径。利用该抗蚀剂掩模108进行干腐蚀，在HSQ膜106中形成具有T形剖面的孔。作为腐蚀气体，使用包含C4F8和Ar的混合气体。由于该混合气体对于HSQ膜106和氮化硅膜120有较大腐蚀速率比(HSQ膜∶氮化硅膜＝20∶1)，因而在氮化硅膜120的上表面处该腐蚀中止。接着，用氧等离子体进行灰化和用包含胺化合物的清洗液进行清洗，使抗蚀剂掩模108剥落[图11(b)]。
在以上的腐蚀步骤中，用氮化硅膜120覆盖铜膜104，铜膜104不直接暴露于腐蚀气体；因此，可减少因局部腐蚀铜膜104产生的铜类金属沾污物对通孔内壁的粘附。
然后，干腐蚀氮化硅膜120，露出铜膜104的表面[图11(c)]。使用CHF3气体作为腐蚀气体。
以与实例1相同的方式进行后面的步骤。首先，清洗有T形剖面的孔的内壁。使用将10ppm的乙二胺四乙酸(EDTA)加到含0.3wt％的乙二酸的水溶液中所获得的溶液作为清洗液。通过在清洗液中浸没经过上述步骤所获得的晶片5分钟，从而实施清洗。随后在纯水中浸没晶片5分钟进行漂洗。
接着，形成TiN膜109和钨膜111[图12(a)]，之后用CMP进行表面平坦化，完成多层互连[图12(b)]。比较例1
按与实例1相同的方式形成多层互连，只是不进行在实例1的图3(b)状态下的使用含EDTA的乙二酸水溶液清洗通孔内壁的清洗。比较例2
按与实例1相同的方式形成多层互连，只是在实例1的图3(b)状态下使用DHF(稀释氢氟酸)清洗通孔内壁。
对在以上实例和比较例中制造的通孔进行下列测量，即粘附于通孔内壁上的金属沾污量、通孔直径的改变和多层互连的漏电流。
如上所述，在实例1和2以及比较例2中，在具有T形剖面的通孔形成之后进行：(1)使用胺化合物的清洗液进行清洗和(2)使用络合剂或DHF进行清洗。同时，在比较例1中，在形成通孔之后进行仅采用含胺化合物的清洗液的清洗。在这些清洗之后，测量存在于通孔中的铜类金属沾污物的量，其结果示于图13中。用XPS(X射线光发射质谱分析仪)检查粘附于通孔内壁上的铜类沾污物的量，进行测量。在XPS中，从斜方向将X射线施加于通孔上(这消除了通孔底部的铜的影响和仅对粘附于通孔绝缘膜的铜进行加载(charged up)和位移)并测量粘附的铜量。由图13的结果看出，在实例1和2中可有效地去除金属沾污物。
图14是表示在实例与比较例中进行清洗处理之前和之后通孔直径变化的曲线图。它确认使用DHF(稀释氢氟酸)通孔直径改变较大。
图15是表示在实例与比较例中制造的多层互连型半导体器件中所测漏电流的曲线图。通过按预定间隔在两个HSQ膜中形成各铜布线，对这些铜布线施加电压，测量各漏电流，并测量流动的电量。在具有较小金属沾污物的实例1和2中漏电流较小。
如上所述，按照本发明制造半导体器件的方法，包括用包含能够与铜类金属沾污物形成络合物的络合剂的清洗液清洗通孔内部的步骤；因此，该方法可有效地去除粘附于掩埋布线的通孔和凹槽内壁上的铜类沾污物。结果，可解决在多层互连中的漏电流和器件误操作的问题。

Claims (10)

1.制造半导体器件的方法，包括下列步骤：
(A)在半导体衬底上形成由包括铜或铜合金的金属材料构成的金属布线，
(B)在金属布线上形成层间绝缘膜，
(C)通过干腐蚀，在层间绝缘膜的预定位置形成到达金属布线的通孔，
(D)使用含有能够与沾污物形成络合物的络合剂的清洗液，去除由金属材料和/或其化合物构成且作为干腐蚀的结果粘附于通孔内壁上的沾污物，
(E)在通孔的内壁上形成阻挡金属膜，然后在所获得的整个衬底表面上形成导电膜，以填充通孔，和
(F)通过腐蚀或化学机械抛光，去除形成于通孔外部的导电膜和阻挡金属膜的不需要部分，获得平坦的表面。
2.如权利要求1所述的方法，其中，络合剂包括选自至少下列构成的三种化合物组中的至少一种化合物：(a)聚胺羧酸，(b)除聚胺羧酸之外的羧酸，(c)氟化铵。
3.如权利要求1所述的方法，其中，络合剂包括(a)聚胺羧酸，(b)除聚胺羧酸之外的羧酸。
4.如权利要求2所述的方法，其中，聚胺羧酸(a)是乙二胺四乙酸、反式-1，2-环己二胺四乙酸、次氮基三乙酸、二亚乙基三胺五乙酸、N-(2-羟乙基)乙二胺-N，N′，N′-三乙酸或其盐。
5.如权利要求2所述的方法，其中，除聚胺羧酸之外的羧酸(b)是乙二酸、柠檬酸、苹果酸、马来酸、琥珀酸、酒石酸、丙二酸或其盐
6.如权利要求1所述的方法，其中层间绝缘膜是SOG(玻璃上的旋涂)膜。
7.如权利要求1所述的方法，其中层间绝缘膜是HSQ(氢硅倍半环氧乙烷)膜。
8.如权利要求1所述的方法，其中在步骤(C)和步骤(D)之间还包括：用含胺化合物的清洗液清洗通孔内壁的步骤。
9.如权利要求1所述的方法，其中，清洗液包含其中含有胺化合物的清洗液。
10.制造具有铜布线的半导体器件的方法，该方法包括：在形成通孔之后，用包含能够与铜类金属沾污物形成络合物的络合剂的清洗液清洗通孔内部。
CNB991216210A 1998-10-05 1999-10-08 制造半导体器件的方法 Expired - Fee Related CN1181532C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP282863/1998 1998-10-05
JP28286398A JP3180779B2 (ja) 1998-10-05 1998-10-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1250226A true CN1250226A (zh) 2000-04-12
CN1181532C CN1181532C (zh) 2004-12-22

Family

ID=17658064

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991216210A Expired - Fee Related CN1181532C (zh) 1998-10-05 1999-10-08 制造半导体器件的方法

Country Status (6)

Country Link
US (1) US6387821B1 (zh)
EP (1) EP0993031A3 (zh)
JP (1) JP3180779B2 (zh)
KR (1) KR100347083B1 (zh)
CN (1) CN1181532C (zh)
TW (1) TW430940B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314100C (zh) * 2001-11-07 2007-05-02 株式会社日立制作所 半导体器件的制造方法和半导体器件
WO2008031255A1 (fr) * 2006-08-18 2008-03-20 He Jian Technology(Suzhou)Co., Ltd Procédé de recouvrement au nitrure de silicium à auto-alignement pour un trou de contact sans bordure basé sur la technologie du cuivre
CN101785087A (zh) * 2007-08-22 2010-07-21 大金工业株式会社 半导体干式工艺后的残渣除去液和使用该残渣除去液的残渣除去方法
CN105742178A (zh) * 2016-04-16 2016-07-06 扬州国宇电子有限公司 一种集成电路t型孔的干法刻蚀制备方法
CN107004719A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN110957261A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 一种半导体器件互连结构阻挡层的制备方法
CN111675192A (zh) * 2019-11-29 2020-09-18 浙江集迈科微电子有限公司 一种微系统模组的深硅空腔刻蚀方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6755989B2 (en) * 1997-01-09 2004-06-29 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
US6896826B2 (en) * 1997-01-09 2005-05-24 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
JP4471243B2 (ja) * 1999-08-27 2010-06-02 東京エレクトロン株式会社 エッチング方法およびプラズマ処理方法
US20010015499A1 (en) * 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
CN1267972C (zh) 2000-03-21 2006-08-02 和光纯药工业株式会社 半导体基板洗涤剂和洗涤方法
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
KR100720403B1 (ko) * 2001-06-27 2007-05-22 매그나칩 반도체 유한회사 구리배선의 표면 처리방법
JP4583678B2 (ja) * 2001-09-26 2010-11-17 富士通株式会社 半導体装置の製造方法及び半導体装置用洗浄液
KR20030095100A (ko) * 2002-06-11 2003-12-18 동부전자 주식회사 듀얼 다마신 공정
KR100443796B1 (ko) * 2002-06-29 2004-08-11 주식회사 하이닉스반도체 구리 금속 배선 형성방법
US20040132280A1 (en) * 2002-07-26 2004-07-08 Dongbu Electronics Co. Ltd. Method of forming metal wiring in a semiconductor device
KR100917099B1 (ko) 2002-12-26 2009-09-15 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
JP2004241675A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 配線接続構造を有する電子デバイスの製造方法
US7232766B2 (en) * 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
EP1511072A3 (en) * 2003-08-26 2006-02-22 Texas Instruments Incorporated Post-etch clean process for porous low dielectric constant materials
KR100529676B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 듀얼 다마신 패턴을 형성하는 방법
JP5069109B2 (ja) * 2005-06-29 2012-11-07 スパンション エルエルシー 半導体装置およびその製造方法
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
JP2009038103A (ja) * 2007-07-31 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法と半導体装置
JP2009043974A (ja) * 2007-08-09 2009-02-26 Tokyo Electron Ltd 半導体装置の製造方法、半導体基板の処理装置及び記憶媒体
JP2009147293A (ja) * 2007-11-22 2009-07-02 Renesas Technology Corp 半導体装置の製造方法
US8986553B2 (en) * 2012-07-19 2015-03-24 Sumitomo Electric Industries, Ltd. Method for manufacturing optical semiconductor device
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
CN115894924A (zh) * 2022-12-29 2023-04-04 徐州博康信息化学品有限公司 一种改性聚倍半硅氧烷螯合剂及其制备方法与应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2082771C (en) 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
US5380546A (en) 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JPH0786229A (ja) * 1993-06-24 1995-03-31 Nippon Telegr & Teleph Corp <Ntt> 酸化シリコンのエッチング方法
US5466389A (en) 1994-04-20 1995-11-14 J. T. Baker Inc. PH adjusted nonionic surfactant-containing alkaline cleaner composition for cleaning microelectronics substrates
KR0172506B1 (ko) * 1995-11-21 1999-03-30 김주용 비아 홀 형성 방법
KR100219061B1 (ko) * 1995-11-24 1999-09-01 김영환 반도체 장치의 금속배선 형성 방법
US5891513A (en) * 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
JPH09246255A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 半導体装置の表面処理液および半導体装置のウエット処理方法
JP3219020B2 (ja) 1996-06-05 2001-10-15 和光純薬工業株式会社 洗浄処理剤
US5989353A (en) * 1996-10-11 1999-11-23 Mallinckrodt Baker, Inc. Cleaning wafer substrates of metal contamination while maintaining wafer smoothness
JP3488030B2 (ja) * 1996-12-05 2004-01-19 森田化学工業株式会社 半導体装置の製造方法
JP3150095B2 (ja) 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
KR100244709B1 (en) * 1996-12-18 2000-02-15 Hyundai Electronics Ind Cleaning method of via hole
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314100C (zh) * 2001-11-07 2007-05-02 株式会社日立制作所 半导体器件的制造方法和半导体器件
WO2008031255A1 (fr) * 2006-08-18 2008-03-20 He Jian Technology(Suzhou)Co., Ltd Procédé de recouvrement au nitrure de silicium à auto-alignement pour un trou de contact sans bordure basé sur la technologie du cuivre
CN101501837B (zh) * 2006-08-18 2010-11-10 和舰科技(苏州)有限公司 一种用于铜工艺无边导通孔的自对准氮化硅覆层方法
CN101785087A (zh) * 2007-08-22 2010-07-21 大金工业株式会社 半导体干式工艺后的残渣除去液和使用该残渣除去液的残渣除去方法
US8822396B2 (en) 2007-08-22 2014-09-02 Daikin Industries, Ltd. Solution for removing residue after semiconductor dry process and method of removing the residue using the same
CN105543023A (zh) * 2007-08-22 2016-05-04 大金工业株式会社 残渣除去液、残渣除去方法和半导体设备的制造方法
CN107004719A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
CN105742178A (zh) * 2016-04-16 2016-07-06 扬州国宇电子有限公司 一种集成电路t型孔的干法刻蚀制备方法
CN110957261A (zh) * 2018-09-26 2020-04-03 长鑫存储技术有限公司 一种半导体器件互连结构阻挡层的制备方法
CN110957261B (zh) * 2018-09-26 2022-11-01 长鑫存储技术有限公司 一种半导体器件互连结构阻挡层的制备方法
CN111675192A (zh) * 2019-11-29 2020-09-18 浙江集迈科微电子有限公司 一种微系统模组的深硅空腔刻蚀方法

Also Published As

Publication number Publication date
EP0993031A3 (en) 2000-05-03
TW430940B (en) 2001-04-21
US6387821B1 (en) 2002-05-14
KR100347083B1 (ko) 2002-08-03
JP3180779B2 (ja) 2001-06-25
JP2000114368A (ja) 2000-04-21
US20020034874A1 (en) 2002-03-21
EP0993031A2 (en) 2000-04-12
KR20000028853A (ko) 2000-05-25
CN1181532C (zh) 2004-12-22

Similar Documents

Publication Publication Date Title
CN1181532C (zh) 制造半导体器件的方法
CN1258814C (zh) 半导体器件的制造方法
US6383928B1 (en) Post copper CMP clean
CN1205655C (zh) 后化学－机械平面化(cmp)清洗组合物
CN1246739C (zh) 光致抗蚀剂残渣除去液组合物
CN1137510C (zh) 制造半导体器件的方法
CN101079408A (zh) 双镶嵌结构及其制造方法
CN100345277C (zh) 在互连结构中低电阻通道接触的形成
CN1706925A (zh) 干蚀刻后的洗涤液组合物及半导体装置的制造方法
US20050206005A1 (en) Composition and a method for defect reduction
CN1847382A (zh) 用于清洗半导体器件的组合物及利用该组合物清洗半导体器件的方法
CN1458689A (zh) 半导体器件
JPH0831784A (ja) シリコンウェーハの表面上の金属汚染の減少法および変性された洗浄液
CN1458256A (zh) 化学机械研磨后洗涤液组合物
CN1233073A (zh) 半导体器件及其制造方法
CN101044602A (zh) 使用臭氧处理类晶片物体
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
CN1645259A (zh) 抗蚀剂残渣去除液组合物及半导体电路元件的制造方法
US6716771B2 (en) Method for post-CMP conversion of a hydrophobic surface of a low-k dielectric layer to a hydrophilic surface
JP2011100996A (ja) 半導体基板内部の重金属の除去方法
US6767274B2 (en) Method to reduce defect/slurry residue for copper CMP
US7368383B2 (en) Hillock reduction in copper films
TWI227271B (en) Post chemical mechanical polishing (CMP) cleaning solution
CN1661792A (zh) 半导体器件的制造方法
TW424002B (en) A cleaning method after finishing polishing process of Cu interconnection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041222

Termination date: 20131008