CN1260774C - 铁电体元件或压电体元件用衬底及其制造方法及功能元件 - Google Patents

铁电体元件或压电体元件用衬底及其制造方法及功能元件 Download PDF

Info

Publication number
CN1260774C
CN1260774C CNB031565190A CN03156519A CN1260774C CN 1260774 C CN1260774 C CN 1260774C CN B031565190 A CNB031565190 A CN B031565190A CN 03156519 A CN03156519 A CN 03156519A CN 1260774 C CN1260774 C CN 1260774C
Authority
CN
China
Prior art keywords
substrate
film
resilient coating
metal oxide
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031565190A
Other languages
English (en)
Other versions
CN1487564A (zh
Inventor
樋口天光
岩下节也
宫泽弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1487564A publication Critical patent/CN1487564A/zh
Application granted granted Critical
Publication of CN1260774C publication Critical patent/CN1260774C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/10513—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/10516—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32058—Deposition of superconductive layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography

Abstract

本发明提供了一种电子装置用衬底，其中在衬底上形成重新构成表面或氢封端表面的处理不再是必要的，并且在衬底上形成的缓冲层是沿(100)取向外延生长的，以及一种该衬底的制造方法。电子装置用衬底100包括：由硅构成的衬底11，和在衬底11形成薄膜表面上层压外延生成的具有萤石结构的第一缓冲层12和第二缓冲层13，具有分层的钙钛矿结构的第一氧化物电极层14，具有简单钙钛矿结构的第二氧化物电极层15。通过在SiO升华区在自然氧化物薄膜上照射金属等离子体，使得第一缓冲层12的外延生长速率高于SiO2的生成速率。

Description

铁电体元件或压电体元件用衬底 及其制造方法及功能元件
技术领域
本发明涉及一种电子装置用衬底、该电子装置用衬底的制造方法、及电子装置。更具体的说，根据本发明的电子装置用衬底更适合用于铁电体元件上作为电容器、用于压电体元件上作为悬臂或者类以应用。
背景技术
近年来，使用铁电体的非易失性存储器的铁电体存储器开发进展迅速。这种铁电体存储器分为把铁电体作为电容器使用以形成1T(晶体管)/1C(电容器)结构的电容器型及以铁电体代替SiO2作为场效应晶体管的栅极绝缘膜使用的MFSFET(金属铁电体半导体场效应晶体管)型。MFSFET型铁电体存储器，虽然在高集成化和非损读出方面都比电容型铁电体存储器更有优势，但是用于在结构制作上很困难，所以还没有实现。因此，目前电容器型的铁电体存储器的开发及商品化在市场上占有主导地位。
被电容器型铁电体存储器采用的代表性的铁电体材料包括PbZr1-xTixO3(简称PZT)和SrBi2Ta2O9(简称SBT)。其中，具有位于菱形-四方相位边界(变晶形性相位边界，简称MPB)附近组分的PZT材料具有非常好的剩磁和抗场特性，并且已经在实践中得到应用。
电容器型铁电体存储器具有一种结构，其中，铁电材料PZT居于上下两电极中间。以往，Pt一直是下部电极的材料。由于Pt具有密实填充结构的面心立方晶格结构，所以自取向性很强，并且即使是在象SiO2那样很薄的具有非晶结构的薄膜上也会沿立方晶体(111)方向取向，因此也被作为优选使用。但是，由于Pt取向性很强，在Pt柱状晶体生长时，Pb等就有可能沿着晶粒边界扩散到底层，从而Pt和SiO2之间的附着性就会变差。作为这个问题的解决方法之一，在很多情况下，Ti被用于改善Pt与SiO2之间的附着性，而且在很多情况中TiN也可被用来阻挡Pb的扩散。但是，当使用Ti或者TiN时，下部电极结构变得复杂，引起Ti的氧化和向Pt中的扩散，并伴随着对PZT结晶性的破坏。因此，极化电场(P-E)的特性、漏电流特性和疲劳特性(对反复写入的容许程度)都有可能遭到破坏。
为了避免当使用Pt作为下部电极时的各种问题，对RuOx及IrO2为代表的导电氧化物电极层材料进行了研究。其中，因为与PZT具有同样的结晶结构，所以具有钙钛矿结构的SrRuO3有着优越的界面键合性和作为Pb扩散缓冲层的优良特性，并且很容易就可以实现PZT的外延生长。因此关于以SrRuO3作为下部电极的铁电体电容器的研究正在积极的进行着。
但是，在利用如SrRuO3等具有钙钛矿结构氧化物作为下部电极，同时使用PZT作为铁电体形成的铁电体电容器时，会产生下述问题。
对于PZT来说，从增加剩磁Pr和降低抗电场Ec的观点来看，与MPB的Zr∶Ti＝0.52∶0.48相比，含有更多的Ti，如Zr∶Ti＝0.3∶0.7，是重要的。但是，在这种组分范围内，PZT表现为四方晶格，且其极化方向与C轴平行。因此，在具有上部电极、铁电体、下部电极、衬底这样层压结构的铁电体电容器中，为了使PZT形成将作为(001)定向膜的铁电层，让SrRuO3电极作为下部电极沿伪立方(100)自取向是必要的。
但是，当直接在Si衬底上淀积形成钙钛矿型氧化物的SrRuO3电极时，会在界面上形成SiO2层。因此，就很难外延生长SrRuO3。于是，一种事先在Si衬底上外延生长缓冲层，然后在缓冲层上外延生长SrRuO3电极的方法经研究而成。(见专利文件1)
这里，外延生长在Si衬底上的缓冲层包括具有萤石结构的氧化物，例如氧化钇稳定的氧化锆(简称YSZ、Zr1-xYxO2-0.5x)和CeO2关于这些材料，在关于YSZ的非专利文件1和关于CeO2/YSZ的非专利文件2中都有介绍。
(专利文件1)
日本待审查的专利申请，第一次公开号2001-122698
(非专利文件1)
Appl.Phys.Lett.，vol.57(1990)1137
(非专利文件2)
Appl.Phys.Lett.，vol.64(1994)1573
本发明的发明人对使用YSZ作为缓冲层，并在其上外延生长SrRuO3电极的情况进行了研发。结果发现，在这种结构中存在着以下两个问题。
第一个问题是，为了在Si衬底上外延生长缓冲层如YSZ和CeO2，在淀积缓冲层之前，要对Si衬底进行必要的表面处理以形成可生长薄膜的表面。传统说来，有两种普遍的表面处理方法，一种是形成重新构成表面，另一种是形成氢封端表面。例如，在非专利文件3中提到通过将Si衬底表面在氢氟酸中进行处理，将Si衬底表面转化为氢封端表面的技术。这里，重新构成表面指的是通过高温高真空热处理将具有周期结构的表面转化为衬底结构，使得形成Si衬底表面层的Si原子拥有大量的共价键(悬空键)以相互结合。另一方面，氢封端表面的实现可以通过用氢氟酸清洗有SiO2自然氧化膜的Si衬底表面层，使表面上的悬空键在氟化铵溶液中以氢封端。
(非专利文件3)
Appl.Phys.Lett.，vol.57(1990)1137
第二个问题是在缓冲层上形成的SrRuO3的取向变成了(110)方向(伪立方晶体)。众所周知，当具有简单钙钛矿结构的SrRuO3(在正交晶系晶体中，a＝0.5567nm，b＝0.5530nm，c＝0.7845nm，在伪立方晶体中，a＝0.3923nm，21/2a＝0.5548nm)在具有萤石结构的YSZ(a＝0.514nm)或者CeO2(a＝0.541nm)上外延生长时，就不再沿(100)方向而是沿(110)方向(伪立方晶体)(具体实例见非专利文件4)。
(非专利文件4)
Appl.Phys.Lett.，vol.67(1995)1387
换句话说，为了在Si衬底上外延生长缓冲层如YSZ或者CeO2，在淀积缓冲层之前，事先对Si衬底进行表面处理是必要的，因此也就会引起制造工艺的复杂度和成本的提高。即使事先进行了表面处理，外延生长的缓冲层也无法理想的沿(100)方向实现，而只能是沿着(110)方向。
发明内容
在以上情况下，本发明的一个目的是为电子装置提供一种衬底。在这种衬底上，当要在Si衬底上外延生长缓冲层YSZ和CeO2时，为形成重新构成表面和氢封端表面而进行的事先对Si衬底进行的表面处理不再是必要的，甚至不进行事先的表面处理，也能沿(100)方向外延生长出缓冲层，以及该衬底的一种制造方法。
为了解决以上问题，本发明提供了一种电子装置衬底包括：Si构成的衬底，及在衬底的形成薄膜表面上按照顺序层压外延生长的第一缓冲层，第二缓冲层，第一氧化物电极层和第二氧化物电极层，其中第一缓冲层是具有萤石结构的第一金属氧化物，第二缓冲层是具有萤石结构的第二金属氧化物，第一氧化物电极层是具有分层钙钛矿结构的第三金属氧化物，第二氧化物电极层是具有简单钙钛矿结构的第四金属氧化物。
此外，本发明还提供了一种电子装置用衬底的制造方法，包括：
清洗硅构成衬底的预处理步骤；
第一薄膜形成步骤，将经过预处理的衬底放入形成薄膜的容器中，在减压状态下使用预先设定的气体或者等离子体照射衬底的形成薄膜表面，从而外延生长成由具有萤石结构的第一金属氧化物构成的第一缓冲层；
第二薄膜形成步骤，使用预先设定的气体或者等离子体照射第一缓冲层的表面，从而外延生长成由具有萤石结构的第二金属氧化物构成的第二缓冲层；
第三薄膜形成步骤，使用预先设定的气体或者等离子体照射第二缓冲层的表面，从而外延生长成由具有分层钙钛矿结构的第三金属氧化物构成的第一氧化物电极层；以及
第四薄膜形成步骤，使用预先设定的气体或者等离子体照射第一氧化物电极层的表面，从而外延生长成由具有简单钙钛矿结构的第四金属氧化物构成的第二氧化物电极层。
如上所述，根据本发明，电子装置用衬底结构中具有萤石结构的第一缓冲层和第二缓冲层是沿立方晶体(100)取向在Si衬底上外延生长起来的，具有分层钙钛矿结构的第一氧化物电极层是沿四方相位或者正交晶体系的(001)取向外延生长而成，在其之上具有简单钙钛矿结构的第二氧化物电极层是沿立方晶体或者伪立方晶体的(100)取向外延生长而成。
在这种电子装置用衬底中，由于最外层表面是沿(100)取向的第二氧化物电极层，当在其上面形成具有钙钛矿结构的铁电体层或者压电体层的时候，外延生长可以很容易的沿四方相位(001)取向或者沿菱形(100)取向进行。
因此，通过使用本发明中的电子装置用衬底，由功能元件，如在衬底上的铁电体层或压电体层形成的铁电体存储器或压电体元件，构成的电子装置可以拥有更优化的结构。
根据本发明的制造方法，当具有萤石结构的第一缓冲层在Si衬底上形成时，通过在SiO升华区域使用含有金属元素的气体或者等离子体照射覆盖着自然氧化物薄膜的Si衬底，使第一缓冲层的外延生长速率高于SiO2的生长速率，从而在Si衬底和第一缓冲层之间不会形成热氧化无定型层。这样，有着理想的有向平面和优异的结晶性的第一缓冲层就可以形成了。因此，就可以制造出用来生产高性能电子装置的电子装置用衬底了。
附图说明
图1是根据本发明的电子装置用衬底的构造的剖面示意图。
图2A至图2E是制造根据本发明的电子装置用衬底各个步骤的剖面图。
图3A至图3E是使用RHEED方法观察在制造根据本发明中电子装置用衬底各个步骤里最外层表面得到的衍射图案的照片。
图4A至图4B是使用X射线衍射法分析根据本发明电子装置用衬底的最外层表面的图表。
图5是构成根据本发明电子装置的功能元件实施例剖面示意图。
图6是构成根据本发明电子装置的另一功能元件实施例剖面示意图。
图7是根据本发明电子装置用衬底制造方法的各个步骤的流程图。
图8是形成根据本发明电子装置用衬底中氧化物薄膜的薄膜生成设备的一个实例的剖面示意图。
图9是在已存在氧化物层的衬底的薄膜形成表面上形成第一缓冲层的剖面图。
图10是萤石结构实例的透视示意图。
图11是简单钙钛矿结构实例的透视示意图。
图12是分层钙钛矿结构实例的透视示意图。
图13是分层钙钛矿结构另一实例的透视示意图。
图14是表明第一缓冲层的淀积速率与YSZ(200)的峰半宽度之间的关系图。
具体实施方式
以下将结合附图对根据本发明的电子装置用衬底进行详细说明。
图1所示为根据本发明的电子装置用衬底的剖面图。在图1中，电子装置用衬底100包括硅构成的衬底11，第一缓冲层12，第二缓冲层13，第一氧化物电极层14和第二氧化物电极层，它们都是外延生长，并且按照以上顺序层压在衬底11的形成薄膜表面上的。第一缓冲层12是具有萤石结构的第一金属氧化物，第二缓冲层13是具有萤石结构的第二金属氧化物，第一氧化物电极层14是具有分层钙钛矿结构的第三金属氧化物，以及第二氧化物电极层15是具有简单钙钛矿结构的第四金属氧化物。
图2A至图2E是制造图1中电子装置用衬底过程中，在衬底11上层压形成第一缓冲层12，第二缓冲层13，第一氧化物电极层14和第二氧化物电极层15的状态剖面图。图2A是生长第一缓冲层12之前的衬底11的剖面图，表明当时氧化物层16已经存在于形成薄膜的表面上。图2B所示为形成第一缓冲层12以后的状态。图2C所示为形成第二缓冲层13以后的状态。图2D所示为形成第一氧化物电极层14以后的状态。图2E所示为形成第二氧化物电极层15以后的状态。
在具有以上结构的电子装置用衬底100中，在硅构成的衬底11的形成薄膜表面上形成的具有萤石结构的第一金属氧化物是第一缓冲层12。只要第一金属氧化物具有萤石结构，就算由硅构成的衬底11没有经过事先的表面处理形成重新构成表面或者氢封端表面，由第一金属氧化物构成的第一缓冲层12的外延生长也是可能的。
这是因为虽然衬底11没有进行过事先的表面处理，但是氧以覆盖在衬底11的形成薄膜表面上的SiO2的形式在衬底11的形成薄膜表面上存留着，当金属氧化物附着在其上时，氧以SiO的形式从衬底11的形成薄膜表面上分离，从而外延生长出第一缓冲层12。
图9所示为此种情况的剖面示意图。在图9中，左图为衬底11的形成薄膜表面上覆盖着SiO2，存留着氧元素的状态。在图9中，右图所示为其上已经附着了金属氧化物，氧从衬底11的形成薄膜表面上以SiO的形式脱离，并外延生长了YSZ作为第一缓冲层12。
本发明的发明人通过实验发现可以确定上述现象的材料是具有萤石结构的金属氧化物。例如，图10所示的萤石结构。在此种应用中，形成第一缓冲层12的金属氧化物指的是第一金属氧化物。经过X射线光电频谱仪(简称XPS)证明，在衬底没有经过表面处理的情况下，氧仍然存留在衬底11的形成薄膜表面上。
本发明的发明人通过试验确定当衬底11的形成薄膜表面是沿(100)，(110)或者(111)取向时才会发生上述现象。
另外，在发生上述现象时，由硅构成的衬底11没有经过事先的表面处理以形成重新构成表面或者氢封端表面是确定的。因为在形成第一缓冲层之前，通过RHEED方法无法观察到衍射图象。
图3A至图3E是通过RHEED方法得到的衍射图象的照片。图3A所示为形成第一缓冲层12之前，对存在着氧化物层16的衬底11表面的观察结果。图3B到图3E分别为生长了第一缓冲层12，第二缓冲层13，第一氧化物电极层14和第二氧化物电极层15以后的观察结果。
从图3A可以看出，在衬底11上没有生长第一缓冲层12之前，且存在着氧化物层16的时候，是无法观察到衍射图象的。当第一缓冲层12，第二缓冲层13，第一氧化物电极层14和第二氧化物电极层15按顺序逐个层压在衬底表面上以后，通过反射高能电子衍射(简称RHEED)的方法可以观察到衍射图象逐渐变得越来越明显。这显示了外延生长是按照层压的顺序进行的。
另外，在外延生长而成的第一缓冲层12上，可以分别外延生长含有具有萤石结构的第二金属氧化物的第二缓冲层13，含有具有分层钙钛矿结构的第三金属氧化物的第一氧化物电极层14，以及含有具有简单钙钛矿结构的第四金属氧化物的第二氧化物电极层15。
可以明确的是，如果在萤石结构上形成分层的钙钛矿结构，并在分层的钙钛矿结构上形成简单钙钛矿结构，最后层压上的第二氧化物电极层15就可以沿原本很困难的(100)取向外延生长。
图11是简单钙钛矿结构的一个实例图，图12和图13是分层钙钛矿结构的实例图。
由于具有上面提到的结构的电子装置用衬底的最外层表面是沿(100)取向外延生长的氧化物电极层，含有PZT或者SBT的铁电体材料就可以作为(001)有向薄膜在其上生长。因此，根据本发明的电子装置用衬底适合用于制造铁电体元件和压电体元件。
构成第一缓冲层12的第一金属氧化物是例如可表示为Zr1-xMαxOy(0＜x＜1，1.5＜y＜2)的固溶体，其是以金属元素Mα(其中Mα代表着La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu，Y，Mg，Ca，Sr和Ba中的一种元素)替代作为氧化锆的组元的部分Zr形成的，并且适合沿立方晶体的(100)方向取向。
构成第二缓冲层13的第二金属氧化物是氧化铈或者可表示为Ce1-xMβxOy(0＜x＜1，1.5＜y＜2)的固溶体，其是以金属元素Mβ(其中Mβ代表着Zr，La，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu，Y，Mg，Ca，Sr和Ba中的一种元素)替代作为氧化铈的组元的部分Ce而形成的，并且适合沿立方晶体的(100)方向取向。
构成第一氧化物电极层14的第三金属氧化物是包含金属元素Mγ和RE作为组元的固溶体，其可表示为MγRuO4，RE2NiO4或者REBa2Cu3Ox(其中Mγ表示Ca，Sr和Ba中的一种元素，以及RE表示La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu和Y中的一种元素)，并且适合沿(001)方向四方相位地或者正交晶系地取向。
构成第二氧化物电极层15的第四金属氧化物是包含金属元素Mγ和RE作为组元的固溶体，其可表示为MγRuO3，(RE，Mγ)CrO3，(RE，Mγ)MnO3，(RE，Mγ)CoO3，或(RE，Mγ)NiO3(其中Mγ表示Ca，Sr和Ba中的一种元素，以及RE表示La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu和Y中的一种元素)，并且适合沿(100)方向立方晶体地或者伪立方晶体地取向。
图7是根据本发明的电子装置用衬底的制造方法的各个步骤的流程图。
根据本发明的电子装置用衬底的制造方法包括：对由硅构成的衬底11进行清洗的预处理步骤(在图7中表示为“Si衬底清洗步骤”)；
在第一薄膜形成步骤中，经过表面处理的衬底11被放入形成薄膜的容器中在减压的条件下，预设气体或者等离子体会照射在衬底11的形成薄膜表面上，从而外延生长出具有萤石结构的由第一金属氧化物构成的第一缓冲层12(在图7中表示为“第一缓冲层的外延生长过程”)；
在第二薄膜形成步骤中，预设气体或者等离子体会照射在第一缓冲层12的表面上，从而外延生长出具有萤石结构的由第二金属氧化物构成的第二缓冲层13(在图7中表示为“第二缓冲层的外延生长过程”)；
在第三薄膜形成步骤中，预设气体或者等离子体会照射在第二缓冲层13的表面上，从而外延生长出具有分层钙钛矿结构的由第三金属氧化物构成的第一氧化物电极层14(在图7中表示为“第一氧化物电极层的外延生长过程”)；
在第四薄膜形成步骤中，预设气体或者等离子体会照射在第一氧化物电极层14的表面上，从而外延生长出具有简单钙钛矿结构的由第四金属氧化物构成的第二氧化物电极层15(在图7中表示为“第二氧化物电极层的外延生长过程”)；
图8所示是制造电子装置用衬底过程中使用的设备。这种设备比较适合用来生成从第一到第四个形成薄膜的步骤中相应的氧化物薄膜。图8是通过脉冲激光淀积法(PLD)生成薄膜的设备的剖面图。其中附图标记80代表着处理腔，在其内部可以减压，81代表着可以旋转的金属底盘支撑部分，它的上面具有用于形成薄膜的金属底盘，82代表着位于金属底盘支撑部分81上面的标靶，83代表着衬底固定部分，84代表一个内置于衬底固定部分83的温度控制装置，85代表着衬底，86代表着在衬底上淀积而成的薄膜，87是加工所需气体的引导管，88是控制加工气体的开关机制，89代表着照射在形成薄膜的金属底盘82上的准分子激光束(ArF或KrF)，90代表着通过准分子激光束照射形成薄膜的金属底盘而产生的烟缕(plume)(等离子束)，91代表着为处理腔80减压的排气部分，92代表着将处理腔内部空间和排气部分91内部空间分割开来的开关机制，93代表着用RHEED方法分析薄膜时用到的RHEED源(RHEED枪)，94代表着从RHEED源93射向薄膜86的粒子束，95代表被薄膜86反射的粒子束，96代表用于探测反射粒子束95的机制，被称为RHEED屏。
应用于图8所示的形成薄膜的设备中的PLD方法是在有氧的气体中，使用脉冲形式的准分子激光束照射旋转的标靶，在衬底85上生成薄膜86时，处理腔80内部空间的压强很低，如1/1000的大气压，以至于标靶上的组成成分会以等离子状态或者分子状态通过照射被飞溅到衬底上，从而在衬底上淀积生成薄膜。
在具有此结构的电子装置用衬底的制造方法中，预处理清洗步骤是为了去除硅构成的衬底11的表面层的有机物质，在此预处理步骤后面会接着进行干燥处理。在清洗处理步骤中，例如，衬底11会被浸入有机溶剂中或者在浸泡的同时使用超声波，以便去除附着在衬底11上的有机物。其后的干燥处理是为了从衬底11的形成薄膜表面上去除在清洗步骤中遗留下来的有机溶剂。
与此同时，在预处理步骤中，比较理想的是保留衬底11的形成薄膜表面的氧化层16，而不是形成重新构造表面或者氢封端表面。具体的说，以前在使用有机溶剂清洗后进行的为了得到重新构造表面或者氢封端表面的RCA清洗或者氢氟酸清洗，在这里并不施行，为的是在衬底11表面保留有氧(氧化层16)状态(图2A)。
在第一薄膜形成步骤中，衬底11所经历的预处理步骤是将其放入一个形成薄膜的容器中，在减压条件下，将预先设定的气体或者等离子体照射到衬底11的表面上，以外延形成具有萤石结构的由第一金属氧化物构成的第一缓冲层12。在这里，预先设定的气体或者等离子体中含有构成在第一薄膜形成步骤中形成金属氧化物所需的元素，并照射在衬底11的形成薄膜表面。
氧(氧化层16)保留在经过预处理的衬底11的表面上，形成薄膜的表面被SiO2所覆盖。因此，当这个形成薄膜表面暴露在含有构成金属氧化物元素的预先设定的气体或者等离子体中时，这些元素就会附着在该形成薄膜表面上，从而金属氧化物开始淀积，同时在该形成薄膜表面上构成氧化层16的SiO2薄膜以SiO的形式升华，并从被气体或等离子照射的该形成薄膜表面脱离。在去除SiO的时候，衬底11处于某特定温度，背压，及氧气分压下，所以SiO的气压不会达到饱和气压，并且第一缓冲层12的淀积速率不低于在衬底11表面热氧化生成SiO2薄膜的速率。
通过此举，氧化硅很难再存在于硅构成的衬底11与第一氧化层12之间，从而外延生长的第一缓冲层12可以直接位于衬底11的形成薄膜表面上(图2B)。由于可以稳定达到此状态，所以具有萤石结构的金属氧化物比较适合用作第一缓冲层。
当第一缓冲层12形成以后，第一薄膜形成步骤是在以下条件下进行的，衬底11温度为800℃或更低，形成薄膜气体的背压不低于1×10-6Torr，形成薄膜气体的氧气分压不低于5×10-6Torr，更适合的条件是，衬底11温度为600℃到800℃，形成薄膜气体的背压为1×10-6Torr到5×10-6Torr，形成薄膜气体的氧气分压为5×10-6Torr到5×10-4Torr(1Torr＝133Pa)。
另外，第一缓冲层12的淀积速率最好保持不低于热氧化形成SiO2薄膜的速率(0.2nm/min)。一个达到此淀积速率的薄膜形成条件的实例为，激光能量密度不低于1J/cm2，激光频率不低于5Hz，且标靶到衬底的距离在50mm到80mm之间。
这里，保证第一缓冲层12的淀积速率不低于热氧化生成SiO2薄膜的速率(0.2nm/min)是很重要的。这是因为，据本发明的发明人以实验证实第一缓冲层12的淀积速率与结晶性的关系，当淀积速率低于0.2nm/min即热氧化生成SiO2薄膜的速率时，无法实现第一缓冲层12的外延生长。该实验的具体情况如下。
该实验是在对硅衬底进行预处理的时候进行的，利用PLD方法通过薄膜生成设备在Si衬底上形成作为第一缓冲层的YSZ薄膜。此时，可以通过变化激光频率和标靶到衬底的距离以及激光的能量密度来调节YSZ的淀积速率。在相应的实验条件下，YSZ的淀积速率，通过XRD测量已经形成的YSZ得到的YSZ(200)峰值摇摆曲线的半最大值全宽度(FWHM)都被列在表1中。
在形成薄膜的时候的衬底温度为700℃，形成薄膜气体的背压为1×10-6Torr，形成薄膜气体的氧气分压为5×10-5Torr，这在所有情况下都是一样的。
图14是为了对淀积速率进行调整而将表1中的参数都逐项列出的图表。在此图表中，YSZ的淀积速率是X轴，YSZ(200)的峰半宽度为Y轴。从表1和图14中可以明显看出，当淀积速率低于0.2nm/min(1nm/5min)的范围内，YSZ(200)的峰半宽度达到极大，说明YSZ并没有被外延生长。相反的，在淀积速率不低于0.2nm/min的范围内，峰半宽度变窄，YSZ被顺利的外延生长。
另外，如图14所示，淀积速率和峰半宽度的关系不依赖于调整淀积速率的参数，这一约束YSZ在Si衬底上外延生长的反应最好在Si衬底上进行。0.2nm/min的淀积速率大体与在Si衬底上热氧化生成SiO2薄膜的速率相符合，且YSZ的淀积过程也是在加热衬底到高温且有氧的环境下进行的。因此，可以认为约束YSZ外延生长的反应就是在Si衬底上热氧化形成SiO2薄膜的反应。
从以上结果可知，在生成第一缓冲层12的第一薄膜生成步骤的过程中，可以说为了使第一缓冲层12外延生长，保证其淀积速率高于在Si衬底上的热氧化生成SiO2薄膜的速率是必要的。
                                     表1
  样品号   激光频率(Hz)   标靶到衬底的距离(mm)   激光能量密度(J/cm2)   YSZ淀积速率(nm/5min)   YSZ(200)峰半宽度(度)
  1   2   50   1.5   0.58   10
  2   5   50   1.5   1.46   2.5
  3   10   50   1.5   2.92   1.91
  4   10   80   1.5   1.25   1.31
  5   10   70   1.5   1.67   1.22
  6   10   60   1.5   2.08   0.99
  7   10   50   1.5   2.92   1.06
  8   10   50   0.5   0.42   10
  9   10   50   1.0   1.67   2.29
  10   10   50   1.5   2.92   1.06
在形成第一缓冲层12的过程中，由于有了以上反应，不必要将衬底温度升到高于必要的温度，或者将生成薄膜环境的背压设置到超高真空。另一方面，传统的做法是，将第一缓冲层生长在具有重新构造表面或者氢封端表面的衬底上。在这种情况下，为了实现第一缓冲层的外延生长，衬底温度要超过800℃，形成薄膜环境的背压要低于1×10-6Torr都是必需的条件。因此，根据本发明的第一薄膜形成步骤，形成第一缓冲层12所需的能量得到大幅减少，从而有利于生产成本的降低。
在第二薄膜形成步骤中，预先设定的气体或者等离子体会照射在第一薄膜形成步骤中形成的第一缓冲层12的表面上，以外延生长出具有萤石结构的由第二金属氧化物构成的第二缓冲层13。
对第二缓冲层13来说，挑选一种包含第二金属氧化物，且是不同于构成第一缓冲层12的第一金属氧化物的材料，并且其具有促进层叠在第二缓冲层13上的第一氧化物电极层14外延生长的作用。
依赖于薄膜形成条件，在第一薄膜形成步骤中，在第一缓冲层12表面上可能会产生直径为1到10μm的液滴微粒。在这种情况下，可以通过使用柔软材料或者具有柔软结构的材料来增加一个擦拭第一缓冲层12表面的步骤，以去掉液滴微粒。例如，在被去除前有100到1000pcs./cm2的液滴微粒，通过使用棉芽作为上述构件进行清洁后，数量降低到0.1到1pcs./cm2。去除第一缓冲层12表面的液滴微粒可以促进第二缓冲层13的外延生长，从而对确保平坦性有所贡献。
在第三薄膜形成步骤中，预先设定的气体或者等离子体会照射在第二薄膜形成步骤中形成的第二缓冲层13的表面上，以外延生长出具有分层的钙钛矿结构的由第三金属氧化物构成的第一金属氧化物电极层14。
最后，在第四薄膜形成步骤中，预先设定的气体或者等离子体会照射在第三薄膜形成步骤中形成的第一氧化物电极层14的表面上，以外延生长出具有简单钙钛矿结构的由第四金属氧化物构成的第二氧化物电极层15。
在传统结构中，没有由具有分层钙钛矿结构的第三金属氧化物构成的第一氧化物电极层14，而由具有简单钙钛矿结构的第四金属氧化物构成的第二氧化物电极层15直接生长在第二缓冲层12的表面上。在这种传统结构中，简单钙钛矿结构存在于没有分层钙钛矿结构的情况下，并且最外层表面是沿(110)方向取向。
另一方面，在根据本发明的电子装置用衬底的制造方法中，通过在分层钙钛矿结构上形成简单钙钛矿结构，可以在最外层表面外延生长出沿(100)取向的氧化物电极层。
对于第一氧化物电极层14来说，挑选一种包含第三金属氧化物，且是不同于构成第二缓冲层13的第二金属氧化物的材料，并且其具有可以促进层叠在第一氧化物电极层14上的第二氧化物电极层15外延生长的作用。
对于第二氧化物电极层15，挑选一种外延生长在第一氧化物电极层14上的，并沿(100)方向取向的材料。
在前面所述的电子装置用衬底的制造方法中，从第一到第四薄膜形成步骤的每一步骤中，都使用到了包含形成金属氧化物所需元素的预先设定的气体或等离子体。
具体来说，在第一薄膜形成步骤中，当通过使用激光束照射与衬底11的薄膜形成表面相对的金属底盘而产生的气体或者等离子体被作为预先设定的气体或者等离子体的时候，比较适合的是将含有形成第一缓冲层12所需元素的气体或等离子体照射于控制在一定温度，背压和氧气分压条件下的衬底11上，这样SiO的气压就不会达到饱和气压，从而在衬底11的薄膜形成表面上的形成氧化层16的SiO2薄膜就可以还原成Si。另外，在升华和去除由通过上述还原形成的Si的氧化形成的SiO时，在薄膜形成表面上淀积第一缓冲层12的淀积速率最好不低于热氧化形成SiO2薄膜的速率，因此在外延生成第一缓冲层12的时候就不会在衬底11与第一缓冲层12之间形成非晶层。采用这种生产方法的时候，经过一个简单的制造工艺，第一缓冲层12就可以具有理想的有向平面和优异的结晶性，另外从降低制造成本的立场来看该方法也是所希望的。
根据本发明的电子装置是具有上述结构电子装置用衬底的功能元件。
另外，对于具有上述结构的电子装置用衬底，由于其最外层表面是沿(100)外延生长的氧化物电极层，当构成功能元件如电容器(铁电体元件)和悬臂(压电体元件)的铁电体层直接生长在这样的表面上时，铁电体层可以进行很好的晶体生长。因此，由于通过使用根据本发明的具有电子装置用衬底的功能元件可以得到比使用传统方法更好的特性，所以这种方法是比较适合的。
图5是根据本发明的一个功能元件实例的剖面图，其中的功能元件是铁电体元件(铁电体电容器)200。在图5中，附图标记21代表硅构成的衬底，22代表第一缓冲层，23代表第二缓冲层，24代表第一下部电极层，25代表第二下部电极层，26代表铁电体层，27代表上部电极层，21到25都是与以上描述的电子装置用衬底100相对应的。
图6是本发明的另一个功能元件实例剖面图，其中的功能元件是压电体元件(压电激励器)300。在图6中，附图标记31代表硅构成的衬底，32代表第一缓冲层，33代表第二缓冲层，34代表第一下部电极层，35代表第二下部电极层，36代表压电层，37代表上部电极层，38代表热氧化薄膜层，31到35包括38都是与以上描述的电子装置用衬底100相对应的。
                     实施例
以下通过实施例对本发明进行说明，但本发明不仅限于此。
(实施例1)
在本实施例中，电子装置用衬底的结构为，在晶向为(100)的硅衬底11上依次层压第一缓冲层12，第二缓冲层13，第一氧化物电极层14，第二氧化物电极层15，以下将参照图1至图4介绍其制造方法。
图1所示为本实施例中电子装置用衬底结构的剖面图，图2为制造图1中电子装置用衬底每一步骤的剖面图。图3A到图3E为用RHEED方法观察在制造图1中电子装置用衬底每一步骤中最外层表面衍射图象的照片。图4A和图4B是用X射线衍射法(XRD)研究图1中电子装置用衬底最外层表面得到的图表，其中图4A代表θ-2θ扫描结果，图4B代表Ω扫描SrRuO3(200)峰值的结果。
首先，介绍本实施例中电子装置用衬底的构成。
根据本实施例的电子装置用衬底100包括沿(100)方向的硅衬底，在硅衬底11上沿立方晶体(100)晶向外延生长成的具有萤石结构由金属氧化物构成的第一缓冲层12，在第一缓冲层12上沿立方晶体(100)晶向外延生长的具有萤石结构由金属氧化物构成的第二缓冲层13，在第二缓冲层13上外延生长的沿四方相位或正交晶系(001)方向的具有钙钛矿结构的第一氧化物电极层14，以及在第一氧化物电极层14上沿立方晶体或者伪立方晶体(100)方向外延生长的具有钙钛矿结构的第二氧化物电极层15。
对于Si衬底11来说，使用其上的自然氧化薄膜没有被去掉的衬底。在第一缓冲层12中，YSZ沿立方晶体(100)方向外延生长5nm。在第二缓冲层13中，CeO2沿立方晶体(100)方向外延生长10nm。在第一氧化物电极层14中，YBa2Cu3Ox沿四方相位或正交晶体(001)方向外延生长。在第二氧化物电极层15中，SrRuO3沿伪晶体(100)方向外延生长。
以下介绍制造电子装置用衬底的方法。
将Si(100)衬底11浸入有机溶剂中用超声波清洗机进行去污清洗。对于有机溶剂例如可以使用1∶1甲醇和丙酮的液体混合物，但不限于此。另外，通常对Si衬底的清洗方法中用于去除自然氧化薄膜的步骤如RCA清洗和氢氟酸清洗都是不必要的。最后，如图2A所示，在Si(100)衬底11表面会形成自然氧化薄膜。
将去污后的Si衬底11固定在衬底固定装置上以后，衬底固定装置被置于在室温下背压为1×10-8Torr的真空装置内，并且这个真空装置被红外线灯以10℃/min的速度加热到700℃。在加热过程中，在温度大于等于500℃的时候，部分自然氧化薄膜层16以SiO的形式蒸发，因此气压增加为1×10-6Torr或更高，但是当温度到达700℃时，气压值达到恒定或者不高于5×10-7Torr。但是，如图3A所示，在Si<011>方向以RHEED方法并没有观察到衍射图象，并且在Si(100)也没有形成重新构成表面，因此，如图2A所示，Si衬底被自然氧化薄膜层16所覆盖。加热速率，衬底温度，压强等实验条件并不仅限于此，其取值只要保证在Si衬底表面不生成新的热氧化物薄膜范围内即可。
当气压达到恒定以后，能量密度为2.5J/cm2，频率为10Hz，脉冲长度为10ns的KrF准分子激光(波长为248nm)的脉冲辐射将被照射在与Si(100)衬底11相对的YSZ标靶表面，以在其表面产生包含Y，Zr和O的等离子烟缕。在衬底温度为700℃，淀积过程中的气压为5×10-5Torr的条件下，将等离子烟缕照射在距标靶40mm的Si(100)衬底11上10分钟，以形成5nm厚的YSZ第一缓冲层12(图2B)。如图3B所示，用RHEED方法在Si<011>方向就可以观察到衍射图象，并可以清楚的看到外延生长是按照YSZ(100)/Si(100)，YSZ<011>//Si<011>的方位角关系进行的。
在相应的条件下，标靶的理想成分为YSZ，衬底温度为600℃到800℃，淀积过程中的背压不低于5×10-4Torr。但是，相应的实验条件不仅限于此，只要在保证SiO气压不达到饱和气压的温度，背压和氧气分压下，通过向Si衬底11照射Zr气体或者等离子体，可以将Si衬底11表面的SiO2氧化层(自然氧化层)可以还原为Si，并且在升华和去除由通过上述还原形成的Si的氧化形成的SiO的同时来外延生长出YSZ即可。比较适合的相应的条件为，激光能量密度不低于1J/cm2，激光频率不低于5Hz，标靶距衬底距离是在50mm到80mm。但是相应条件并不仅限于此，只要YSZ的淀积速率不低于在Si衬底表面上形成热氧化SiO2薄膜的速率(0.2nm/min)，且在Si衬底11上不形成热氧化SiO2薄膜即可外延生长YSZ。
但是，根据不同的情况，也有保持YSZ第一缓冲层12不变，向Si(100)衬底11和YSZ第一缓冲层12之间的界面提供氧气而形成热氧化层的情况。另外，如果ZrO2形成立方晶体的固溶体，那么在加入La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu，Mg，Ca，Sr和Ba中至少一个可以代替Y时，就可以达到相似的效果。
在淀积了YSZ第一缓冲层12以后，在能量密度为2.5J/cm2，频率为10Hz，脉冲长度为10ns的情况下，将KrF受激准分子激光脉冲照射在与衬底相对的CeO2标靶上，以在标靶表面生成含Ce和O的等离子烟缕。在衬底温度为700℃，淀积过程中的压强为5×10-5Torr时，将该等离子烟缕照射在距标靶40mm的Si衬底(100)11上10分钟，从而淀积形成10nm厚的CeO2第二缓冲层13(图2C)。如图3C所示，通过RHEED方法在Si<011>方向可以观察到衍射图象，并且可以清楚的看到外延生长是按照CeO2(100)/YSZ(100)/Si(100)的取向关系，CeO2<011>//YSZ<011>//Si<011>的方位角关系进行的。
在相应的反应条件中，比较适合的是标靶成分为CeO2，激光能量密度为2J/cm2到3J/cm2，激光频率不低于5Hz且不高于15Hz，标靶距衬底距离是在30mm到50mm，衬底温度是在650℃到750℃，淀积过程中的压强是在1×10-5Torr到1×10-4Torr。但是只要可以外延生长CeO2相应的条件不仅限于此。另外，如果CeO2可以形成立方晶体的固溶体，那么在加入Zr，La，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu，Mg，Ca，Sr和Ba中至少一个的时候也可以达到类似的效果。
在形成CeO2第二缓冲层13以后，在能量密度为2.5J/cm2，频率为5Hz，脉冲长度为10ns的情况下，KrF准分子激光被脉冲照射到与衬底相对的YBa2Cu3Ox标靶表面上，以在标靶表面产生含有Y，Ba，Cu和O的等离子烟缕。在衬底温度为600℃，淀积过程中的氧气分压为1×10-2Torr时，将此等离子烟缕照射在距标靶40mm的Si衬底(100)11上2分钟，从而淀积形成2nm厚的YBa2Cu3Ox第一氧化物电极层14(图2D)。
如图3D所示，在Si<011>方向可以清楚的观察到RHEED衍射图象，并且可以清楚的看到外延生长是按照YBa2Cu3Ox(001)/CeO2(100)/YSZ(100)/Si(100)的取向关系，YBa2Cu3Ox<100>//CeO2<011>//YSZ<011>//Si<011>的方位角关系进行的。在相应的反应条件中，比较适合的是标靶成分为YBa2Cu3Ox，激光能量密度为2J/cm2到3J/cm2，激光频率不低于2Hz且不高于10Hz，标靶距衬底距离是在30mm到50mm，衬底温度是在550℃到650℃，淀积过程中的压强是在1×10-3Torr到1×10-1Torr。但是只要可以外延生长YBa2Cu3Ox相应的条件不仅限于此。
另外，类似的效果也可以通过使用M2RuO4(M＝Ca，Sr或Ba)，RE2NiO4(RE＝La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu或Y)，或REBa2Cu3Ox(RE＝La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb或Lu)代替YBa2Cu3Ox达到。
在形成YBa2Cu3Ox第一氧化物电极层14以后，在能量密度为2.5J/cm2，频率为5Hz，脉冲长度为10ns的情况下，KrF准分子激光的脉冲辐射照射到与衬底相对的SrRuO3标靶表面上，以在标靶表面产生含有Sr，Ru和O的等离子烟缕。在衬底温度为600℃，淀积过程中的氧气分压为1×10-2Torr时，将此等离子烟缕照射在距标靶40mm的Si衬底(100)11上30分钟，从而淀积形成100nm厚的SrRuO3第二氧化物电极层15(图2E)。
如图3E所示，在Si<011>方向可以看到RHEED衍射图象，并且可以清楚的看到外延生长是按照SrRuO3(100)/YBa2Cu3Ox(001)/CeO2(100)/YSZ(100)/Si(100)的取向关系，SrRuO3<010>//YBa2Cu3Ox<100>//CeO2<011>//YSZ<011>//Si<011>的方位角关系进行的。在相应的反应条件中，比较适合的是标靶成分为SrRuO3，激光能量密度为2J/cm2到3J/cm2，激光频率不低于2Hz且不高于10Hz，标靶到衬底距离是在30mm到50mm，衬底温度是在550℃到650℃，淀积过程中的氧气分压是在1×10-3Torr到1×10-1Torr。但是只要等离子体Sr和Ru可以以1∶1的恒定比例到达衬底并且可以外延生长SrRuO3，相应的条件不仅限于此。
另外，类似的效果也可以通过使用MRuO3(M＝Ca或Ba)，(RE，M)CrO3(RE＝La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu或者Y；M＝Ca，Sr或Ba)，(RE，M)MnO3(RE＝La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu或者Y；M＝Ca，Sr或Ba)，(RE，M)CoO3(RE＝La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu或Y；M＝Ca，Sr或Ba)或(RE，M)NiO3(RE＝La，Ce，Pr，Nd，Pm，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu或Y)代替SrRuO3达到。
对如此生成的电子装置用衬底100进行的XRDθ-2θ扫描结果显示于图4A中，其中伪立方晶体SrRuO3(100)和SrRuO3(200)连同Si(200)和Si(400)的峰值都可以被很清楚的观察到，这与RHEED观察到的结果是相符的，代表着(100)方向。对SrRuO3(200)进行ω扫描的结果显示在图4B中，由此可知在半最大值全宽度为1.9度，结晶性很好，并且是外延生长具有钙钛矿结构的铁电体的有效基底。另外，在室温下通过四端法测得很好电阻率值，ρ＝550μΩcm，作为电极用薄膜在基本特性方面不存在问题。
另外，在外延生成第一缓冲层12以后，通过用棉芽或者刷子对衬底表面进行清洁，在外延生长第一缓冲层12时附着在衬底表面的液滴被去除，并且经过第二缓冲层13等的外延生长过程，就可以得到没有液滴微粒的清洁平坦的衬底表面。
另外，在外延生长到第一氧化物电极层14以后，在继续淀积形成第二氧化物电极层15的步骤中，任何形成薄膜的方法，如旋转喷涂，浸泡喷涂或喷墨喷涂，化学蒸汽方法如MOCVD，物理蒸汽淀积法如溅射，替代激光熔射，都可以达到类似效果。
根据具有以上描述构造的电子装置用衬底，沿伪立方晶体(100)方向取向的具有钙钛矿结构的电子装置用衬底可以在覆盖着自然氧化薄膜的Si衬底上淀积而成，并且可以作为下部电极使得具有钙钛矿结构的氧化物得以外延生长，从而实现了对多种电子装置如铁电体电容器特性的改进。
(实施例2)
在本实施例中，在铁电体电容器中，作为下部电极的是根据本发明的电子装置用衬底，图5是它的剖面结构图，下面将对其制造方法进行详述。
本实施例中的铁电体电容器200包括：包含(100)晶面的Si衬底21，在Si衬底21上沿立方晶体(100)方向外延生长的、由具有萤石结构的金属氧化物构成的第一缓冲层22，在第一缓冲层22上沿立方晶体(100)方向外延生长的、由具有萤石结构的金属氧化物构成的第二缓冲层23，在第二缓冲层23上沿四方相位或正交晶系(001)方向外延生长的具有钙钛矿结构的第一下部电极层24，在第一下部电极层24上沿立方晶体或伪立方晶体(100)方向外延生长的具有钙钛矿结构的第二下部电极层25，在第二下部电极层25上沿四方相位(001)方向外延生长的具有钙钛矿结构的铁电体层26，以及在铁电体层26上形成的上部电极层27。
这里使用的是没有去除掉自然氧化薄膜的Si衬底21。YSZ第一缓冲层22沿立方晶体(100)方向外延生长5nm。CeO2第二缓冲层23沿立方晶体(100)方向外延生长10nm。YBa2Cu3Ox第一氧化物电极层24沿四方相位或正交晶系(001)方向外延生长2nm。SrRuO3第二氧化物电极层25沿伪立方晶体(100)方向外延生长100nm。PbZr0.40Ti0.60O3铁电体层26沿四方相位(001)方向外延生长。使用Pt作为上部电极层27。
下面将对铁电体电容器的制造方法进行详述。
对Si衬底(100)21的清洗步骤，加热预热步骤，淀积第一缓冲层22的步骤，淀积第二缓冲层23的步骤，淀积第一下部电极层24的步骤，淀积第二下部电极层25的步骤，与实施例1中制造电子装置用衬底100的方法是相同的。在形成第二下部电极层25之后，在能量密度为2.0J/cm2，频率为5Hz，脉冲长度为10ns的情况下，KrF准分子激光的脉冲辐射照射到与衬底相对的PbZr0.40Ti0.60O3的标靶表面上，以在标靶表面产生含有Pb，Zr，Ti和O的等离子烟缕。在衬底温度为600℃，淀积过程中的氧气分压为1×10-2Torr时，将该等离子烟缕照射在距标靶40mm的Si衬底21上30分钟，从而淀积形成150nm厚的PbZr0.40Ti0.60O3铁电体层24。
在相应的条件下，标靶的理想成分为PZT，激光能量密度在1.0J/cm2到3.0J/cm2，激光频率不低于2Hz且不高于10Hz，标靶到衬底距离是在30mm到50mm，衬底温度为550℃到650℃，淀积过程中的氧气分压是在1×10-3Torr到1×10-1Torr。但是适合的相应条件并不仅限于此，只要可以外延生成PZT即可。另外，也可通过使用具有钙钛矿结构的铁电体如BaTiO3，KNbO3和BiFeO3和含有这些铁电体的固溶体及其他多种电学材料来替代PZT达到类似效果。
在生成PZT铁电体层26以后，使用掩模，采用已知方法如光刻进行刻蚀，第二下部电极层25被取出，并采用已知方法如溅射形成Pt上部电极层27。类似效果也可以通过是用其他通常的电极材料如Ir替代Pt达到。
如此形成的铁电体电容器200，具有Pt/PZT(001)/SrRuO3(100)/YBa2Cu3Ox(001)/CeO2(100)/YSZ(100)/Si(100)的取向关系，PZT<010>//SrRuO3<010>//YBa2Cu3Ox<100>//CeO2<011>//YSZ<011>//Si<011>的方位角关系。
将此铁电体电容器置入频率为1kHz，振幅为100kV/cm的电场中得到的P-E磁滞测试结果为，剩磁Pr＝90μC/cm2。这说明当在铁电体电容器中使用非定向的PZT铁电体层的时候，可以得到比Pr＝50μC/cm2更高的特性。
另外，在外延生长到第二下部电极层25以后，在继续淀积形成铁电体层26的步骤中，任何形成薄膜的方法，如旋转喷涂，浸泡喷涂或喷墨喷涂，化学蒸汽方法如MOCVD，物理蒸汽淀积法如溅射，替代激光熔射，都可以达到类似效果。
在该铁电体电容器中，具有以上构造的电子装置用衬底被用作下部电极，可以外延生成具有钙钛矿结构的沿四方相位(001)方向的铁电体层，从而可以实现包含具有优秀极化特性的铁电体电容器的铁电体存储器。
(实施例3)
在本实施例中，在压电激励器中根据本发明的电子装置用衬底被应用为下部电极，图6是其剖面示意图，以下将对其制造方法进行详述。
根据本实施例的压电激励器300包括：包含(100)晶面的Si衬底31，在Si衬底31上沿立方晶体(100)方向外延生长的、由具有萤石结构的金属氧化物构成的第一缓冲层32，在第一缓冲层32上沿立方晶体(100)方向外延生长的、由具有萤石结构的金属氧化物构成的第二缓冲层33，在第二缓冲层33上沿四方相位或正交晶系(001)方向外延生长的具有钙钛矿结构的第一下部电极层34，在第一下部电极层34上沿立方晶体或伪立方晶体(100)方向外延生长的具有钙钛矿结构的第二下部电极层35，在第二下部电极层35上沿菱形(100)方向外延生长的具有钙钛矿结构的压电体层36，和在压电体层36上形成的上部电极层37。
向Si衬底31与缓冲层32之间的界面提供氧气以形成SiO2热氧化薄膜层38，与Si衬底31一起作为激励器中的弹性片(resilientboard)。这里使用的是没有去除掉自然氧化层的Si衬底31。YSZ第一缓冲层32沿立方晶体(100)方向外延生长5nm。CeO2第二缓冲层33沿立方晶体(100)方向外延生长10nm。YBa2Cu3Ox第一氧化物电极层34沿四方相位或正交晶系(001)方向外延生长2nm。SrRuO3第二氧化物电极层35沿伪立方晶体(100)方向外延生长100nm。PbZr0.55Ti0.45O3压电层36沿菱形(100)方向外延生长。使用Ir作为上部电极层37。
下面将对铁电体电容器的制造方法进行详述。
对Si衬底(100)31的清洗步骤，加热预热步骤，淀积第一缓冲层32的步骤，淀积第二缓冲层33的步骤，淀积第一下部电极层34的步骤，淀积第二下部电极层35的步骤，与实施例1中制造电子装置用衬底100的方法是相同的。在形成第二下部电极层35之后，在能量密度为2.0J/cm2，频率为10Hz，脉冲长度为10ns的情况下，KrF准分子激光的脉冲辐射照射到与衬底相对的PbZr0.55Ti0.45O3的标靶表面上，以在标靶表面产生含有Pb，Zr，Ti和O的等离子烟缕。在衬底温度为600℃，淀积过程中的氧气分压为1×10-2Torr时，将该等离子烟缕照射在距标靶40mm的Si衬底31上90分钟，从而淀积形成900nm厚的PbZr0.55Ti0.45O3铁电体层36。此时，在Si衬底31和YSZ第一缓冲层32之间提供氧气以形成500nm厚的SiO2热氧化薄膜层38。
在相应的条件下，标靶的理想成分为PZT，激光能量密度在1.0J/cm2到3.0J/cm2，激光频率不低于5Hz且不高于15Hz，标靶到衬底距离是在30mm到50mm，衬底温度为550℃到650℃，淀积过程中氧气分压从1×10-3Torr到1×10-1Torr。但是适合的相应条件并不仅限于此，只要Pb，Zr和Ti等离子体可以以固定的比例到达衬底并可以外延生成PZT即可。另外，也可通过使用具有钙钛矿结构的铁电体如Pb(Mb，Nb)O3，Pb(Zn，Nb)O3，BaTiO3，KNbO3和BiFeO3和含有这些铁电体的固溶体及其他多种电学材料来替代PZT达到类似效果。
在生成PZT压电体层36以后，使用光刻掩模，采用已知方法如光刻进行刻蚀，第二下部电极层35被取出，并采用已知方法如溅射形成Ir上部电极层37。类似效果也可以通过是用其他通常的电极材料如Pt代替Ir达到。
如此形成的铁电体电容器300，具有Ir/PZT(100)/SrRuO3(100)/YBa2Cu3Ox(001)/CeO2(100)/YSZ(100)/Si(100)的取向关系，PZT<010>//SrRuO3<010>//YBa2Cu3Ox<100>//CeO2<011>//YSZ<011>//Si<011>的方位角关系。
在将该压电激励器300置入频率为1kHz，振幅为100kV/cm的电场中得到的场失真特性测试结果中，得到压电常数d31＝200pC/N。这说明当在压电激励器中使用非定向的PZT压电体激励层的时候，可以得到比d31＝160pC/N更高的特性。这可以被认为是某一被控制域的影响，在其中压电层和电场中各域的极轴间夹角都相等且不为零度时压电效应增加。
另外，在外延生长到第二下部电极层35以后，在继续淀积形成压电体层36的步骤中，任何形成薄膜的方法，如旋转喷涂，浸泡喷涂或喷墨喷涂，化学蒸汽方法如MOCVD，物理蒸汽淀积法如溅射，替代激光熔射，都可以达到类似效果。
在该压电激励器中，具有以上构造的电子装置用衬底被用作下部电极，可以外延生成具有钙钛矿结构的沿菱形(100)方向的压电体层，从而可以实现对压电体元件场失真特性的改善。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改，变化，和等同物由所附的权利要求书的内容涵盖。

Claims (20)

1.一种铁电体元件或压电体元件用衬底包括：由硅构成并且具有形成薄膜表面的衬底，和在衬底形成薄膜表面上按顺序外延层压形成的第一缓冲层，第二缓冲层，第一氧化物电极层和第二氧化物电极层，其中，
所述第一缓冲层是具有萤石结构的第一金属氧化物，
所述第二缓冲层是具有萤石结构的第二金属氧化物，
所述第一氧化物电极层是具有分层钙钛矿结构的第三金属氧化物，以及
所述第二氧化物电极层是具有简单钙钛矿结构的第四金属氧化物。
2.根据权利要求1所述的铁电体元件或压电体元件用衬底，其中，所述形成薄膜表面沿(100)，(110)或(111)方向取向。
3.根据权利要求1所述的铁电体元件或压电体元件用衬底，其中，在形成所述第一缓冲层之前，通过RHEED方法无法在所述形成薄膜表面观察到衍射图象。
4.根据权利要求1所述的铁电体元件或压电体元件用衬底，其中，所述第一金属氧化物是以金属元素Mα替代氧化锆中的部分Zr而形成的，可表示为Zr1-xMαxOy(0＜x＜1，1.5＜y＜2)的固溶体，其中Mα代表着La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y、Mg、Ca、Sr和Ba中的一种元素，并且所述第一金属氧化物是沿(100)方向立方取向的。
5.根据权利要求1所述的铁电体元件或压电体元件用衬底，其中，所述第二金属氧化物是氧化铈或者是以金属元素Mβ替代氧化铈中的部分Ce而形成的，可表示为Ce1-xMβxOy(0＜x＜1，1.5＜y＜2)的固溶体，其中Mβ代表着Zr、La、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y、Mg、Ca、Sr和Ba中的一种元素，并且所述第二金属氧化物是沿(100)方向立方取向。
6.根据权利要求1所述的铁电体元件或压电体元件用衬底，其中，所述第三金属氧化物是以金属元素Mγ或RE作为组元的固溶体，并且其可表示为MγRuO4、RE2NiO4或者REBa2Cu3Ox，其中Mγ代表着Ca、Sr和Ba中的一种元素，以及RE代表着La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu和Y中的一种元素，并且所述第三金属氧化物沿(001)方向四方或者正交取向。
7.根据权利要求1所述的铁电体元件或压电体元件用衬底，其中，所述第四金属氧化物是以金属元素Mγ或RE作为组元的固溶体，并且其可表示为MγRuO3、(RE，Mγ)CrO3、(RE，Mγ)MnO3、(RE，Mγ)CoO3或(RE，Mγ)NiO3，其中Mγ代表着Ca，Sr和Ba中的一种元素，以及RE代表着La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu和Y中的一种元素，并且所述第四金属氧化物沿(100)方向立方或者伪立方取向。
8.一种铁电体元件或压电体元件用衬底的制造方法，包括：对由硅构成的具有形成薄膜表面的衬底的预处理清洗步骤；
在第一薄膜形成步骤中，经过所述预处理清洗的衬底被放入形成薄膜的容器中，在减压情况下用预先设定的气体或者等离子体照射所述衬底的形成薄膜表面，从而外延生成具有萤石结构的由第一金属氧化物构成的第一缓冲层；
在第二薄膜形成步骤中，采用预先设定的气体或者等离子体照射所述第一缓冲层表面，从而外延生成具有萤石结构的由第二金属氧化物构成的第二缓冲层；
在第三薄膜形成步骤中，采用预先设定的气体或者等离子体照射所述第二缓冲层表面，从而外延生成具有分层钙钛矿结构的由第三金属氧化物构成的第一氧化物电极层；以及在第四薄膜形成步骤中，采用预先设定的气体或者等离子体照射所述第一氧化物电极层表面，从而外延生成具有简单钙钛矿结构的由第四金属氧化物构成的第二氧化物电极层。
9.根据权利要求8所述的铁电体元件或压电体元件用衬底的制造方法，其中，在所述第一薄膜形成步骤中，在保证SiO气压不会达到饱和气压的温度、背压和氧气分压下，含有作为所述第一缓冲层的第一金属氧化物的组元元素的气体或等离子被照射在所述衬底的形成薄膜表面上。
10.根据权利要求9所述的铁电体元件或压电体元件用衬底的制造方法，其中，所述第一薄膜形成步骤中，构成所述衬底形成薄膜表面上氧化物层的SiO2被还原成Si，并且在升华和去除由通过所述还原形成的Si的氧化形成的SiO的同时，淀积形成构成所述第一缓冲层的第一金属氧化物层。
11.根据权利要求9所述的铁电体元件或压电体元件用衬底的制造方法，其中，所述第一薄膜形成步骤中，在形成所述第一缓冲层的时候，所述衬底的温度为800℃或更低，所述形成薄膜气体的背压不低于1×10-6Torr，以及所述形成薄膜气体的氧气分压不低于5×10-6Torr。
12.根据权利要求11所述的铁电体元件或压电体元件用衬底的制造方法，其中，在所述第一薄膜形成步骤中，在形成所述第一缓冲层的时候，所述衬底的温度为600℃到800℃，所述形成薄膜气体的背压为1×10-6Torr到5×10-6Torr，所述形成薄膜气体的氧气分压为5×10-6Torr到5×10-4Torr。
13.根据权利要求9所述的铁电体元件或压电体元件用衬底的制造方法，其中，在所述第一薄膜形成步骤中，形成所述第一缓冲层的淀积速率不低于在所述衬底的形成薄膜表面上热氧化生成SiO2薄膜的速率。
14.根据权利要求13所述的铁电体元件或压电体元件用衬底的制造方法，其中，在所述第一薄膜形成步骤中，所述第一缓冲层是在还原了所述SiO2薄膜以后在所述形成薄膜表面上外延生成的，而没有生成热氧化SiO2薄膜。
15.根据权利要求13所述的铁电体元件或压电体元件用衬底的制造方法，其中，在所述第一薄膜形成步骤中，淀积生成所述第一缓冲层的速率不低于0.2nm/min。
16.根据权利要求8所述的铁电体元件或压电体元件用衬底的制造方法，其中，在所述第一薄膜形成步骤，所述第二薄膜形成步骤，所述第三薄膜形成步骤和所述第四薄膜形成步骤的每个步骤中的所述预先设定的气体或者等离子体分别含有对应步骤中形成金属氧化物所需的元素。
17.根据权利要求8所述的铁电体元件或压电体元件用衬底的制造方法，其中，所述预先设定的气体或者等离子体是通过用激光束照射固定在所述衬底的形成薄膜表面对面的金属底盘上的标靶而形成的。
18.根据权利要求8所述的铁电体元件或压电体元件用衬底的制造方法，其中，在所述预处理清洗步骤中，所述衬底的形成薄膜表面作为氧化物层存在的表面被完成，而非重新构成表面或者氢封端表面。
19.一种功能元件，包括根据权利要求1所述的铁电体元件或压电体元件用衬底。
20.根据权利要求19所述的功能元件，其中所述功能元件为电容器。
21.根据权利要求19所述的功能元件，其中所述功能元件为悬臂。
CNB031565190A 2002-09-05 2003-09-03 铁电体元件或压电体元件用衬底及其制造方法及功能元件 Expired - Fee Related CN1260774C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002259960 2002-09-05
JP2002259960 2002-09-05
JP2003194243A JP4457587B2 (ja) 2002-09-05 2003-07-09 電子デバイス用基体の製造方法及び電子デバイスの製造方法
JP2003194243 2003-07-09

Publications (2)

Publication Number Publication Date
CN1487564A CN1487564A (zh) 2004-04-07
CN1260774C true CN1260774C (zh) 2006-06-21

Family

ID=31719912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031565190A Expired - Fee Related CN1260774C (zh) 2002-09-05 2003-09-03 铁电体元件或压电体元件用衬底及其制造方法及功能元件

Country Status (5)

Country Link
US (2) US6960539B2 (zh)
EP (1) EP1396877B1 (zh)
JP (1) JP4457587B2 (zh)
CN (1) CN1260774C (zh)
DE (1) DE60324868D1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228569B2 (ja) * 2001-11-28 2009-02-25 セイコーエプソン株式会社 電子デバイス用基板の製造方法及び電子デバイスの製造方法
US7009235B2 (en) * 2003-11-10 2006-03-07 Unity Semiconductor Corporation Conductive memory stack with non-uniform width
JP2005150694A (ja) * 2003-10-23 2005-06-09 Seiko Epson Corp 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器
JP4717344B2 (ja) * 2003-12-10 2011-07-06 キヤノン株式会社 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッド
US7262544B2 (en) * 2004-01-09 2007-08-28 Canon Kabushiki Kaisha Dielectric element, piezoelectric element, ink jet head and method for producing the same head
US7265483B2 (en) * 2004-03-29 2007-09-04 Canon Kabushiki Kaisha Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus
JP4865249B2 (ja) * 2004-08-31 2012-02-01 株式会社リコー スパッタリングターゲットとその製造方法、及び光記録媒体
JP4431891B2 (ja) 2004-12-28 2010-03-17 セイコーエプソン株式会社 圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器
JP4237184B2 (ja) * 2005-03-31 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
CN100483700C (zh) * 2005-06-27 2009-04-29 电子科技大学 导电氧化物电极材料制备方法
JP5158299B2 (ja) * 2005-08-05 2013-03-06 セイコーエプソン株式会社 圧電素子、アクチュエータ装置、液体噴射ヘッド、液体噴射装置及び圧電素子の製造方法
JP4753027B2 (ja) * 2006-04-12 2011-08-17 セイコーエプソン株式会社 インクジェット式記録ヘッドおよびインクジェットプリンタ
JP4753028B2 (ja) * 2006-04-12 2011-08-17 セイコーエプソン株式会社 インクジェット式記録ヘッドおよびインクジェットプリンタ
TWI381060B (zh) * 2008-08-12 2013-01-01 Univ Tatung High frequency surface acoustic wave elements and their substrates
KR20100111117A (ko) * 2009-04-06 2010-10-14 삼성전기주식회사 박막소자의 제조방법 및 이로부터 제조된 박막소자
WO2010151844A2 (en) * 2009-06-25 2010-12-29 Georgia Tech Research Corporation Metal oxide structures, devices, & fabrication methods
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
TWI421328B (zh) 2011-09-06 2014-01-01 Ind Tech Res Inst 螢光材料與白光發光裝置
CN102912332B (zh) * 2012-09-03 2014-12-03 西南交通大学 一种化学溶液沉积法制备RexCe1-xOy/M2Zr2O7双层缓冲层的方法
JP2014116443A (ja) * 2012-12-10 2014-06-26 Panasonic Corp 圧電体素子および圧電体素子の製造方法
JP6201128B2 (ja) * 2013-03-01 2017-09-27 株式会社ユーテック 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置
JP6212741B2 (ja) * 2013-03-01 2017-10-18 株式会社ユーテック 配向基板
DE112014003430T5 (de) * 2013-07-25 2016-05-04 Ngk Ceramic Device Co.,Ltd., Kompositsubstrat und Verfahren zum Herstellen desselben
JP6956716B2 (ja) * 2015-11-13 2021-11-02 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるｒｆフィルタのための層構造
US10186595B2 (en) * 2016-08-05 2019-01-22 Northwestern University Noncentrosymmetric metal electrodes for ferroic devices
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
TWI764930B (zh) 2016-09-22 2022-05-21 英商Ｉｑｅ有限公司 集成外延金屬電極
JP6497712B2 (ja) * 2017-02-27 2019-04-10 アドバンストマテリアルテクノロジーズ株式会社 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置
JP6497713B2 (ja) * 2017-03-14 2019-04-10 アドバンストマテリアルテクノロジーズ株式会社 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置
JP6481138B2 (ja) * 2017-04-28 2019-03-13 アドバンストマテリアルテクノロジーズ株式会社 配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置
WO2019173626A1 (en) 2018-03-07 2019-09-12 Space Charge, LLC Thin-film solid-state energy-storage devices
US20210305485A1 (en) * 2020-03-26 2021-09-30 Tdk Corporation Piezoelectric thin film, piezoelectric thin film element and piezoelectric transducer
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
CN112670087A (zh) * 2020-12-09 2021-04-16 南京邮电大学 一种应用于铁电储存器中使用的铁电薄膜电容

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5215631A (en) * 1982-06-25 1993-06-01 Cel Systems Corporation Electrolytic preparation of tin, other metals, alloys and compounds
US5358925A (en) 1990-04-18 1994-10-25 Board Of Trustees Of The Leland Stanford Junior University Silicon substrate having YSZ epitaxial barrier layer and an epitaxial superconducting layer
US5173474A (en) 1990-04-18 1992-12-22 Xerox Corporation Silicon substrate having an epitaxial superconducting layer thereon and method of making same
JPH04214097A (ja) 1990-12-13 1992-08-05 Sumitomo Electric Ind Ltd 超電導薄膜の作製方法
US5085731A (en) * 1991-02-04 1992-02-04 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
US5270298A (en) 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
JP3222569B2 (ja) 1992-09-11 2001-10-29 旭化成株式会社 半導体記憶素子
US5828080A (en) 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3346939B2 (ja) 1995-03-15 2002-11-18 ティーディーケイ株式会社 Ｓｉ基板およびその表面処理方法
JP3223233B2 (ja) 1994-08-17 2001-10-29 ティーディーケイ株式会社 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
JPH08264524A (ja) 1995-03-27 1996-10-11 Japan Energy Corp 多層半導体基板及びその製造方法
JP3310881B2 (ja) 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US5753934A (en) 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JP3562120B2 (ja) 1996-03-29 2004-09-08 日産自動車株式会社 安定化ジルコニア薄膜と単結晶シリコン基体との複合構造体およびその製造方法
JP3193302B2 (ja) 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3684709B2 (ja) 1996-10-03 2005-08-17 日産自動車株式会社 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
JPH10265948A (ja) * 1997-03-25 1998-10-06 Rohm Co Ltd 半導体装置用基板およびその製法
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
JP3472087B2 (ja) 1997-06-30 2003-12-02 Ｔｄｋ株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP4036544B2 (ja) 1998-09-22 2008-01-23 Ｔｄｋ株式会社 電圧制御発振器
JP3470068B2 (ja) 1999-09-01 2003-11-25 松下電器産業株式会社 誘電体膜の形成方法
JP4327942B2 (ja) 1999-05-20 2009-09-09 Ｔｄｋ株式会社 薄膜圧電素子
US6258223B1 (en) * 1999-07-09 2001-07-10 Applied Materials, Inc. In-situ electroless copper seed layer enhancement in an electroplating system
JP2001122698A (ja) 1999-10-26 2001-05-08 Seiko Epson Corp 酸化物電極薄膜
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
US20010033020A1 (en) * 2000-03-24 2001-10-25 Stierman Roger J. Structure and method for bond pads of copper-metallized integrated circuits
US6921722B2 (en) * 2000-05-30 2005-07-26 Ebara Corporation Coating, modification and etching of substrate surface with particle beam irradiation of the same
JP3796394B2 (ja) 2000-06-21 2006-07-12 キヤノン株式会社 圧電素子の製造方法および液体噴射記録ヘッドの製造方法
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
CN100421275C (zh) * 2002-05-15 2008-09-24 精工爱普生株式会社 压电致动器及液体喷头

Also Published As

Publication number Publication date
JP4457587B2 (ja) 2010-04-28
EP1396877A3 (en) 2005-02-02
US20040053460A1 (en) 2004-03-18
EP1396877B1 (en) 2008-11-26
JP2004153233A (ja) 2004-05-27
CN1487564A (zh) 2004-04-07
US20050167715A1 (en) 2005-08-04
US6960539B2 (en) 2005-11-01
DE60324868D1 (de) 2009-01-08
EP1396877A2 (en) 2004-03-10

Similar Documents

Publication Publication Date Title
CN1260774C (zh) 铁电体元件或压电体元件用衬底及其制造方法及功能元件
US8956689B2 (en) Method for producing ferroelectric thin film
CN1487563A (zh) 电子器件基片结构和电子器件
US8951603B2 (en) Method for producing ferroelectric thin film
CN1692506A (zh) 薄膜叠层体、采用该薄膜叠层体的电子装置、及调节器以及调节器的制造方法
US5919515A (en) Ferroelectric thin film, electric device and method for preparing ferroelectric thin film
JP4228569B2 (ja) 電子デバイス用基板の製造方法及び電子デバイスの製造方法
US20150236244A1 (en) Ferroelectric ceramics and manufacturing method thereof
JP2003081694A (ja) 強誘電体薄膜及びその製造方法
CN1873926A (zh) 铁电体层的制造方法及电子设备的制造方法
JP2018081975A (ja) 膜構造体及びその製造方法
EP1271626A2 (en) Thin film device and its fabrication method
JPWO2004079059A1 (ja) （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JP2021185614A (ja) 成膜装置
CN1688926A (zh) 光偏转元件及其制造方法
JP2016001662A (ja) 誘電体素子および圧電体素子
TW201428850A (zh) 強介電質薄膜之製造方法
KR100795664B1 (ko) (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치
Ahn et al. Local piezoelectric properties of Bi3TaTiO9 thin films: The role of grain crystallinity
JP5644975B2 (ja) Ｐｚｔ強誘電体薄膜の製造方法
CN115911081A (zh) 层叠结构体、半导体装置及结晶性氧化物膜的成膜方法
Zhang et al. Electrical and mechanical properties of PZT thin films prepared by hybrid process of sol-gel technique and laser ablation
Cheng et al. Dielectric and optical properties of electroceramic PBZNZT thin films prepared by pulsed laser deposition process
CN1840244A (zh) 电介质膜、压电元件、液体喷头及其制造方法、液体喷射装置
Shi et al. Heat-treating effect on the properties of Pb1-xLax (Zr0. 4Ti0. 6) O3 ferroelectric thin film prepared by a modified sol-gel process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20120903