CN1264160A - 用浅沟隔离工艺在绝缘体上硅晶片上集成衬底接触的方法 - Google Patents

用浅沟隔离工艺在绝缘体上硅晶片上集成衬底接触的方法 Download PDF

Info

Publication number
CN1264160A
CN1264160A CN99126769A CN99126769A CN1264160A CN 1264160 A CN1264160 A CN 1264160A CN 99126769 A CN99126769 A CN 99126769A CN 99126769 A CN99126769 A CN 99126769A CN 1264160 A CN1264160 A CN 1264160A
Authority
CN
China
Prior art keywords
substrate
silicon
contact trench
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99126769A
Other languages
English (en)
Other versions
CN1156891C (zh
Inventor
阿图尔·阿吉玫拉
埃芬迪·莱巴顿
沃纳·若施
多米尼克·J·施埃皮斯
格哈瓦姆·G·莎亥迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1264160A publication Critical patent/CN1264160A/zh
Application granted granted Critical
Publication of CN1156891C publication Critical patent/CN1156891C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286Lateral isolation by refilling of trenches with polycristalline material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种在包括绝缘体上硅区域的衬底中制作衬底接触的方法。浅隔离沟槽被制作在绝缘体上硅衬底中。填充此浅隔离沟槽。在衬底上淀积光刻胶。在衬底中制作穿过被填充的浅隔离沟槽、绝缘体上硅、和绝缘体上硅区域下方的硅衬底的接触沟槽。填充此接触沟槽,其中填充接触沟槽的材料形成对硅衬底的接触。

Description

用浅沟隔离工艺在绝缘体上硅 晶片上集成衬底接触的方法
本发明涉及到绝缘体上硅(SOI)半导体器件以及制作用来接触衬底的绝缘体区上硅下方的衬底部分的结构的方法。本发明还包括根据此工艺制作的半导体器件。
含有绝缘体上硅衬底结构的半导体器件,包括一个具有氧化物掩埋层的晶片,此氧化物掩埋层使制作有源器件的硅顶层隔离于衬底。因此称为绝缘体上硅(SOI)。由于氧化层下方的衬底部分通常不电连接到任何其它结构,换言之,下方的衬底是浮置的,故在正常的芯片运行过程中,能够在衬底中建立起静态电荷。这种静态电荷的建立能够引起SOI器件的反向沟道开启,从而能够干扰芯片的运行。内建静态电荷的影响包括芯片待机电流上升、芯片热击穿、甚至逻辑电路和SRAM电路的故障。
为了解决这一问题,制作了到绝缘体上硅衬底结构的绝缘体部分下方的衬底部分的接触,以便将其接地。此时,通常用金属丝键合到封装层面处芯片背面的方法来产生衬底接触。然而,这种方法要求额外的步骤和材料。例如,由于必须逐个地在单个芯片上进行,故对芯片背面的金属丝键合是昂贵的。金属丝键合还可能要求改变标准的封装方法。
本发明提供了一种用来制作对绝缘体上硅衬底的绝缘体部分下方的衬底区的接触的方法,此方法可以在制作芯片的正常工艺操作过程中进行。
根据本发明的这些和其它的目的和优点,本发明的各种情况提供了一种制作衬底接触和包括绝缘体上硅区域的衬底的方法。此方法包括在绝缘体上硅衬底区中制作浅隔离沟槽。填充此浅隔离沟槽。在衬底上淀积光刻胶。此方法还包括在衬底中制作穿过被填充的浅隔离沟槽和绝缘体上硅衬底区向下至少延伸到绝缘体上硅区下方的硅衬底顶部的接触沟槽。填充此接触沟槽,其中填充接触沟槽的材料形成对硅衬底的接触。
根据另一种情况,本发明还提供了一种半导体结构。此器件结构包括含有绝缘体上硅衬底区的衬底。浅沟槽隔离区被安置在衬底中。此器件还包括穿过隔离区中的浅沟槽延伸到绝缘体上硅区下方的衬底的硅部分的接触沟槽。此接触沟槽形成对下方的衬底硅部分的接触。
从下列详细描述中,本技术领域的熟练人员将更清楚地看到本发明的其他目的和优点,在这些描述中,仅仅简单地用试图实施本发明的最佳模式的示例方法描述了本发明的最佳实施例。如将要理解的那样,本发明能够有其他不同的实施例,且其细节能够在各方面加以修正而不超越本发明。因此,这一描述被认为是示例性的而不是限制性的。
结合附图,可以更清楚地理解本发明的上述目的和优点,在这些附图中:
图1表示根据本发明的半导体器件的实施例的剖面图;
图2-10表示在根据本发明的制作半导体器件的工艺实施例的各个阶段中的半导体实施例的剖面图,其中图10表示实施例的最终形式;
图11表示根据本发明的结构的另一个实施例的俯视图;
图12表示图11所示实施例沿12-12线的剖面图;以及
图13表示包括阱岛的本发明实施例的剖面图。
如上所述,本发明提供了对绝缘体上硅衬底结构下方的衬底部分的接触和制作此接触的方法。本发明提供了一种比较容易制造且成本合算的制作衬底接触的方法。本发明的一个优点是,此工艺可以与通常用来制作浅沟槽隔离区的现有工艺结合。本发明可以与现有的制造工艺结合而不影响工艺成品率。在其它功能方面,根据本发明的接触可以用作衬底接触的通孔。
图1示出了根据本发明的结构的实施例。图1所示的实施例包括二个器件31和33以及衬底接触35。氧化物区37位于器件33下方。衬底39包括n+区23。
根据本发明的方法,提供了含有绝缘体上硅区的衬底。如上所述,本发明的工艺可以与制作衬底中的浅沟槽隔离区的工艺结合。因此,图2示出了包括底层衬底3的衬底1。
在衬底3的顶部,已经制作了绝缘体区5。在硅衬底的情况下,绝缘体上硅结构的绝缘体部分是硅衬底的氧化部分。硅层7覆盖着衬底的氧化物即绝缘体部分5。
在图2所示实施例中,作为制作浅沟槽隔离区的工艺的一部分,硅层7已经被图形化。氮化物层9覆盖着硅层7。氮化物层9和硅层7一起淀积成覆盖层并被图形化。此氮化物可以用作CMP停止层。图2中的虚线示出了腐蚀掉的硅层部分。
在腐蚀浅沟槽以形成图2所示结构之后,可以在被腐蚀产生图2所示结构的区域中以及衬底顶部表面的其它暴露部分上淀积材料。通常,淀积在浅隔离沟槽和衬底其它部分中的材料是电绝缘材料。这种电绝缘材料的一个例子是原硅酸四乙酯(TEOS)。
在淀积形成浅隔离沟槽的填充物的电绝缘材料之后,可以腐蚀一个穿过浅隔离沟槽填充物以及绝缘体上硅衬底结构的下方绝缘体的沟槽。制作此接触沟槽的一种方法是,在填充浅隔离沟槽和覆盖衬底部分的电绝缘材料15上,淀积一层光刻胶17。如图4所示,可以对此光刻胶进行曝光和显影,从而形成具有用来腐蚀接触沟槽的窗口19的掩模。
制作在光刻胶中的用来腐蚀接触沟槽的图形,依赖于希望接触沟槽具有的形式。根据一个实施例,如图11和12所示,在芯片区域中的芯片周围的光刻胶中,图形化了一个由20表示的环。作为变通,接触结构可以有其它的形状。例如,如图11所示,可以在22所示的芯片内部制作接触。然而,环状结构还可以屏蔽芯片免受划片之后的沾污。
在对光刻胶进行图形化之后,可以腐蚀接触沟槽。光刻胶可以被用作腐蚀接触沟槽的掩模,同时掩蔽浅隔离沟槽,以形成导电接触。任何适当的工艺都可以用来腐蚀接触沟槽。根据一个实施例,反应离子刻蚀(RIE)被用来制作接触沟槽。与采用硅RIE然后采用氧化物RIE相比,借助于在浅隔离沟槽中淀积电绝缘材料之后对接触沟槽进行腐蚀,可以采用氧化物RIE工艺。
图5示出了已经被腐蚀穿过填充浅隔离沟槽的电绝缘体以及穿过绝缘体上硅衬底区的掩埋氧化层的接触沟槽的实施例。图5示出了腐蚀沟槽和剥离光刻胶之后的结构。如在图5中可见,对接触沟槽的腐蚀至少暴露了部分底层衬底3。
根据同一个实施例,接触沟槽可以至少部分地延伸到底层衬底区3中。接触沟槽的尺寸可以由所希望的沟槽工作特性来决定。例如,接触沟槽可以制作成足够宽,以便用作导向结构,来防止掺杂剂扩散穿过衬底的绝缘体上硅区的绝缘体区。根据一个实施例,环形接触沟槽的宽度约为0.5微米。
在接触沟槽被腐蚀成环形的衬底处,接触沟槽可以起导向环的作用。接触结构可以延伸到覆盖衬底的层的表面、到衬底的顶部、或进入衬底中。
在同一个实施例中,为了加强衬底接触,可以将至少一种掺杂剂注入到被接触沟槽的腐蚀暴露的硅衬底中。根据一个实施例,可以将硼注入到暴露的硅衬底中。可以采用的其它掺杂剂包括砷、磷和/或铟。掺杂剂的剂量可以很高。例如掺杂剂的剂量可以约为1×1015cm-2
然后可以用所希望的材料填充接触沟槽。填充接触沟槽的材料可以是导电材料,以便被填充的接触沟槽形成对底层衬底的电接触。作为变通,可以采用经处理变成导体的材料来填充接触沟槽。可以在制作并填充形成器件之间的浅隔离区的沟槽的同时,用不掺杂的多晶硅来制作并填充接触沟槽。
根据一个实施例,不掺杂的多晶硅可以淀积在接触沟槽中。如上所述,本发明可以适应现有的工艺。按照这种方法,根据制作浅隔离沟槽的标准操作规程,为了整平浅隔离沟槽,可以淀积不掺杂的多晶硅。因此,借助于用不掺杂的多晶硅填充接触沟槽,用不掺杂的多晶硅填充接触沟槽没有引进新的步骤。
若接触沟槽的形状是环绕部分衬底的环形,则在淀积不掺杂的多晶硅之后,在衬底区周围可能存在多晶硅环。此环或其它被填充的沟槽结构可以被用来形成衬底接触。
图6示出了根据本发明的结构的例子,其中的接触沟槽已经用多晶硅填充。不掺杂的多晶硅也被淀积在衬底的其它表面上。
之后在图2-10所示的工艺中,可以执行与通常在浅沟槽隔离工艺中执行的工艺步骤基本上完全相同的各个步骤。在淀积多晶硅21之后,可以对结构进行整平。这包括整平形成浅沟槽隔离区的电绝缘材料以及不掺杂的多晶硅。可以利用化学机械抛光(CMP)方法来整平填充浅隔离沟槽的不掺杂的多晶硅和电绝缘材料。图7示出了整平填充浅隔离沟槽的多晶硅21和电绝缘材料15之后的结构。
填充接触沟槽的多晶硅可以像任何有源硅区那样被处理。因此,可以对填充接触沟槽的不掺杂的多晶硅进行p+扩散注入。也可以对填充接触沟槽的多晶硅进行硅化。
在整平填充浅隔离沟槽的多晶硅和电绝缘材料之后,可以对结构进行反应离子刻蚀。图8示出了得到的结构。导致图8所示结构的步骤的目的是,腐蚀未被多晶硅覆盖的区域中的氧化物15,使之与多晶硅下面的氧化物21共面。在这一腐蚀过程中,多晶硅起掩模的作用。
图9示出了被腐蚀掉/凹下到稍许低于氧化物TEOS 15层的多晶硅掩模。如图10所示,此时,所有的氧化物21足够平整,致使可以用CMP步骤来进一步将其向下整平到氮化物层面。
在用掺杂剂对被填充的接触沟槽,例如对n型衬底的接触用砷和磷,而对p型衬底的接触用硼和铟,进行掺杂,并且硅化之后,可以着陆衬底接触以便连接衬底并将衬底接地。掺杂和硅化工序通常是正常芯片工艺的一部分。根据一个实施例,中部接触(MC)被着陆到填充接触沟槽的多晶硅,以便连接衬底并将衬底接地。
可以借助于在至少部分被填充的接触沟槽上淀积至少一种导电材料,来着陆本发明的接触。此至少一种导电材料可以包括至少一种金属和/或合金。能够被用来填充接触的其它材料可以包括钨,在此情况下,可以在制作诸如NFET和PFET之类的所有器件,并且淀积和整平中部接触绝缘体的绝缘材料之后,但在腐蚀中部接触之前,完成衬底接触的腐蚀步骤。
由于本发明的工艺简单,故能够提供对衬底的非常良好的欧姆接触,而不会对芯片造成任何潜在的成品率下降。根据某些应用,可能希望局部偏置衬底以便修正和增强衬底顶部的SOI器件的性能。根据这些实施例,在衬底中可能需要阱的岛来使它们彼此隔离。由于本发明的结构要求最小的面积,并能够容易地集成到芯片中的任何电路部分之中,故本发明可以容易地与这种结构组合起来。
图13示出了包括阱岛的本发明的实施例的一个例子。图13所示的实施例包括二个器件23和25,各具有相关的衬底接触27和29。一个n阱与接触27相关,而一个n阱和一个p阱与接触29相关。
如上所述,本发明还包括一种半导体器件。此半导体器件包括含有绝缘体上硅衬底区的衬底。此半导体器件结构还包括衬底上的至少一个浅沟槽隔离区。接触沟槽穿过至少一部分浅沟槽隔离区延伸到绝缘体上硅区下方的衬底的硅部分。此接触沟槽形成到下方的衬底硅部分的接触。
本发明的上述描述说明了本发明。此外,本公开仅仅描述了本发明的最佳实施例,但如上所述,应该理解的是,本发明能够用于各种各样的其他组合、修正和环境中,并且能够在此处所述的与上述技术、和/或相关技术的技能或知识相应的本发明的构思范围内改变或修正。上述实施例是用来解释所知的实施本发明的最佳模式并使本技术领域其他熟练人员能够在这些或其它的实施例中,以本发明特定应用所要求的各种各样的修正,来利用本发明。因此,本描述不是为了将本发明限制在此处所述的形式。其目的是提出所附权利要求来包括各个变通的实施例。

Claims (32)

1.一种在包括绝缘体上硅区域的衬底中制作衬底接触的方法,此方法包含下列步骤:
在绝缘体上硅衬底中制作浅隔离沟槽;
填充此浅隔离沟槽;
在衬底上淀积光刻胶;
在衬底中制作穿过被填充的浅隔离沟槽和绝缘体上硅衬底区域的至少延伸到绝缘体上硅区域下方的硅衬底顶部的接触沟槽;以及
填充此接触沟槽,其中填充此接触沟槽的材料形成对硅衬底的接触。
2.根据权利要求1的方法,其中用电绝缘材料填充浅隔离沟槽。
3.根据权利要求2的方法,其中的电绝缘材料是原硅酸四乙酯氧化物。
4.根据权利要求1的方法,其中接触沟槽的制作包含下列步骤:
在填充浅隔离沟槽之后,在衬底上淀积光刻胶层;
对光刻胶进行图形化;以及
用光刻胶作为掩模,腐蚀接触沟槽。
5.根据权利要求1的方法,其中接触沟槽在衬底的场区内围绕衬底延伸。
6.根据权利要求1的方法,其中用反应离子刻蚀方法制作接触沟槽。
7.根据权利要求1的方法,其中接触沟槽被制作成足够宽,以便用作导向结构来防止掺杂剂扩散穿过衬底的绝缘体上硅区域的绝缘体区。
8.根据权利要求1的方法,还包含将至少一种掺杂剂注入到被接触沟槽的腐蚀所暴露的硅衬底中的步骤。
9.根据权利要求8的方法,其中的至少一种掺杂剂包括硼、磷、砷或铟。
10.根据权利要求1的方法,还包含对填充浅隔离沟槽的材料进行整平的步骤。
11.根据权利要求10的方法,还包含下列步骤:
在衬底上淀积不掺杂的多晶硅;以及
对填充浅隔离沟槽的不掺杂的多晶硅和材料进行整平。
12.根据权利要求1的方法,其中用不掺杂的多晶硅填充接触沟槽。
13.根据权利要求1的方法,还包含下述步骤:
在填充接触沟槽的材料上,进行p+扩散注入,以便接触到p型衬底,并进行n+扩散,以便接触到n型衬底上的阱。
14.根据权利要求1的方法,还包含对填充接触沟槽的材料进行硅化的步骤。
15.根据权利要求1的方法,还包含制作由导电材料构成的对被填充的接触沟槽的接触的步骤。
16.根据权利要求15的方法,其中的接触包括至少一种金属。
17.根据权利要求1的方法,还包含对衬底进行偏置的步骤。
18.根据权利要求17的方法,还包含下述步骤:
在衬底中制作多个阱;以及
使各个阱彼此隔离。
19.一种半导体器件结构,它包含:
含有绝缘体上硅衬底区域的衬底;
衬底上的至少一个浅沟槽隔离区;以及
穿过浅沟槽隔离区延伸到绝缘体上硅区域下方的衬底的硅部分,且形成对下方的衬底的硅部分的接触的接触沟槽。
20.根据权利要求19的半导体器件,其中用电绝缘材料填充浅沟槽隔离区。
21.根据权利要求20的半导体器件,其中的电绝缘材料是原硅酸四乙酯氧化物。
22.根据权利要求19的半导体器件,其中接触沟槽在衬底的场区内围绕衬底延伸。
23.根据权利要求19的半导体器件,其中的接触沟槽足够宽,以便用作导向结构来防止掺杂剂扩散穿过衬底的绝缘体上硅区的绝缘体区。
24.根据权利要求19的半导体器件,其中至少一种掺杂剂被注入到接触沟槽下方的硅衬底中。
25.根据权利要求24的半导体器件,其中的至少一种掺杂剂包括硼、磷、砷、铟或锑。
26.根据权利要求19的半导体器件,其中用多晶硅填充接触沟槽。
27.根据权利要求19的半导体器件,其中的多晶硅被p+掺杂或n+掺杂。
28.根据权利要求27的半导体器件,其中填充接触沟槽的材料被硅化。
29.根据权利要求19的半导体器件,还包含电连接到接触沟槽的由导电材料构成的接触。
30.根据权利要求29的半导体器件,其中的接触包括至少一种金属。
31.根据权利要求19的半导体器件,其中的衬底被偏置。
32.根据权利要求31的半导体器件,还包含衬底中的多个被隔离的阱。
CNB991267699A 1999-01-28 1999-12-16 用浅沟隔离工艺在绝缘体上硅晶片上集成衬底接触的方法 Expired - Lifetime CN1156891C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/239,327 1999-01-28
US09/239,327 US6521947B1 (en) 1999-01-28 1999-01-28 Method of integrating substrate contact on SOI wafers with STI process

Publications (2)

Publication Number Publication Date
CN1264160A true CN1264160A (zh) 2000-08-23
CN1156891C CN1156891C (zh) 2004-07-07

Family

ID=22901680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991267699A Expired - Lifetime CN1156891C (zh) 1999-01-28 1999-12-16 用浅沟隔离工艺在绝缘体上硅晶片上集成衬底接触的方法

Country Status (7)

Country Link
US (1) US6521947B1 (zh)
JP (1) JP2000223684A (zh)
KR (1) KR100358629B1 (zh)
CN (1) CN1156891C (zh)
GB (1) GB2346260B (zh)
SG (1) SG85156A1 (zh)
TW (1) TW463290B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593125A (zh) * 2012-03-09 2012-07-18 上海宏力半导体制造有限公司 沟槽式mos静电释放结构以及集成电路

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355511B1 (en) * 2000-06-16 2002-03-12 Advanced Micro Devices, Inc. Method of providing a frontside contact to substrate of SOI device
JP2002110990A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
US6603166B2 (en) * 2001-03-14 2003-08-05 Honeywell International Inc. Frontside contact on silicon-on-insulator substrate
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
US6753239B1 (en) 2003-04-04 2004-06-22 Xilinx, Inc. Bond and back side etchback transistor fabrication process
US6864156B1 (en) 2003-04-04 2005-03-08 Xilinx, Inc. Semiconductor wafer with well contacts on back side
DE10324433B4 (de) * 2003-05-28 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
JP4282388B2 (ja) * 2003-06-30 2009-06-17 株式会社東芝 半導体記憶装置
US7851860B2 (en) * 2004-03-26 2010-12-14 Honeywell International Inc. Techniques to reduce substrate cross talk on mixed signal and RF circuit design
US7053453B2 (en) * 2004-04-27 2006-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact and method of forming the same
US7230270B2 (en) * 2004-11-24 2007-06-12 Taiwan Semiconductor Manfacturing Company, Ltd. Self-aligned double gate device and method for forming same
DE102005010944B4 (de) * 2005-03-10 2009-09-10 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
US20060261436A1 (en) * 2005-05-19 2006-11-23 Freescale Semiconductor, Inc. Electronic device including a trench field isolation region and a process for forming the same
DE102005046624B3 (de) * 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
KR100724199B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법
US7491622B2 (en) * 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US20070249127A1 (en) * 2006-04-24 2007-10-25 Freescale Semiconductor, Inc. Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7528078B2 (en) 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
US7550795B2 (en) * 2006-06-30 2009-06-23 Taiwan Semiconductor Manufacturing SOI devices and methods for fabricating the same
US7414289B2 (en) 2006-07-17 2008-08-19 Advanced Micro Devices, Inc. SOI Device with charging protection and methods of making same
US7638376B2 (en) * 2007-01-12 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming SOI device
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
US7718514B2 (en) * 2007-06-28 2010-05-18 International Business Machines Corporation Method of forming a guard ring or contact to an SOI substrate
US7675121B2 (en) * 2007-10-08 2010-03-09 International Business Machines Corporation SOI substrate contact with extended silicide area
US7723178B2 (en) * 2008-07-18 2010-05-25 International Business Machines Corporation Shallow and deep trench isolation structures in semiconductor integrated circuits
US8026131B2 (en) * 2008-12-23 2011-09-27 International Business Machines Corporation SOI radio frequency switch for reducing high frequency harmonics
US7772083B2 (en) * 2008-12-29 2010-08-10 International Business Machines Corporation Trench forming method and structure
US8624349B1 (en) * 2010-10-11 2014-01-07 Maxim Integrated Products, Inc. Simultaneous isolation trench and handle wafer contact formation
CN104517889B (zh) * 2013-09-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 隔离结构的形成方法
US9087906B2 (en) 2013-10-04 2015-07-21 Globalfoundries Singapore Pte. Ltd. Grounding of silicon-on-insulator structure
US9431531B2 (en) 2013-11-26 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having drain side contact through buried oxide
US9847246B1 (en) 2016-09-30 2017-12-19 International Business Machines Corporation Multiple finFET formation with epitaxy separation
JP6936027B2 (ja) * 2017-03-09 2021-09-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10943814B1 (en) 2019-08-21 2021-03-09 Globalfoundries U.S. Inc. Etch stop member in buried insulator of SOI substrate to reduce contact edge punch through

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4763183A (en) 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
US4716128A (en) 1986-12-10 1987-12-29 General Motors Corporation Method of fabricating silicon-on-insulator like devices
JP2888878B2 (ja) * 1989-10-02 1999-05-10 株式会社東芝 半導体装置
US5241211A (en) 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JPH04102319A (ja) 1990-08-22 1992-04-03 Olympus Optical Co Ltd 半導体装置の製造方法
US5621239A (en) 1990-11-05 1997-04-15 Fujitsu Limited SOI device having a buried layer of reduced resistivity
US5113236A (en) 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications
JPH04343265A (ja) 1991-05-20 1992-11-30 Fujitsu Ltd 半導体装置
US5185535A (en) 1991-06-17 1993-02-09 Hughes Aircraft Company Control of backgate bias for low power high speed CMOS/SOI devices
JPH056997A (ja) 1991-06-27 1993-01-14 Hitachi Ltd 半導体装置
JPH0555521A (ja) 1991-08-26 1993-03-05 Sony Corp 半導体装置の製法
JP2821830B2 (ja) 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
JP3321899B2 (ja) 1992-12-04 2002-09-09 株式会社デンソー 半導体装置
US5314841A (en) 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
JPH07283414A (ja) * 1994-04-05 1995-10-27 Toshiba Corp Mos型半導体装置
US5489792A (en) 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JP3401918B2 (ja) 1994-07-04 2003-04-28 株式会社デンソー 半導体装置
US5742075A (en) 1994-10-07 1998-04-21 Iowa State University Research Foundation, Inc. Amorphous silicon on insulator VLSI circuit structures
KR0145058B1 (ko) 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
JP3462301B2 (ja) * 1995-06-16 2003-11-05 三菱電機株式会社 半導体装置及びその製造方法
KR970008576A (ko) 1995-07-07 1997-02-24 에프. 피. 터핀 Soi 기판 상의 cmos 집적회로 및 이의 형성 방법
US5643823A (en) 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5646053A (en) 1995-12-20 1997-07-08 International Business Machines Corporation Method and structure for front-side gettering of silicon-on-insulator substrates
JP3717227B2 (ja) 1996-03-29 2005-11-16 株式会社ルネサステクノロジ 入力/出力保護回路
JPH09283751A (ja) 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
KR100253699B1 (ko) * 1996-06-29 2000-05-01 김영환 Soi소자 및 그 제조방법
US5702957A (en) 1996-09-20 1997-12-30 Lsi Logic Corporation Method of making buried metallization structure
US5889293A (en) 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US6300666B1 (en) * 1998-09-30 2001-10-09 Honeywell Inc. Method for forming a frontside contact to the silicon substrate of a SOI wafer in the presence of planarized contact dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593125A (zh) * 2012-03-09 2012-07-18 上海宏力半导体制造有限公司 沟槽式mos静电释放结构以及集成电路

Also Published As

Publication number Publication date
GB2346260A (en) 2000-08-02
KR100358629B1 (ko) 2002-10-25
SG85156A1 (en) 2001-12-19
GB2346260B (en) 2004-01-28
CN1156891C (zh) 2004-07-07
US6521947B1 (en) 2003-02-18
TW463290B (en) 2001-11-11
JP2000223684A (ja) 2000-08-11
KR20000053556A (ko) 2000-08-25
GB0001370D0 (en) 2000-03-08

Similar Documents

Publication Publication Date Title
CN1156891C (zh) 用浅沟隔离工艺在绝缘体上硅晶片上集成衬底接触的方法
US5885856A (en) Integrated circuit having a dummy structure and method of making
US5569621A (en) Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
US20050205935A1 (en) Manufacturing method for SOI semiconductor device, and SOI semiconductor device
JPH05109886A (ja) フイールドシールド分離構造の半導体装置およびその製造方法
EP0495974B1 (en) Trench conductors and crossover architecture
CN101040374A (zh) 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
KR970004456B1 (ko) 반도체 장치 및 그 제조 방법
CN1414627A (zh) 高压元件的周边
JP3074708B2 (ja) 高出力用集積回路のための半導体構造
JPS6317560A (ja) Mos型半導体装置
US5705841A (en) Electrostatic discharge protection device for integrated circuits and its method for fabrication
CN1190832C (zh) 半导体结构
US8183098B2 (en) SOI device with contact trenches formed during epitaxial growing
US8294218B2 (en) Method of fabricating an integrated circuit with gate self-protection, and an integrated circuit with gate self-protection
JP5220988B2 (ja) 半導体装置
KR19980027682A (ko) 반도체 기판 및 그 제조 방법
CN114664924B (zh) 一种抗辐射加固的半导体器件及制造方法
US6803287B2 (en) Method for forming a semiconductor device having contact wires of different sectional areas
JPH088435A (ja) 薄膜トランジスタとその製造方法
US7999349B2 (en) Front-rear contacts of electronics devices with induced defects to increase conductivity thereof
KR19980058382A (ko) 정전하 방전 반도체 소자 및 그의 제조방법
WO2007035416A2 (en) Integrated circuit with gate self-protection
KR19980046008A (ko) 정전하 방전 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171113

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20040707

CX01 Expiry of patent term