CN1271693C - 硅化钌处理方法 - Google Patents

硅化钌处理方法 Download PDF

Info

Publication number
CN1271693C
CN1271693C CNB028066537A CN02806653A CN1271693C CN 1271693 C CN1271693 C CN 1271693C CN B028066537 A CNB028066537 A CN B028066537A CN 02806653 A CN02806653 A CN 02806653A CN 1271693 C CN1271693 C CN 1271693C
Authority
CN
China
Prior art keywords
ruthenium
solution
exposed
aqueous solution
aqueous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028066537A
Other languages
English (en)
Other versions
CN1533598A (zh
Inventor
迈克尔·T·安德列亚斯
保罗·A·摩根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1533598A publication Critical patent/CN1533598A/zh
Application granted granted Critical
Publication of CN1271693C publication Critical patent/CN1271693C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Catalysts (AREA)

Abstract

本发明包括处理硅化钌的方法。在一个执行过程中，硅化钌处理方法依次包括在半导体基片的前侧和后侧形成硅化钌。将背面的硅化钌暴露于含氯和氟的水溶液中，该溶液能有效地从背面清除至少一些硅化钌。然后，将基片背面暴露于氧化钌蚀刻剂水溶液中。再将基片背面暴露在含氢氟酸的水溶液中。

Description

硅化钌处理方法
技术领域
本发明涉及硅化钌的处理方法。
技术背景
随着DRAMs(动态随机存取存储器)在存储单元密度中的增加，尽管单元面积降低仍保持足够高的存储容量是一个持续的挑战。而且进一步减少单元面积是持续的目标。增加单元容量的一条途径是通过单元结构技术。这种技术包括三维单元电容器，例如沟堑式的或叠式电容器。然而，随着未来尺寸持续变得越来越小，对改良的单元介质材料以及单元结构的开发是很重要的。
预期高度集成的存储器需要非常薄的用于圆柱状堆积或沟堑结构三维电容器的电介质膜。为了满足并超越这一需要，电容器电介质厚度将要小于2.5nm SiO2等价厚度。据认为化学气相沉积(CVD)的高k介电材料，例如五氧化二钽、钛酸锶钡、钛酸钡、钛酸锆铅、钽酸铋锶等，是非常有希望达到这一目标的单元电介质层。这些材料的介电常数一般是常规的Si3N4基电容器电介质层的3倍或3倍以上。但是，与诸如此类电介质层相关的一个缺点是不希望出现的漏电特性。因此，尽管这些材料本身具有高介电性，但是当它们被沉积时，一般会由于漏电流过量而产生无法接受的结果。
对此一般性的解决办法是将这种层暴露在极端氧化条件下使其有效致密化。但是，这样有在低电极(代表性的有金属-绝缘体-金属电容器中的金属)和其下的低电极连接(一般为多晶硅)中间或之间形成SiO2层的趋势。
针对这一问题，先前的一种技术手段是在下部的硅材料和金属电极中间形成导电阻挡层，例如硅化钌。CVD是形成硅化钌阻挡层的优选技术。但是，CVD法一般也将硅化钌沉积在晶片的边缘和背面。这些过剩的硅化钌可以在后来的处理中去除，因此希望在处理晶片前侧的硅化钌并将晶片传递到进一步的处理步骤之后，在某些点从基片表面清除过剩的硅化钌。不幸的是，目前硅化钌是非常难以用化学蚀刻法从基片上清除的材料。因此，迄今为止，从半导体基片的背面将硅化钌清除到有效低的含量，以排除或减少继发污染的重大危险还是非常困难的。
发明内容
本发明包括处理硅化钌的方法。在一个执行过程中，硅化钌处理方法依次包括在半导体基片的前侧和后侧形成硅化钌。将背面的硅化钌暴露于含氯和氟的水溶液中，以从背面有效清除至少部分硅化钌。然后，将基片背面暴露于氧化钌蚀刻剂水溶液中。再将基片背而暴露在含氢氟酸的水溶液中。
附图简述
下面将参照如下相应附图描述本发明的优选实施方案。
图1是依照本发明的一个方面进行处理的示例性半导体晶片片段的剖面图概图。
图2是图1晶片片段在接着图1所述处理之后的处理步骤中的视图。
图3是图1晶片片段在接着图2所述处理之后的处理步骤中的视图。
实施本发明的最佳方式和发明内容
本发明的公开内容是本着促进U.S.专利法“促进科学和实用技术进步”(文章1，第8节)的目的而提交的。
参照图1，处理中的半导体晶片片段是用参考数字10一般性地指示的，包括块状单晶硅基片12，其前表面为14，后表面为16。在本文的上下文中，术语“半导体基片”或“半导性基片”的含义是指任何包括半导体材料的结构，半导体材料包括，但不局限于：块状半导体材料，例如半导体晶片(或者是单独的，或者在包括其他材料的组合中)，和半导体材料层(单独的或者包括其他材料的组合)。术语“基片”指的是任何支持结构，包括，但不局限于上述的半导体基片。还有，本文的上下文中术语“层”，除非另外表明，包括单层和多层。
在基片前表面14上形成一电绝缘层18，例如硼磷硅酸盐玻璃。已经形成了通向基片12的接触开口20。导电材料22，例如多晶硅和阻挡层，存在于开口20内部，并优选加工成稍微凹陷在绝缘层18外表面下面。这提供的仅仅是依照本发明的方式进行后续加工的示例性基片。然而，本发明不限制于此，本发明的处理方法对于任何相对于此处所限定的半导体基片都可适用。
参照图2，在基片前面形成硅化钌层24，并在基片背面形成硅化钌层26。形成硅化钌层的优选技术的一个实例是化学气相沉积法，例如在化学气相沉积室中采用三羰基(1，3-环己二烯)钌作为前体。更具体而言，但仅仅是用于示例，优选在起泡器中将该材料保持在25℃或略高一点的温度下，通入50sccm的惰性气体(例如氦)，通过起泡器然后到反应器中的喷淋头。将五(5)sccm的硅烷也通过/穿过喷淋头。沉积的典型压力为约3Torr，典型的晶片温度为约200℃。可以改变硅烷数量，在硅化钌膜中结合不同数量的硅，在上述实例中，在0.1m3反应器中得到的硅化钌膜中含约50％钌和50％硅。三羰基(1，3-环己二烯)钌前体描述于U.S.P 5,962,716中，是1998年8月27日提交的，题为″Methods For Preparing Ruthenium And OsmiumCompound″，发明人为Stefan Uhlenbrock和Brian Vaartstra。U.S.专利申请序列号09/141,240，专利号6,197,628,1998年10月27日提交，题为″Ruthenium Silicide Diffusion Barrier Layers And Methods Of Forming Same″，发明人为Eugene Marsh和Brian Vaartstra，其中描述了使用这种前体制造硅化钌的示范性CVD方法。
参照图3，对前侧硅化钌层24进行背部平面化，例如采用化学-机械抛光或抗蚀剂蚀刻背部，留下位于接触开口插头材料22上的导电性硅化钌扩散阻挡层/区域28。
在一个实施方案中，然后将背面的硅化钌层26暴露于能够从背面有效清除至少部分硅化钌的含氯和氟的水溶液中，在另一实施方案中，暴露于含次氯酸盐的酸性水溶液中，而无论溶液中是否存在氟。在两种实施方案中都优选的溶液含水、氢氟酸和次氯酸盐。次氯酸盐的实例包括次氯酸钾和次氯酸钙，更优选次氯酸钾。在一个优选实施方案中，优选用基本上由水、氢氟酸和次氯酸钾组成的水溶液进行这种暴露处理，其中水溶液含0.5％次氯酸钾、1.0％氢氟酸和98.5％去离子水，其百分比是按重量计算的。另一优选溶液包括水、氢氟酸和溶解的氯气。形成这种溶液的一个实例方法包括向水中注入HF气和Cl2气。还有仅作为示例的另一优选溶液包括水、氢氟酸和次氯酸(HOCl)。
优选在环境温度～30℃、常压下进行处理。优选在用上述溶液处理基片背面时，其前侧不被处理。最优选的处理包括旋转基片同时用该溶液向背面硅化钌喷射优选1～5分钟，更优选2～3分钟。而且，现在旋转和用上述水溶液进行喷射的优选处理工具是SEZ 303处理工具，可从亚利桑那州的SEZ America of Phoenix获得。优选结果是清除约100埃的硅化钌层26。而且，优选进行这种处理能有效地从基片10背面蚀刻钌，例如使背侧表面残留的钌为5×1011原子/cm2～1×1014原子/cm2，残留钌量可用液滴-扫描表面分析物浓度和诱导偶合等离子质谱测量。另外，还可以按照2001年3月5日提交的、发明人为Brenda Kraus和Michael Andreas、题为“RutheniumSilicide Wet Etch”的共同未决的U.S.专利申请序列号No.09/799,791，专利号6,498,110中所述的方法进行处理。
该处理结束时，优选至少基片背面用水，优选去离子水进行清洗。
然后，将基片背面暴露在氧化钌蚀刻剂水溶液中。仅作为示例，其一个实例包括含醋酸和硝酸铵铈的溶液。优选水溶液基本上由水、醋酸和硝酸铵铈组成。一个具体的溶液实例是可从加利福尼亚的Cyantek Corporationof Freemont获得的CR-14铬蚀刻剂，据了解该溶液含10％乙酸，30％硝酸铵铈和60％水，所有都是重量比。仅作为示例，替代的氧化钌蚀刻剂水溶液含三氧化铬和硫酸。
目前还没有确定，也不清楚在进行第一步所述的含氯和氟的溶液处理之前或之后是否确实在基片背面形成了氧化钌。然而，在第一步处理/暴露之后再暴露于氧化钌蚀刻剂溶液，能有效地降低背面钌含量。优选暴露于氧化钌蚀刻剂水溶液中能有效地从基片背侧表面蚀刻一些钌，使背侧表面残留的钌为1×1011原子/cm2～1×1013原子/cm2。换言之，优选的第二步的暴露于氧化钌蚀刻剂水溶液优选导致从基片背面清除多余的钌，而无论其是元素或化合物状态。优选的处理是再次旋转基片，同时用上述溶液喷射背面，优选在上述的常温或稍高一点的温度和常压条件下。优选的处理时间为15秒～3分钟，更优选30秒～1分钟。优选的处理器是SEZ 303。
在氧化钌蚀刻剂水溶液处理结束时，优选用水，优选去离子水，至少对基片的背面进行喷射清洗。
然后，将基片背面暴露在含氢氟酸的水溶液中。优选这种溶液是含0.5％HF和99.5％水(重量)的稀氢氟酸。还优选通过如上所述的旋转基片同时用这种溶液喷射背面，来进行这种处理。优选的条件是常温～30℃和常压。优选的处理时间为5～100秒，优选约15秒。优选这种处理能有效地进一步从晶片背面蚀刻钌，使背侧表面残留的钌不超过9×1010原子/cm2。优选基片的暴露包括暴露在基本上由水和氢氟酸组成的水溶液中，例如，优选上面提到的稀氢氟酸溶液。
优选在氢氟酸水溶液处理结束时，至少晶片的背面用水，优选用去离子水进行清洗。
优选再将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中。优选在该溶液中的暴露发生在氢氟酸处理之后，优选将基片浸泡在所需的水溶液中。一个优选溶液实例是将2重量份的浓硫酸加到1重量份的30％(重量)H2O2水溶液中。
已经确定了最适宜/最佳模式优选处理包含三个旋转-蚀刻步骤，其中第一步是用上述优选的含氢氟酸、次氯酸钾和水的溶液喷射处理3分钟。随后最优选用CR-14流体进行第二步旋转蚀刻处理约30秒，然后接着用优选的0.5％/99.5％稀HF溶液处理15秒。再然后最优选在上述优选的2∶1比拉鱼(piranha)溶液中浸泡基片处理7分钟。在上述步骤每步之间和比拉鱼处理结束时进行清洗处理。可以确定这样就可以制造出在仪器测量能力之内基本不含钌(即小于9×109原子/cm2)的晶片背面，而不损伤前侧的硅化钌结构，或者遗留间接的钾或铈污染物。
本发明提及的专利和专利申请是公开的，以证明技术人员的工艺状态，并合并作为参考。
遵照法规，本发明已经用语言对结构和方法特征方面进行了更详细或较不详细的描述。但是应当理解，本发明并不局限于所示和所述的具体特征，因为此处公开的含义包括实施本发明的优选形式。因此，以任何形式要求保护的本发明或其改进是在依照等价原则进行适当解释的后附权利要求的适当范围内。

Claims (44)

1、一种硅化钌处理方法，该方法依次包括：
在半导体基片的前侧和背侧形成硅化钌；
第一步将背面硅化钌暴露于含氯和氟的水溶液中，该溶液能有效地从背面清除至少一些硅化钌；
第二步将基片背面暴露于氧化钌蚀刻剂水溶液中；和
第三步将基片背面暴露在含氢氟酸的水溶液中。
2、权利要求1的方法，其中第一、第二和第三步暴露处理中每一步都包括旋转基片，同时用每一步中各自的溶液喷射其背面。
3、权利要求1的方法，包括在第一和第二步暴露处理之间以及第二和第三步暴露处理之间用水清洗基片背面的步骤。
4、权利要求1的方法，其中含氯和氟的水溶液包含氢氟酸和溶解的氯气。
5、权利要求1的方法，其中含氯和氟的水溶液包含氢氟酸和次氯酸。
6、权利要求1的方法，其中含氯和氟的水溶液包含氢氟酸和次氯酸盐。
7、权利要求1的方法，其中含氯和氟的水溶液包含氢氟酸和次氯酸钾盐。
8、权利要求1的方法，其中氧化钌蚀刻剂水溶液包含乙酸和硝酸铵铈。
9、权利要求1的方法，其中氧化钌蚀刻剂水溶液包含三氧化铬和硫酸。
10、权利要求1的方法还包括将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中的步骤。
11、权利要求1的方法还包括在第三步暴露处理之后，将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中的步骤。
12、一种硅化钌处理方法，该方法依次包括：
在半导体基片的前侧和背侧形成硅化钌；
第一步将背面硅化钌暴露于含次氯酸盐的水溶液中；
第二步将基片背面暴露于氧化钌蚀刻剂水溶液中；和
第三步将基片背面暴露在含氢氟酸的水溶液中。
13、权利要求12的方法，其中第一、第二和第三步暴露处理中每一步都包括旋转基片，同时用每一步中各自的溶液喷射其背面的步骤。
14、权利要求12的方法，其中氧化钌蚀刻剂水溶液包含乙酸和硝酸铵铈。
15、权利要求12的方法还包括将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中的步骤。
16、权利要求12的方法还包括在第三步暴露处理之后，将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中的步骤。
17、权利要求12的方法，其中含次氯酸盐的酸性水溶液包含次氯酸和次氯酸钾盐。
18、一种硅化钌处理方法，该方法依次包括：
在半导体基片的前侧和背侧形成硅化钌；
第一步将背面硅化钌暴露在基本上由水、次氯酸和至少一种次氯酸盐组成的水溶液中，该溶液能有效地从背面清除至少一些硅化钌；
第二步将基片背面暴露在基本上由水、乙酸和硝酸铵铈组成的水溶液中；和
第三步将基片背面暴露在基本上由水和氢氟酸组成的水溶液中。
19、权利要求18的方法，其中第一、第二和第三步暴露处理中每一步都包括旋转基片，同时用每一步中各自的溶液喷射其背面的步骤。
20、权利要求18的方法，其中含氯和氟的水溶液包含氢氟酸和溶解的氯气。
21、权利要求18的方法，其中含氯和氟的水溶液包含氢氟酸和次氯酸。
22、权利要求18的方法，其中的至少一种次氯酸盐包含次氯酸钾盐。
23、权利要求18的方法还包括在第三步暴露处理之后，将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中的步骤。
24、一种硅化钌处理方法，该方法依次包括：
在半导体基片的前侧和背侧形成硅化钌；
第一步将背面硅化钌暴露于含氯和氟的水溶液中，该溶液能有效地从背面蚀刻钌，使背侧表面残留的钌为5×1011原子/cm2～1×1014原子/cm2；
第二步将基片背面暴露于能有效地从背面蚀刻钌的氧化钌蚀刻剂水溶液中，使背侧表面残留的钌为1×1011原子/cm2～1×1013原子/cm2；和
第三步将基片背面暴露在含氢氟酸的水溶液中，该溶液能有效地从背面蚀刻钌，使背侧表面残留的钌不超过9×1010原子/cm2。
25、权利要求24的方法，其中第三步暴露处理能有效地使背侧表面残留的钌不超过5×1010原子/cm2。
26、权利要求24的方法，其中含氯和氟的水溶液包含氢氟酸和次氯酸钾盐。
27、权利要求24的方法，其中氧化钌蚀刻剂水溶液包含乙酸和硝酸铵铈。
28、权利要求24的方法还包括在第三步暴露处理之后，将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中的步骤。
29、一种硅化钌处理方法，依次包括：
在半导体基片的前侧和背侧形成硅化钌；
抛光前侧硅化钌；
第一步将背面硅化钌暴露于含氯和氟的水溶液中，该溶液能有效地从背面蚀刻钌，使背侧表面残留的钌为5×1011原子/cm2～1×1014原子/cm2；
第二步将基片背面暴露于能有效地蚀刻钌的氧化钌蚀刻剂水溶液中，使背侧表面残留的钌为1×1011原子/cm2～1×1013原子/cm2；和
第三步将基片背面暴露在含氢氟酸的水溶液中，该溶液能有效地蚀刻钌，使背侧表面残留的钌不超过9×1010原子/cm2。
30、一种硅化钌处理方法，该方法依次包括：
将半导体基片放在化学气相沉积室中，并提供三羰基(1，3-环己二烯)钌，在半导体基片的前侧和背侧有效地沉积硅化钌；
第一步将背面硅化钌暴露于含氯和氟的水溶液中，该溶液能有效地从背面清除至少一些硅化钌；
第二步将基片背面暴露于氧化钌蚀刻剂水溶液中；和
第三步将基片背面暴露在含氢氟酸的水溶液中。
31、权利要求30的方法还包括在含三羰基(1，3-环己二烯)钌的室中提供硅烷。
32、权利要求30的方法，其中含氯和氟的水溶液包含氢氟酸和溶解的氯气。
33、权利要求30的方法，其中含氯和氟的水溶液包含氢氟酸和次氯酸。
34、权利要求30的方法，其中含氯和氟的水溶液包含氢氟酸和次氯酸钾盐。
35、权利要求30的方法，其中氧化钌蚀刻剂水溶液包含乙酸和硝酸铵铈。
36、权利要求30的方法，其中氧化钌蚀刻剂水溶液包含三氧化铬和硫酸。
37、权利要求30的方法还包括在第三步暴露处理之后，将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中的步骤。
38、一种硅化钌处理方法，依次包括：
在半导体基片的前侧和背侧形成硅化钌；
旋转基片，同时用含氢氟酸和次氯酸盐的水溶液喷射背面硅化钌，该溶液能有效地从背面蚀刻钌，使背侧表面残留的钌为5×1011原子/cm2～1×1014原子/cm2；
用水清洗基片背面；
旋转基片，同时用含乙酸和硝酸铵铈的水溶液喷射背面，该溶液能有效地蚀刻钌，使背侧表面残留的钌为1×1011原子/cm2～1×1013原子/cm2；
用水清洗基片背面；
旋转基片，同时用含氢氟酸的水溶液喷射背面以有效地蚀刻钌，使背侧表面残留的钌不超过9×1010原子/cm2；和
将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中。
39、权利要求38的方法，其中的至少一种次氯酸盐包含次氯酸钾盐。
40、权利要求38的方法，其中的暴露处理包括将基片浸泡在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中。
41、权利要求38的方法，其中旋转基片，同时用含氢氟酸的水溶液喷射背面，能有效地使背侧表面残留的钌不超过5×1010原子/cm2。
42、一种硅化钌处理方法，依次包括：
在半导体基片的前侧和背侧形成硅化钌；
旋转基片，同时用基本上由水、氢氟酸和次氯酸钾盐组成的水溶液喷射背面硅化钌，该溶液能有效地从背面蚀刻钌，使背侧表面残留的钌为5×1011原子/cm2～1×1014原子/cm2；
用水清洗基片背面；
旋转基片，同时用基本上由水、乙酸和硝酸铵铈组成的水溶液喷射背面，该溶液能有效地蚀刻钌，使背侧表面残留的钌为1×1011原子/cm2～1×1013原子/cm2；
用水清洗基片背面；
旋转基片，同时用含氢氟酸的水溶液喷射背面以有效地蚀刻钌，使背侧表面残留的钌不超过9×1010原子/cm2；和
将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中。
43、权利要求42的方法，其中硅化钌的形成包括将半导体基片放在化学气相沉积室中，并提供三羰基(1，3-环己二烯)钌，在半导体基片的前侧和背侧有效地沉积硅化钌。
44、一种硅化钌处理方法，依次包括：
将半导体基片放在化学气相沉积室中，并向室中提供三羰基(1，3-环己二烯)钌，在半导体基片的前侧和背侧有效地沉积硅化钌；
旋转基片，同时用基本上由约98.5重量％的水、约1.0重量％的氢氟酸和约0.5重量％的次氯酸钾盐组成的水溶液喷射背面硅化钌，该溶液能有效地从背面蚀刻钌，使背侧表面残留的钌为5×1011原子/cm2～1×1014原子/cm2；
用水清洗基片背面；
旋转基片，同时用基本上由水、乙酸和硝酸铵铈组成的水溶液喷射背面，该溶液能有效地蚀刻钌，使背侧表面残留的钌为1×1011原子/cm2～1×1013原子/cm2；
用水清洗基片背面；
旋转基片，同时用含氢氟酸的水溶液喷射背面以有效地蚀刻钌，使背侧表面残留的钌不超过9×1010原子/cm2；和
将基片背面暴露在含硫酸以及臭氧和过氧化氢中至少一种的水溶液中。
CNB028066537A 2001-03-15 2002-03-11 硅化钌处理方法 Expired - Fee Related CN1271693C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/810,008 US6399492B1 (en) 2001-03-15 2001-03-15 Ruthenium silicide processing methods
US09/810,008 2001-03-15

Publications (2)

Publication Number Publication Date
CN1533598A CN1533598A (zh) 2004-09-29
CN1271693C true CN1271693C (zh) 2006-08-23

Family

ID=25202736

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028066537A Expired - Fee Related CN1271693C (zh) 2001-03-15 2002-03-11 硅化钌处理方法

Country Status (9)

Country Link
US (1) US6399492B1 (zh)
EP (1) EP1368825B1 (zh)
JP (1) JP4292502B2 (zh)
KR (1) KR100505175B1 (zh)
CN (1) CN1271693C (zh)
AT (1) ATE420460T1 (zh)
AU (1) AU2002248614A1 (zh)
DE (1) DE60230725D1 (zh)
WO (1) WO2002075803A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498110B2 (en) * 2001-03-05 2002-12-24 Micron Technology, Inc. Ruthenium silicide wet etch
US7513920B2 (en) * 2002-02-11 2009-04-07 Dupont Air Products Nanomaterials Llc Free radical-forming activator attached to solid and used to enhance CMP formulations
US20040114867A1 (en) * 2002-12-17 2004-06-17 Matthew Nielsen Tunable micro-ring filter for optical WDM/DWDM communication
US7597819B1 (en) * 2004-12-20 2009-10-06 Sandia Corporation Redox buffered hydrofluoric acid etchant for the reduction of galvanic attack during release etching of MEMS devices having noble material films
US7476620B2 (en) * 2005-03-25 2009-01-13 Dupont Air Products Nanomaterials Llc Dihydroxy enol compounds used in chemical mechanical polishing compositions having metal ion oxidizers
US7630114B2 (en) * 2005-10-28 2009-12-08 Idc, Llc Diffusion barrier layer for MEMS devices
US20070295357A1 (en) * 2006-06-27 2007-12-27 Lovejoy Michael L Removing metal using an oxidizing chemistry
CA3085086C (en) 2011-12-06 2023-08-08 Delta Faucet Company Ozone distribution in a faucet
WO2017112795A1 (en) 2015-12-21 2017-06-29 Delta Faucet Company Fluid delivery system including a disinfectant device
JP7453874B2 (ja) * 2020-07-30 2024-03-21 芝浦メカトロニクス株式会社 基板処理方法、および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658966B2 (ja) * 1995-04-20 1997-09-30 日本電気株式会社 フォトマスク及びその製造方法
US6313035B1 (en) * 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
US6090697A (en) * 1997-06-30 2000-07-18 Texas Instruments Incorporated Etchstop for integrated circuits
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US5962716A (en) 1998-08-27 1999-10-05 Micron Technology, Inc. Methods for preparing ruthenium and osmium compounds
US6133159A (en) 1998-08-27 2000-10-17 Micron Technology, Inc. Methods for preparing ruthenium oxide films
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6342446B1 (en) * 1998-10-06 2002-01-29 Texas Instruments Incorporated Plasma process for organic residue removal from copper
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
DE60230725D1 (de) 2009-02-26
WO2002075803A3 (en) 2003-05-01
AU2002248614A1 (en) 2002-10-03
WO2002075803A2 (en) 2002-09-26
JP4292502B2 (ja) 2009-07-08
ATE420460T1 (de) 2009-01-15
JP2004527115A (ja) 2004-09-02
EP1368825B1 (en) 2009-01-07
KR20030074777A (ko) 2003-09-19
EP1368825A2 (en) 2003-12-10
KR100505175B1 (ko) 2005-08-02
US6399492B1 (en) 2002-06-04
CN1533598A (zh) 2004-09-29

Similar Documents

Publication Publication Date Title
KR100655788B1 (ko) 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
CN1271693C (zh) 硅化钌处理方法
EP1195803B1 (en) Post-etch cleaning treatment
CN1262523A (zh) 半导体器件的生产工艺
CN1206932A (zh) 制造半导体器件的清洗组合物和用其制备该器件的方法
CN1790610A (zh) 用于制造半导体器件的电容器的方法
US6410381B2 (en) Method for forming capacitor of semiconductor device
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JP2008182200A (ja) ポリシリコン層及び層構造のパターニング方法
JP2004214602A (ja) 半導体素子のキャパシタ形成方法
CN1090814C (zh) 用于形成半导体装置的电容器的方法
JP2002025967A (ja) 強誘電体膜の損傷層を除去するための清浄液及びこれを利用した清浄方法
TW200532790A (en) Chamber cleaning method
US6607963B2 (en) Method for forming capacitor of semiconductor device
US20030047532A1 (en) Method of etching ferroelectric layers
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
CN1361549A (zh) 半导体器件的电容器制造方法
US7465627B2 (en) Methods of forming capacitors
US6790786B2 (en) Etching processes for integrated circuit manufacturing including methods of forming capacitors
KR100818089B1 (ko) 반도체 소자의 제조방법
TW582072B (en) Method for fabrication semiconductor device
TWI248660B (en) Method of forming a conductor in a fluoride silicate glass (FSG) layer
JP2000223464A (ja) 基板洗浄方法
KR100628377B1 (ko) 캐패시터 제조 방법
US20050014296A1 (en) Mocvd of tio2 thin film for use as feram h2 passivation layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060823

Termination date: 20130311