CN1278379C - 填隙工艺 - Google Patents

填隙工艺 Download PDF

Info

Publication number
CN1278379C
CN1278379C CN02156380.2A CN02156380A CN1278379C CN 1278379 C CN1278379 C CN 1278379C CN 02156380 A CN02156380 A CN 02156380A CN 1278379 C CN1278379 C CN 1278379C
Authority
CN
China
Prior art keywords
layer
sealant
gap filling
sealant layer
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02156380.2A
Other languages
English (en)
Other versions
CN1503319A (zh
Inventor
翁俊仁
陈瓀懿
潘鸿赐
李秋德
吴德源
林嘉祥
严永松
林嘉祺
曾盈崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1503319A publication Critical patent/CN1503319A/zh
Application granted granted Critical
Publication of CN1278379C publication Critical patent/CN1278379C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

一种填隙工艺，此填隙工艺提供一个已形成有介电层的衬底，且于介电层中形成有开口。接着，于介电层上与开口中形成填隙材料层，再去除部分填隙材料层至露出介电层表面。然后，对填隙材料层与介电层表面进行填隙材料处理工艺，以使填隙材料层表面能够趋于平坦化，进而使得后续形成于其上的底层抗反射层或其它材料层能够具有良好的平坦特性。

Description

填隙工艺
技术领域
本发明涉及一种半导体器件(semiconductor device)工艺，且特别涉及一种填隙(gap-filling)工艺。
背景技术
在半导体工艺中，填隙技术的应用十分广泛，凡是在半导体工艺所形成的开口中，以各种沉积方法将材料层填入开口的工艺，例如在浅槽隔离(Shallow Trench Isolation，STI)结构的槽中填入绝缘材料，在内层介电层结构(Inter-Layer Dielectric，ILD)的接触孔中填入导体层，在内金属介电层(Inter-Metal Dielectric，IMD)结构的通孔(介层窗)中填入导体层，或是在金属内连线的双重镶嵌(dual damascene)开口中填入导体层等，都可以视为填隙技术的应用。
请参照图1A至图1D，图1A至图1D所示为在现有的一种通孔先定义双重镶嵌(Via First Dual Damascene，VFDD)结构的制造方法中，使用填隙技术以于通孔开口中形成填隙材料层的工艺流程剖面图。
首先，请参照图1A，提供一衬底100。此衬底100具有一导线102。且于衬底100上依序形成有保护层104、介电层106、蚀刻终止层108、介电层110、顶盖层112，并且形成有开口以作为通孔开口114，且于通孔开口114底部暴露出保护层104。
接着，请参照图1B，在衬底100上形成一填隙材料层116以填满通孔开口114。
接着，请参照图1C，以抛光或回蚀刻的方法，去除多余的填隙材料层116至露出顶盖层112表面，以于通孔开口114中形成填隙材料层118。
接着，请参照图1D，在顶盖层112与填隙材料层118上形成底层抗反射层120(bottom anti-reflection coating layer，BARC layer)。
然而，上述在通孔开口114中形成填隙材料层118的工艺具有下述的问题：
当填隙材料层116形成于衬底100上时，于通孔开口114处形成有下凹轮廓，然而，即使经由回蚀刻或抛光以形成填隙材料层118，此下凹轮廓依然存在，并使得后续形成于其上的底层抗反射层120与光致抗蚀剂层同样具有此下凹轮廓，而此不平坦的轮廓将会造成所谓的条纹(striation)现象，此条纹现象的产生将会使得光致抗蚀剂厚度的均匀性不好，临界尺寸(Critical Dimension，CD)的控制不佳与蚀刻后监测(After Etching Inspection，AEI)偏差等问题，而无法得到正确的图案。
此外，填隙材料层118可能会受到形成于其上的底层抗反射层120或是光致抗蚀剂层的破坏，亦即底层抗反射层120或是光致抗蚀剂层可能会与填隙材料层118互相混杂(Intermixed)，因而导致填隙材料损失(gap-fillingmaterial loss)，此结果同样会产生条纹现象，或是导致内金属介电层蚀刻后的图案轮廓不好，而同样不利于形成正确的图案。
发明内容
因此，本发明的目的在于提出一种填隙工艺，能够使填隙材料层具有良好的表面平坦特性，进而使得形成于其上的底层抗反射层或是光致抗蚀剂层也具有良好的表面平坦特性。
本发明的另一目的在于提出一种填隙工艺，能够保护填隙材料层不被底层抗反射层或是光致抗蚀剂层破坏而导致填隙材料损失，进而能够使填隙材料层乃至于底层抗反射层或是光致抗蚀剂层能够具有良好的表面平坦特性。
本发明提出一种填隙工艺，此填隙工艺提供已形成有介电层的一衬底，且于介电层中形成有开口。接着，于介电层上与开口形成填隙材料层，再去除部分填隙材料层至露出介电层表面。然后，进行一回蚀刻工艺，去除部分填隙材料层与介电层，以使填隙材料层趋于平坦化。
而且，在进行上述回蚀刻工艺之后，还可以对填隙材料层进行一填隙材料处理工艺，该工艺选自等离子体处理、紫外光固化或化学浸渍，以使填隙材料层表面形成保护层。
本发明还提出一种填隙工艺，适用于制造一双重镶嵌结构，包括：提供一衬底；于该衬底上依序形成一保护层、一第一介电层、一蚀刻终止层、一第二介电层与一顶盖层；于该第一介电层、该蚀刻终止层、该第二介电层与该顶盖层中形成一通孔开口；在该顶盖层上与该通孔开口形成一填隙材料层；去除部分该填隙材料层至露出该顶盖层表面；进行一回蚀刻工艺，以去除部分该介电层与该填隙材料层，并使该填隙材料层较平坦化；以及对该填隙材料层进行一填隙材料处理工艺，以于该填隙材料层表面形成一保护层。
由上述可知，由于本发明对填隙材料层进行一道填隙材料处理工艺，以使填隙材料层的表面趋于平坦化，因此后续形成的沉积层也能够具有良好的平坦特性，而有利于在后续的光刻蚀刻工艺得到正确的图案。
而且，由于本发明是在填隙材料层表面形成保护层，因此能够避免后续形成的底层抗反射层或光致抗蚀剂层伤害到填隙材料层，故而所形成的填隙材料层乃至于底层抗反射层或光致抗蚀剂层也能够维持良好的平坦特性，同样有助于在后续的光刻蚀刻工艺中得到正确的图案。
附图说明
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下，图中：
图1A至图1D所示为在现有一种通孔先定义双重镶嵌结构的制造方法中，在通孔开口中形成填隙材料层的填隙工艺流程剖面图；
图2A至图2E所示为本发明优选实施例的在一种通孔先定义双重镶嵌结构的制造方法中，在通孔开口中形成填隙材料层的填隙工艺流程剖面图；以及
图3A至图3B所绘示为本发明另一优选实施例的一种在通孔先定义双重镶嵌结构的制造方法中，在通孔开口中形成填隙材料层的填隙工艺流程剖面图。
附图中的附图标记说明如下：
100、200：衬底
102、202：导线
104、204：保护层
106、110、206、210：介电层
108、208：蚀刻终止层
112、212、212a：顶盖层
114、214：通孔开口
116、118、216、218、218a：填隙材料层
120、222、228：底层抗反射层
220、224：填隙材料处理工艺
226：保护层
具体实施方式
请参照图2A至图2E，以对本发明优选实施例的一种在通孔先定义双重镶嵌结构的制造方法中，在通孔开口中形成填隙材料层的填隙工艺做说明。
首先，请参照图2A，提供一衬底200(为简化起见，衬底200内的器件并未绘出)。此衬底200具有一导线202。且于衬底200上依序形成有保护层204、介电层206、蚀刻终止层208、介电层210、顶盖层212，并且于介电层206、蚀刻终止层208、介电层210、顶盖层212形成有通孔开口214，且于通孔开口214底部暴露出保护层204。
其中，保护层204、蚀刻终止层208与顶盖层212的材料例如是氮化硅，形成方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。
介电层206与介电层210的材料例如是低介电常数材料包括含氟硅玻璃(Fluorinated Silicate Glass，FSG)、未掺杂硅玻璃(Undoped Silicate Glass，USG)、聚亚芳香基醚((Poly(Arylene Ether)，SiLK)、氟化聚亚芳香基醚(Fluorinated Poly(Arylene Ether)，FLARE)与氢化硅倍半氧化物(HydrogenSilsesquioxane，HSQ)等。形成介电层206与介电层210的方法例如是旋涂法或化学气相沉积法。
接着，请参照图2B，在衬底200上形成一填隙材料层216以填满通孔开口214，其中此填隙材料层216的材料例如是I线(I-line)光致抗蚀剂、深紫外光(Deep Ultra Violet，DUV)光致抗蚀剂或是底层抗反射层等，且形成填隙材料层216的方法例如是使用旋涂法，并且，如图2B所示，填隙材料层216于通孔开口214处会形成一下凹轮廓。
接着，请参照图2C，去除多余的填隙材料层216以于通孔开口214中形成填隙材料层218。其中去除多余填隙材料层216的方法例如是使用化学机械抛光法或是回蚀刻法，并抛光或回蚀刻至露出顶盖层212表面为止。由图2C可知，即使经由抛光或回蚀刻填隙材料层216，于填隙材料层218的表面仍然可能会具有下凹轮廓。
接着，请参照图2D，对顶盖层212与填隙材料层218进行一填隙材料处理工艺220，以形成顶盖层212a与填隙材料层218a以平坦化填隙材料层218的表面。其中填隙材料处理工艺220例如是对顶盖层212与填隙材料层218再进行一回蚀刻工艺，将下凹轮廓两侧的部分顶盖层212与填隙材料层218去除，以形成顶盖层212a与填隙材料层218a，使得填隙材料层218a的表面趋近于平坦。
接着，请参照图2E，在填隙材料层218a与顶盖层212a上形成底层抗反射层222，其中底层抗反射层222的材料例如是有机底层抗反射涂膜材料包括聚酰亚胺(Polyimide)，形成底层抗反射层222的方法例如是旋涂法。由于后续形成双重金属镶嵌结构的工艺与现有方法相同，因此在此不再赘述。
在上述优选实施例中，为使顶盖层212能够在经由填隙材料处理工艺220，亦即回蚀刻工艺后依然保持其特性，也可以在形成顶盖层212时形成较现有为厚的厚度，如此在经由填隙材料处理工艺220的处理之后，不仅能够得到平坦化的填隙材料层218a，也能够使顶盖层212a维持原有的功能。
本发明除了上述优选实施例外，还具有其它的实施型态。图3A至图3B所示为本发明另一优选实施例的一种在通孔先定义双重镶嵌结构的制造方法中，在通孔开口中形成填隙材料层的填隙工艺流程剖面图。其中图3A接续上述优选实施例的图2D进行，并且于图3A与图3B中，与图2A至图2D相同的构件使用相同的附图标记并省略其说明。
首先，请参照图3A，在对顶盖层212与填隙材料层218进行一填隙材料处理工艺220之后，再对填隙材料层218a进行一填隙材料处理工艺224，以于填隙材料层218a的表面形成一保护层226，以保护填隙材料层218a不被后续形成的底层抗反射层或光致抗蚀剂层攻击。其中填隙材料处理工艺224例如是使用等离子体处理、UV固化(UV cure)或是化学浸渍(chemicalimmersion)等方法。
接着，请参照图3B，在填隙材料层218a的保护层226与顶盖层212a上形成底层抗反射层228，其中底层抗反射层228的材料例如是有机底层抗反射涂膜材料包括聚酰亚胺，形成底层抗反射层228的方法例如是旋涂法。同样地，由于后续形成双重金属镶嵌结构的工艺与现有方法相同，因此在此不再赘述。
并且，在图2C的回蚀刻或是抛光填隙材料层216的步骤中，如果能够得到具有足够平坦度的填隙材料层218的话，本实施例亦可以省略图2D的填隙材料处理工艺220，而接续图2C进行填隙材料处理工艺224，以于填隙材料层218a的表面形成保护层，再进行后续的步骤。
而且，在本发明上述的所有实施例中，使用双镶嵌工艺来说明，然而本发明并不限于此，还可以应用于其它在开口中填入填隙材料层的工艺，例如可以应用于形成通孔、接触孔、导线(槽)亦或是浅槽隔离结构等各种工艺。
综上所述，由于本发明对填隙材料层进行一道例如使用回蚀刻方法的填隙材料处理工艺，以将填隙材料层的下凹轮廓处两侧的填隙材料层与顶盖层(亦或是介电层)削除，因此填隙材料层的表面能够趋于平坦，从而使得后续形成的底层抗反射层或其它材料层能够具有良好的平坦特性，以能够在后续的光刻蚀刻工艺得到正确的图案。
此外，由于本发明对填隙材料层表面进行填隙材料处理以于填隙材料层表面形成保护层，因此能够避免后续形成的底层抗反射层或光致抗蚀剂层伤害到填隙材料层以造成填隙材料的损失，所以所形成的填隙材料层乃至于底层抗反射层或光致抗蚀剂层亦能维持良好的平坦特性，从而能够在后续的光刻蚀刻工艺得到正确的图案。
虽然本发明已以一优选实施例公开如上，但是其并非用以限定本发明，在不脱离本发明的精神和范围的情况下，本领域技术人员可作些许的更改与润饰，因此本发明的保护范围应当以所附权利要求所确定的为准。

Claims (6)

1.一种填隙工艺，适用于制造一双重镶嵌结构，包括：
提供一衬底；
于该衬底上依序形成一保护层、一第一介电层、一蚀刻终止层、一第二介电层与一顶盖层；
于该第一介电层、该蚀刻终止层、该第二介电层与该顶盖层中形成一通孔开口；
在该顶盖层上与该通孔开口形成一填隙材料层；
去除部分该填隙材料层至露出该顶盖层表面；
进行一回蚀刻工艺，以去除部分该介电层与该填隙材料层，并使该填隙材料层较平坦化；以及
对该填隙材料层进行一填隙材料处理工艺，以于该填隙材料层表面形成一保护层。
2.如权利要求1所述的填隙工艺，其中该填隙材料处理工艺选自等离子体处理、紫外光固化与化学浸渍所组成的组中的一种。
3.如权利要求1所述的填隙工艺，其中去除部分该填隙材料层的方法包括选自回蚀刻工艺与化学机械抛光工艺所组成的组中的一种。
4.如权利要求1所述的填隙工艺，其中形成该填隙材料层的方法包括旋涂法。
5.如权利要求1所述的填隙工艺，其中该填隙材料层包括选自I线光致抗蚀剂、深紫外光光致抗蚀剂与底层抗反射层所组成的组中的一种。
6.如权利要求1所述的填隙工艺，其中在对该填隙材料层与该顶盖层表面进行该填隙材料处理工艺之后，还在该填隙材料层与该顶盖层上形成一底层抗反射层。
CN02156380.2A 2002-11-20 2002-12-18 填隙工艺 Expired - Lifetime CN1278379C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/065,803 2002-11-20
US10/065,803 US6833318B2 (en) 2002-11-20 2002-11-20 Gap-filling process

Publications (2)

Publication Number Publication Date
CN1503319A CN1503319A (zh) 2004-06-09
CN1278379C true CN1278379C (zh) 2006-10-04

Family

ID=32296411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02156380.2A Expired - Lifetime CN1278379C (zh) 2002-11-20 2002-12-18 填隙工艺

Country Status (2)

Country Link
US (1) US6833318B2 (zh)
CN (1) CN1278379C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044910A (ja) * 2003-07-24 2005-02-17 Ebara Corp 配線形成方法及び配線形成装置
US7196002B2 (en) * 2004-08-09 2007-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making dual damascene with via etch through
US7474371B2 (en) * 2006-06-08 2009-01-06 United Microelectronics Corp. Method of improving the flatness of a microdisplay surface, liquid crystal on silicon (LCoS) display panel and method of manufacturing the same
US8098351B2 (en) * 2007-11-20 2012-01-17 Newport Fab, Llc Self-planarized passivation dielectric for liquid crystal on silicon structure and related method
US8946782B2 (en) 2012-04-19 2015-02-03 International Business Machines Corporation Method for keyhole repair in replacement metal gate integration through the use of a printable dielectric
CN103515241A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109887881B (zh) * 2019-01-15 2020-09-29 上海华虹宏力半导体制造有限公司 金属保险丝顶部的钝化层窗口的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6184138B1 (en) * 1999-09-07 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Method to create a controllable and reproducible dual copper damascene structure
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6294460B1 (en) * 2000-05-31 2001-09-25 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a high extinction coefficient dielectric photomask
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization

Also Published As

Publication number Publication date
US6833318B2 (en) 2004-12-21
US20040097069A1 (en) 2004-05-20
CN1503319A (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
US7291553B2 (en) Method for forming dual damascene with improved etch profiles
US6743713B2 (en) Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
US5607773A (en) Method of forming a multilevel dielectric
TWI335053B (en) Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
US8445382B2 (en) Side wall pore sealing for low-k dielectrics
CN1828845A (zh) 镶嵌结构与其形成方法
KR20010030302A (ko) 반도체 장치의 제조 방법
CN1815711A (zh) 内连线结构及其形成方法
CN101030566A (zh) 半导体结构及其形成方法
EP2024993A1 (en) Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer
CN1770396A (zh) 具有高含量硅的介电抗反射涂布层
CN100561729C (zh) 双镶嵌结构的制造方法
JP2008535280A (ja) Ａｒｃ材料のｃｄ低減のためのエッチングプロセス
CN1516264A (zh) 在半导体装置中形成金属线的方法
CN1278379C (zh) 填隙工艺
CN1238892C (zh) 双重镶嵌结构的制造方法
CN101055421A (zh) 双镶嵌结构的形成方法
US20070232062A1 (en) Damascene interconnection having porous low k layer followed by a nonporous low k layer
US5723380A (en) Method of approach to improve metal lithography and via-plug integration
CN1801463A (zh) 修复半导体器件中损伤层的方法
CN1203540C (zh) 双重镶嵌结构的制造方法
CN1447413A (zh) 使用双波纹技术制造半导体器件的方法
CN1309042C (zh) 半导体器件的制造方法
CN1294640C (zh) 介层洞优先双镶嵌制程
CN1885523A (zh) 用以制造半导体装置的双镶嵌制程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20061004