CN1278412C - 压触式半导体器件 - Google Patents

压触式半导体器件 Download PDF

Info

Publication number
CN1278412C
CN1278412C CNB021023719A CN02102371A CN1278412C CN 1278412 C CN1278412 C CN 1278412C CN B021023719 A CNB021023719 A CN B021023719A CN 02102371 A CN02102371 A CN 02102371A CN 1278412 C CN1278412 C CN 1278412C
Authority
CN
China
Prior art keywords
mentioned
principal current
shared
press
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021023719A
Other languages
English (en)
Other versions
CN1367532A (zh
Inventor
三宅英太郎
远藤佳纪
大村一郎
土门知一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1367532A publication Critical patent/CN1367532A/zh
Application granted granted Critical
Publication of CN1278412C publication Critical patent/CN1278412C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Abstract

压触式半导体器件至少具备：在表面一侧具有第1主电极和控制电极，在背面一侧具有第2主电极的多个半导体元件；在表面上边配设多个半导体元件并电连到多个该半导体元件的第2主电极上的第2共用主电源板；配设在多个半导体元件的表面上边并电连到该多个半导体元件的第1主电极上的第1共用主电源板；配设在多个半导体元件之间，至少具备电连到控制电极上的控制信号布线层和电连到第1主电极上的主电流布线层的共用控制信号/主电流板；至少把主电流布线层和第1共用主电源板之间电连起来的导电性连接体；借助于弹力把主电流布线层和导电性连接体之间或者把第1共用主电源板和导电性连接体之间电连起来的导电性弹性体。

Description

压触式半导体器件
技术领域
本发明涉及压触式半导体器件，特别是涉及具有多个半导体元件的多芯片组件构造的压触式半导体器件。此外，本发明还涉及应用于在车辆的电机控制等电力供给控制中使用的压触式半导体器件中有效的技术。
背景技术
如图12所示，压触式半导体器件100被构成为这样的状态：把多个半导体元件103A、103B安装到共发射极电源板(下部电极柱)101上边，用共发射极电源板101和共集电极电源板105把该多个半导体元件103A、103B夹在中间构成压触状态。半导体元件103A、103B不论哪一个都是绝缘栅极型双极晶体管(IGBT)等的电力用开关元件。在半导体元件103A、103B的各自的表面上都配设有发射极电极131和栅极电极132，在各自的背面上都配设有接触电极133。半导体元件103A、103B用面朝下方式进行安装，在图12中，在下侧配设发射极电极131和栅极电极132，在上侧配设集电极电极133。半导体元件103A、103B的各自的发射极电极131、栅极电极132、集电极电极133，都并联地进行电连。
共发射极电源板101和共集电极电源板105导电性优良，而且，主体由热传导性优良的铜、铜合金等构成，半导体元件103A、103B由硅形成。考虑到热膨胀系数差，在共发射极电源板101和半导体元件103A、103B的每个之间都配设热缓冲板102，在共集电极电源板105与半导体元件103A、103B的每个之间也设置热缓冲板104。
共发射极电源板101、半导体元件103A、103B和共集电极电源板105的各自的周缘部分上都配设有侧围体106。该侧围体106，为了避免共发射极电源板101和共集电极电源板105之间的电短路，可以用例如陶瓷等的绝缘体形成。
在这样地构成的压触式半导体器件100中，采用从外部电源110向半导体元件103A、103B的各自的栅极电极132供给开关电压V的办法，进行从共集电极电源板105向共发射极电源板101流的电流I的切断控制。
但是，在上述的压触式半导体器件100中，对于以下的问题没有考虑。
在上述压触式半导体器件100中，把发射极电位用做开关电压V的基准电位。即，如图12所示，压触式半导体器件100的共发射极电源板101的外部端子101P被连接到外部电源110的基准电位端子上，该外部电源110的电路动作电位端子则被连接到向栅极电极132供给开关电压V的栅极端子132P上。为此，在半导体元件103A、103B的各自的栅极电极132和发射极电极131之间的电路上，将产生电感Ls1～Ls4和Lg1～Lg3。
电感Ls1、Ls2，由于要给开关电压V加上由电流的变化量dI/dt所产生的感应电压，故会使每一个半导体元件103A、103B产生误动作。此外，电感Ls1、Ls2还将成为电流集中的原因。电感Ls2、Ls3、Lg1，由于会使半导体元件130A、103B的ON/OFF动作的定时延迟，故将成为电力损耗的原因。此外，在多个半导体元件103A、103B的开关动作的定时中还会发生波动。电感Lg2、Lg3，将成为在半导体元件103A、103B之间产生振荡的原因，产生电流I的振动。此外，电感Lg2、Lg3，还将成为电流集中的原因。
发明内容
本发明的实施形态的特征在于：所制作的压触式半导体器件至少具备：在表面一侧具有第1主电极和控制电极，在背面一侧具有第2主电极的多个半导体元件；在表面上边配设多个半导体元件，并电连到该多个半导体元件的第2主电极上的第2共用主电源板；配设在多个半导体元件的表面上边，并电连到该多个半导体元件的第1主电极上的第1共用主电源板；配设在多个半导体元件之间，至少具备电连到控制电极上的控制信号布线层和电连到第1主电极上的主电流布线层的共用控制信号/主电流板；至少把主电流布线层和第1共用主电源板之间电连起来的导电性连接体；借助于弹力把主电流布线层和导电性连接体之间或者把第1共用主电源板和导电性连接体之间电连起来的导电性弹性体。
附图说明
图1是本发明的实施形态1的分解成每一个部件的压触式半导体器件的分解剖面构造图。
图2是本发明的实施形态1的压触式半导体器件的剖面构造图。
图3是在本发明的压触式半导体器件的内部排列的半导体元件的斜视图。
图4是本发明的实施形态1的半导体元件的关键部分的扩大剖面图。
图5是本发明的实施形态1的压触式半导体器件的半导体元件、控制电极探头、共用控制信号/主电流板等的局部扩大剖面图。
图6是本发明的实施形态1的压触式半导体器件的导电性连接体和导电性弹性体的扩大构成图。
图7是本发明的实施形态1的第1变形例的压触式半导体器件的导电性连接体和导电性弹性体的扩大构成图。
图8是本发明的实施形态1的第2变形例的压触式半导体器件的导电性连接体和导电性弹性体的扩大构成图。
图9是本发明的实施形态2的压触式半导体器件的导电性连接体和导电性弹性体的扩大构成图。
图10是本发明的实施形态2的第1变形例的压触式半导体器件的导电性连接体和导电性弹性体的扩大构成图。
图11是本发明的实施形态2的第2变形例的压触式半导体器件的导电性连接体和导电性弹性体的扩大构成图。
图12是本发明的现有技术的压触式半导体器件的概略构成图。
具体实施方式
其次，参看附图用本发明的多个实施形态说明本发明的压触式半导体器件。在以下的图面的记述中，对于同一或类似的部分，赋予同一或类似的标号。但是，图面是一种模式性的图面，应当留意的是厚度与平面尺寸之间的关系、各层的厚度的比率等与现实的关系和比率是不同的。因此，具体的厚度和尺寸应当参酌以下的说明进行判断。此外，即便是在图面彼此间，不言而喻也含有彼此的尺寸的关系或比率不同的部分。
(实施形态1)
[压触式半导体器件的整体构造]
如图1到图3所示，本发明的实施形态1的压触式半导体器件1被构筑为至少具备：在表面一侧具有第1主电极710和控制电极711，在背面一侧具有第2主电极712的多个半导体元件70；在表面上边配设多个半导体元件70，并电连到该多个半导体元件70的第2主电极712上的第2共用主电源板(集电极压触电极板)90；配设在多个半导体元件70的表面上边，并电连到该多个半导体元件70的第1主电极710上的第1共用主电源板(发射极压触电极板)10；配设在多个半导体元件70之间，至少具备电连到控制电极711上的控制信号布线层321、323(参看图5)和电连到第1主电极710上的主电流布线层320、322、324的共用控制信号/主电流板30；至少把主电流布线层320、322、324和第1共用主电源板之间电连起来的导电性连接体40；借助于弹力把主电流布线层320、322、324和导电性连接体40之间电连起来的导电性弹性体45。
图3所示的半导体元件70在表面一侧(图3中是上侧)配设第1主电极710和控制电极711，在背面一侧(图3中是下侧)配设第2主电极712。该半导体元件70，由于已用面朝下方式组装到压触式半导体器件1上，故在图1和图2所示的压触式半导体器件1中，在图中下侧配设第1主电极710和控制电极711，在图中上侧配设第2主电极712。就是说，在图1和图2中，在用面朝下方式组装到压触式半导体器件1中的半导体元件70的表面上边配设位于图中下侧的第1共用主电源板10，在半导体元件70的背面上边配设位于图中上侧的第2共用主电源板90。
这样一来，就被构筑为在压触式半导体器件1上至少还具备侧围体15、第1元件保持体50、多个第1热缓冲板60、第2元件保持体(芯片框架)51、第2热缓冲板80和热缓冲板保持板52。
[半导体元件(IGBT)的构造]
如图3和图4所示，多个半导体元件70，都是用在耐高压、大容量化方面很出色，而且可以进行高速开关动作的IGBT构成。半导体元件70主体用硅单晶衬底(硅单晶芯片)700构成，在该硅单晶衬底700上构成IGBT。
IGBT的构成为具备作为第1主电极区使用的高杂质浓度的n型发射极区704、作为第2主电极区使用的低杂质浓度的p型集电极区701、作为控制电极区使用的栅极电极706、高杂质浓度的p型基极区703和低杂质浓度的n型基极区702。
p型集电极区701配设在硅单晶衬底700的表面一侧，n型基极区702配设在硅单晶衬底700的表面一侧。另外，n型基极区702也可以设定为高杂质浓度。P型基极区703配设在n型基极区702的主面部分上，n型发射极区704配设在p型基极区703的主面部分上。在硅单晶衬底700的表面上边中间存在着栅极绝缘膜705地形成栅极电极706。栅极电极706用例如多晶硅膜形成，该多晶硅膜内已导入调节电阻值的杂质。IGBT采用把微小的多个IGBT单元排列成行列状，再把这些IGBT单元并联地电连起来的办法构成。
把第1主电极(发射极电极)710电连到这样地构成的IGBT的n型发射极区(第1主电极区)704上。把控制电极711电连到栅极电极(控制电极区)706上。把第2主电极(集电极电极或背面电极)712电连到P型集电极区(第2主电极区)701上。第1主电极710和控制电极711，在同一导电层(同一平面上边)中，用同一导电性材料，中间存在着层间绝缘膜708地形成于单晶硅衬底700上边。第1主电极710和控制电极711，例如。可以用铝(Al)膜、铝合金(Al-Si，Al-Cu，Al-Cu-Si等)膜等的导电性优良的材料形成。另一方面，第2主电极712，则几乎在单晶硅衬底700的背面上边的整个区域上形成，例如，可以用铝(Al)膜、铝合金膜等的导电性优良的材料形成。
另外，在本发明的实施形态1的压触式半导体器件1中，虽然仅仅具备1种多个半导体元件70，但是除去该半导体元件70之外，在与半导体元件70同一平面上边还可以配设别的半导体元件。在这里，作为别的半导体元件，例如，实用地说可以使用自由旋转二极管(FWD，Free WheelDiode)。在这种别的半导体元件中，与半导体元件70同样，在表面一侧、背面一侧都具备主电极，例如阴极电极、阳极电极。
[第1共用主电源板的构造]
虽然没有示出平面构造，但是，如图1和图2所示，压触式半导体器件1的第1共用主电源板10用平面圆盘状构成，且在多个半导体元件70上作为共用主电源板形成。此外，第1共用主电源板10，还具备作为把在多个半导体元件70的电路动作中发生的热排放到外部去的散热板的功能。
在该第1共用主电源板10的表面(半导体元件70一侧的表面)上，在分别与多个半导体元件70对应的区域上配设突起电极部分11。该突起电极部分11，要使得中间存在着第1热缓冲板60地压触半导体元件70的第1主电极710，使得可以电连到该第1主电极710上。突起电极部分11的平面形状是与半导体元件70的平面形状(第1主电极710的形状)大体上同样的正方形形状，用切掉了控制电极711部分的形状构成。
第1共用主电源板10，在本发明的实施形态1中，用导电性优良且热传导性优良的铜(Cu)板、铜合金板等的金属材料形成。突起电极部分11在第1共用主电源板10上一体性地形成。该第1共用主电源板10本身用切削加工形成，是实用的。
[侧围体的构造]
如图1和图2所示，在第1共用主电源板10的外周缘部分上，中间存在着金属制作的环状框架15R地安装有圆筒形状的侧围体15。在该侧围体15上配设在圆周方向上具有凹凸形状的表面增加部分15F。表面增加部分15F，具有得到(加长)侧围体15的第1共用主电源板10与第2共用主电源板90之间的表面距离、切断第1共用主电源板10和第2共用主电源板90之间的电的流动(防止短路)、提高绝缘耐性的功能。
在图1和图2中，第1共用主电源板10被安装在侧围体15的下侧端部。第2共用主电源板90则被安装在侧围体15的上侧端部。侧围体15可以用机械强度优良而且绝缘性优良的例如陶瓷形成。此外，在侧围体15上，还配设用来向多个半导体元件70的控制电极711供给控制信号(栅极电压或开关电压)的栅极端子15G。
[共用控制信号/主电流板的构造]
如图1、图2和图5所示，共用控制信号/主电流板30可以作为供往多个半导体元件70中的每一个的控制电极711的电位(开关电压或栅极电压)的基准电位使用。可以作为用来产生与第1主电极710的电位更接近的电位的共用信号板使用。在本发明的实施形态1的压触式半导体器件1中，共用控制信号/主电流板30可以用使主电流布线层320、绝缘层310、控制信号布线层321、绝缘层311、主电流布线层312、控制信号布线层323(和主电流布线层324)中的每个依次进行叠层的多层布线衬底形成，理想的是用多层布线构造的印制布线衬底形成。
绝缘层310、311、312中的每一绝缘层，实用地说例如可以使用玻璃环氧树脂。此外，还可以用玻璃环氧树脂形成绝缘层311，用硅氧化膜、硅氮化膜等的绝缘层形成绝缘层310、312中的每一绝缘层。主电流布线层320、控制信号布线层321、主电流布线层322、控制信号布线层323、主电流布线层324中的每一个，实用地说都可以使用铜薄膜、铜合金薄膜等的导电性和热传导性优良的薄膜。在最下层的主电流布线层320、最上层的控制信号布线层323和最上层的主电流布线层324的表面上边，以防止氧化为目的，理想的是被覆例如镍(Ni)薄膜等的薄膜。虽然并非要限定该层数和厚度不可，但是，本发明的的实施形态1的共用控制信号/主电流板30把主电流布线层320、322、控制信号布线层321、323的各自的膜厚设定为60微米到80微米，以便得到(加厚)作为主电流布线层的总膜厚，得到(加厚)作为控制信号布线层的总膜厚。
在主电流布线层320和主电流布线层322之间，用在绝缘层310和311上形成的贯通孔布线330进行电连。在主电流布线层322和主电流布线层324之间，用在绝缘层322上形成的贯通孔布线332进行电连。此外，在控制信号布线层321与控制信号布线层323之间，用在绝缘层311和312上形成的贯通孔布线331进行电连。贯通孔布线330、331、332实用地说都可以使用铜、铜合金等的导电性和热传导性优良的导体。
再有，为了防止与别的导体之间的电短路，在最下层的绝缘层310的表面(背面)上边，设置被覆主电流布线层320的阻焊膜340。同样，在最上层的绝缘层312的表面上边，设置被覆控制信号布线层323和主电流布线层320的阻焊膜341。
虽然没有示出平面形状，但是，共用控制信号/主电流板30，可以用在与每一个多个半导体元件(IGBT)70对应的区域上具有电极开口36的平面网格形状形成。电极开口36的平面形状，是一种与第1共用主电源板11的突起电极部分11相似的形状，而且要用比突起电极11的平面形状还大一圈的尺寸的形状构成以便使该突起电极部分11得以通过。
共用控制信号/主电流板30的主电流布线层320、322、324、控制信号布线层321、323中的每一种薄膜，一般用溅射法成膜或用叠层法形成，故难于充分地厚地制作单层的薄膜的厚度。本发明的的实施形态1的共用控制信号/主电流板30，可以采用具备多个主电流布线层320、322和324地多层化，而且借助于贯通孔布线330和332使它们彼此电连的办法，得到实效的主电流布线层即得到控制信号通路的膜厚(截面面积)
再有，在共用控制信号/主电流板30中，由于使每一个主电流布线层320、322都与控制信号布线层321相向地进行配设(它们实效性地被平行地进行配设)，故双方之间的互感效果提高，因而可以减少第1主电极(发射极电极)710和控制电极(栅极电极)711之间的电路上边的电感。
此外，主电流布线层320、322、324、控制信号布线层321、323中的每一布线层，在多个半导体元件70间，在宽广的范围内被配设为不与这些的半导体元件70接触(不产生电短路)的那种程度，结果变成为可以加大主电流通路和控制信号通路的截面面积。就是说，在压触式半导体器件1中，由于把第1共用主电源板10和第2共用主电源板90配设为使得把多个半导体元件70夹在中间，在多个半导体元件70的表面一侧和背面一侧基本上不可能确保电极板空间，故本发明的实施形态1的共用控制信号/主电流板30，被构成为使得可以有效地利用多个半导体元件70间的空白空间，以尽可能地增加主电流通路和控制信号通路的截面面积。本发明的实施形态1的共用控制信号/主电流板30的有效厚度被设定为在大约0.4mm到0.6mm的范围内。另外，在把例如电阻元件等的元件另外安装到该共用控制信号/主电流板30上的情况下，该共用控制信号/主电流板30的整体的厚度将变成为1.5mm或比之还要薄一些。
此外，虽然在图中未画出来，但是，在本发明的实施形态1的共用控制信号/主电流板30中，主电流布线层320、322、324，控制信号布线层321、323中的不论哪一个，理想地说，都可以利用最下层的主电流布线层329或或最上层的控制信号布线层323或者最上层的主电流布线层324来构成该压触式半导体器件1的电路所必须的至少是电阻元件。这样的电阻元件可以与主电流布线层320、324或控制信号布线层323一体性地形成(可以用仅仅变更平面图形的办法形成)。
[导电性导体和导电性弹性体的构造]
如图1、图2和图6所示，导电性连接体40用把共用控制信号/主电流板30安装到第1共用主电源板10上的螺栓构件构成。导电性弹性体45由中间存在于导电性连接体40与共用控制信号/主电流板30之间的垫圈、皿头螺栓或与它们具有同样的功能的物体构成。在本发明的实施形态1的压触式半导体器件1中，导电性弹性体45使用垫圈。
在第1共用主电源板10的表面部分的几个地方，在停止穴12和该停止穴12的内壁上配设阴螺纹13，在导电性连接体(螺栓构件)40的一端(在图6中为下端)配设可以与阴螺纹13结合的阳螺纹401。在导电性连接体40的另一端(图6中为上侧)，配设中间存在着导电性弹性体45地电连到共用控制信号/主电流板30的最上层的主电流布线层324上，同时机械性地保持该共用控制信号/主电流板30(把共用控制信号/主电流板30安装到第1共用主电源板10上)的螺帽402。导电性连接体40，实用地说可以使用导电性优良的铁(Fe)、铁镍(Fe-Ni)合金、不锈钢(例如Fe-Ni-Cr)、铜(Cu)、铜合金等的金属制作的圆珠、金属制作的螺杆等。
导电性弹性体45可以用可以被导电性连接体40的阳螺纹401所贯通并与导电性连接体40的螺帽402接触的那种平面环形形状形成。该导电性弹性体45，实用地说与导电性连接体40同样，可以使用例如金属制作的垫圈。
如图2所示，导电性连接体40，可以采用中间存在着导电性弹性体，通过共用控制信号/主电流板30的通孔31，把其阳螺纹401嵌入到第1共用主电源板10的阴螺纹13内的办法，把共用控制信号/主电流板30简易且牢固地安装到第1共用主电源板130上，同时还可以把第1共用主电源板30和共用控制信号/主电流板30的主电流布线层320、322和324之间电连起来。此外，采用使导电性弹性体45存在于导电性连接体40与共用控制信号/主电流板30之间的办法，就可以借助于导电性弹性体45的弹力，在把用螺栓固定所不可能得到的、平时给触点加上力的状态下，把导电性连接体40电连到共用控制信号/主电流板30的主电流布线层324上。因此，在可以借助于共用控制信号/主电流板30充分减少电感的同时，还可以在导电性连接体40与共用控制信号/主电流板30的主电流布线层324之间确保稳定的电连。
再有，采用使导电性连接体40本身和导电性弹性体45本身具备导电性的办法，还可以把这些导电性连接体40和导电性弹性体45用做主电流通路(发射极电流通路)，因而可以进一步减少电感。
再有，采用具备多个导电性连接体40和导电性弹性体45的办法，由于可以用多个触点构造把共用控制信号/主电流板30的主电流布线层324和第1共用主电源板10之间电连起来，故可以进一步减少电感。
另一方面，如图1和图2所示，在共用控制信号/主电流板30的周围的部分区域中，该共用控制信号/主电流板30的控制信号布线层323，使用与上边所说的同样的导电性连接体40和导电性弹性体45电连且机械连接到栅极端子15G的栅极引线15L上。控制信号布线层323和栅极引线15L之间的连接构造，由于基本上与主电流布线层324和第1共用主电源板10之间的连接构造是相同的，故在这里的说明因进行重复说明而省略。
另外，在本发明的实施形态1的压触式半导体器件1中，在第1共用控制信号/主电流板30和第1共用主电源板10之间配设用来使双方之间电隔离的绝缘体20。绝缘体20实用地说可以使用例如玻璃环氧树脂、聚酰亚胺树脂、硅酮树脂、聚醚亚胺树脂等的树脂基片或树脂薄膜。
[元件保持体的构造]
如图1、图2和图5所示，在共用控制信号/主电流板30上边，配设第1元件保持体50。该第1元件保持体50可以安装保持多个半导体元件70的第2元件保持体51。第1元件保持体50、第2元件保持体51，实用地说，不论哪一个，基本上都可以使用具有绝缘性，且例如使玻璃环氧树脂、聚酰亚胺树脂、硅酮树脂、聚醚亚胺树脂等的树脂材料成型后的保持体。
在第1元件保持体50中，至少具备保持第2元件保持体51的保持部分501、个别地配设第1热缓冲板60的热缓冲板开口部分502、保持控制电极探头37的探头保持部分503。
[控制电极探头的构造]
如图1、图2和图5所示，在保持在第1元件保持体50的探头保持部分503上的控制电极探头37中，图中，下侧的一端借助于接触电连到共用控制信号/主电流板30的最上层的控制信号布线层323上，上侧的另一端则借助于接触电连到半导体元件70的控制电极711上。就是说，控制电极探头37把半导体元件70的控制电极711和共用控制信号/主电流板30的控制信号布线层323之间电连起来。控制电极探头37配设在多个半导体元件70的每一个元件上，可以使用与半导体元件70的个数同等的根数。另外，探头保持部分503用具有比控制电极探头37的外径尺寸还大一些的内径尺寸的贯通孔形成，采用把控制电极探头37插入到探头保持部分503内的办法，就可以简单地把控制电极探头37安装到第1元件保持体50上。
如图5所示，控制电极探头37的构成为具备一端一侧的中空的圆筒370、圆筒370的底部的衬底接触部分371、配设在圆筒370的内部的弹性体372、另一端一侧的可动的活塞375、活塞375的上部的元件接触部分376。衬底接触部分371用半圆状形状形成为使得在每一个接触部位都使控制电极探头37和共用控制信号/主电流板30的控制信号布线层323之间的接触面积变成为均一。元件接触部分376，同样地，用半圆状形状形成为使得在每一个接触部位都使控制电极探头37和半导体元件70的控制电极711之间的接触面积变成为均一。弹性体372，对于圆筒370相对地使活塞375具有适度的弹力，且使之可以在垂直方向(轴方向)上可动，每一个接触部位处都可以得到均一的接触力。
控制电极探头37的圆筒370、活塞375，实用地说，可以使用例如电传导性优良、具有适度的机械强度的铜、铜合金、铁镍合金等的金属材料。在使用铜、铜合金等的导电性材料的情况下，以防止氧化为目的，理想的是在表面上例如进行镀镍。弹性体372，实用地说可以使用例如螺旋弹簧。
[第1热缓冲板的构造]
如图1、图2和图5所示，第1共用主电源板30的突起电极部分11，中间存在着第1热缓冲板60地压触半导体元件70的第1主电极710，使得电连到该第1主电极710上。第1热缓冲板60以减少因半导体元件70与第1共用主电源板10之间，特别是与突起电极部分11之间的热膨胀系数差而发生的应力为目的，配设在每一个半导体元件70上。就是说，多个第1热缓冲板60被构成为具有与半导体元件70或突起电极部分11的平面形状类似的平面形状的芯片形状。
实用地说，第1热缓冲板60可以使用例如具有单晶硅(半导体元件70)的热膨胀系数和铜(第1共用主电源板10)的热膨胀系数之间的热膨胀系数，具有优良的导电性的1mm到2mm的板厚的钼(Mo)板。此外，第1热缓冲板60，除去钼之外，实用地说还可以使用钨(W)板等的高熔点金属板。
另外，在同一平面上边，除去半导体元件70之外还配设有已安装上自由旋转二极管的半导体元件的情况下，还可以把第1热缓冲板60兼用做高度调节用的空间。例如，在半导体元件70的厚度薄，而别的半导体元件的厚度厚的情况下，就把半导体元件70装载到板厚厚的第1热缓冲板60上边，把别的半导体元件装载到板厚薄的第1热缓冲板60上边，作为一个整体可以均一地调整高度。
[第2热缓冲板的构造]
此外，如图1和图2所示，第2热缓冲板90，中间存在着第2热缓冲板80地压触多个半导体元件70的第2主电极712，使得电连到该第2主电极712上。第2热缓冲板90，与第1热缓冲板60不同，在多个半导体元件70上，构成为共用的一块热缓冲板。就是说，第2热缓冲板80用与第1共用主电源板10的平面形状或第2共用主电源板90的平面形状大体上同样的圆盘形状构成。
第2热缓冲板80，具有基本上与第1热缓冲板60同样的功能，可以减少因多个半导体元件70与第2共用主电源板90之间的热膨胀系数差而发生的应力。因此，第2热缓冲板80，实用地说可以使用具有适度的热膨胀系数，具有优良的导电性的1mm到2mm的板厚的钼板。
第2热缓冲板80，，在其周边部分处，可以用热缓冲板保持体52进行保持。这样一来，第2热缓冲板80就可以中间存在着该热缓冲板保持体52地夹持、保持在第1元件保持体50与第2共用主电源板90之间。热缓冲板保持体52，理想的是例如由与第1元件保持体50同样的树脂材料成型。
另外，本发明的实施形态1的第2热缓冲板80虽然把平面形状作成为圆盘形状，但是并非要限定于这样的形状不可，也可以与第1热缓冲板60同样，用具有与半导体元件70或突起电极部分11的平面形状类似的平面形状的芯片状构成。
[第2共用主电源板的构造]
如图1和图2所示，第2共用主电源板90，用与第1热缓冲板60的平面形状同样的平面圆盘形状构成，构成对多个半导体元件70的每一个元件共用的主电极板。此外，第2共用主电源板90也具有作为使因多个半导体元件70的动作而发生的热排放到外部的散热板的功能。该第2共用主电源板90，在周缘处，中间存在着第1热缓冲板80地电连到多个半导体元件70的第2主电极712上。
金属制作的环状框架90R被安装到第2共用主电源板90的外周缘部分上。第2共用主电源板90，中间存在着环状框架90R地被安装到侧围体15的上部。虽然没有加上标号，但是在本发明的实施形态1中，如图1和图2所示，借助于焊接把第2共用主电源板90的环状框架90R接合到配设在侧围体15的上部的金属制作的环状框架上。
[压触式半导体器件的特征]
在具有这样的各个构成部分的压触式半导体器件1中，中间存在着第1热缓冲板60地把多个半导体元件70安装到第1共用主电源板10的突起电极部分11上边，使这些多个半导体元件70的第1主电极710电连到第1共用主电源板10上。此外，在多个半导体元件70上边中间存在着第2热缓冲板80地配设第2共用主电源板90，使多个半导体元件70的第2主电极712电连到第2共用主电源板90上。即，压触式半导体器件1把多个半导体元件70夹持在第1共用主电源板10和第2共用主电源板90之间，在用第1共用主电源板10和第2共用主电源板90使多个半导体元件70进行压触的状态下实现电导通。这样一来，在压触式半导体器件1中，就通过栅极端子15R的栅极引线15L、共用控制信号/主电流板30的控制信号布线层321、323、控制电极探头37中的每一个向多个半导体元件70的控制电极711供给控制信号。另一方面，在可以通过含有第1共用主电源板10的突起电极部分11、第1热缓冲板60中的每一个的主电流通路向多个半导体元件70的第1主电极710供给主电流(取出主电流)的同时，还可以通过含有导电性连接体40、导电性弹性体45、共用控制信号/主电流板30的主电流布线层320、322、324中的每一个的增强用主电流通路向多个半导体元件70的第1主电极710供给主电流。
在像这样地构成的本发明的实施形态1的压触式半导体器件1中，由于在第1共用主电源板10和半导体元件70的第1主电极710之间具备具有与第1共用主电源板10不同的主电流布线层3320、322和324的共用控制信号/主电流板30，故可以减少在半导体元件70的第1主电极710和控制电极711之间的电路上边发生的电感。此外，由于在共用控制信号/主电流板30中具备主电流布线层3320、322和324以及与之对应地具备控制信号布线层321和323，故可以提高互感效果，因而，可以进一步减少电感。在本发明的实施形态1的压触式半导体器件1中，还具备导电性连接体40和导电性弹性体45，并借助于导电性连接体40把共用控制信号/主电流板30的至少是主电流布线层320和第1共用主电源板10之间电连起来，而且作成为多个触点构造，故可以减少电感，可以借助于导电性弹性体45提高主电流布线层324和导电性连接体40之间的电连的稳定性。再有，由于借助于导电性弹性体45可以确保电连的稳定性，故可以提高把共用控制信号/主电流板30组装到第1共用主电源板10上的组装性。
再有，在本发明的实施形态1的压触式半导体器件1中，采用把螺栓构件用做导电性连接体40的办法，可以牢固且简易地把共用控制信号/主电流板30安装到第1共用主电源板10上，同时，可以采用把垫圈用做导电性弹性体45的办法，在把用螺栓固定所不可能得到的、平时给触点加上力的状态下，把导电性连接体40电连到共用控制信号/主电流板30的主电流布线层324上。
再有，在本发明的实施形态1的压触式半导体器件1中，由于可以用控制电极探头37简易地把共用控制信号/主电流板30的至少是控制信号布线层323和半导体元件70的控制电极711之间电连起来，故可以提高组装性。
压触式半导体器件的第1变形例
本发明的实施形态1的压触式半导体器件1的第1变形例以及后边要讲的第2变形例，是说明第1共用主电源板10和共用控制信号/主电流板30之间的其它的连接构造的变形例。
图7所示的压触式半导体器件1，用下述办法构成：在共用控制信号/主电流板30的主电流布线层324上边的导电性弹性体45和导电性连接体40之间，配设借助于弹力把双方间电连起来的第3导电性弹性体46，同时，在共用控制信号/主电流板30的主电流布线层320和第1共用主电源板10之间，还配设借助于弹力使双方间电连起来的第2导电性弹性体47。其它的构成，与本发明的实施形态1的压触式半导体器件1的构成是一样的。
第3导电性弹性体46，实用地说可以使用盘簧，特别是用与导电性弹性体45同等的材料形成的金属制作的盘簧。借助于使用第3导电性弹性体46，就可以进一步提高主电流布线层324和导电性连接体40之间的电学方面的稳定性。另外，在本发明的第1变形例的压触式半导体器件1中，第3导电性弹性体46也不一定非配设不可。
第2导电性弹性体47，与导电性弹性体46同样，可以使用金属制作的垫圈，采用配设该第2导电性弹性体47的办法，除去经由导电性连接体40的主电流通路之外，还可以具备从共用控制信号/主电流板30的主电流布线层320直接电连到第1共用主电源板30上的主电流通路。就是说，可以进一步减少电感。在本发明的实施形态1的压触式半导体器件1中，由于在第1共用主电源板10和共用控制信号/主电流板30之间配设有绝缘体20，故理想的是使第2导电性弹性体47的厚度与绝缘体20的厚度同等或考虑到允许量设定得稍厚一些。
此外，以提高压触式半导体器件1的组装性为目的，也可以作成为借助于焊锡等的接合金属预先把导电性弹性体45和导电性弹性体47安装到共用控制信号/主电流板30上边，然后使用第3导电性弹性体46和导电性连接体40把共用控制信号/主电流板30安装到第1共用主电源板10上。
在这样地构成的本发明的实施形态1的第1变形例的压触式半导体器件1中，由于还具备第2导电性弹性体47，在第1共用主电源板30和共用控制信号/主电流板30的主电流布线层320之间确保主电流通路，故可以进一步减少电感。
压触式半导体器件的第2变形例
图8所示的压触式半导体器件1，被构成为在第1共用主电源板10上还具备电连到共用控制信号/主电流板30的主电流布线层320上的突起状连接部分15以取代图7所示的压触式半导体器件1的第2导电性弹性体47。突起状连接部分15，可以与第1共用主电源板10构成一个整体，用同一材料形成。
在这样地构成的本发明的实施形态1的第变形例的压触式半导体器件1中，可以得到与前边所说的第1变形例的压触式半导体器件1同样的效果。
(实施形态2)
本发明的实施形态2，是说明本发明的实施形态1的压触式半导体器件1的第1共用主电源板10和共用控制信号/主电流板30之间的其它的连接构造的实施形态。
如图9所示，本发明的实施形态2的压触式半导体器件1，被构成为至少具备：至少把共用控制信号/主电流板30的主电流布线层320、322、324和第1共用主电源板10之间电连起来的导电性连接体40A；借助于弹力至少把主电流布线层320和第1共用主电源板10之间电连起来的导电性弹性体45A。其它的构成，与本发明的实施形态1的压触式半导体器件1的构成是一样的。
导电性连接体40A，被安装到共用控制信号/主电流板30上，可以用把共用控制信号/主电流板30安装到第1共用主电源板10上的棒状构件，理想地说可以用T型探头那样的构件构成。该导电性连接体40A的图中上侧(另一端一侧)至少要电连到共用控制信号/主电流板30的最下层的主电流布线层320上。例如，导电性连接体40A和主电流布线层320之间，理想的是用焊锡等的接合金属进行连接。导电性连接体40A的图中下侧(一端一侧)至少在水平方向上具有适度的间隙(组装作业上的游隙)地插入到配设在第1共用主电源板10的表面部分上的停止穴12内。导电性连接体40A，例如可以用与本发明的实施形态1的压触式半导体器件1的导电性连接体40同样的金属材料构成。
导电性弹性体45A，可以用至少电连到共用控制信号/主电流板30的主电流布线层320上且存在于导电性连接体40A和第1共用主电源板10(详细地说是停止穴12的内壁)之间的香蕉插头构成。所谓香蕉插头，指的是具有香蕉那样的形状，弹力在水平方向上发生作用的弹性构件。导电性弹性体45A，被插入到导电性连接体40和停止穴12内部，借助于该弹力，使导电性连接体40A保持在停止穴12内部的同时，还进行导电性连接体40A和第1共用主电源板10之间的电连。导电性弹性体45A，与本发明的实施形态1的压触式半导体器件1的导电性弹性体45同样，理想的是例如用金属材料形成。
在这样地构成的本发明的实施形态2的压触式半导体器件1中，除去用本发明的实施形态1的压触式半导体器件1可以得到的效果之外，采用把棒状构件用做导电性弹性体45A的办法，还可以简易地把共用控制信号/主电流板30安装到第1共用主电源板10上，同时，采用把香蕉插头用做导电性弹性体45A的办法，就可以在用螺栓固定所不可能得到的、平时，给触点加上力的状态下，把导电性连接体40A电连到共用控制信号/主电流板30上。因此，在可以减少电感的同时，还可以提供组装性优良的压触式半导体器件1。
再有，由于作成为使得对于导电性连接体40A的直径具有适度的间隙地形成第1共用主电源板10的停止穴12，故在可以容易地进行把共用控制信号/主电流板30对第1共用主电源板10的定位作业的同时，还可以借助于导电性弹性体45B补充提高第1共用主电源板10和共用控制信号/主电流板30之间的位置精度。因此，可以提供组装性优良，而且，可以确实地把第1共用主电源板10和共用控制信号/主电流板30之间电连起来的可靠性优良的压触式半导体器件1。
压触式半导体器件的第1变形例
本发明的实施形态2的压触式半导体器件1的第1变形例以及后边要讲的第2变形例，是说明第1共用主电源板10和共用控制信号/主电流板30之间的其它的连接构造的变形例。
图10所示的压触式半导体器件1，被构成为至少具备：至少把共用控制信号/主电流板30的主电流布线层320、322、324和第1共用主电源板10之间电连起来的导电性连接体40B；借助于弹力至少把导电性连接体40B和第1共用主电源板10之间电连起来的导电性弹性体45B。其它的构成，与本发明的实施形态1的压触式半导体器件1的构成是一样的。
导电性连接体40B，被安装到共用控制信号/主电流板30上，可以用把共用控制信号/主电流板30安装到第1共用主电源板10上的棒状构件，理想地说可以用I型探头那样的构件构成。该导电性连接体40B的图中上侧至少要电连到共用控制信号/主电流板30的最下层的主电流布线层320上。导电性连接体40B，插入到例如将形成共用控制信号/主电流板30的贯通孔布线330等的贯通孔内，在插入的同时，还电连到主电流布线层320上。还可以根据需要用焊锡等的接合金属把导电性连接体40B和主电流布线层320之间电连起来。导电性连接体40B的图中下侧，至少在水平方向上具有适度的间隙地插入到配设在第1共用主电源板10的表面部分上的停止穴12内。导电性连接体40B，例如可以用与本发明的实施形态2的压触式半导体器件1的导电性连接体40A同样的金属材料构成。
导电性弹性体45B，可以用被配设到第1共用主电源板10的停止穴12的内部，至少存在于该第1共用主电源板10和导电性连接体40B之间的板状弹性构件构成。当导电性连接体40B被插入到停止穴12的内部时，导电性弹性体45b就借助于弹力，使导电性连接体40B保持在停止穴12内部，同时进行导电性连接体40B和第1共用主电源板10之间的电连。导电性弹性体45B，与本发明的实施形态1的压触式半导体器件1的导电性弹性体45A同样，理想的是例如用金属材料形成。
另外，导电性弹性体45B并非限定于板状弹性构件不可，例如与第1变形例的导电性弹性体45A同样，也可以用香蕉插头形成。
在这样地构成的本发明的实施形态2的第1变形例的压触式半导体器件1中，可以得到与用本发明的实施形态2的压触式半导体器件1得到的效果同样的效果。
压触式半导体器件的第2变形例
图11所示的压触式半导体器件1，被构成为至少具备：至少把共用控制信号/主电流板30的主电流布线层320、322、324和第1共用主电源板10之间电连起来的导电性连接体40C；借助于弹力至少把共用控制信号/主电流板30和导电性连接体40C之间电连起来的导电性弹性体45C。其它的构成，与本发明的实施形态2的压触式半导体器件1的构成是一样的。
导电性连接体40C，被安装到共用控制信号/主电流板30上，可以用把共用控制信号/主电流板30安装到第1共用主电源板10上的棒状构件，理想地说可以用I型探头那样的构件构成。该导电性连接体40的图中上侧至少要电连到共用控制信号/主电流板30的最上层的主电流布线层324上。导电性连接体40C，要插入到例如第1共用主电源板10的表面部分内，与该第1共用主电源板10电连。导电性连接体40C，例如可以用与本发明的实施形态2的压触式半导体器件1的导电性连接体40A同样的金属材料构成。
导电性弹性体45C，可以用被配设到共用控制信号/主电流板30的最上层的主电流布线层324上边，存在于该主电流布线层324与导电性连接体40C的图中上侧之间的板状弹性构件构成。导电性弹性体45C和主电流布线层324之间，例如用焊锡等的接合金属进行电学性的且机械性的连接。采用通过配设在共用控制信号/主电流板30上的贯通孔31把导电性连接体40C插入到导电性弹性体45C内的办法，在可以把把导电性连接体40C插入到保持在导电性连接体40C内的同时，还把主电流布线层324和第1共用主电源板30之间电连起来。导电性弹性体45C理想的是例如与本发明的实施形态2的压触式半导体器件1的导电性弹性体45A同样，用金属材料形成。
在这样地构成的本发明的实施形态2的第2变形例的压触式半导体器件1中，可以得到与用本发明的实施形态2的压触式半导体器件1得到的效果同样的效果。
(其它的实施形态)
本发明虽然是用上述多个实施形态进行记述的，但是，不应当把构成该公开的一部分的论述和附图理解为是对本发明进行限定。本专业的技术人员从该公开中会弄明白各种各样的代替实施形态、实施例和运用技术。
例如，上述实施形态虽然说明的是用多层的主电流布线层320、322、324和多层的控制信号布线层321、3223构成压触式半导体器件1的共用控制信号/主电流板30，但是，本发明也可以作成为在绝缘体上边形成单层的主电流布线层和单层的控制信号布线层的共用控制信号/主电流板。此外，本发明还可以用4层以上的多层的主电流布线层和3层以上的多层的控制信号布线层构成共用控制信号/主电流板30。
再有，上述的实施形态虽然把共用控制信号/主电流板30的绝缘层310等定为玻璃环氧树脂构成板状且具有适度的刚性的共用控制信号/主电流板30，但是，本发明也可以把绝缘层310等定为耐热性优良的聚酰亚胺树脂等，构成具有可变形的柔韧性的板状或薄膜状的共用控制信号/主电流板30。
此外，本发明可以应用于具备MOSFET、静电感应晶体管(SIT)、双极晶体管(BJT)、静电感应晶闸管(SI晶闸管)、GTO晶闸管、注入增强栅极型晶体管(IEGT)等的半导体元件而并不一定非要具备半导体元件70的压触式半导体器件。在该情况下，所谓‘第1主电极’，在SI晶闸管或GTO晶闸管中，是阳极区或集电极区中的任何一方。在BJT中是发射极区或集电极区中的任何一方。在MOSFET或SIT中，是源极区或漏极区中的任何一方。所谓‘第2主电极’，在SI晶闸管或GTO晶闸管中，是未变成为为第1主电极的阳极区或阴极区中的任何一方。在BJT中，是未变成为第1主电极的发射极区或集电极区中的任何一方。在MOSFET或SIT中，是未变成为第1主电极的源极区或漏极区中的任何一方。就是说，在SI晶闸管或GTO晶闸管中，如果第1主电极是阳极区，则第2主电极就是阴极区。在BJT中，如果第1主电极是发射极区，则第1主电极就是集电极区。在MOSFET或SIT中，如果第1主电极是源极区，则第2主电极就是漏极区。此外，所谓‘控制电极’，不言而喻，在MOSFET或SIT等中，意味着栅极电极，而在BJT中，意味着源极电极。
再有，本发明的压触式半导体器件1的平面形状，特别是第1共用主电源板10的平面形状和第2共用主电源板90的平面形状，可以用例如用正方形形状、长方形形状、5角形以上的多角形形状等构成，而不一定非是圆盘形状不可。
如上所述，本发明不言而喻包括在这里没有记述的各种各样的实施方案。因此，本发明的技术上的范围仅可由上述妥当的专利请求的范围的发明特定事项决定。
如上所述，本发明可以提供可以减少电感，而且，在组装性的提高方面非常优良的压触式半导体器件。
再有，本发明可以提供可以改善电流集中、电力损耗、电流振动等的缺点且电学特性的稳定性优良的压触式半导体器件。

Claims (20)

1.一种压触式半导体器件，包括：
在表面一侧具有第1主电极和控制电极，在背面一侧具有第2主电极的多个半导体元件；
在表面上边配设上述多个半导体元件，并电连到上述多个半导体元件的第2主电极上的第2共用主电源板；
配设在上述多个半导体元件的表面上边，并电连到该多个半导体元件的第1主电极上的第1共用主电源板；
配设在上述多个半导体元件之间，至少具备电连到上述控制电极上的控制信号布线层和电连到上述第1主电极上的主电流布线层的共用控制信号/主电流板；
至少把上述主电流布线层和上述第1共用主电源板之间电连起来的导电性连接体；
借助于弹力把上述主电流布线层和上述导电性连接体之间或者把上述第1共用主电源板和上述导电性连接体之间电连起来的导电性弹性体。
2.根据权利要求1所述的压触式半导体器件，其特征在于：上述共用控制信号/主电流板是中间存在着绝缘层地至少使控制信号布线层和主电流布线层进行叠层的布线衬底。
3.根据权利要求2所述的压触式半导体器件，其特征在于：上述共用控制信号/主电流板的控制信号布线层和主电流布线层的任何一方都已多层化。
4.根据权利要求3所述的压触式半导体器件，其特征在于：上述共用控制信号/主电流板的控制信号布线层和主电流布线层互相对准，交互地进行多层叠层。
5.根据权利要求1所述的压触式半导体器件，其特征在于：具备与上述共用控制信号/主电流板的控制信号布线层或主电流布线层形成一个整体的电阻元件。
6.根据权利要求1所述的压触式半导体器件，其特征在于：上述共用控制信号/主电流板，用具有用来把上述第1共用主电源板和上述半导体元件之间连接起来的电极开口的网格形状形成。
7.根据权利要求2所述的压触式半导体器件，其特征在于：具备多个上述导电性连接体和上述导电性弹性体，构成多个触点构造。
8.根据权利要求2所述的压触式半导体器件，其特征在于：上述导电性连接体用接合金属安装到上述共用控制信号/主电流板上。
9.根据权利要求2所述的压触式半导体器件，其特征在于：
上述导电性连接体是把上述共用控制信号/主电流板安装到第1共用主电源板上的螺栓构件，
上述导电性弹性体是存在于上述螺栓构件与共用控制信号/主电流板之间的垫圈。
10.根据权利要求2所述的压触式半导体器件，其特征在于：
上述导电性连接体是把上述共用控制信号/主电流板安装到第1共用主电源板上的螺栓构件，
上述导电性弹性体是存在于上述螺栓构件与共用控制信号/主电流板之间的盘簧。
11.根据权利要求9所述的压触式半导体器件，还包括：
在上述共用控制信号/主电流板和上述第1共用主电源板之间，借助于弹力，把上述主电流布线层和第1共用主电源板之间电连起来的第2导电性弹性体。
12.根据权利要求9所述的压触式半导体器件，还包括：
在上述第1共用主电源板上具备电连到上述主电流布线层上的突起状连接部分。
13.根据权利要求2所述的压触式半导体器件，其特征在于：
上述导电性连接体，被安装在上述共用控制信号/主电流板上，是把上述共用控制信号/主电流板安装到第1共用主电源板上的棒状构件，
上述导电性弹性体，是存在于上述棒状构件与第1共用主电源板之间的香蕉插头。
14.根据权利要求13所述的压触式半导体器件，其特征在于：上述棒状构件是T型或I型插针。
15.根据权利要求2所述的压触式半导体器件，其特征在于：
上述导电性连接体，被安装在上述共用控制信号/主电流板上，是把上述共用控制信号/主电流板安装到第1共用主电源板上的棒状构件，
上述导电性弹性体，是存在于上述棒状构件与第1共用主电源板之间的板状弹簧构件。
16.根据权利要求15所述的压触式半导体器件，其特征在于：上述棒状构件是T型或I型插针。
17.根据权利要求1所述的压触式半导体器件，还包括：
把上述共用控制信号/主电流板的控制信号布线层和上述半导体元件的控制电极之间电连起来的控制电极探头。
18.根据权利要求17所述的压触式半导体器件，其特征在于：
上述控制电极探头包括：
中空的圆筒；
上述中空的圆筒的底部的衬底接触部分；
配设在上述圆筒内部的弹性体；
相对于上述圆筒可动的活塞；
上述活塞上部的元件接触部分。
19.根据权利要求18所述的压触式半导体器件，其特征在于：
上述控制电极探头的上述衬底接触部分和上述元件接触部分的任何一方都用半圆球形状形成。
20.根据权利要求18所述的压触式半导体器件，其特征在于：
上述控制电极探头的上述衬底接触部分，借助于接触电连到上述共用控制信号/主电流板的控制信号布线层上，
上述元件接触部分，借助于接触电连到上述半导体元件的控制电极上。
CNB021023719A 2001-01-23 2002-01-23 压触式半导体器件 Expired - Fee Related CN1278412C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001015044A JP3954314B2 (ja) 2001-01-23 2001-01-23 圧接型半導体装置
JP015044/2001 2001-01-23

Publications (2)

Publication Number Publication Date
CN1367532A CN1367532A (zh) 2002-09-04
CN1278412C true CN1278412C (zh) 2006-10-04

Family

ID=18881660

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021023719A Expired - Fee Related CN1278412C (zh) 2001-01-23 2002-01-23 压触式半导体器件

Country Status (5)

Country Link
US (1) US6548890B2 (zh)
EP (1) EP1225634B1 (zh)
JP (1) JP3954314B2 (zh)
CN (1) CN1278412C (zh)
DE (1) DE60228777D1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010904A (zh) * 2016-11-02 2018-05-08 株洲中车时代电气股份有限公司 一种功率半导体模块

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127763B2 (ja) 2002-01-22 2008-07-30 株式会社東芝 半導体装置
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
WO2004100136A1 (en) * 2003-05-12 2004-11-18 Sae Magnetics (U. K.) Ltd. An improved electrical connection between a suspension flexure cable and a head stack assembly flexible circuit
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
DE102004058946B4 (de) * 2004-12-08 2009-06-18 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Hilfsanschluss
JP5209980B2 (ja) * 2008-01-30 2013-06-12 日本インター株式会社 圧接型大電力用サイリスタモジュール
JP5481680B2 (ja) * 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8828745B2 (en) 2011-07-06 2014-09-09 United Microelectronics Corp. Method for manufacturing through-silicon via
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
CN106328621A (zh) * 2015-07-03 2017-01-11 国网智能电网研究院 垂直连接型功率模块
DE102016002821A1 (de) * 2016-03-05 2017-09-07 Wabco Gmbh Schaltkreis einer elektronischen Steuereinheit
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP2739970B2 (ja) * 1988-10-19 1998-04-15 株式会社東芝 圧接型半導体装置
EP0499707B1 (de) * 1991-02-22 1996-04-03 Asea Brown Boveri Ag Abschaltbares Hochleistungs-Halbleiterbauelement
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3344552B2 (ja) * 1997-09-17 2002-11-11 株式会社東芝 圧接型半導体装置
GB9725960D0 (en) 1997-12-08 1998-02-04 Westinghouse Brake & Signal Encapsulating semiconductor chips
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP3629172B2 (ja) 1999-09-30 2005-03-16 株式会社東芝 圧接型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010904A (zh) * 2016-11-02 2018-05-08 株洲中车时代电气股份有限公司 一种功率半导体模块
CN108010904B (zh) * 2016-11-02 2020-04-24 株洲中车时代电气股份有限公司 一种功率半导体模块

Also Published As

Publication number Publication date
JP3954314B2 (ja) 2007-08-08
DE60228777D1 (de) 2008-10-23
CN1367532A (zh) 2002-09-04
US6548890B2 (en) 2003-04-15
EP1225634B1 (en) 2008-09-10
EP1225634A2 (en) 2002-07-24
JP2002222916A (ja) 2002-08-09
EP1225634A3 (en) 2004-05-26
US20020154482A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
CN1278412C (zh) 压触式半导体器件
CN1204623C (zh) 半导体装置
CN101714597B (zh) 用于制造发光二极管封装的方法
CN1638119A (zh) 电力半导体装置
CN1187814C (zh) 输入/输出单元配置方法和半导体装置
CN1914786A (zh) 半导体装置和使用其的模块
CN1675765A (zh) 高功率mcm封装
EP2525404A1 (en) Power semiconductor module
CN1701439A (zh) 半导体装置及制造方法、使用该半导体装置的电力变换装置
JP3117281U (ja) 効率の高いマトリックス発光ダイオード素子
CN1992259A (zh) 具有半导体元件、绝缘基板和金属电极的半导体器件
JPWO2013008424A1 (ja) 電力用半導体モジュール
CN1748306A (zh) 半导体装置
KR101642754B1 (ko) 반도체장치
CN1828888A (zh) 半导体装置及其制造方法
CN1276505C (zh) 半导体器件
CN1178093C (zh) 用于驱动液晶的集成电路
CN100338751C (zh) 半导体装置
US8669568B2 (en) Light emitting device usable for variable driving voltages
US10943891B2 (en) Semiconductor module and power conversion apparatus
CN1809923A (zh) 微引线框封装及制造微引线框封装的方法
CN1779999A (zh) 整合型发光二极管及其制造方法
CN1943032A (zh) 半导体器件
US20240038733A1 (en) Semiconductor module and method for fabricating the same
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20100223