CN1285616A - 制造沟槽动态随机存取存储器中电容器掩埋片的工艺 - Google Patents

制造沟槽动态随机存取存储器中电容器掩埋片的工艺 Download PDF

Info

Publication number
CN1285616A
CN1285616A CN00120189A CN00120189A CN1285616A CN 1285616 A CN1285616 A CN 1285616A CN 00120189 A CN00120189 A CN 00120189A CN 00120189 A CN00120189 A CN 00120189A CN 1285616 A CN1285616 A CN 1285616A
Authority
CN
China
Prior art keywords
technology
substrate
groove
lower area
bottom filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00120189A
Other languages
English (en)
Other versions
CN1127130C (zh
Inventor
乌莱克·格略宁
卡尔·J·拉登斯
德克·特本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Infineon Technologies North America Corp filed Critical International Business Machines Corp
Publication of CN1285616A publication Critical patent/CN1285616A/zh
Application granted granted Critical
Publication of CN1127130C publication Critical patent/CN1127130C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

一种制造沟槽中的深沟槽电容器的工艺。此电容器包含沟槽上部区域中的颈圈和沟槽下部区域中的掩埋片。其改进包含,在制作沟槽上部区域中的颈圈之前,用诸如旋涂玻璃之类的非光敏的底层填充材料填充沟槽下部区域。此工艺可以包含下列步骤:(a)在衬底中制作深沟槽;(b)用底层填充材料填充沟槽下部区域;(c)在沟槽下部区域中制作颈圈;(d)清除底层填充物;以及(e)在沟槽下部区域中制作掩埋片。

Description

制造沟槽动态随机存取存储器中电容器掩埋片的工艺
本发明一般涉及到半导体电路，更具体地说是涉及到动态随机存取存储器(DRAM)深沟槽存储电容器及这种电容器中的掩埋片的制造。
半导体电路中的动态随机存取存储器(DRAM)通常组合有深沟槽存储电容器。由于用来对这种深沟槽存储电容器进行图形化的光刻基本尺寸随逐代DRAM工艺不断地缩小，故希望降低工艺复杂性并增大制造容差。掩埋片扩散区通常被用来连接深沟槽存储电容器阵列的平板区。然而，用来制作这种掩埋片扩散区的目前工艺给对成本敏感的DRAM制造工艺增加了工艺步骤和工艺复杂性。
例如，制造DRAM沟槽电容器掩埋片的标准工艺可能包含：
(a)在衬底表面中腐蚀沟槽；
(b)在沟槽侧壁上制作势垒层；
(c)用光刻胶填充沟槽；
(d)将光刻胶腐蚀到预定深度，用腐蚀时间控制此深度，此深度确定被填充的下部区域和暴露的上部区域；
(e)清除上部区域中的势垒层，以暴露下方的侧壁；
(f)剥离光刻胶；
(g)用势垒层作为下部区域的掩模，在侧壁上部区域上制作颈圈；以及
(h)用颈圈作为上部区域的掩模，在沟槽下部区域中形成掩埋片扩散区。
使用光刻胶填充和腐蚀步骤的上述工艺通常被称为光刻胶凹下技术。由于用光刻胶进行填充和腐蚀的步骤增加了工艺复杂性，故希望借助于取消光刻胶填充和腐蚀步骤而简化和缩短制作深沟槽存储电容器中的掩埋片扩散区的工艺。
用来制造DRAM深沟槽存储电容器以及这种电容器中掩埋片的常规方法的缺点表明，仍然存在着对改进工艺的需求。为了克服常规方法的缺点，提供了一种新工艺。本发明的目的是简化和缩短制作深沟槽存储电容器中的掩埋片扩散区的工艺。相关的目的是取消常规方法中通常使用的光刻胶填充和腐蚀步骤。
为了达到这些和其它的目的，并考虑到其目的，本发明提供了一种制造沟槽中的深沟槽电容器的工艺。此电容器包含沟槽上部区域中的颈圈和沟槽下部区域中的掩埋片。其改进包含，在制作沟槽上部区域中的颈圈之前，用非光敏的底层填充材料填充沟槽下部区域。此工艺包含下列步骤：(a)在衬底中制作深沟槽，此沟槽具有侧壁、底部、上部区域和下部区域；(b)用非光敏底层填充材料，例如旋涂玻璃，填充沟槽下部区域；(c)在沟槽上部区域中制作颈圈；(d)清除底层填充物；以及(e)在沟槽下部区域中形成掩埋片。
本发明的工艺可以按第一顺序(a)、(b)、(c)、(d)、(e)依次执行，或按第二顺序(a)、(b)、(d)、(c)、(e)执行。当工艺按第一顺序执行时，步骤(c)可以包含(ⅰ)用化学汽相淀积(CVD)方法，在衬底(或衬底上的衬垫膜)、沟槽侧壁和底层填充物上，同形淀积诸如氧化物或氮氧化物之类的介电材料；(ⅱ)腐蚀衬垫膜和底层填充物上的介质，在沟槽侧壁上留下介电颈圈。
当工艺按上述第二顺序执行时，此工艺在步骤(a)和(b)之间还可以包含在衬底(或衬底上的衬垫膜)、沟槽侧壁和沟槽底部上制作势垒膜的步骤。这一工艺在步骤(b)和(d)之间则还可以包含从上部区域中的沟槽侧壁清除势垒膜的步骤。步骤(c)则可以包含用热氧化方法生长颈圈。
这样，本发明可以包含依次执行下列步骤的工艺：(a)在衬底上制作衬垫膜层；(b)制作穿过衬垫膜层进入衬底的深沟槽；(c)用旋涂玻璃底层填充物填充沟槽下部区域；(d)在衬垫膜、沟槽侧壁和旋涂玻璃填充物上同形淀积介电材料；(e)腐蚀衬垫膜和旋涂玻璃底层填充物上的介电材料，在沟槽上部区域中的沟槽侧壁上留下介电材料组成的颈圈；(f)清除旋涂玻璃底层填充物；以及(g)在下部区域中制作掩埋片。
本发明也可以包含依次执行下列步骤的工艺：(a)在衬底上制作衬垫膜层；(b)制作穿过衬垫膜层进入衬底的深沟槽；(c)在衬底、沟槽侧壁和沟槽底部上制作势垒膜；(d)用旋涂玻璃底层填充物填充沟槽下部区域；(e)腐蚀上部区域中的沟槽侧壁上的势垒膜；(f)清除旋涂玻璃底层填充物；(g)对上部区域中的沟槽侧壁进行热氧化以生长颈圈；以及(h)在下部区域中制作掩埋片。
要指出的是，上述的一般性描述和下面的详细描述都是示例性的，而不是对本发明的限制。
从结合附图的下列详细描述中，可以最好地理解本发明。要强调的是，根据通常做法，附图中的各个零件是不按比例的。相反，为了清晰起见，各个零件的尺寸被任意地放大或缩小了。其中：
图1是示意剖面图，示出了作为根据本发明示例性实施例的制造工艺中的第一步骤而制作在衬底中和排列在衬底上的衬垫层中的深沟槽；
图2是示意剖面图，示出了作为根据本发明示例性实施例的制造工艺中的第二步骤而淀积在图1所示深沟槽中的底层填充物；
图3是示意剖面图，示出了作为根据本发明示例性实施例的制造工艺中的第三步骤而制作在未被底层填充物填充的沟槽上部区域中的侧壁上的颈圈；
图4是示意剖面图，示出了作为根据本发明示例性实施例的制造工艺中的第四步骤而从沟槽的下部区域清除底层填充物；
图5是示意剖面图，示出了作为根据本发明示例性实施例的制造工艺中的最后步骤而在衬底中制作掩埋片；
图6是示意剖面图，示出了本发明的变通示例性实施例，其中在沟槽中淀积底层填充物之前，首先用薄的势垒膜涂敷沟槽；以及
图7是示意剖面图，示出了本发明的变通示例性实施例的下一步骤，其中从下部区域清除底层填充物，并在沟槽的上部区域中制作颈圈。
现参照附图，其中相同的参考号通篇表示相同的元件，图1-5示出了根据本发明示例性实施例的制造工艺中的深沟槽。首先，如图1所示，用本技术领域熟练人员熟知的常规方法，例如用光刻和诸如反应离子刻蚀(RIE)等干法腐蚀方法，在衬底12中制作深沟槽10。衬底12通常具有排列在其上的厚度约为10-500nm的诸如氮化硅(SiN)膜的衬垫层14。当存在衬垫层14时，如图1所示，沟槽10穿透衬垫层14和衬底12二者，且沟槽在衬底12中的深度约为3-10微米。
在沟槽腐蚀步骤之后，如图2所示，涂敷形成底层填充物16的非光敏材料。底层填充物16可以例如是旋涂玻璃(SOG)膜。如本技术熟知的那样，这一步骤通常在组合一个或多个涂敷站、一系列烘焙和加热片以及一个处理机械手的清洁的轨道(未示出)上执行。
SOG涂敷工艺通常包含将晶片(未示出)置于涂敷站(未示出)的吸盘(未示出)上、通过喷嘴(未示出)涂敷定量的SOG液体先质(未示出)、以及将晶片加速到以一定的旋涂速度作圆周运动。为了得到更好的均匀性，在涂敷SOG液体先质之前，以中等动态分配速度开始旋转可能是有利的。最终的SOG液体先质膜的厚度并不很决定于淀积的先质的数量，而是决定于圆周加速度和通常约为1000-5000rpm的最终旋转速度。对于诸如Dow Corning of Midland，Michigan制造的Flowable Oxide Fox材料之类的典型市售SOG材料，这一工艺可以得到厚度在大约250-10000埃、平坦表面上的典型均匀性为0.5％σ的膜。根据所用的材料和淀积目标，可能需要涂敷多个涂层。
在离开旋涂室之后，例如在一系列加热板(未示出)上烘焙晶片。加热板通常工作于大约70-350℃的温度下。有些加热板能够达到大约450℃的温度。烘焙步骤在受控的气氛中执行，以便放出SOG先质中的溶剂，使SOG膜回流得到最佳均匀性和间隙填充，并促使先质的交联进入非晶SOG网络。根据所用的材料和淀积目标，可能需要涂敷多个涂层和多次烘焙。
这样淀积的氧化膜不如压力增强化学汽相淀积(PECVD)氧化物致密，因而具有更高的湿法腐蚀速率。虽然额外的热处理能够提高SOG氧化物的密度，但在诸如本发明中的沟槽之类的受到限制的几何形状中，SOG通常仍然保持提高了的湿法腐蚀速度。
采用液体SOG先质所固有的整平和间隙填充能力，有利于将沟槽填充到所希望的高度。Fox材料特别能够自身整平，并易于流动以填充到抬高的结构之间，除非抬高的结构横向小于约为20微米的材料特有的“滑移长度”。于是，在本应用中，SOG膜在晶片的未被图形化的区域中具有与在平坦的晶片上相同的厚度，但在图形化的区域中，在沟槽之间或上方积累材料之前，材料首先填充沟槽。于是，借助于确定给定面积中的沟槽的体积，并且将沟槽体积与可能淀积在具有相同面积的平坦衬底上的膜的体积进行比较，就能够估计沟槽中的填充物高度。在沟槽图形化区域的边沿处，通常制作虚拟结构以确保所有有效的沟槽中的填充物的良好均匀性。
于是，使用SOG工艺，填充物高度由淀积参数和沟槽与沟槽图形化区域的几何形状确定，而不是像光刻胶凹下步骤中那样由腐蚀工艺确定。由于粘合作用，SOG材料组成的小薄膜可以粘合到沟槽的侧壁。利用各向同性腐蚀工艺，例如短时间浸入在非常稀的氢氟酸(HF)中，如浸入在40∶1-500∶1(去离子水∶氢氟酸)溶液中30秒钟到3分钟，能够容易地清除这种膜。
如图3所示，在本发明的最佳实施例中，在沟槽10的上部区域22(沟槽10的未被底层填充物16填充的部分)中的侧壁20上制作颈圈18的侧壁间隔。可以借助于在衬底12上(或在衬底12上的衬垫层14上)、在沟槽侧壁20上、以及在底层填充物16上同形淀积诸如CVD氧化物或含氮的氧化物(氮氧化物)之类的介电材料，来制作颈圈18。接着，诸如RIE的各向异性干法腐蚀被用来从任何水平表面(衬底12或衬垫层14上，以及底层填充物16上)清除介电材料，仅仅在侧壁20上留下颈圈18。颈圈18的深度就这样确定于底层填充材料16的上部范围。RIE腐蚀剂可以包含包括但不局限于CF4、CHF3、NF3、O2、N2、Ar中的一个或多个的供气组合。
如图4所示，然后可以用例如含HF的溶液，从沟槽10的下部区域24湿法剥离底层填充材料16。因此，颈圈18的材料被选择来提供对底层填充物16的湿法腐蚀选择性。氮氧化物是颈圈18的合适材料。因此，颈圈18在制作下部区域24中的掩埋片的后续步骤中，被用作上部区域22中的掩模。
接着，如图5所示，掩埋片26被制作成衬底12中的外扩散区。可以用砷硅玻璃(ASG)扩散、等离子体掺杂(PLAD)、等离子体离子注入(PIII)、气相扩散、或本技术所知的其它技术，来制作形成掩埋片26的外扩散区。
现参照图6和7，在变通实施例中，可以首先用薄的势垒膜30涂敷图1的沟槽10。势垒膜30通常可以是用CVD方法淀积到厚度约为3-20nm的SiN膜。然后可以如上所述在沟槽10中淀积底层填充物16。然后，通常可以用诸如使用含有磷酸或HF的湿法溶液之类的化学腐蚀方法，从沟槽10的上部区域22清除势垒膜30。在清除上部区域22中的势垒膜30的过程中，底层填充物16掩蔽下部区域24。
然后，如图7所示，例如借助于用含有HF的化学品进行剥离，从下部区域24清除底层填充物16，并例如借助于用局部氧化工艺(LOCOS)的热氧化物生长，在上部区域22中制作颈圈32。这种局部氧化步骤可以包含在大约800-1100℃的温度下暴露于氧(O2)或水(H2O)。在氧化物生长工艺中，势垒膜30掩蔽下部区域24。然后可以清除势垒膜30，而上部区域22中的颈圈32则可以如上所述用作后续由外扩散制作掩埋片26时的掩模。作为变通，颈圈32可以用作隔离颈圈。
虽然上面参照某些具体实施例描述了本发明，但决不能认为本发明局限于所示细节。相反，可以在权利要求的范围和等价范围内作出细节方面的各种各样的修正而不超越本发明的构思。

Claims (22)

1．一种制造深沟槽中的深沟槽电容器的工艺，其中的电容器包含所述沟槽上部区域中的颈圈和所述沟槽下部区域中的掩埋片，其中的改进包含，在制作所述沟槽上部区域中的所述颈圈之前，用非光敏的底层填充材料填充沟槽下部区域。
2．权利要求1的工艺，其中所述底层填充材料是旋涂玻璃。
3．权利要求1的工艺，还包含下列步骤：
(a)在衬底中制作所述深沟槽；
(b)用所述非光敏底层填充材料填充沟槽下部区域；
(c)在沟槽上部区域中制作所述颈圈；
(d)清除所述底层填充物；以及
(e)在所述沟槽下部区域中形成所述掩埋片。
4．权利要求3的工艺，其中所述步骤按顺序(a)、(b)、(c)、(d)、(e)依次执行。
5．权利要求4的工艺还包含，在步骤(a)之前，在所述衬底上制作衬垫膜，并在步骤(a)中制作通过所述衬垫膜进入所述衬底的所述沟槽。
6．权利要求4的工艺，其中步骤(d)包含借助于使用含有氢氟酸的化学溶液的湿法剥离方法，清除所述底层填充物。
7．权利要求4的工艺，其中步骤(e)包含，用选自ASG扩散、等离子体掺杂、等离子体离子注入、和气相扩散所构成的组中的方法制作所述掩埋片。
8．权利要求4的工艺，其中步骤(c)包含：
(ⅰ)在所述衬底、所述沟槽侧壁和所述底层填充物上，同形淀积介电材料；
(ⅱ)腐蚀所述衬底和所述底层填充物上的所述介质，在沟槽侧壁上留下介电颈圈。
9．权利要求8的工艺，其中步骤(c)中的(ⅰ)包含用化学汽相淀积方法淀积所述介电材料，其中所述介电材料是氧化物和氮氧化物中的一种。
10．权利要求9的工艺，其中步骤(c)中的(ⅱ)包含用各向异性干法腐蚀方法腐蚀所述衬底和所述底层填充物上的所述介质。
11．权利要求10的工艺，其中步骤(c)中的(ⅱ)包含用反应离子刻蚀方法腐蚀所述衬底和所述底层填充物上的所述介质。
12．权利要求4的工艺，其中用非光敏底层填充物填充沟槽下部区域的步骤(b)包含涂敷旋涂玻璃膜。
13．权利要求3的工艺，其中所述步骤按顺序(a)、(b)、(d)、(c)、(e)依次执行。
14．权利要求13的工艺，其中所述沟槽还包含侧壁和底部，此工艺在步骤(a)和(b)之间还包含在所述衬底、所述沟槽侧壁和所述沟槽底部上制作势垒膜的步骤。
15．权利要求14的工艺，其中衬垫膜存在于所述衬底上，而制作势垒膜的步骤包含在所述衬垫膜上制作所述势垒膜。
16．权利要求14的工艺，在步骤(b)和(d)之间还包含从所述上部区域中的所述沟槽侧壁清除势垒膜的步骤。
17．权利要求16的工艺，还包含用化学腐蚀清除势垒膜。
18．权利要求17的工艺，其中的化学腐蚀步骤包含用含有磷酸的湿法溶液进行腐蚀。
19．权利要求16的工艺，其中的步骤(c)包含用热氧化方法生长所述颈圈。
20．权利要求13的工艺，其中用非光敏底层填充物填充沟槽下部区域的步骤(b)包含涂敷旋涂玻璃膜。
21．一种制造深沟槽电容器的工艺，此工艺包含依次执行下列步骤：
(a)在衬底上制作衬垫膜层；
(b)制作穿过所述衬垫膜层进入所述衬底的深沟槽，所述沟槽具有侧壁、底部、上部区域和下部区域；
(c)用旋涂玻璃底层填充物填充沟槽下部区域；
(d)在所述衬垫膜、所述沟槽侧壁和所述旋涂玻璃底层填充物上，同形淀积介电材料；
(e)腐蚀所述衬垫膜和所述旋涂玻璃底层填充物上的所述介电材料，在沟槽上部区域中的沟槽侧壁上留下介电材料组成的颈圈；
(f)清除所述旋涂玻璃底层填充物；以及
(g)在所述下部区域中制作掩埋片。
22．一种制造深沟槽电容器的工艺，此工艺包含依次执行下列步骤：
(a)在衬底上制作衬垫膜层；
(b)制作穿过所述衬垫膜层进入所述衬底的深沟槽，所述沟槽具有侧壁、底部、上部区域和下部区域；
(c)在所述衬底、所述沟槽侧壁和所述沟槽底部上，制作势垒膜；
(d)用旋涂玻璃底层填充物填充沟槽下部区域；
(e)腐蚀所述上部区域中的所述沟槽侧壁上的势垒膜；
(f)清除所述旋涂玻璃底层填充物；
(g)对所述上部区域中的所述沟槽侧壁进行热氧化以生长颈圈；以及
(h)在所述下部区域中制作掩埋片。
CN00120189A 1999-07-29 2000-07-20 制造沟槽动态随机存取存储器中电容器掩埋片的工艺 Expired - Fee Related CN1127130C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/354,743 1999-07-29
US09/354,743 US6271142B1 (en) 1999-07-29 1999-07-29 Process for manufacture of trench DRAM capacitor buried plates

Publications (2)

Publication Number Publication Date
CN1285616A true CN1285616A (zh) 2001-02-28
CN1127130C CN1127130C (zh) 2003-11-05

Family

ID=23394733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00120189A Expired - Fee Related CN1127130C (zh) 1999-07-29 2000-07-20 制造沟槽动态随机存取存储器中电容器掩埋片的工艺

Country Status (7)

Country Link
US (1) US6271142B1 (zh)
EP (1) EP1073115A3 (zh)
JP (1) JP3738958B2 (zh)
KR (1) KR100753428B1 (zh)
CN (1) CN1127130C (zh)
HK (1) HK1032292A1 (zh)
TW (1) TW462130B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178206B (zh) * 2013-02-26 2017-02-08 上海华虹宏力半导体制造有限公司 用于三轴磁传感器的刻蚀方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10211544C1 (de) * 2002-03-15 2003-11-27 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensatorelektrode eines Grabenkondensators aus flüssiger Phase
US6967137B2 (en) * 2003-07-07 2005-11-22 International Business Machines Corporation Forming collar structures in deep trench capacitors with thermally stable filler material
US7223669B2 (en) * 2004-06-16 2007-05-29 International Business Machines Corporation Structure and method for collar self-aligned to buried plate
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8008160B2 (en) 2008-01-21 2011-08-30 International Business Machines Corporation Method and structure for forming trench DRAM with asymmetric strap
US8193067B2 (en) 2009-12-03 2012-06-05 International Business Machines Corporation Integrated circuit and a method using integrated process steps to form deep trench isolation structures and deep trench capacitor structures for the integrated circuit
US8470684B2 (en) 2011-05-12 2013-06-25 International Business Machines Corporation Suppression of diffusion in epitaxial buried plate for deep trenches
US8994085B2 (en) 2012-01-06 2015-03-31 International Business Machines Corporation Integrated circuit including DRAM and SRAM/logic
US8637365B2 (en) 2012-06-06 2014-01-28 International Business Machines Corporation Spacer isolation in deep trench

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782036A (en) 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
JPH01158759A (ja) * 1987-12-15 1989-06-21 Fujitsu Ltd 半導体記憶装置の製造方法
US5200354A (en) 1988-07-22 1993-04-06 Hyundai Electronics Industries Co. Ltd. Method for manufacturing dynamic random access memory cell
US5182224A (en) 1988-09-22 1993-01-26 Hyundai Electronics Industries Co., Ltd. Method of making dynamic random access memory cell having a SDHT structure
US5352622A (en) * 1992-04-08 1994-10-04 National Semiconductor Corporation Stacked capacitor with a thin film ceramic oxide layer
US5406515A (en) 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
JPH088209A (ja) * 1994-01-10 1996-01-12 Cypress Semiconductor Corp 半導体装置の製造のための除去されるポストの処理方法
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
EP0735581A1 (en) 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM trench capacitor with insulating collar
US5693568A (en) * 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US5827765A (en) 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5656535A (en) 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
US5618751A (en) * 1996-05-23 1997-04-08 International Business Machines Corporation Method of making single-step trenches using resist fill and recess
TW306061B (en) 1996-08-21 1997-05-21 Taiwan Semiconductor Mfg Structure of MOSFET device and manufacturing method thereof
US5877061A (en) * 1997-02-25 1999-03-02 International Business Machines Corporation Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6281068B1 (en) * 1998-04-30 2001-08-28 International Business Machines Corporation Method for buried plate formation in deep trench capacitors
DE19842665C2 (de) * 1998-09-17 2001-10-11 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178206B (zh) * 2013-02-26 2017-02-08 上海华虹宏力半导体制造有限公司 用于三轴磁传感器的刻蚀方法

Also Published As

Publication number Publication date
JP3738958B2 (ja) 2006-01-25
JP2001044384A (ja) 2001-02-16
TW462130B (en) 2001-11-01
EP1073115A2 (en) 2001-01-31
KR20010015458A (ko) 2001-02-26
HK1032292A1 (en) 2001-07-13
CN1127130C (zh) 2003-11-05
EP1073115A3 (en) 2004-08-04
KR100753428B1 (ko) 2007-08-31
US6271142B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
US6030900A (en) Process for generating a space in a structure
US8552526B2 (en) Self-aligned semiconductor trench structures
US5069747A (en) Creation and removal of temporary silicon dioxide structures on an in-process integrated circuit with minimal effect on exposed, permanent silicon dioxide structures
CN1127130C (zh) 制造沟槽动态随机存取存储器中电容器掩埋片的工艺
CN1298043C (zh) 半导体元件和隔离半导体元件的方法
US5219780A (en) Method for fabricating a semiconductor memory cell
CN1862784A (zh) 包括隔离沟槽的半导体器件及其制造方法
KR100533978B1 (ko) 반도체 소자 제조 방법
CN1197142C (zh) 具有浅隔离槽的半导体器件
CN1152423C (zh) 半导体器件及对准于深存储沟槽的掩埋条的改进工艺
US6346455B1 (en) Method to form a corrugated structure for enhanced capacitance
US5960295A (en) Method for fabricating a storage plate of a semiconductor capacitor
CN1107975C (zh) 半导体器件的隔离区的制造方法
US6750147B2 (en) Process for integration of a trench for capacitors and removal of black silicon
US6689696B2 (en) Method for manufacturing semiconductor device employing dielectric layer used to form conductive layer into three dimensional shape
CN113539971B (zh) 半导体结构及其形成方法
US6689697B1 (en) Method of forming uniformly planarized structure in a semiconductor wafer
US6190956B1 (en) Forming a capacitor structure of a semiconductor
CN1893022A (zh) 用于利用栅阶梯化非对称凹陷制作半导体器件的方法
KR100599441B1 (ko) 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법
KR19980031090A (ko) 반도체 소자의 전하 저장전극 형성방법
KR100197670B1 (ko) 반도체 소자의 콘택홀 형성방법
CN1221023C (zh) 快闪存储器位线上的电性绝缘层的制造方法
KR100324815B1 (ko) 강유전체램의캐패시터제조방법
CN1241805A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031105