CN1294755A - 产生二维或三维导电或半导电结构的方法,擦除该结构的方法及产生上述电路结构所用的电场发生器/调制器 - Google Patents

产生二维或三维导电或半导电结构的方法,擦除该结构的方法及产生上述电路结构所用的电场发生器/调制器 Download PDF

Info

Publication number
CN1294755A
CN1294755A CN99804437A CN99804437A CN1294755A CN 1294755 A CN1294755 A CN 1294755A CN 99804437 A CN99804437 A CN 99804437A CN 99804437 A CN99804437 A CN 99804437A CN 1294755 A CN1294755 A CN 1294755A
Authority
CN
China
Prior art keywords
conduction
electrode
electric field
semiconductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99804437A
Other languages
English (en)
Other versions
CN1171301C (zh
Inventor
P·-E·诺尔达尔
G·I·莱斯塔德
H·G·古德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NO980385A external-priority patent/NO980385D0/no
Priority claimed from NO982518A external-priority patent/NO308149B1/no
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1294755A publication Critical patent/CN1294755A/zh
Application granted granted Critical
Publication of CN1171301C publication Critical patent/CN1171301C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在一种在复合基体中产生二维或三维导电或半导电结构的方法中,其中的基体是由两种或多种空间上隔开的材料构成的,一电场施加到各个材料上,或者电场是根据一协议而空间场调制的,上述协议代表使上述材料结构响应于所述电场所产生的预定导电或半导电结构的图案。所述材料结构组成的基体因此包括这种三维结构。在一种全面擦除的方法中,对基体施加一电场,直到基体中的材料响应于电场全部到达非导电态。在能构图或产生导电或半导电结构的电场发生器/调制器(EFGM)中,两个电极装置(E1,E2)包括在平行的平面内相互间隔开提供的平行条形(21,22),由此形成矩阵状结构。电极装置(E1,E2)是连接到电源(23)的过交连器件(24,25)。EFGM(20)适于在电极器件(E1,E2)中间接收薄膜材料以便产生所述结构。

Description

产生二维或三维导电或半导电结构的方法，擦除该结构的方法 及产生上述电路结构所用的电场发生器／调制器
本发明涉及在复合基体中产生二维或三维导电或半导电结构的方法，其中的基体是由一种或多种材料组成的在空间上分开的同质材料结构构成的，其中的材料响应于所供给的能量可产生状态的特定和／或化学变化，从而引起由非导电态至导电态或半导电态或是相反的转变，或者是材料导电模式的转变，其中的每种材料结构都制成薄层的形式。本发明也涉及在复合基体中全面擦除所产生的二维或三维导电或半导电结构的方法，其中的基体是由两种或多种材料组成的在空间上分开的同质材料结构构成的，其中的材料响应于所供给的能量可产生状态的特定和／或化学变化，从而引起由非导电态至导电态或半导电态或是相反的转变，或者是材料导电模式的转变，其中的每种材料结构都制成薄层的形式。最后，本发明涉及电场发生器／调制器(EFGM)，它用来在复合基体中制作图形和产生二维或三维的导电或半导电结构，其中的基体是分别由一种或多种材料组成的一个或多个在空间上分开的同质材料结构构成的，其中的材料响应于所供给的能量可产生状态的特定和／或化学变化，从而引起由非导电态至导电态或半导电态或是相反的转变，或者是材料导电模式的转变，其中的每种材料结构都制成薄层的形式。
尤其是本发明涉及制作用于电子电路中的二维或三维绝缘的、电阻的、导电的或半导体的图形和结构，更特别的是这种电子电路是由单层或几层薄膜堆叠而成的。
微电子技术的发展表现了一种稳定的趋势，即器件的尺寸更小，价格更低。已证实的预言表明其性能将提高，而每个单元或器件的价格将下降。然而今天的微电子技术实质上是建立在晶体硅的基础上的，降低回报的趋势在增长，这主要是由于与超高分辨率先刻技术的复杂性相关联的固有限制以及材料加工要求的增加。因此对基于晶体硅的当前技术的推断，不能预期在性能或价格上有急剧的突破，而进一步的改进将需要制造厂和制造设备，这都需要极强的资金投入。
另一方面基于薄膜技术的微电子学预期在不久的将来就会投入生产，在性能和价格方面都代表着真正的突破。由晶体的无机半导体转向微晶、多晶或无定形无机或有机半导体将对微电子器件的生产引入全新的边界条件，特别是材料毛坯的形式因素，使之可能做到大面积，即衬底可以是大的薄片而非由尺寸有限的锭条上切下的晶片，还有在构筑器件时有很大的机动性，这在预计明天的电子学技术时都是根本的因素。在本发明中特别强调使用有机材料，这是因为易于使用大面积的多层坯料精确地控制厚度来进行加工，及其有巨大的潜力对所希望的材料性质作化学加工。
特别是在无定形材料的电子学器件使用之前就可实现其预期的潜力，在某些领域还需进一步的发展。近些年已作出努力来改善有机半导电薄膜材料的半导体性质，晶体管的性能已有了急剧的提高，现在已能与无定形硅基的晶体管相匹敌(如参见Y．Y．Lin，D．J．Gundlach，S．F．Nelson and T．N．Jackson，“并五苯基有机薄膜晶体管(Pentacene-Based Organic Thin Film Transistors)”，IEEETransactions on Electron Devices，August 1997)。其他在进行的计划将是用镀覆工艺制作薄膜，以在低温下产生有机和无定形硅半导体膜，并可适用于广范围的有机和无机衬底材料。这就导致了用大量制造的方法开发大面积的极便宜的电子器件。
无论这方面的进展如何，还是缺少怎样全面而令人满意地解决适于在薄膜结构中便宜灵活地大量生产电互连来形成电子电路的制造工艺。当前的无定形硅基器件的电流通道和导电图形都是用传统的方法，如光刻和真空金属化来制作的。后一方法以前也已用于验证有机基半导体薄膜器件的电路(如参见A．R．Brown & al．，“聚合物晶体管制作的逻辑门及其在环路振荡器中的应用(Logic gates made frompolymer transistors and their use of ring oscillators)”，Science 270：972-974(1995))。另外，用导电“墨水”的丝网印刷技术已用于在柔性的聚合物衬底上制作晶体管(如参见F．Garnier & al．，“通过印刷技术实现的全聚合物场效应晶体管(All-polymer field-effect transistorrealized by printing techniques)”，Science 265：1884-1886(1994))。尽管光刻可提供较高的分辨率，但比较复杂而且典型地要包括湿法化学腐蚀工序，这在多层有机薄膜结构的大量生产中是不希望有的。用墨水的丝网印刷技术也远非理想，因为它只提供了低的至中等的分辨率，而且还是“湿”法。
作为以前工艺的例子，显然也可提到可用的专利文献美国专利No．5043251(Sonnenschein & al．)，在此专利中提出一种无定形聚合物三维光刻工艺，用来在聚合物材料中瞬间产生永久性的图形，它是在人工操作的条件下在稳定的无定形态聚合物膜或非晶层中进行掺杂。在制作图形时，薄膜受到光学掩蔽，通过掩模在足够的强光下曝光，烧蚀掉曝露的部分，在膜中留下清楚的三维印记。这个工艺与其他工艺一起被用于制作数据存储光盘。而且从美国专利No．5378916(Mantell)得知一种单晶结构的光敏器件，其不同的部分有不同的组分。特别是这种结构形成了二维列阵，它的第一光敏区是由一种材料制成的，在受到预定的第一个波长范围的光照时，在此材料中产生电子-空穴对。而另一个光敏区由另一种材料制成，它在受到另一个明显地不同于第一个波长范围的光照时产生电子-空穴对。还从美国专利No．5677041(Samyling)知道一种晶体管是在衬底上的光敏材料中形成掺杂层而制成的。这种光敏材料与其他材料一起可以是聚酰亚胺、聚合物、有机介电材料、导体或半导体。衬底可为硅、石英、砷化镓、玻璃、陶瓷、金属或聚酰胺。在掺杂层上有另一种光敏材料形成的中性或未掺杂层。在中性层中形成第一和第二源／漏区，并向下延伸到掺杂层上部。在中性层上部的第一源／漏区与第二源／漏区之间形成栅区，这样在栅区下面的掺杂层中产生了沟道区。漏／源和栅电极是按照所希望的电极图案，通过有图形的掩模光照中性层的最上部并对光强进行调制来实现的。此外也可使用相移掩模。
最后，从D．M．de Leeuw & al．的文章“聚合物集成电路和发光二极管(Polymeric integrated circuits and light-emitting diodes)”，IEDM，pp．331-336(1997)知道一种完全由聚合物制成的MISFET，所用的聚合物材料在紫外线的照射下能表现出所希望的电学性质。在光化学法制作掺杂的导电的聚苯胺图形时，使用了所谓的PANI薄膜。将薄膜溶解在适当的溶剂中，光激励器施加到溶液上，则在适当的衬底如聚酰亚胺膜上产生沉积。然后将PANI膜通过掩模在远紫外线中曝光，在曝露的区域原来导电的聚苯胺转变为不导电的白苯胺绿形式。因此，这里的起点是导电的聚合物膜，原来的方块电阻是1kΩ／方决，曝光后方块电阻则大于1013Ω／方块。以这种方式可在其他的导电基体中产生介电结构。图1表示Leeuw等的MISFET，它包括聚酰亚胺衬底1与PANI薄膜，用适当的掩模进行紫外曝光后在其他部分还导电的薄膜材料3中形成了绝缘结构6。在PANI薄膜中仍导电的区域3分别确定了MISFET晶体管的源电极和漏电极。在PANI膜上面还淀积有一层有机半导体材料聚噻嗯基乙烯撑或PTV薄膜4。这一层4实质上确定了MISFET晶体管的电参数。聚乙烯酚PVP膜5被淀积在PTV膜4上形成了晶体管的栅极绝缘层，它对紫外线和可见光是不透明的。在PVP膜5上再淀积另一个PANI层，并用紫外线照射产生图形，这就形成了绝缘结构6。还有一个导电区2形成了MISFET结构的栅电极。
如果几个上述的这种晶体管以薄膜叠层的形式结合起来形成电路，在一个晶体管的，例如，源极与漏极和另一个晶体管的栅极间必须使用纵向电流通道。原则上，这样的纵向电流通道可从机械上来实现，如在结构中纵向腐蚀的台阶上淀积金属膜。另一个类似的方法是在电路板上使用通孔镀覆来实现电路板上下两面电流通道的纵向连接。
本发明的主要目的是提供在大面积的柔性衬底上改进制作微电子元器件的导电连接和电极的方法，所用的工艺要能大量地廉价生产。特别是本发明的一个目的是提供这样的制作方法，它可以用于叠层的实际器件中，例如大量的相邻薄膜层叠起来而产生三维电路结构。因此本发明将有可能灵活和便宜地，同时又异常简单而精确地制作器件，例如平面显示器件、逻辑电路、存储器件等。
本发明还有一个目的是提供原位擦除这样的三维电路结构的方法，这样，结构中的材料又转变为原来的初始状态，然后用适当的方法重新构成例如与原来不同图形或结构的三维导电和半导电结构。
上述的特点与优点是用本发明的方法来实现的，即对分开的各层施加指定场强和／或其特性适于材料对电场所供给的能量产生特定响应的电场，在每种情况下按照在相关材料结构中预定的导电或半导电结构图形的协议对电场进行空间调制，这样就在各层中响应于电场所供给的能量产生了按照协议预定的图形的二维导电或半导电结构，然后优选出两个或多个层形成叠层结构，这样就形成了由分开的相邻各层构成的具有三维导电或半导电结构的复合基体。
而本发明的优点是，电场的空间调制是在与被调制层基本平行的平面内进行的，通过有电极图形的电极装置按照预定的协议为电极选择供给电压来产生点或线势场，从而产生导电或半导电结构。
本发明的优点是，在每层产生了导电或半导电结构后，由两层或多层叠起来形成的堆叠结构构成了具有三维导电或半导电结构的复合基体。
本发明也有这样的优点，即为由两个或多个自支撑层叠合形成的多层结构定位。在相邻各层叠合后的某一层最好这样来定位，在所述的第一层中的两个或多个二维导电或半导电结构与邻层的一个或多个二维导电或半导电结构进行对准，借以产生沿相反方向穿过各层的一个或多个纵向导电或半导电结构。
最后，本发明的优点是提供了导电或半导电结构，它按照协议形成了穿过这一层的纵向通道，成为这层中一个或多个二维导电或半导电结构的导电或半导体的连接，产生的每个通道的电导率或导电模式在层间可以是不变的，也可以是改变的。
按照本发明全面擦除结构的方法是向复合基体全面施加指定场强和／或其特性适于材料对电场所供给的能量产生特定响应的电场，直至复合基体中的材料响应于电场所供给的能量，全部达到其导电的或非导电的状态。
本发明的电场发生器／调制器包括：在一平面内的许多平行的条形电极组成的第一电极区；在距第一电极区一定间隔而由许多平行的条形电极组成的第二电极区，其平面平行于第一电极区，这样两组电极基本上是互相正交的如矩阵那样排列，电极区通过其交连装置与可控电源相连。电场发生器／调制器的电极区之间的间隙可以接受分立件或连续带形式的薄膜材料，薄膜材料可被连续或间歇地送过间隙而不与电极区接触，它同时相对于电极区定位和对准，因而是在一与电极区基本平行的平面内通过间隙的。这样，通过交连装置为电极区供电，在电极区中选择的电极间产生点、线或面势场，就可按照确定的协议产生导电或半导电结构。每个电极区中的电极最好面对面地做在各自的衬底表面上或衬底表面内，并且／或者其连接最好做成衬底的一部分而在衬底材料中形成导电结构。
而且本发明的优点是，电极区之间的间隙是可控的，依赖于薄膜材料的厚度。
最后本发明的优点是，每个电极区中电极的间距在0．1和1．0 μm之间，每个电板区中的电极实质上具有0．1至1．0μm的恒定宽度。
现在将结合对基本原理的综述及带有附图的示例来对本发明作更详细的说明。
图1表示一个MISFET，其电极是按照以前的工艺由光致转变材料形成的。
图2a、b分别示意地表示本发明电场发生器／调制器(EFGM)示例的截面图和俯视图，这是按照本发明的方法产生电路结构所用的第一步。
图2c、d分别示意地表示图2a、b所示的EFGM的截面图和俯视图，这是按照本发明的方法产生电路结构所用的第二步。
图2e、f分别示意地表示图2a、b所示的EFGM的截面图和俯视图，这是按照本发明的方法产生电路结构所用的第三步。
图3示意地表示按照本发明产生电路结构的方法的示例，将各个单层叠合成为多层结构。
图4是个剖面图，它表示用图2a-f所示的步骤产生的穿过多层结构的导电和半导电结构
图5是层状多层结构的示意剖面图，它含有按照本发明的方法产生的导电或半导电结构。
图6是按照本发明的方法产生的二极管结构的示意剖面图。
图7是按照本发明的方法产生的MOSFET结构的示意剖面图。
图8是按照本发明的方法产生的基于图7的MOSFET结构的逻辑反相器结构的示意剖面图。
图9是用CMOS技术实现的与门的相应电路图。
图10a-d是按照本发明产生的与门结构的分层平面图，它是使用图7所示的MOSFET结构按照图8的相应电路构成的。
图11是图10的与门结构各层叠置起来。
图12是图10的与门结构另一变种的示意图，它是由分立的MOSFET结构垂直互连而成的。
本发明的方法的基本原理是在空间上原位控制可转变材料(CM)的图形来产生具有明确导电模式和导电程度的三维结构，可转变材料(CM)具有这样的性质，它的电学性质在光照、加热或电场的影响下可发生可逆或不可逆的变化。按照本发明产生这样的结构的方法是基于使用电场，直流或交流电场。这种三维的导电或半导电结构可先使电场的直接影响局限在一个单层上而成为这种的二维结构，再把各个单层结合成多层结构而成为三维的。典型的电场致转变材料(EFCM)将是有机材料，例如一个低聚物或多聚物分子在受到如一定场强或频率的电场作用下发生由第一个初始状态到第二个新状态的相变。如下面所述，先假定由第一到第二个状态最重要的变化是导电程度的变化。下面将对用电场产生和擦除导电或半导电结构的方法结合附图的描述作一般的和更明确的讨论。
对于聚合物如聚苯胺，如前面de Leeuw等的文章所述，观察到在两个状态间的电导比高达1010。在这种情况下为在单个电路中产生导电连接，要涉及单层的光致转变材料由导电至不导电态的原位转变。在掺杂的聚苯胺膜(PANI膜)中，导电连接是用图形掩模在远紫外线下曝光来实现的。
多层不同的电场致转变材料可堆叠在一个衬底上，衬底可以是柔性的也可以是刚性的，可以是导电的也可以是不导电的。可将许多单层的场致转变材料在空间控制的电场作用下按照所需的图形做成导电的、半导电的或绝缘的，然后将这些层结合成多层堆。场致转变材料的多层堆与多层薄膜电路相结合是特别有意义的，后者需要在几层中形成导电连线、电流通道、连接点或电极，这样就可精确控制一层中的导电结构与其上、下层中导电结构的空间关系。薄膜场效应晶体管(TFET)就是一个例子，在一层中必须正确安排其源、漏电极相对于栅电极和插入的绝缘层以及半导体层的位置。另一个例子是层间的电连接，在许多情况下传统的解决协议是不能令人满意的，例如加入许多台阶而在适当的点间形成开槽或通道，然后用导电材料填充或铸入这些沟槽而形成不同层间的电连接；同时在电路板中要使用镀覆的通孔以形成从电路板前面到背面的连接。第三种情况是产生电容，即形成由一个绝缘层隔开的两个相对的导电层。显然，在多层结构中，不仅是高电导的，而且高绝缘电阻的和半导电的图形都是十分重要的。如下面将要更详细解释的，这类图形可用本发明的产生导电或半导电结构或图形的方法来产生。下面将准确和清楚地描述怎样使图形和三维结构成为很好的或很坏的导体。
这里所述的多层结构与半导体薄膜集成起来形成完整的电路是特别有意义的。目前的微电子电路是开发通常的硅衬底的半导体性质，其标准的制作程序自动地限于实现这样的架构，即将所有的有源器件集成在衬底上。如果按照本发明的方法对叠起来的每个单层进行转变来产生三维的导电或半导电结构，这样形成的整个器件在尺寸和复杂性方面实质上是没有任何限制的，只要把更多的层叠起来就可以十分简单地调整其规模。由于每一层可做得很薄，如10-100nm的量级，所得电路图形的体密度，因而也就是单位重量或体积的性能可以极高。而且可以实现混合结构，即在传统的硅基电子电路上面形成含有电场致转变电子学结构的各个薄层，使之与硅基电路一起工作。
本发明的基本目的是以单片的形式在多层材料内产生三维的导电的、半导体的或电阻的结构，所述的结构是用点、线或面电位形式的电场来产生的。现在将结合图2a-f来描述用电场产生所需结构的方法的示例。
图2a表示按照本发明的电场发生器／调制器的截面图，它是用作电场致转变材料的电学图形产生装置。电场发生器／调制器既可在空间上，亦即在平面内或二维上，产生电场，也可在空间上调制电场，而在此平面内产生所需图形的导电或半导电结构。因此在下面将把电场发生器／调制器缩写为EFGM。在图2a的截面图和图2b的俯视图中所示的EFMG20包括由细的平行电极21组成的第一电极区E1和另一个电极区E2，它在平行于第一电极区E1并与之隔开的平面内。电极区E2同样由细的平行电极22组成，其取向与第一电极区E1中的电极21基本上是正交的。电极区E1、E2与电源23相连，这里所示为直流电压源，但电源23也可为交流电压源。电源23通过电极区E1、E2各自的交连装置24、25与电极21、22相连。电极区E1、E2间的间隙允许在其间插入电场致转变材料EFCM，在图2a中标作SS1，而未与电极区接触。电极区E1、E2可做成自支撑或有支撑的薄膜，在每种情况下电极21、22都是嵌在薄膜中的。同样地，场致转变材料EFCM层SS1可为连续的薄带，它基本上插入EFGM20中在电极区E1、E2间连续运动。在例如电极区E1的电极21和电极区E2的电极22间施加电压，则在电极21和22间的相交处形成垂直于SS1层的电场，在电极21、22间受电场影响的区域场致转变材料SS1即可由非导电态转变为导电态。如果以这种方式对一个电极21和另一个电极22分别供电寻址，则在其相交处得到近似的点电势场。如果对电极区E1中的一个电极21和电极区E2中的所有电极22寻址，则沿所讨论的电极21得到实质上为线电位形式的势场，相应地在电极区E1、E2间的SS1层中将产生，例如，线状的导电结构。如果在电极区E1中许多的电极21是彼此并列的，相应地在电极区E2中许多的电极22也是彼此并列的，则在电极之间的相交处将产生面电势场，在SS1层中，例如，将产生面状的电学结构。例如，在图2a、2b中产生的这样的导电结构实质上为面结构，但也可能产生线结构的点，依赖于电场产生的方式。
图2c和2d分别为截面图和俯视图，表示怎样用EFGM20中的电极区E1、E2以适当的方式寻址而在第二层中产生，例如，导电结构9。图2e、2f相应地也表示截面图和俯视图，这是带有第三层SS3的EFGM20，这里的SS3层是带有图形的，例如，半导电结构10。如图2a-f所示，每个单独的层SS1、SS2、SS3都可产生场致转变材料EFCM图形，但正如前面所述这些层可以自支撑的单EFCM膜的形式存在，然后组合成多层膜堆，这样的结构示意地示于图3。用EFCM的导电和半导电结构制作电路可如图所示使用几路连续运动的EFCM带。图3中的每个带或膜表示为三个膜EFCM1、EFCM2、EFCM3，并使分开的EFGM20中的每一路在电场作用下转变成所需的空间图形。然后组合成多层结构MLS，如用胶合或热辅助叠合。多层结构MLS可做在一衬底上，当然是不受电场影响的衬底，但叠成层状结构的工艺步骤还是一样的。在每种情况下得到的柔性的带MLS，可折叠，或卷绕，或切割成段来作成单个电路。在图3中场致转变材料EFCM的三条带或膜EFCM1、EFCM2、EFCM3由各自的供带盘Ra驱动，分路输送，每一路都由校直卷轴Rb1、Rb2、Rb3、Rb4使带子拉紧和定位而通过EFGM20。完成图形的膜EFCM1、EFCM2、EFCM3经传导轴Rc输运，在进一步调整位置后通过叠合盘Rd而叠合成多层结构MLS。这个多层结构，如同所述，可包括衬底1，它是由另一个供带盘Ra作为单独的一路来驱动的，并与转变的膜材料EFCM一起在叠合盘Rd中叠合。对于如图2a-f所示的这样叠合和转变的三层，则可得到如图4的示意截面图所示的在衬底1上的电路结构。在所示的每一层SS1、SS2、SS3中，导电结构9与半导电结构10如同所示那样彼此垂直接触或水平延伸，而一起形成这种具有所需图形的三维结构。
在如图2a和图2b所示的电场发生器／调制器(EFGM20)中，电极区E1、E2可做在不导电材料的衬底中或衬底上，电极21、22可做在衬底的两个表面上，也可嵌在衬底中。它们也可在衬底材料本身中形成导电结构。在每个电极区E1、E2中电极21、22的宽度和间距取决于导电结构或半导电结构的空间分辨率和可作到的图形间隔。与今天的半导体工艺一致，电极21、22的宽度和相应的间距在0．1和1．0μm之间。用现在的工艺完全可以在衬底上的薄膜中用纳米工艺，如印制法或化学法，实现电极21、22的宽度，例如，为0．1μm或更窄。按照本发明的方法实现的EFGM20的电路图形，至少在尺度上是与硅基电路工艺所用的微刻蚀技术所能达到的最佳结果一致的。为了优化电极间形成的势场，可以控制电极区E1、E2间的距离，这取决于要在其中产生导电或半导电结构，即电路图形的薄膜材料的厚度。这种控制可通过未示出的微机械伺服控制法来实现，而众所周知这与操作者的技艺有关。此外，在产生电路图形期间，电极间的空间可充以高介电强度的绝缘气体，以免电极间发生击穿。
EFGM20中的电源23，如图2a和2b所示，可以是直流电源也可以是交流电源。最好做成可控电源，能为电极区E1、E2供给不同模式和特性的电流。为此，电源23和交连装置24、25将与未示出的外部控制设施连接，它可按照所需电路图形协议编程，而相应地控制在电极区E1、E2间的层状材料或薄膜材料中产生所需的导电或半导电结构。协议和所需的软件可从外部源装载到未示出的控制设施中，因此用EFGM20制作电路可以遥控。
现在将更详细地讨论可用在本发明的方法中的电场致转变材料EFCM以及可用在所说方法的示例中的特定技术。原位场致转变材料的基本原理是用空间调制和／或场强调制的电场来产生导电或半导电结构。转变本身还可以是可逆的或不可逆的。下面将给出这种具体的例子。必须说明的是EFCM现正处于早期开发阶段，预期在此领域正在进行的研究开发将大大增多可用的材料数目。
在本发明中特别愿意使用EFCM材料，因为它受到电场作用后保持这种状态直至再受到电场作用才恢复其初始状态。一般知道，这与其他不同的有机大分子和材料一起称作分子电子材料。这类材料的一个例子示于下面的文章中，Z．Y．Hua & G．R．Chen，“用于光学、电力或电子薄膜存储器的一种新材料(A new material for optical，electricaland electronic thin film memories)”，Vacuum，Vol．43，No．11：1019-1023(1992)。这种材料是由TCNQ(四氰基奎诺二甲烷)形成的一种有机金属电荷转移复合物M(TCNQ)，TCNQ起电子受主分子的作用，不同的金属作为富电子的施主。金属可以是Li、Na、K、Ag、Cu或Fe。M(TCNQ)可在施加电场下，也可以加热或光照的形式供给能量而从高阻抗态转变为低阻抗态。一般此反应可写作
[M+(TCNQ)-]n←e hv，E→Mx+(TCNQ)x+[M+(TCNQ)-]n-x
这个过程是可逆的，因为以加热、电场或光照来供给能量ε就可得到逆反应。可逆反应使得M(TCNQ)可用作双稳开关介质，如可擦除存储材料。在本发明的方法中只使用了电场而没有使用光照。在薄层中，如100-200nm，M(TCNQ)具有非线性电流-电压特性，有些可用作ROM和RAM型存储器。为此，特别有趣的是M(TCNQ)可以稳定重复地做成电流控制双稳电开关。如在电寻址存储器中，高阻抗态可用来表示二进制的1，而低阻抗态表示二进制的0。这两个状态间的转变时间小于400ns。有关材料的更多的例子将在下面的文章W．Xu & al．，“具有电学双稳态的两种新的全有机络合物(Two newall-organic complexes with electrical bistable states)”，Appl．Phys．Lett．67：2241-2242 (1995)和所附的参考文献中予以讨论。所述的材料是双稳的，在用电场使之由导电态转变为非导电态或逆变时具有明确的阈值。
在某些场致转变材料中，包括TCNQ，也可在以加热的形式供给能量时发生由非导电态到导电态的转变。因为场致转变材料基本上是介电的或高电阻的，在电极上对材料施加适当频率的交变电场，在势场区会引起发热，加热可使这一区域的材料发生由非导电态到导电态的并发转变。这样在交变电源下工作时，热转变必须被考虑作电场引起的二次效应。为使产生的导电或半导电结构得到良好的空间界定，在材料中由交变电场引起的热场必须精确地加以控制。热场也将通过材料传播而引起温度上升，这可影响势场以外材料的电学性质，而势场理想地应确定所产生的结构的空间范围。若把场致转变材料当作无限薄的层，温度的上升与由驱动电极的交点确定的，例如，点势场一起将在材料中影响到一个距离，这由下式的扩散长度来确定
μ=(κ／πfρc)1／2    (1)
式中的材料参数κ=热导率，
f=1／τ为特征频率，是脉宽τ的倒数，
ρ=材料密度，
c=材料比热。
按照(1)式，为减小热扩散而使所希望的导电或半导电结构得到清晰的空间界定，应使用交流脉冲，它在势场区提供了高场强和快速的温度上升，场致转变材料也随之而快速转变。这是可以实现的：将高场强与高场频结合起来，使用厚度100nm的薄膜形式的场致转变材料，并设想使用至多几个微秒的交流脉冲能有效地避免不需要的热扩散。在这样的情况下，也必须调节电场特性，使在理想地确定所产生的导电和半导电结构的势场区产生所需程度的电导率。
在薄膜材料或其他电子材料中不同层间的电连接是在微电子器件的制造中存在的一个主要困难。在每一层的平面内和垂直于平面方向上精确定位导电通道是极其重要的，为产生垂直于各层的连接，典型地是形成通道或通孔，填以导电材料。在以前的工艺中实际制作孔时采用钻孔、冲孔或腐蚀，用机械填充或电镀等方法添加导电材料。这种十分清楚的加工过程既复杂，成本又高，且精度有限。
在本发明中，电连接以及有源和钝化器件都可在同样的加工过程中产生，它以结构本身同样的空间精度确定了每层中的导电和半导电结构，而没有求助于其他更多的加工步骤。图5表示在这种特殊情况下，例如在SS5层中某个导电结构的一部分和与之隔开的SS8层中另一个导电结构9的一部分间产生单个导电通道9的基本原理。在几个相邻层每层同一位置的小区域内导电或半导电结构的接点间，重复地进行转变，就形成图5所示的导电材料柱9＇，并从含有第一个导电结构的起始层SS5到含有第二个导电结构的终止层SS8逐步地得到导电结构。导电柱9＇的截面可通过选择电场图案来任意确定。直接扩展这一步骤可形成许多并列的导电柱，由图5可以明显地看到，这些柱可起止于不同的层。在某一指定层中带有导电结构9，它与一个或多个纵向导电结构9＇的导电柱相连，后者将与这层中，如图5中的SS6，安排的其他导电结构9或半导电结构10一起做成，而无须其他的或不同的工艺步骤。由非导电态到导电态或反之的转变程度，典型地可由场强和／或其时间特性来控制，可能也受电场持续时间的影响。因此连接不同的两层接点的导电柱，可选择其沿层间各段的电导率而使之成为电路中的电阻。
擦除形成的三维导电或半导电结构的方法是本发明的一部分。
原则上在各个单层中的导电或半导电结构可用图2a-f中任一个所示的EFGM20和适当的光谱调制来选择擦除。然而只有在把单层结合成多层结构MLS后才可对多层结构全面地进行擦除，在基体的情形，多层结构全面受到指定场强和／或特性的电场的作用，并可能由电场供给适于材料特定响应的能量。基体中的材料则将再发生转变，直至基体的全部都达到其不导电态，如果基体是由某种材料如M(MTCNQ)制成的就属于这种情况。M(MTCNQ)材料的多层结构或基体此后可用新的导电和半导电结构来重组，但目前用电场还不可能。然而属于本申请者同时提交的国际专利申请PCT／NO99／00023所揭示的产生方法是可以使用的。
由于按照本发明的产生方法能够将适当的材料，直接或间接地(如在末一个例子中由于同时局部受热)在电场的作用下由其绝缘态转变为半导电态或反之，这就可能用这种方法来制作，例如，二极管和晶体管，并可与电阻、电容相连而形成完整的有源电子电路。形成有源元件和电路的一些更详细的例子将示于下面。
例1
图6表示按照本发明的方法产生的具有导电和半导电结构的正偏pn结二极管，是用薄膜工艺由四个子层SS1-SS4构成的。SS2和SS3层含有有源的半导体材料夹于分别在子层SS1和SS4中的电极11间。子层SS2中的半导体材料10是n型掺杂的半导体，而子层SS3中的相邻有源材料10＇是p型掺杂的半导体。子层SS1和SS4中的电极11与同层中的横向导电结构或导电通道9接触。图6中二极管结构单层的厚度典型地为100nm，这样形成的整个多层结构的厚度小于1微米。二极管结构区域的横向范围取决于使用带有如图2a-f所示的电极区E1、E2的EFGM所能实现的空间分辨率，用传统的光刻法或用光照转变材料和上述的国际专利申请PCT／NO99／00023所揭示的方法可以形成间距为0．2-1．0μm量级的电极21、22。此外使用特殊的印制法或纳米技术和化学方法将能实现的电极结构要小一个量级。实际上可以设想，使用已有的工艺来制作电极装置能够在二维对点和线势场进行空间调制至0．1μm的最小范围。
例2-MOSFET
图7示意地表示本发明所用的一个MOSFET，是用薄膜工艺完全用有机材料制成的。子层SS1中提供的栅电极12与横向导电结构9相连，而子层SS2构成了栅绝缘层13。子层SS3提供了半导体有源材料10，并对准为栅电极10。源和漏电极14由最上层SS4提供并与同一层中的横向导电结构9相连。每个子层或由导电结构或由半导电结构以及介电区构成。这种MOSFET的厚度可为1／2μm，而在平面内目前的工艺可实现的范围，由至多几微米至小于1μm，参照例1所述。
例3-CMOS逻辑反相器
图7的MOSFET结构现在可用于逻辑门电路，例如CMOS技术中的逻辑反相器，如图8所示。这种反相器是将背对背结构的具有公用栅电极的一个n-MOSFET和一个p-MOSFET的源和漏电极并联而成的。为此产生一纵向导电结构15，它穿过所有各子层SS1-SS7而与电极14＇相连。反相器的输出讯号由此导电结构15送到图中左侧的横向导电结构9上。MOSFET的公用栅极12通过图中右侧子层SS4中的横向导电结构9接收输入讯号。全部子层的厚度则小于1微米，实现的典型厚度约0．7μm，而反相器的横向范围将具有前面结合图7的MOSFET结构的讨论所述的同样尺度。
例4-CMOS与门
像图7所示的MOSFET结构的有源元件可用于形成集成电路，这是将带有所需电学性质的结构的各个子层堆叠起来，完全用有机薄膜工艺来实现的。明确地讲，下面的例子是关于与门电路的，这是用图7所示的晶体管结构由CMOS技术来实现的。为了便于理解怎样使有源器件如场效应管与多层结构结合起来而成为功能器件，如与门，将参考图9，它表示互补MOS技术(CMOS技术)与门的电路图。CMOS与门是分别用增强型n-MOSFET和p-MOSFET作开关来实现的。两个输入讯号A和B被分别送到p-MOS Q1和Q2的栅极和n-MOS Q3和Q4的栅极。如果输入讯号使A和B都为高电平，则输出讯号X将为低电平。这时Q3和Q4将都是开态，而p-MOS开关Q1和Q2都将为关态，即没有电流流过，因而输出讯号降为低电平。与之对照，如果输入讯号A或B中有一个是低电平，或是二者都是低的，相应地p-MOS晶体管Q1、Q2将分别切换为开态，输出讯号X则升高，因为串联的n-MOS管Q3、Q4中有一个或是两个都为关态而没有电流流过。正如将要看到的，器件Q1、Q2、Q3、Q4实现了一个与非门，而要实现与门，必须将与非门的输出与也是用CMOS技术实现的逻辑反相器相连，即分别用p-MOS开关Q2与n-MOS开关Q6并联。这是一个标准的CMOS反相器，如果其输入讯号 X为高电平，其输出讯号X将为输入讯号 X的反转，因而为低电平。反之，低输入讯号 X将被反转为高输出讯号X，这相当于与非门的输入讯号都是高电平。换言之，很容易作到用图9所示的电路来实现一个与门，而且熟悉工艺的人将会了解到，可以相应地实现具有任意数目输入端的逻辑或门和或非门。然而，原则上用CMOS技术，如用图7所示的晶体管结构，实现的一种门电路与一种或多种反相器结合起来可以实现所有的逻辑运算。
实际上，与门电路完全可以用图7所示的MOSFET结构，由图10a-10d所示的薄膜工艺来实现。图10a-10d表示完全由薄膜工艺实现的与门，其有源和钝化器件由四个子层SS1、SS3-SS5来提供。第一个子层SS1(图10a)含有栅电极g1-g6，此处的下标对应于图9中MOSFET Q1-Q6的下标。A和B的输入讯号通过横向导电结构或电流通道9被分别送到栅电极g1、g3和g2、g4。相应地反相器的栅电极g5、g6与横向电流通道9相连。一纵向导电结构标作15，符号△表示它由子层SS1纵向向上延伸。在图10b中的符号△和表示在SS3层中的纵向导电结构15纵向穿过这一层并向两侧延伸。SS3层包含一些有源半导体材料区域b1-b6(相应于图7中的结构10)，对应于SS1层中的栅电极g1-g6。要注意的是独特的SS2层，除了纵向导电结构15也是穿过这层并向两侧延伸外，它是由介电材料构成的，形成了组成与门的MOSFET Q1-Q6的公用栅绝缘层。SS2层当然是介于SS1层和SS3层之间，但没有表示在图中。图10c的SS4层在SS3层上面并与SS3层紧邻，分别构成相应的MOSFET Q1-Q6的源电极s1-s6和漏电极d1-d6。在SS3层中的有源半导体材料b1-b6在这里由虚线表示。纵向电流通道15也穿过SS4层而向两侧延伸，并与子层SS5的横向电流通道9接触，如图10d所示。这个横向电流通道相应于MOSFET Q2、Q3的漏电极d2和d3间的连接，此外它也与Q1的漏电极d1相连。另一个横向电流通道9实现了Q3的源电极s3与Q4的漏电极d4的串联。源电极s4和s6由另外的横向导电结构9接地，而在SS5层最右边的横向导电结构9分别与Q1、Q2和Q5的源电极s1、s2、s5相连，并供给电压Vdd。在图10d的最上端还有一个横向电流通道9，形成了Q5、Q6的漏电极d5、d6的并联以及输出线，标作X。由Q1、Q2、Q3、Q4构成的与非门的输出讯号 X被送到纵向电流通道15。图11示意地表示图10中的各层如何成为堆叠结构，这里包括了栅极绝缘层SS2。然而为了弄清堆叠过程，打破子层SS1-SS5单独的分层表示，并由虚线表示纵向导电通道15穿过各层的过程。带有栅电极层的SS1-SS5座落于没有示出的下面的介电层上，图11所示的与门结构的总厚度为0．75μm，面积约100μm2 (12．8μm2)。结构的体积因而为75μm3。按照保守的空间分辨率，这意味着在1 mm2面积上可以实现约10000个这类逻辑门，而其厚度远低于1μm。相应地电流通道9、15一起的总长度变为60μm。
例5-纵向堆叠CMOS电路的与门
用纵向堆叠的MOSFET结构可缩短与门的电流通道长度和大大简化结构，如图12所示。图中使用了与图10和11中同样的参考数字，还将看到纵向的与门结构利用了这样的事实，晶体管Q1、Q3的栅极g1和g3处于同一公共电位，Q2、Q4的栅极g2和g4处于另一公共电位而Q5、Q6的栅极g5和g6处于第三个公共电位。因此晶体管Q1-Q6以背对背结构的对管Q1、Q3，Q2、Q4，Q5、Q6共用相应的栅极g1、g3，g2、g4，g5、g6形成CMOS电路。每个CMOS电路被置于一隔离层上，在图12的每一MOSFET结构中是置于Q3下面，Q1与Q4和Q2与Q5之间。当然栅极g也由未明确标出的绝缘层构成各自的栅绝缘层，而与有源半导体材料b隔离。在图10和11中的横向电流通道现在实质上由穿过各层的纵向电流通道所取代，提供了与图9中所示的相当电路同样的连接。特别是将看到如在图10的结构中所示的也是纵向的电流通道15，它将Q5、Q6的栅极g5、g6与Q2、Q3的漏电极d2、d3以及Q1的漏电极d1连接起来。
图12的纵向与门结构包括衬底1是由总共24个子层构成的，其中6个较厚的绝缘层成为栅绝缘层，三个相应的厚绝缘层使成对的MOSFET结构相互隔离。按照图11所述的同样的尺寸，整个图12堆叠结构的厚度因而约3μm，座落于16μm2的面积上。总体积变为小于50μm3，较图11的结构小了1／3。然而最重要的是，在图11的结构中由所示的尺寸其电流通道的长度为52μm，而图12的结构在一优选示例中此长度约为15μm，减小了70％。在这种连接中应特别注意，图12是示意的，而且为了表示得更清楚，纵向的电流通道相互被平面的连接所取代。不过，这些通道可被置于与结构的一个侧面平行的同一平面内。
为了用光照转变的有机材料在薄膜中产生导电和半导电结构，在今天的薄膜技术范围内使用上述的工艺完全能够减小水平方向的线度，这样元件的密度至少可增加一个数量级。这就意味着在1mm2的面积上可实现图11结构的这种门电路105个，其层厚远小于1μm，而图12的结构在相同的面积上可以稍好一些的因子实现6·105个门电路，这样器件的密度就比图11的结构增加33％。
各个单层的加工，即用电场进行转变而产生导电或半导电结构，并完成了图2a-f和图3所示的加工后，在各个单层结合成多层结构而形成堆叠的电路结构之前，还可进行一些后处理和修正，如可能的热处理。
例如在转变后可对各个单层进行热处理以控制导电和／或半导电结构的性质，如把单体转变为低聚物或多聚物、掺杂、晶化等。这些工艺都是熟知的并已得到广泛的应用，因而这里不再给出一些明确的示例。热处理也可用，例如，光照来完成。另一种可能是使用交变电场。原则上，也可用交变电场来影响EFCM的场致转变，而图2a-f中所示的电源23则当然必须是交流电压源。按照那样的连接，受到交流电场的电阻材料将被加热。用交流电场来产生由非导电态至，例如，导电态的转变就可发生对所产生的导电结构的加热，因而也可与转变过程同时在原位发生所希望的热处理。
在各层中使用例如有机材料，并按照本发明使用电场来产生导电和半导电结构的转变，就可制作比用今日的无机半导体工艺所能达到的更便宜和简单得多的电子器件。如果成卷成盘地制作图7所示的电路，就可进行大量和快速的生产而没有实质的尺寸限制。然而，将分开的单层结合成多层而形成堆叠结构，层与层间的对准是较为严格的，以保证纵向导电结构在分开的各层中对准的一致，在半导电结构中如电极和有源半导体材料也要这样做。对准精度的要求由图形间距给出，这可在制作导电和半导电结构时来实现，实际上也可用干涉法作控制和定位，或用光学标记、或是机械或电学的纳米工艺来实现。然而，这样的方法不属于本发明的范围，因而不作更多的讨论，但熟悉工艺的人必须关心这个问题。
可在远离电路制作处使用本发明的方法来产生各种结构，设计指定电路的多层结构的协议，然后下载，例如，控制软件而在生产方就地控制实际产生的电路图形。因此用户可按照自己的规格遥控电路的创制和生产，只要传送必须的指令和信息即可。这样本发明可提供具有全新内容的概念应用电路和顾客指定电路的生产。

Claims (15)

1．一种在复合基体中产生二维或三维导电或半导电结构的方法：其中的基体是由以一个或多个在空间上分开的同质材料结构提供的一种或多种材料分别组成的；其中的材料响应于所供给的能量可产生状态的特定和／或化学变化，从而引起由非导电态至导电态或半导电态或是相反的转变，或者是材料导电模式的转变；其中的每种材料结构都制成薄层的形式，特征在于通过为单独的一层施加具有指定场强的电场和／或具有使材料对由电场供给的能量产生特定响应的特性的电场，在每种情况下按照预定的协议对电场的空间调制代表在相关的材料结构中预定的导电或半导电结构的图形，借此在各个层中响应于电场所供给的能量，产生按协议预定图形的二维导电或半导电结构，然后优选所得的两层或更多层而成为堆叠结构，这样由相邻的各个单层形成的复合基体提供了三维的导电或半导电结构。
2．按照权利要求1的方法，特征在于通过有图形的电极在与薄层基本平行的平面内空间调制电场，按照预定协议向电极选择供给电压而产生点或线势场，从而产生导电或半导电结构。
3．按照权利要求1的方法，特征在于由两层或更多层形成的堆叠结构是在每层产生了导电或半导电结构后结合而成的层状多层结构，由之形成的复合基体具有三维的导电或半导电结构。
4．按照权利要求3的方法，特征在于形成的多层结构是由两个或更多个自支撑薄层叠成的堆叠结构。
5．按照权利要求4的方法，特征在于先确定某一层，在它与邻层叠片后，将所述的第一层中的两个或多个二维的导电或半导电结构按照协议与邻层中的一个或多个二维导电或半导电结构进行对准，这样就可沿相反方向产生一个或多个穿过这些层的纵向的导电或半导体通道。
6．按照权利要求5的方法，特征在于提供导电或半导电结构，它按照协议穿过这一层而与此层中的一个或多个二维导电或半导电结构形成导电的或半导体的连接。
7．按照权利要求6的方法，特征在于产生的每个通道的电导率或导电模式在层间是不变的。
8．按照权利要求6的方法，特征在于产生的每个通道的电导率或导电模式在层间是改变的。
9．一种全面擦除复合基体中产生的二维或三维导电或半导电结构的方法，其中的基体是分别由一种或多种材料组成的一个或多个在空间上分开的同质材料结构构成的；其中的材料可响应于所供给的能量产生状态的特定和／或化学变化，从而引起由非导电态至导电态或半导电态或是相反的转变，或者是材料导电模式的转变；其中的每种材料结构都制成薄层的形式，特征在于对复合基体全面施加具有指定场强的电场和／或具有对由电场供给的能量适合于材料产生特定响应的特性的电场，直至复合基体中的材料响应于电场所供的能量全部达到其导电或非导电态。
10．用于在复合基体中制图形和产生二维或三维导电或半导电结构的电场发生器／调制器(EFGM)，其中的基体是分别由一种或多种材料组成的一个或多个在空间上分开的同质材料结构构成的；其中的材料可响应于所供给的能量产生状态的特定和／或化学变化，从而引起由非导电态至导电态或半导电态或是相反的转变，或者是材料导电模式的转变；其中的每种材料结构都制成薄层的形式；所述电场发生器／调制器(20)的特征在于包含：在一平面内形成具有许多平行的条形电极(21)的第一电极区(E1)；在与第一个平面平行并与之间隔一定距离的第二平面内具有许多平行的条形电极(22)的第二电极区(E2)，这样电极(21、22)的取向基本上是相互正交的，如矩阵那样排列，电极区(E1、E2)通过交连装置(24、25)与控制电源(23)相连；电场发生器／调制器电极区之间的间隙可以接受分立件或连续带式的薄膜材料，薄膜材料可被连续或间歇地送过间隙而不与电极区接触，它同时具有定位和对准，因而基本上是在一与电极区平行的平面内通过间隙的，这样在电极区(E1、E2)的交连装置(24、25)由电源供电时对电极(21、22)进行选择来产生点、线或面势场，就可按照确定的协议产生导电或半导电结构。
11．权利要求10的电场发生器／调制器，特征在于每个电极区(E1、E2)中的电极(21、22)分别做在衬底的表面上或表面中，彼此相对。
12．权利要求11的电场发生器／调制器，特征在于条形电极(21、22)被做成衬底的一部分，并成为衬底材料中的导电结构。
13．权利要求10的电场发生器／调制器，特征在于电极区(E1、E2)间的距离是可控的，取决于薄膜材料的厚度。
14．权利要求10的电场发生器／调制器，特征在于每个电极区(E1、E2)中电极条(21、22)的相互间距在0．1至1．0μm间。
15．权利要求10的电场发生器／调制器，特征在于每个电极区(E1、E2)中的电极条(21、22)基本上具有0．1至1．0μm的恒定宽度。
CNB998044377A 1998-01-28 1999-01-28 产生和擦除导电和半导电结构的方法及电场发生器调制器 Expired - Fee Related CN1171301C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NO19980385 1998-01-28
NO980385A NO980385D0 (no) 1998-01-28 1998-01-28 Kretser generert ved omvandling in situ
NO19982518 1998-06-02
NO982518A NO308149B1 (no) 1998-06-02 1998-06-02 Skalerbar, integrert databehandlingsinnretning

Publications (2)

Publication Number Publication Date
CN1294755A true CN1294755A (zh) 2001-05-09
CN1171301C CN1171301C (zh) 2004-10-13

Family

ID=26648814

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB998044903A Expired - Fee Related CN1187793C (zh) 1998-01-28 1999-01-28 制作导电或半导电三维结构的方法和擦除该结构的方法
CNB998044377A Expired - Fee Related CN1171301C (zh) 1998-01-28 1999-01-28 产生和擦除导电和半导电结构的方法及电场发生器调制器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB998044903A Expired - Fee Related CN1187793C (zh) 1998-01-28 1999-01-28 制作导电或半导电三维结构的方法和擦除该结构的方法

Country Status (12)

Country Link
US (3) US6403396B1 (zh)
EP (2) EP1051745B1 (zh)
JP (2) JP2002515641A (zh)
KR (2) KR100375392B1 (zh)
CN (2) CN1187793C (zh)
AT (1) ATE377842T1 (zh)
AU (2) AU733522B2 (zh)
CA (2) CA2319428C (zh)
DE (1) DE69937485T2 (zh)
HK (2) HK1035602A1 (zh)
RU (2) RU2183882C2 (zh)
WO (2) WO1999044229A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935254B2 (en) 2008-09-18 2018-04-03 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
CN104889042B (zh) * 2008-09-18 2018-09-18 富士胶片索诺声公司 用于制造超声换能器和其他部件的方法
US10596597B2 (en) 2008-09-18 2020-03-24 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859548B2 (en) 1996-09-25 2005-02-22 Kabushiki Kaisha Toshiba Ultrasonic picture processing method and ultrasonic picture processing apparatus
JP4744757B2 (ja) 1999-07-21 2011-08-10 イー インク コーポレイション アクティブマトリクス駆動電子ディスプレイの性能を高めるための蓄電キャパシタの使用
EP1208603A1 (en) 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
WO2001033649A1 (en) * 1999-11-02 2001-05-10 Koninklijke Philips Electronics N.V. Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
EP1136942A1 (de) * 2000-03-22 2001-09-26 Infineon Technologies AG Schaltungsanordnung zum Schützen einer Schaltung gegen Analyse und Manipulation
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
WO2002015264A2 (de) * 2000-08-18 2002-02-21 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
EP1310004A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
KR100394028B1 (ko) * 2000-12-28 2003-08-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
WO2002025750A1 (de) * 2000-09-22 2002-03-28 Siemens Aktiengesellschaft Elektrode und/oder leiterbahn für organische bauelemente und herstellungsverfahren dazu
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10061299A1 (de) * 2000-12-08 2002-06-27 Siemens Ag Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu
DE10063721A1 (de) * 2000-12-20 2002-07-11 Merck Patent Gmbh Organischer Halbleiter, Herstellungsverfahren dazu und Verwendungen
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
JP2005509200A (ja) * 2001-03-26 2005-04-07 シーメンス　アクチエンゲゼルシヤフト 少なくとも２つの有機電子構成エレメントを有する装置、および該装置のための製造方法
KR100885276B1 (ko) 2001-05-07 2009-02-23 어드밴스드 마이크로 디바이시즈, 인코포레이티드 복합 분자 물질을 이용한 부동 게이트 메모리 디바이스
AU2002340795A1 (en) 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
AU2002340793A1 (en) * 2001-05-07 2002-11-18 Coatue Corporation Molecular memory device
DE60220912T2 (de) * 2001-05-07 2008-02-28 Advanced Micro Devices, Inc., Sunnyvale Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben
WO2002091494A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Switch element having memeory effect
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
WO2003009359A1 (fr) * 2001-07-16 2003-01-30 Boris Aronovich Gurovich Procede de formation d'une structure a couches multiples a parametres predetermines
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
DE60130586T2 (de) * 2001-08-13 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale Speicherzelle
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
DE10151036A1 (de) * 2001-10-16 2003-05-08 Siemens Ag Isolator für ein organisches Elektronikbauteil
DE10151440C1 (de) 2001-10-18 2003-02-06 Siemens Ag Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung
DE10160732A1 (de) * 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
DE10212639A1 (de) * 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
RU2205469C1 (ru) * 2002-04-18 2003-05-27 Гурович Борис Аронович Способ получения объемной проводящей структуры
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
EP1526902B1 (de) * 2002-08-08 2008-05-21 PolyIC GmbH & Co. KG Elektronisches gerät
DE50306683D1 (de) 2002-08-23 2007-04-12 Polyic Gmbh & Co Kg Organisches bauelement zum überspannungsschutz und dazugehörige schaltung
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
EP1559147B1 (de) * 2002-10-02 2014-11-12 Leonhard Kurz Stiftung & Co. KG Folie mit organischen halbleitern
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP2006505927A (ja) * 2002-11-05 2006-02-16 ポリアイシー ゲーエムベーハー ウント コー、 カーゲー 高分解能の構造を有する有機電子要素およびそれを製造する方法
DE10253154A1 (de) * 2002-11-14 2004-05-27 Siemens Ag Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe
ATE354182T1 (de) * 2002-11-19 2007-03-15 Polyic Gmbh & Co Kg Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
EP1563554B1 (de) * 2002-11-19 2012-01-04 PolyIC GmbH & Co. KG Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
US6905908B2 (en) * 2002-12-26 2005-06-14 Motorola, Inc. Method of fabricating organic field effect transistors
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
US20060160266A1 (en) * 2003-01-21 2006-07-20 Adolf Bernds Organic electronic component and method for producing organic electronic devices
DE10302149A1 (de) * 2003-01-21 2005-08-25 Siemens Ag Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik
CA2515614A1 (en) * 2003-01-29 2004-08-12 Polyic Gmbh & Co. Kg Organic storage component and corresponding triggering circuit
JP2004311845A (ja) * 2003-04-09 2004-11-04 National Institute Of Advanced Industrial & Technology 発電機能を有する可視光透過構造体
US7049153B2 (en) 2003-04-23 2006-05-23 Micron Technology, Inc. Polymer-based ferroelectric memory
JP4583004B2 (ja) * 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
RU2243613C1 (ru) * 2003-07-16 2004-12-27 Гурович Борис Аронович Способ формирования объемной структуры
DE10338277A1 (de) * 2003-08-20 2005-03-17 Siemens Ag Organischer Kondensator mit spannungsgesteuerter Kapazität
DE10339036A1 (de) 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
DE10340643B4 (de) * 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
DE10340644B4 (de) * 2003-09-03 2010-10-07 Polyic Gmbh & Co. Kg Mechanische Steuerelemente für organische Polymerelektronik
WO2005031890A1 (en) * 2003-09-24 2005-04-07 E.I. Dupont De Nemours And Company Process for laminating a dielectric layer onto a semiconductor
JP4729843B2 (ja) * 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
DE10349963A1 (de) 2003-10-24 2005-06-02 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer Folie
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
JP4501444B2 (ja) * 2004-02-04 2010-07-14 ソニー株式会社 トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
US7230368B2 (en) 2004-04-20 2007-06-12 Visualsonics Inc. Arrayed ultrasonic transducer
US7122489B2 (en) * 2004-05-12 2006-10-17 Matsushita Electric Industrial Co., Ltd. Manufacturing method of composite sheet material using ultrafast laser pulses
US7374102B2 (en) * 2004-05-14 2008-05-20 Wavezero, Inc. Radiofrequency antennae and identification tags and methods of manufacturing radiofrequency antennae and radiofrequency identification tags
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
GB0413749D0 (en) * 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
DE102004040831A1 (de) * 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
RU2284267C2 (ru) * 2004-11-10 2006-09-27 Броня Цой Материал для компонентов радиоэлектронных приборов
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102004059465A1 (de) * 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7420442B1 (en) * 2005-06-08 2008-09-02 Sandia Corporation Micromachined microwave signal control device and method for making same
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE602005023597D1 (de) * 2005-07-08 2010-10-28 St Microelectronics Srl Verfahren zur Realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
WO2007056104A2 (en) 2005-11-02 2007-05-18 Visualsonics Inc. High frequency array ultrasound system
JP2007252249A (ja) * 2006-03-22 2007-10-04 Oki Electric Ind Co Ltd 有機化合物合成装置，光照射装置，有機化合物合成用基板および有機化合物の合成方法
US20070279230A1 (en) * 2006-06-01 2007-12-06 Wavezero, Inc. System and Method for Attaching Radiofrequency Identification Chips to Metalized Antenna
JP2008021814A (ja) * 2006-07-13 2008-01-31 Hitachi Ltd 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
US7851786B2 (en) * 2006-09-01 2010-12-14 Alcatel-Lucent Usa Inc. Programmable polyelectrolyte electrical switches
JP5250981B2 (ja) * 2007-02-21 2013-07-31 セイコーエプソン株式会社 有機デバイスの製造方法並びに電子機器
US9520563B2 (en) * 2007-11-21 2016-12-13 The Board Of Trustees Of The Leland Stanford Junior University Patterning of organic semiconductor materials
US10441185B2 (en) * 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011079006A1 (en) * 2009-12-23 2011-06-30 Imra America, Inc. Laser patterning using a structured optical element and focused beam
US8656333B1 (en) * 2010-02-16 2014-02-18 Deca Technologies, Inc. Integrated circuit package auto-routing
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US20110266436A1 (en) * 2010-04-29 2011-11-03 Battelle Energy Alliance, Llc Apparatuses and methods for forming electromagnetic fields
US8502159B2 (en) * 2010-04-29 2013-08-06 Battelle Energy Alliance, Llc Apparatuses and methods for generating electric fields
RU2461151C1 (ru) * 2011-01-25 2012-09-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Ионный диод для генерации нейтронов
RU2479890C1 (ru) * 2011-12-07 2013-04-20 Открытое акционерное общество "Научно-исследовательский институт полупроводникового машиностроения" Кассета для технологических спутников фотопреобразователей
JP6105266B2 (ja) 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
KR102433736B1 (ko) 2012-01-23 2022-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
US8753904B2 (en) 2012-06-07 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for semiconductor device pattern loading effect characterization
US9482518B2 (en) 2012-06-07 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for semiconductor device process determination using reflectivity measurement
RU2504046C1 (ru) * 2012-07-12 2014-01-10 Открытое акционерное общество "Концерн радиостроения "Вега" Способ получения межсоединений в высокоплотных электронных модулях
CN103338596A (zh) * 2013-06-18 2013-10-02 华南理工大学 一种不用光刻胶的全加成线路板制作方法
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
CN104282250B (zh) * 2014-10-24 2016-08-31 深圳市华星光电技术有限公司 Tft 中mis 结构设计的控制方法及系统
JP6504497B2 (ja) * 2015-03-04 2019-04-24 株式会社アルバック タッチパネルおよび透明導電性基板
CN105353590B (zh) * 2015-12-11 2018-01-02 中国电子科技集团公司第四十一研究所 薄膜电路金属化孔内光刻胶的曝光方法及基片承载装置
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
CN109216370B (zh) * 2017-06-29 2022-12-06 爱思开海力士有限公司 执行uv辅助擦除操作的存储器件
RU185725U1 (ru) * 2018-07-02 2018-12-17 федеральное государственное бюджетное научное учреждение "Научно-исследовательский институт перспективных материалов и технологий" Микроволновое устройство для термообработки полимерных композиционных материалов
RU2700231C1 (ru) * 2018-10-24 2019-09-13 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Способ формирования трехмерных структур топологических элементов функциональных слоев на поверхности подложек
US20220221600A1 (en) * 2019-04-12 2022-07-14 Queen Mary University Of London Radiation detector
CN116801532A (zh) * 2021-05-14 2023-09-22 Oppo广东移动通信有限公司 壳体、其制备方法、可穿戴设备及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507672A (en) * 1980-03-14 1985-03-26 The Johns Hopkins University Method of fabricating a current controlled bistable electrical organic thin film switching device
US4371883A (en) * 1980-03-14 1983-02-01 The Johns Hopkins University Current controlled bistable electrical organic thin film switching device
US5407851A (en) * 1981-02-23 1995-04-18 Unisys Corporation Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate
US4825408A (en) * 1984-04-25 1989-04-25 The Johns Hopkins University Multistate optical switching and memory apparatus using an amphoteric organic charge transfer material
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
US5427941A (en) 1985-08-08 1995-06-27 Schering Corporation Actinomadura brunnea var. antibiotica strains
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
EP0263574A1 (en) * 1986-09-08 1988-04-13 THORN EMI North America Inc. A method of manufacturing a semiconductor device, and a semiconductor device, having at least one selectively actuable conductive line
US4806995A (en) * 1987-02-02 1989-02-21 Olin Corporation Optical and electrical switching devices and a polymer composition containing pendant organic charge transfer salt moieties useful in switching devices
DE3853675T2 (de) * 1988-06-01 1995-08-31 Texas Instruments Inc Optische Schaltvorrichtung.
JPH07103190B2 (ja) * 1989-02-15 1995-11-08 松下電器産業株式会社 有機導電性薄膜とその製造方法
US5043251A (en) 1989-11-29 1991-08-27 The United States Of America As Represented By The Secretary Of The Navy Process of three dimensional lithography in amorphous polymers
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5378916A (en) 1993-02-17 1995-01-03 Xerox Corporation Color imaging charge-coupled array with multiple photosensitive regions
DE69413436T2 (de) 1993-03-09 1999-05-20 Koninkl Philips Electronics Nv Herstellungsverfahren eines Musters von einem elektrisch leitfähigen Polymer auf einer Substratoberfläche und Metallisierung eines solchen Musters
US5427841A (en) 1993-03-09 1995-06-27 U.S. Philips Corporation Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
EP1178530A2 (en) 1993-09-30 2002-02-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5537108A (en) 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
JP3770631B2 (ja) * 1994-10-24 2006-04-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US5703394A (en) * 1996-06-10 1997-12-30 Motorola Integrated electro-optical package
EP0968537B1 (en) * 1997-08-22 2012-05-02 Creator Technology B.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935254B2 (en) 2008-09-18 2018-04-03 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
CN104889042B (zh) * 2008-09-18 2018-09-18 富士胶片索诺声公司 用于制造超声换能器和其他部件的方法
US10596597B2 (en) 2008-09-18 2020-03-24 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US11094875B2 (en) 2008-09-18 2021-08-17 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US11845108B2 (en) 2008-09-18 2023-12-19 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components

Also Published As

Publication number Publication date
US6403396B1 (en) 2002-06-11
US6776806B2 (en) 2004-08-17
RU2183882C2 (ru) 2002-06-20
JP2002515641A (ja) 2002-05-28
CA2319430C (en) 2004-05-11
AU2303299A (en) 1999-09-20
WO1999044229A1 (en) 1999-09-02
JP4272353B2 (ja) 2009-06-03
EP1051745A1 (en) 2000-11-15
WO1999045582A9 (en) 1999-11-11
AU739848B2 (en) 2001-10-18
HK1035602A1 (en) 2001-11-30
CN1187793C (zh) 2005-02-02
US6432739B1 (en) 2002-08-13
DE69937485D1 (de) 2007-12-20
EP1051741A1 (en) 2000-11-15
CN1171301C (zh) 2004-10-13
JP2002512438A (ja) 2002-04-23
CN1295719A (zh) 2001-05-16
CA2319428A1 (en) 1999-09-10
HK1035438A1 (en) 2001-11-23
CA2319430A1 (en) 1999-09-02
US20030085439A1 (en) 2003-05-08
ATE377842T1 (de) 2007-11-15
KR20010040452A (ko) 2001-05-15
CA2319428C (en) 2004-10-12
EP1051745B1 (en) 2007-11-07
AU2749599A (en) 1999-09-15
RU2210834C2 (ru) 2003-08-20
KR100375392B1 (ko) 2003-03-08
KR100375864B1 (ko) 2003-03-10
DE69937485T2 (de) 2008-08-21
WO1999044229A9 (en) 1999-12-02
WO1999045582A1 (en) 1999-09-10
AU733522B2 (en) 2001-05-17
KR20010034466A (ko) 2001-04-25

Similar Documents

Publication Publication Date Title
CN1171301C (zh) 产生和擦除导电和半导电结构的方法及电场发生器调制器
TWI244786B (en) Dual panel-type organic electroluminescent device and method for fabricating the same
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
CN1146039C (zh) 可调节的集成数据处理设备
CN108401468A (zh) 3d半导体器件和结构
CN104900532B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
TW200931497A (en) Method of making a pillar pattern using triple or quadruple exposure
WO2015163603A1 (ko) 재구성 가능한 전자 소자 및 이의 동작 방법
US20010055201A1 (en) Circuit configuration having at least one nanoelectronic component and method for fabricating the component
CN101449378B (zh) 集成电路互连
TW201110328A (en) 3D memory array arranged for FN tunneling program and erase
JP2000223575A5 (zh)
US20230395572A1 (en) 3d semiconductor device and structure with metal layers
Kaschura The Organic Permeable Base Transistor: Operation Principle and Optimizations
JPS63104373A (ja) 半導体記憶装置
DE102018209424A1 (de) Substratvorspannung in SOI-FET-Technologie
JPS6230368A (ja) 半導体装置

Legal Events

Date Code Title Description
BB1A Publication of application
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20100301