CN1302422A - 电抗负载的驱动电路 - Google Patents

Abstract

一种高效谐振开关驱动器电路(10),包括连接于谐振天线(12)和驱动器电路(14)之间的匹配电抗(16)。该匹配电抗执行从所述驱动器电路到所述天线的串行到并行阻抗匹配。

Description

电抗负载的驱动电路

                    发明背景

本发明一般涉及用于驱动电抗负载的电路，特别涉及用于将DC电流转换成射频电抗负载中的正弦环流的高效谐振开关电路。例如，本发明可用于驱动电抗性(电感性)环行天线，比如用在电子物品监视(electronic article surveillance，EAS)系统的问答器(interrogator)中的电抗性(电感性)环行天线。

带有谐振电路的驱动电路通常用于启动能量从DC电源向电抗负载的有效转化。图1示出一般形式的现有技术的驱动电路100，该驱动电路100用于驱动电抗性(电感性)负载102(Ls)。驱动电路100包括一电流开关装置Qs、一谐振电容(Cs)和损耗元件(Ro)，该损耗元件表示与电抗负载Ls 102和电容Cs的电阻以及可连接到电路100的其它附加电阻有关的功率损耗。电路100的最优设计是用于将功率传递到损耗元件(Ro)，而不是将无功能量传递到电感负载(Ls)。这样，对电路100的效率的分析通常是相对于传递到损耗元件(Ro)的功率量而言的。下面的讨论就是指这种通常的方法。(附加电阻可以是包含电感Ls和电容Cs的谐振电路的一部分，比如用以增加谐振带宽。)

图2示出与驱动电路100典型相关的电压和电流波形102、104。上面的波形104表示电流开关装置Qs和电容Cs两端的电压(Vs)，是由电流开关装置Qs所进行的电流切换而造成的。下面的波形106表示流过电抗负载Ls的电流(Ils)。

希望以最高可能的效率来操作用于电抗负载的驱动电路。低效率的驱动电路需要提供更大的功率。低效率的驱动电路还以热的形式浪费实际功率，从而需要用于除热的更大的散热装置和/或冷却风扇，并且通常可靠性低。电流开关装置Qs的特性决定了现有技术的驱动电路100的效率。尤其是，使开关装置Qs在线性模式中操作的时间百分比决定了现有技术的驱动电路100的所谓的操作类型(classof operation)，所述线性模式是其中使电流作为时间的连续函数而不是时间的开/关函数而变化的模式。

在电抗负载驱动电路中，比如在驱动电路100中，功率转换效率一般是指由损耗元件Ro所消耗的功率量(电路的电阻损耗)。因此，功率转换效率是在损耗元件Ro中消耗的功率除以驱动电路100所消耗的总功率(传递到损耗元件Ro的功率和由电流开关装置Qs消耗的功率的总和)所得的百分比。

通常所知的驱动电路100的操作类型为A类、B类和C类。A类操作是指在100％的时间内在线性模式中操作电流开关装置Qs。A类操作的效率很低，这是由电流开关装置Qs所消耗的功率而导致的。这种功率消耗是由电流开关装置Qs两端的瞬时电压和流过该装置的瞬时电流所造成的，该瞬时电压和瞬时电流是由电流开关装置Qs的线性模式所导致的。现有技术的驱动电路100的A类操作理论上具有25％的最大效率。

电路100的B类操作是指在大约50％的时间内在线性模式中操作电流开关装置Qs。换言之，使开关装置Qs在驱动波形的每个周期的一半时间内线性操作。现有技术的驱动电路100的B类操作的最大理论功率转换效率为78.65％，然而实际实施中经常获得不到50％的效率。

电路100的C类操作是指在不到50％的时间内在线性模式中操作电流开关装置Qs。实际上，电路100的C类操作使电流开关装置Qs主要作为通/断开关进行操作，因而使其不适用于真正的线性放大应用。图2的导通时间图用于C类操作。在实际应用中，现有技术的电路100的C类操作获得通常在40％和80％之间的最大效率操作。这种效率仍然不能满足本发明的目的。

图3示出现有技术的“回扫”驱动电路108，通常用作CRT显示器(电视和监视器)中的水平偏转驱动电路。当用作CRT中的偏转驱动电路时，驱动电路108包括一高压变压器(Ls)、一电流开关装置(Qs)和一谐振电容(Cs)。驱动电路108还可以包括一大容值的耦合电容(Cc)，用以防止DC电流流过偏转线圈(Lo)电感，因为DC电流流过偏转线圈(Lo)电感会造成CRT显示中的水平定位错误。

驱动电路108可以称为谐振开关驱动电路，因为电流开关装置Qs的操作严格限制于开/关模式。驱动电路108的谐振部分是由偏转线圈Lo和高压变压器Ls以及谐振电容Cs的并联组合形成的。当作为水平偏转电路操作时，电流开关装置Qs在扫描期间(大约为总周期的80％)闭合，使平底电压波形加到偏转线圈(Lo)上(见图3的波形Vs和Vo)。在电流开关装置Qs接通时间内，电源电压(Vsp)加到电感(Ls)和(Lo)。就象在现有技术中所熟知的，流过电感Ls和Lo的电流在此时间内线性增加。这种线性电流增加是想要的，因为它会作为时间的函数造成或多或少的CRT的电子的线性偏转，从而造成CRT屏幕上的或多或少的信息的均匀分布。

当开关装置Qs在所谓的回扫时间(大约为总周期的20％)内断开时，存储在电感Ls和Lo中的能量以谐振形式传送到谐振电容(Cs)。这样就造成电容(Cs)上的高压半正弦信号的产生，其峰值大大高于电源电压(Vsp)的幅值。因此，电感Ls和Lo上的电压与电流开关装置Qs闭合时加到其上的电压相比是反向的，从而造成流过它们的电流反向，接着又使电容(Cs)放电，并将其存储的能量传送回电感Ls和Lo的组合。电容(Cs)的这种充电和放电被称为回扫，并且是以正弦形式进行的，从而造成了用于指示驱动电路108的操作的半正弦回扫脉冲。

回扫驱动电路108非常有效地将DC功率转换为RF频率的无功能量。由于电流开关装置(Qs)用作开关，而不是用作线性器件，因而与装置Qs有关的功率损耗很低。但遗憾的是，回扫驱动电路108由于其产生的信号的高谐波量而不适用于驱动电感性环行天线。这些谐波会产生辐射，从而产生所需辐射频率范围外的高能级发射，这对比如美国联邦通信委员会这样的政府无线规划主管部门来说是不能接收的。

图4示出现有技术的E类驱动电路110，用于驱动电感负载(Lo)。电路110包括一电流开关装置(Qs)、一开关电容(Cs)、一DC馈电电感(Ls)、一谐振电容(Co)、所述输出电感(Lo)(可以是电感性环行天线)以及一损耗元件(Ro)，该损耗元件表示与电感Ls、电容Cs、电容Co、电感Lo的电阻以及可以连接到电路110的任何附加电阻有关的功率损耗(对于图1的电路100来说，附加电阻可以是包含电感Lo和电容Co的谐振电路的一部分，比如用以增加谐振带宽)。

图5示出与E类驱动电路110有关的电压和电流波形。半正弦回扫脉冲112是由开关电容(Cs)、输出电感(Lo)和谐振电容(Co)在开关装置Qs上产生的。E类驱动电路110的一个区别特征是，开关电感(Ls)中的电流(Ils)114的AC分量大大小于流过该开关电感(Ls)的DC电流116。

在E类驱动电路110中，电流开关装置Qs作为一开关操作，要么接通，要么断开。当接通时，电流开关装置Qs对半正弦波的低压部分导通，因而消耗最小功率。当断开时，没有电路流过电流开关装置Qs，因而基本上不消耗功率。在E类驱动电路110中，DC馈电电感Ls相对于输出电感Lo具有较大值，因而不影响电路110的谐振操作。输出电感Lo和谐振电容Co的谐振频率在正常情况下被选为Fo，它是电流开关装置Qs的开关频率。这样做能使包含电感Lo和电容Co的谐振电路滤除在开关Qs上产生的半正弦信号的谐波，从而保证从电感Lo输出的辐射信号大部分没有不期望的谐波。图5所示的信号Vs的半正弦部分是电容Cs、Co和电感Lo的组合作用结果。

在E类驱动器电路110的实际实施过程中，电容Cs、Co和电感Lo的谐振频率可以略高于工作频率Fo。这是为了保证信号Vs在电流开关Qs接通之前回到地电位。这样就使与开关操作有关的电流开关Qs的功率损耗最小。我们已经确定E类驱动器电路的实际实施不适于用作环行天线驱动器，因为实际的开关装置Qs包含具有很大非线性器件电容的FET。这种器件电容在装置两端的电压(Vs)为最小时具有最大值。实际上，这种大的非线性器件电容会造成电路的谐振频率在FET关断后的瞬时时期内急剧降低。这就易于锁存电路，使驱动电压(Vs)在FET关断之后长时间保持为低。这种锁存效果可持续多于一个周期，直到流过DC馈电电感(Ls)的电流增加到足以改变FET的大非线性电容，足以将电路从这种状态中拉出。因此，在E类驱动器电路110的实际实施过程中，由于锁存，可能会周期性地(产生分谐波信号)或随机地(产生混乱形式的噪声)跳过驱动信号周期。因此，E类驱动器电路110的实际实施不适于用作用于环行天线等电抗负载的驱动器。

A、B和C类及回扫驱动器比较能不受这些问题的影响，因为这些电路的谐振能够比E类电路在更大程度上控制它们的操作。图1的A、B和C类驱动电路100和图3的回扫驱动电路108的电感Ls比E类驱动电路110的电感Ls相对小很多。由于有相对较小值的Ls，通过电感Ls的电流增长(当电流开关Qs导通时与加到电感Ls上的电压有关)可足够快地改变实际开关装置Qs(比如FET)的非线性电容，从而使前面所述的锁存不会发生。

然而，采用这些操作类型(A、B、C)的电路要么效率低，要么产生不可接受的谐波。尽管存在许多种类型的驱动器电路，但仍需要一种能够在不引入额外噪声或谐波的情况下有效驱动电抗负载，并适于驱动电感性环行天线的驱动器电路。本发明就能满足这种需要。

                  本发明的概述

简单而言，本发明包含一种高效驱动电抗负载的电路，该电抗负载为电感负载或电容负载。该电路包括一驱动器电路和一耦合电抗，该耦合电抗为电容或电感。所述驱动器电路将DC输入电流转换为RF输出电流。所述电抗串行耦合在所述驱动器电路的RF输出和所述输出谐振电路之间。该输出谐振电路的一个元件为电抗负载。所述耦合电抗执行从所述驱动器电路到所述输出谐振电路的串行到并行阻抗匹配。

本发明的另一个实施例包含一种高效驱动电抗负载的电路，该电路具有一驱动器电路、一输出谐振电路和一耦合电抗，所述输出谐振电路的一个元件为电抗负载，所述耦合电抗为电容或电感。所述驱动器电路将DC输入电流转换为RF输出电流。所述输出谐振电路具有用于接收所述RF输出电流的一输入。所述耦合电抗串行连接在所述驱动器电路的RF电流输出和所述谐振电路的输入之间，用于执行从所述驱动器电路到所述谐振电路的串行到并行阻抗匹配。

本发明的再一个实施例包含一种高效驱动电抗负载的电路，该电路具有：一驱动器电路，包含一电子电流开关、一回扫电感和一回扫电容，该电路构造成用以产生RF输出电流；一输出谐振电路，该电路的一个元件为电抗负载；和一耦合电抗，该耦合电抗为电容或电感。所述驱动器电路通过以RF工作频率周期性地开断和闭合所述开关而产生RF输出电流，以使在所述开关闭合期间，开关两端的电压近似为零，而在所述开关断开期间，由于所述回扫电感和回扫电容的谐振作用而产生半正弦波形。所述输出谐振电路具有用于接收所述RF输出电流的一输入。所述耦合电抗串行连接在所述驱动器电路的RF电流输出和所述谐振电路的输入之间，用于执行从所述驱动器电路到所述谐振电路的串行到并行阻抗匹配。

本发明的又一个实施例包含一种具有问答器的电子物品监视系统，所述问答器用于通过将一询问信号发送到一检测区来监视该检测区，并检测由于在该检测区存在谐振标签(resonant tag)而造成的失调。所述问答器包含：一环行天线，用于发送所述询问信号；一谐振电容，连接于所述天线两端；和用于驱动所得谐振电路的一电路。该驱动器电路具有一RF电流输出和一串行连接于驱动器电路的RF电流输出和天线谐振电路之间的耦合电抗。电感执行从所述驱动器电路到所述天线谐振电路的串行到并行阻抗匹配。

                  附图的简要说明

结合附图将会更好地理解上面的简述以及下面对本发明优选实施例的详细描述。为说明本发明，在附图中示出了目前优选的实施例。然而，应当理解，本发明并不限于所示出的确切配置和设备。在附图中：

图1是现有技术中用于驱动电抗负载的一种驱动电路的电学示意图；

图2是与图1的驱动电路相关的电压和电流波形；

图3是现有技术的一种回扫驱动器电路的电学示意图；

图4是现有技术中用于驱动电抗负载的E类功率放大器的电学示意图；

图5是与图4的电路相关的电压和电流波形；

图6是按照本发明的用于驱动电抗负载的一种电路的功能性示意框图；

图7A是图6的电路在单端结构(one-ended configuration)中的一个优选实施方式的等效电路图；

图7B是图7A的电路在推挽结构(push-pull configuration)中的等效电路图；

图8示出与图7A的电路相关的电压和电流波形；和

图9是适用于采用本发明的一种问答器的功能性示意框图。

本发明的详细描述

这里使用某些术语仅仅是为了方便而不能被认为是对本发明的限制。在附图中，在几幅图中的相同标号用于标明相同部件。

图6示出按照本发明的用于驱动电抗负载的电路10的示意框图。在图6所示的本发明的实施例中，示出的输出谐振电路12包含至少一个电感和一个电容，其中的一个是电抗负载。所述电感可以是电感性环行天线。所述电抗负载可包含一电感负载或一电容负载。图7A示出电路10和12的一种优选实施方式。

参照图6，电路10包括一驱动器电路14、一耦合或匹配电抗(Lm)16和一选择耦合电容(Cc)18。驱动器电路14将DC电源电流(Vsp)转换为RF输出电流。匹配电抗(Lm)16串行连接在驱动器电路14的RF输出15和谐振电路12的输入之间。按照本发明，匹配电抗16可包含一电容或一电感。匹配电抗(Lm)16执行从驱动器电路14的输出到谐振电路12的串行到并行阻抗匹配。选择耦合电容18串行耦合于驱动器电路14的RF输出15和匹配电抗(Lm)16之间，并阻止与驱动器电路14有关的平均DC电压出现在输出谐振电路12上。

参照图7A，电路10包含以等效电路形式示出的驱动器电路14、耦合电容(Cc)18、匹配电抗(Lm)16和电抗负载，该电抗负载可以是电容Co或电感Lo，并且是输出谐振电路12的一部分。驱动器电路14具有与E类功率放大器相关的某些部件，包括一开关装置(Qs)、一开关电感(Ls)和一开关电容(Cs)。驱动器电路14的谐振等效电阻表示为Rs。开关装置(Qs)最好是一功率金属氧化物半导体场效应晶体管(MOSFET)，但也可以包含任何适当的电子开关器件，比如功率双极性结晶体管(BJT)、绝缘栅极双极性晶体管(IGBT)、MOS控制的可控硅(MCT)或真空管。

图7A示出作为单端结构实现的驱动器电路14，其中有源器件持续导通。然而，驱动器电路14也可以实现为推-挽结构，如图7B所示(即，差分实现方式)，其中至少有两个有源器件，它们交替地放大输入波形的负和正周期。

参照图7B，图中示出了用于驱动电抗负载12′的电路10′的一种推-挽结构。电路10′包含以等效电路形式示出的一驱动器电路14′，还包括一对耦合电容(Cc)18′、一对匹配电抗(Lm)16′和作为输出谐振电路12′的一部分的电抗负载。按照该推-挽结构，驱动器电路14′包括一对开关装置(Qs)、一对开关电感(Ls)和一对开关电容(Cs)。驱动器电路14′的等效输出电阻表示为电阻Rs。本领域普通技术人员将会理解，该推-挽结构可以具有比单端结构更高的功率转换效率和更大的输出电流。该推-挽结构还具有其它优点，比如通常将消除偶次谐波量。也就是说，从驱动器电路14输出的半正弦回扫电压波形(下面将参照图8详细讨论)仅产生偶次谐波量，而没有奇次谐波量。在推-挽结构中，偶次谐波量基本上彼此消除，从而基本上不产生谐波量。实际上，很难产生理想的半正弦回扫波形，因此完全消除仅仅是近似的。

参照图7A(推理到图7B)，耦合电容(Cc)18阻止与驱动器电路14有关的平均DC电压出现在输出谐振电路12上。电容18的值足够大，以使其不影响电路10的操作。

匹配电抗(Lm)16执行从驱动器电路14(它具有电阻(Rs))到负载(它具有并行等效电阻(Rp)，表示谐振电路12的输出电阻)的串行到并行阻抗匹配。驱动器电路14的电阻(Rs)小于输出或者说负载电阻(Rp)。谐振电路12不是无损的。因此，对于给定的环流，一定量的功率必须传递到谐振电路12。在谐振时，功率消耗可由并行等效电阻(Rp)来表示，该电阻(Rp)的值通常很高(例如，3K到10K Ohms)，以致不能使谐振电路12直接连接到驱动器电路14的输出。如果进行了这样的直接连接，则功率传递效率会很低，并且会传送不足量的功率。希望将这种高电阻变换成低电阻(例如，5-20 Ohms)，以便较好地匹配开关装置(Qs)的电阻及其谐振，使足够的功率可传递到谐振电路12，从而能使电路12驱动电抗负载。

图8示出与图7A的驱动器电路14有关的电压和电流波形。上面的波形20表示输入开关电压波形(Vs)，而下面的波形22表示流过开关电感(Ls)的电流(Ils)。输入开关电压波形20是半正弦波。

当开关装置(Qs)被通电或者闭合时，波形20在大约一半工作周期内降落到地(0V)。开关电感(Ls)随着其上的电源电压(Vsp)降落而被以增加的电流充电。随着流过电感(Ls)的电流增加，增加的能量存储在电感(Ls)中。当开关装置(Qs)在另半个周期掉电或者断开时，波形(Vs)以正弦形式升高到峰值电压，并且电感(Ls)中的存储电流放电，同时给开关电容(Cs)充电，直到电感(Ls)中的存储能量传送到电容(Cs)。此时的峰值电压与当前存储在电容(Cs)中的能量直接相关，该能量与存储在电感(Ls)中的能量相同。该峰值电压使反向电流开始流入电感(Ls)。该反向电流使电容(Cs)以正弦形式放电，直到波形(Vs)返回地电位。按照本发明，电感(Ls)和电容(Cs)的大小使得因此形成的半正弦脉冲占工作周期的四分之一到一半。这部分波形在此称为“回扫脉冲”，类似于上面讨论的CRT扫描电路的波形的某种关系。半正弦或回扫脉冲具有有限的升高速率，这就给出在电压(Vs)升高的同时使开关装置(Qs)关断的时间，并能减少开关装置(Qs)的开关转换损耗。

当开关装置(Qs)接通时，其上有极少或没有电压降用于流过其中的电流。因此，浪费极少的功率。相反，当开关装置(Qs)关断时，没有实际电流流过其中(容性电流除外)，但其两端却有电压。因此，即使开关装置(Qs)上存在电压降，也只浪费极小的功率。理论上讲，电路10可以有100％的效率。实际上，损耗发生是开关装置(Qs)的有限运行电阻(on-resistance)的结果，以及与开关装置(Qs)从接通到关断转换所需的有限时间有关的损耗。典型的效率为大约80-90％。

理想情况下，开关谐振器的电感(Ls)和电容(Cs)的大小使得，当由负载(输出谐振电路12)进行阻尼时，它们将在半正弦脉冲结束时失去它们的所有存储能量。这种状态的发生时间大约为开关谐振器的谐振频率(Fs)的3/4周期。在当前优选实施例中，开关电感(Ls)和开关电容(Cs)产生开关谐振频率(Fs)，该频率处于电路10的工作频率(Fo)的一到二倍之间。

对于理想的半正弦回扫脉冲波形来说，由开关装置(Qs)看过去的峰值电压大约为电源电压(Vsp)的2.57倍。这是由于这样的事实：电感(Ls)上的平均电压必须等于零。因此，开关接通时或者波形的低端部分的电压-时间乘积必须等于开关关断时或者波形的高端部分的电压-时间乘积。如果回扫脉冲为真正的半正弦，则到达的峰值电压超过电源电压(Vsp)的部分是电源电压(Vsp)的π/2或者1.57倍，或者相对于地来讲是电源电压的2.57倍。由于开关谐振器的固有周期1/Fs小于工作频率(Fo)的一个周期，峰值电压一般来讲较高。典型的峰值电压是电源电压(Vsp)的三倍。

如由图8的波形22所示的，驱动器电路14的区别特征是，电感(Ls)中电流的AC分量大于DC电流(Idc)。电感(Ls)中电流的AC分量使电流(Ils)周期性地变为负值。该负值电流在理想的驱动器电路14中接近为零。此外，电感(Ls)中的电流是非正弦的。电感(Ls)和电容(Cs)的电抗远远大于开关装置(Qs)接通时的电阻。当开关装置(Qs)导通时，开关谐振器的Q小于1，而当开关装置Qs不导通时，开关谐振器的Q大于或等于2。

驱动器电路14和现有技术的E类放大器的主要区别是，驱动器电路14通过保持电感(Ls)的值相对较小来维持开关装置(Qs)的相对较大的谐振电流，以消除上面讨论的E类放大器的锁存倾向。由于当电流开关Qs接通时开关谐振器的Q小于1，因此由驱动器产生的波形主要由该开关来确定，而在A、B和C类驱动器中，波形主要由谐振器确定。在这方面，驱动器电路14类似于上面讨论的CRT扫描电路，其区别在于增加了输出匹配电路(匹配电抗16)。本发明的开关控制操作效率很高。

如上面所讨论的，匹配电抗(Lm)16将输出谐振电路12(该电路是包含天线输出电容(Co)和输出天线电感(Lo)的谐振天线)的并行等效电阻转换为从驱动器电路14的输出吸取恰当的功率量所需的等效串行电阻。当匹配电抗(Lm)为电感时，附加的好处是它利用输出电容(Co)形成了双极低通滤波器。这样就能减少由驱动器电路14产生的谐波能量。有效的电路由于电路的开关特性自然会产生很大的谐波能量。因此，对于需要单一频率输出的大多数应用场合来说，这种谐波能量必须被滤除并防止到达输出。

由于天线的公知的物理限制，如允许的尺寸、辐射方式等，输出天线电感(Lo)的值一般是固定的。

选择输出谐振电容(Co)的值，以使在工作频率(Fo)处与输出电感(Lo)谐振，并且该电容(Co)的值是可调的，以允许电路12被精确调谐到工作频率(Fo)，该电容(Co)的值可由下面的公式确定：

            Co=1/(4π²Fo²Lo)

并行等效电阻(Rp)主要由输出谐振电路12的Qo来确定，受匹配电感16影响的程度很小，并且可由下面的公式来确定：

Rp=QoXLo    其中XLo=2πLoFo

为驱动流过在此情况下为Lo的电抗负载的预定电流，相应电压Vo必须产生于该负载上，并且相应功率Po必须从驱动器电路14传递到该负载。所需的功率量取决于输出谐振电路12的Q，又与谐振电路12的损耗逆相关(inversely relate to)。对于给定的电流：

    Vo=IoXLo；和

    Po=Vo²/Rp

其中Po是由驱动器电路14传递的功率，并且XLo是要驱动的电抗的阻抗。

驱动电阻(Rs)是由驱动器电路14基于电源电压(Vsp)传递到输出的功率量。由于来自驱动器电路14的信号通常在到达输出之前经过了滤波，故仅有驱动信号的基频分量传递有效功率。此外，由于开关装置(Qs)的波形底端一般为方波，故驱动信号的基频分量的峰值电压一般等于电源电压(Vsp)。驱动信号的基频分量的RMS电压为：

    Rs=0.51^/2Vsp  或，Vd=0.7071Vsp

然后，驱动电阻(Rs)可由下面的公式算出：

    Rs=0.5Vsp²/po

匹配电抗(Lm)的大小使得其在工作频率时的电抗为所需驱动电阻(Rs)和输出谐振电路12的等效并行电阻(Rp)之间的几何平均值。在这种状况下，并行电阻(Rp)产生用于电感(Lm)的一定值(Qm)，该值是在工作频时测得的电抗与电阻的比率。反射串行电阻(Rs)也产生相同的(Qm)。其关系由下式确定：

    QmRs=Rp/Qm=Xlm；或

    Xlm=(Rs Rp)^1/2；和

    Lm=Xlm/(2πFo)

这样便可确定电抗(Lm)的值，它与传递到输出的功率的平方根成反比。

开关电容(Cs)的最小优选值是通过在用于所传递功率的期望驱动电阻产生大约为2的Q而选择的。该Q值使开关装置(Qs)的谐振能量在大约3/4的开关装置(Qs)谐振周期内完全用尽。在此周期结束时，开关波形的回扫部分恰好回到零，准时为下一个开关准备好。由于开关谐振是并行的：

    Xcs≤Rs/2；和

    Cs=1/(2πFsXcs)

其中Xcs是开关电容(Cs)的阻抗。在实际应用中，开关电容(Cs)的大小使得开关装置(Qs)的非线性输出电容的影响最小。如果不处理这些非线性影响，它们就会导致上面所讨论的分谐波和/或混乱振荡。电容(Cs)的最大优选值等于开关装置(Qs)的最大电容。在这些条件下，开关电容(Cs)通常大于产生上面所讨论的阻尼回扫波形所必需的值。这就造成了开关谐振器中的更高电流。在回扫脉冲结束时的任何非阻尼能量(反向Ils)试图发送低于地的开关装置(Qs)波形，以继续正弦波。这是由反向二极管(未示出)而导致的，该反向二极管通常与开关装置(Qs)相关，或者在开关装置(Qs)本身的运行电阻中。结果，使存储的反向开关电感电流流回到电源，从而给电源返回过多的存储能量。就这点而论，对开关电容(Cs)的尺寸没有上限。然而，过度大的电容(Cs)会因为与包含开关谐振器(Qs)的部件相关的损耗而不必要地浪费能量。

使开关电感(Ls)的大小能导致产生工作频率的一到二倍的开关谐振频率，如下式所表达的：

    Fo＜Fs＜(2Fo)；和

    Ls=1/(4π²Fs²Cs)

图9是适于采用本发明的问答器24的示意框图。问答器24和谐振标签26通过感性耦合来通信，正如现有技术中所熟知的。问答器24包括每一个都有输入和输出的发送器10″、接收器28、天线组件12″和数据处理和控制电路30。发送器10″的输出连接到接收器28的第一输入，并连接到天线组件12″的输入。天线组件12″的输出连接到接收器28的第二输入。数据处理和控制电路30的第一和第二输出分别连接到发送器10″的输入和接收器28的第三输入。此外，接收器28的输出连接到数据处理和控制电路30的输入。具有这种一般结构的问答器可采用美国专利Nos.3,752,960、3,816,708、4,223,830和4,580,041中所描述的电路构成，所有这些专利都是由Walton发表的，在此以参考方式将它们全部包含在本文中。然而，发送器10″和天线组件12″包括本文所描述的电路10和输出谐振电路12的性能和特性。也就是说，发送器10″是按照本发明的驱动电路10，而天线组件12″是按照本发明的输出谐振电路12的一部分。问答器24可具有一对基座结构(pedestal structures)的物理外形，但问答器24的其它的物理表现形式也在本发明的范围之内。问答器24可用在与传统的谐振标签或者射频识别(radio frequency identification，RFID)标签相互作用的EAS系统中。

由于驱动电路10的高效率，它在作为小型印刷电路板实现时尤其有用，这种小型印刷电路板采用表面安装元件，其中散热较困难。本发明的驱动电路采用约20W的功率，同时保持载波频率之下的谐波约为50分贝，可控制2000伏-安、13.5MHz的环行天线能量。该天线能量的量足以通过在走廊每一侧使用一个天线，而产生六英尺走廊的询问区。

本领域普通技术人员应了解，在不偏离本发明的广义概念的情况下，可对上面描述的各个实施例进行修改。因此，应当理解，本发明不限于这里公开的特定实施例，而应当覆盖在本发明的由所附权利要求书定义的精神和范围之内所做的各种修改形式。

Claims (27)

1．一种高效驱动电抗负载的电路，该电路包含：

一驱动器电路，用于将DC输入电流转换为RF输出电流；

一输出谐振电路，包括所述电抗负载；和

一耦合电抗，串行耦合在所述驱动器电路的RF电流输出和所述输出谐振电路的输入之间，所述耦合电抗执行从所述驱动器电路到所述输出谐振电路的串行到并行阻抗匹配。

2．按照权利要求1所述的电路，其中所述电抗负载包含一电感负载。

3．按照权利要求1所述的电路，其中所述电抗负载包含一电容负载。

4．按照权利要求1所述的电路，其中所述耦合电抗包含一电容。

5．按照权利要求4所述的电路，其中，所述电容在电路工作频率时的阻抗是所述驱动器电路的所需驱动电阻和所述输出谐振电路的等效并行电阻之间的几何平均值。

6．按照权利要求1所述的电路，其中所述耦合电抗包含一电感。

7．按照权利要求1所述的电路，其中，将电感选择成使其在电路工作频率时的阻抗是所述驱动器电路的所需驱动电阻和所述输出谐振电路的等效并行电阻之间的几何平均值。

8．按照权利要求1所述的电路，其中所述驱动器电路包括一开关、一开关电容和一开关电感。

9．按照权利要求8所述的电路，其中所述开关具有非线性输出电容，并且将所述开关电容选择成使所述开关的非线性输出电容的影响最小。

10．按照权利要求9所述的电路，其中所述开关电容等于所述开关输出电容的最大值。

11．按照权利要求10所述的电路，其中所述开关电容的值为(1/(2πFsXcs))，其中Xcs≤Rs/2，Fs是所述开关的谐振频率，Xcs是所述开关电容的阻抗，并且Rs是所述驱动器电路的串行输出电阻。

12．按照权利要求10所述的电路，其中所述开关电感和开关电容产生的开关谐振频率是电路工作频率的一到二倍。

13．按照权利要求10所述的电路，其中，将开关电感的值选择为(1/(4π²Fs²Cs))，其中Fo＜Fs＜2Fo，Fs是开关的谐振频率，Cs是所述开关电容的值，并且Fo是电路工作频率。

14．按照权利要求10所述的电路，其中将所述开关、开关电容和开关电感的值选择成能使：当开关闭合时，开关谐振的Q小于1，而当开关断开时，开关谐振的Q等于或大于2。

15．按照权利要求1所述的电路，还包括电连接于所述驱动器电路和所述耦合电抗之间的一耦合电容。

16．按照权利要求1所述的电路，其中所述驱动器电路具有单端结构。

17．按照权利要求1所述的电路，其中所述驱动器电路具有推-挽结构。

18．按照权利要求1所述的电路，其中所述电抗负载包含一环行天线。

19．一种高效驱动电抗负载的电路，包含：

一驱动器电路，用于将DC输入电流转换为RF输出电流；

一输出谐振电路，包括所述电抗负载和用于和接收所述RF输出电流的一输入；和

一耦合电抗，串行电连接于所述驱动器电路和所述谐振电路的输入之间，用于执行从所述驱动器电路到所述谐振电路的串行到并行阻抗匹配。

20．按照权利要求19所述的电路，其中所述电抗负载包含一环行天线。

21．按照权利要求19所述的电路，其中所述输出谐振电路包括并行连接的一电容和一环行天线。

22．按照权利要求19所述的电路，还包含：

一耦合电容，串行连接于所述驱动器电路的RF输出和所述耦合电抗之间。

23．按照权利要求19所述的电路，其中所述耦合电抗包含一电感。

24．按照权利要求19所述的电路，其中所述耦合电抗包含一电容。

25．一种驱动电抗负载的电路，该电路包含：

一驱动器电路，具有一电子电流开关、一开关电感和一开关电容，该电路构造成用以产生RF输出电流；

一输出谐振电路，包括所述电抗负载、一耦合电抗和用于接收所述RF输出电流的一输入，其中所述驱动器电路通过以RF工作频率周期性地开断和闭合所述开关而产生所述RF输出电流，以使在所述开关闭合期间，开关两端的电压近似为零，而在所述开关断开期间，由于所述开关电感和开关电容的谐振作用而使所述开关两端的电压具有半正弦波形。

26．按照权利要求25所述的电路，其中所述耦合电抗串行连接在所述驱动器电路的RF电流输出和所述谐振电路的输入之间，用于执行从所述驱动器电路到所述谐振电路的串行到并行阻抗匹配。

27．一种问答器，置于一电子物品监视系统中，所述问答器用于通过将一询问信号发送到一检测区来监视该检测区，并检测由于在该检测区存在谐振标签而造成的失调，所述问答器包含：

一环行天线，用于发送所述询问信号；

一谐振电容，连接于所述天线两端，所述天线和所述电容形成一谐振电路；和

一驱动器电路，具有用于驱动所述谐振电路的一RF电流输出，该驱动器电路包括串行连接于所述驱动器电路的RF电流输出和所述谐振电路之间的一耦合电抗，用于执行从所述驱动器电路到所述谐振电路的串行到并行阻抗匹配。

Images