CN1312971A

CN1312971A - 数字式自动增益控制

Info

Publication number: CN1312971A
Application number: CN99809646A
Authority: CN
Inventors: J·杜马斯
Original assignee: Atmel Corp
Current assignee: Atmel Corp
Priority date: 1999-06-14
Filing date: 1999-08-31
Publication date: 2001-09-12
Anticipated expiration: 2019-08-31
Also published as: WO2000077924A1; CA2337379A1; TW441168B; EP1110307A1; KR20010072455A; JP2003502897A; MY133919A; EP1110307A4; NO20010753L; NO20010753D0; HK1036889A1; CN1140963C; US6122331A

Abstract

本发明揭示一种自动增益控制电路AGC(13),它包括最佳转换区(63)。增益校正单元(23)响应于来自对AGC的输出进行监测的反馈系统的衰减命令和放大命令。该反馈系统可分别调节发送至增益校正单元(23)的衰减和放大命令的延迟。此外,该AGC还包括转换区检测器(25),用于监测加至AGC(13)以构成前馈系统的输入信号。转换区检测器(25)产生控制输出,以有选择地使增益校正单元(23)响应衰减或放大命令。如果输入信号幅度大于预定值,则把禁止信号置于其控制输出,以防止增益校正单元改变其增益。但如果输入信号幅度大于预定值保持一长时间,则定时器(50)优先于控制转换区检测器(25)启用增益校正单元(23)以调节其增益。

Description

数字式自动增益控制

技术领域

本发明涉及自动增益控制电路，用于调节输入信号幅值，以产生具有预定范围功率电平的输出。

背景技术

自动增益控制电路(AGC)改变接收机的增益或放大倍数，从而不论其输入信号的幅度如何，其输出均保持在期望电平。实际上，AGC产生的输出调整至期望阈值附近，以获得较少取决于输入信号电平的最佳信噪比。

AGC电路通常用于声频、视频及其它多媒体应用中。例如，多信道接收机通常是为理想输入范围中的最佳性能设计的，但信道输入强度很可能随信道而变化。插入多信道接收机输入与其内部电路间的AGC可减小信号强度随信道的变化量并向接收机内部电路提供更为一致的信号强度。AGC电路还广泛用于要求其输出功率实质上独立于其输入强度的音频放大器。这种音频放大器例如用于录音电话和编解码器中，如果音频放大器的输出不受对其话筒讲话的音量的显著影响，则这些设备将工作得较好。

AGC电路调节输入信号强度以确保其保持在最佳工作范围，从而提供更一致的输出质量。通常AGC电路通过限制输入信号的范围来完成该功能。即通过减小输入信号最高幅度段的强度及增大输入信号较弱段的强度完成该功能。如果希望，AGC可通过加强输入信号的高幅度段及减弱低幅度段而用于扩展输入。

典型的自动增益控制电路8的总框图示于图1。向增益校正单元12施加输入信号Sin，该校正单元调节其增益以放大或衰减Sin并在规定功率范围中产生输出信号Sout。增益校正单元12响应于由评价单元10构成的反馈系统产生的控制输入信号CNTR调节其增益。评价单元10接收输出信号Sout及输入基准阈值电压。评价单元10然后把Sout强度与基准阈值电压进行比较，并调节校正单元10的增益以适于把Sout保持在阈值电压规定的强度电平内。

评价单元10通常由整流器14、交直流变换器16及比较器18构成。Sout提供至整流器14去除负分量以利于Sout的进一步处理。整流器14的输出向交直流变换器16提供，后者也用作恒定延迟元件，以建立“启动时间”，即建立改变校正单元12的增益前的等待期间。交直流变换器16通过跟踪峰值幅度而获得Sout强度大小，为减小振荡，其“启动时间”减慢AGC的响应时间。如果增益校正单元12对Sout的变化即刻响应，则Sin的很小的尖脉冲即可使AGC8连续增加或减少校正单元12的增益。除启动时间(通常设置为1至2毫秒)外，比较器18给出预定滞后量以进一步减小振荡。

比较器18接收交直流变换器16的输出及基准阈值电压。除非交流直变换器16的输出偏移基准阈值电压的量超过比较器的滞后电平，比较器18不改变增益校正单元12。典型的自动增益控制电路8通常在阈值电压之上有5dB至10dB范围。

但该电路有某些局限，其一是，不对各种应用提供建立“启动时间”的较大灵活性。此外，典型的AGC电路通过监测峰值幅度跟踪输出信号Sout的强度，因而尽管有“启动时间”和比较器的滞后时间，它仍易于响应短暂的尖脉冲并陷入Sout中，从而降低整个输出质量。

最后，AGC电路8在某些情况下可能实际上降低Sout的质量。例如，如果Sin幅度突然增大或减小，而Sout是未图示的扬声器的可闻输出，则AGC8的校正动作使Sout相应突然变化。该增益的突然改变很可能使扬声器输出产生显著的“颤动”。这降低了整个系统的声音质量。

本发明的目的是提供一种不对增大增益和减小增益命令的应用具有固定延迟的AGC电路。

本发明的另一目的是提供一种较少可能会响应输出信号短尖脉冲的AGC电路。

本发明的再一个目的是提供一种减小其输出显著颤动量的AGC电路。

发明概要

一种自动增益控制电路AGC符合上述目的，该电路不仅检测何时其增益需改变，而且检测增益改变的最佳期间。

在已有技术的AGC中，如果输入的瞬时功率低于预定最小值，则可变增益放大器接收立即(或延迟-固定“启动时间”)“增加增益”命令。类似地，如果瞬时功率升至大于预定最大值，则可变增益放大器接收即刻(或延迟-固定“启动时间”)“减小增益”命令。本发明与已有技术的区别在于，除非符合附加准则，否则可变增益放大器不接受“增加”或“减小”增益命令。

在本发明中，响应于“增大增益”命令和“减小增益”命令，输入信号加至可变增益放大器。本发明的AGC监测可编程时间中可变增益放大器经整流的输出信号的平均功率。从而，本发明的AGC对输入信号的功率电平改变较不灵敏。此外，除非满足两种附加条件，否则本发明的可变增益放大器将不改变其增益。本发明的“增大”和“减小”增益命令类似地进行控制，为简便起见，这里仅讨论“增大增益”命令的情况。应理解，类似的功能描述可用于“减小增益”命令的情况，除非另有说明。

改变本发明可变增益放大器的增益所需的第1个条件用于防止其输出中的任何显著“颤动”。例如，如果AGC输出加至扬声器且当可变增益放大器输出高至足以使扬声器输出可听见时，启动“增大增益”命令，则该“增大增益”命令将使可变增益放大器的增益突然增大，从而产生可听得见的“颤动”。为把该效应减至最小，两个条件中的第1个条件要求“增大增益”命令等待直至加至可变增益放大器的输入信号降入预定低幅度范围中。因输入信号可为正或负，该预定低幅度实际上是围绕参考地电位的正或负区域，可认为“最佳增益转换区”。

该“最佳增益转换区”可选择成足够接近于参考地电位，从而可变增益放大器增益增大(或减小)的突变不在扬声器输出中产生显著“颤动”。但该第1条件产生的问题是，如果输入信号在“最佳增益转换区”外延长停留一段时间，因而不符合接受增大(或减小)增益命令的第1准则，要怎样处理。

本发明可变增益放大器可响应“增大(或减小)增益”命令的第2个准则解决该问题。本发明包括一定时器。如果预定时间消逝而输入信号未进入“最佳增益转换区”，则定时器将发出优先“增大增益”命令，而不管是否产生显著“颤动”。在较佳实施例中，本发明的AGC对输入信号进入“最佳增益转换区”，在发出优先“增大(或减小)增益”命令前等待长达0.1秒。

结构上，对可变增益放大器的输出加以整流并加至积分器。对整流输出积分的时段大致等于第1寄存器控制的“启动时间”。通过输出信号进行积分，本发明的AGC获得输出信号在选定的“启动时间”上的平均功率。积分器的输出加至最好具有1dB延迟的比较器。比较器把积分器的输出与功率基准信号进行比较，该功率基准信号有效地建立最佳有效功率范围。该功率基准信号选自包含可用值的ROM。比较器的输出耦合至对何时可变增益放大器接收“增大(或减小)增益”命令进行控制的第1逻辑单元(时间控制器)。

本发明的AGC还监测加至可变增益放大器的输入信号。如果加至可变增益放大器的输入信号在所述“最佳增益转换区”中时，在积分器输出与基准功率信号比较后的第1延迟时间，第1逻辑单元向可变增益放大器提供“增大增益”命令。类似地，在积分器输出与基准功率信号比较后的第2延迟时间，第1逻辑单元向可变增益放大器提供“减小增益”命令。第1和第2延迟时间存储在各自寄存器中，且启动时间最好等于该第2延迟时间。

第1逻辑单元还接收使能信号，该信号告知何时可使可变增益放大器的增益变化。换言之，除非启动使能信号，否则比较器输出将不传送至可变增益放大器(即使在第1或第2延迟时间消逝后)。除非加至可变增益放大器的输入信号在“最佳增益转换区”中或除非从第1逻辑单元接收来自比较器的改变增益命令起已过了0.1秒，否则不启动使能信号。

从而，加至本发明可变增益放大器的输入也加至前馈系统，该前馈系统包含其耦合至第2比较器的第2整流器。第2比较器把加至可变增益放大器的输入信号与强度基准信号进行比较。该强度基准信号幅值选自第2 ROM并建立“最佳增益转换区”。第2比较器的输出加至第2逻辑单元，该第2逻辑单元包含0.1秒定时器，用于对加至第1逻辑单元的使能信号的启动进行控制。如果第2比较器指示输入信号在“最佳增益转换区”中，或从第1逻辑单元接收比较器的改变增益命令起已过0.1秒，则第2逻辑单元启动使能信号。

本发明的可变增益放大器基本上是乘法器，它把输入信号与规定系数相乘以增大或减小输入信号幅度。为了完成该过程，可变增益放大器最好是数字式的且系数选自ROM。该系数最好始终小于1。如果输入信号要衰减，则输入信号直接与适当系数相乘。如果输入信号要放大，则输入信号先与适当系数相乘，然后相乘结果与原输入信号相加。以这种方式，输入信号始终与正系数相乘，可优化本发明的乘法器，以使用数量比把两个带符号数相乘的乘法器中少的逻辑门。

附图概述

图1是已有技术的自动增益控制电路的框图。

图2是本发明的自动增益控制电路的框图。

图3是在扬声器输出中产生颤动效应的“放大”命令应用的图示说明图。

图4是在扬声器输出中避免颤动效应的“放大”命令应用的图示说明图。

图5是图2框图的数字实施方案的说明图。

图6是示于图5的转换区检测器的内部构成图。

图7是示于图5的评价单元的内部构成图。

图8是示于图5的增益校正单元的内部构成图。

图9是信号幅度增益及其功率增益间关系的说明图。

实施发明的较佳方式

参见图2，该图示出根据本发明的AGC 13的框图。如上所述，图1已有技术的AGC 8其特点是反馈系统中的评价单元10监测AGC 8的输出信号Sout。反之，图2的AGC 13其特点是，不仅反馈电路的评价单元27监测输出信号AGCout，而且前馈电路25监测输入信号AGCin。

线路21上的输入信号AGCin提供至增益校正单元23，后者包含放大器和衰减器。增益校正单元23对两个控制信号41和43产生响应。控制信号43是提示AGCin是否应放大或衰减的增益改变信号。控制信号41是指示增益校正单元23何时响应控制信号43的修改控制信号。与已有技术不同，增益校正单元23不立即对增益改变控制输入43作出响应，而是必须等待修改控制信号41指示可以响应控制信号43的放大或衰减命令。

对增益校正单元23何时可响应其增益改变信号43的放大/衰减信号进行控制，顾及建立最佳转换区。最好，增益校正单元23不改变增益，直到输入信号AGCin在该最佳转换区中。通过该最佳转换区，上述讨论的许多不希望的“颤动”效应可减至最小且可改进AGC13的整个输出质量。

参照图3，其中图示“颤动”效应。曲线60表示没有最佳转换区时AGCout随时间的变化。在本例中，假定向指示器提供AGCout以产生可闻音。曲线60显示向上弯向线61。在线61处，图2的增益校正单元23接收信号线43上的“增大增益”命令。如果增益校正单元23没有最佳转换区，则它会立即响应“增大增益”命令并使AGCout幅度产生阶跃增量。在本例中，增益校正单元23使AGCout增加0.5dB阶跃。由于AGCout改变，当它具有高且可闻的幅度时，幅度突然增大会在扬声器输出的声音中产生可听得见的中断或“颤动”，从而降低AGCout的整个输出质量。

参照图4，曲线62表示实施最佳转换区63的AGCout随时间变化。在本例中，仍假定向扬声器提供AGCout以产生可闻音。曲线62显示向上弯向线61。同样，线61表示图2的增益校正单元23接收信号线43上的“增大增益”命令。但是本例具有最佳转换区63，修改控制输入41将向增益校正单元23发送“不修改”命令迫使其为等待阶段直到输入信号AGCin在最佳转换区中且AGCout到达线65。在线65，修改控制输入41向增益校正单元23发送“同意修改”信号，允许其响应信号线43上的“增大增益”命令并增大AGCout较佳阶跃0.5dB。转换区63最好选在地电平附近并给出一个范围，从而增益突然改变不会在扬声器输出中产生听得见的引人注意的颤动。当在线65处提供增益阶跃增量时AGCout幅度低且不可闻，从而幅度突然增加0.5dB不会在扬声器输出中产生可闻音变化或颤动。由此改进了AGCout的输出质量。

再返回图2，控制信号产生器31响应AGCin和AGCout，产生控制线43和41的信号。为确定AGCin何时在最佳转换区中，向转换区检测器25提供AGCin。转换区检测器25还接收转换区选择信号，该信号指示最佳转换区在地电平上下的边界。转换区检测器25的基本功能是用作比较器，用于确定AGCin何时在最佳转换区的边界内并在信号线34上加以输出，该信号线耦合到任选的定时器优先控制50。如果不使用该定时器优先控制50，则转换区检测器25的输出可直接加至控制信号产生器31。

任选的定时器优先控制50防止施加过量延迟，或使增益修改单元23完全不能应用修改控制输入41的情况。基本上，如果修改控制输入41必须始终等待信号线34指示AGCin在最佳转换区中，则当AGCin在最佳转换区外保持不合理时长时，会产生这种情况。这将妨碍增益校正单元23及时响应控制信号线43上的增益改变命令。因此，每次评价单元27和延迟产生器28向控制信号产生器31在信号线38上发送新“递增”或“递减”命令时，定时器优先控制50复位内部时钟装置(最好0.1至0.2秒)。在本较佳实施例中，延迟产生器28具有耦合到定时器优先控制50和控制信号产生器31的输出线40，以指示何时其信号线38具有新的递增或递减命令。

最好，每次信号线34指示AGCin在最佳转换区中或当信号线40指示新递增/递减命令置于信号线38上时，定时器优先控制50复位其内部时钟装置。这样，如果在AGCin进入最佳转换区前，定时器优先控制50中的时钟装置超时，则定时器优先控制50使控制信号产生器31启动修改控制线41。这使增益修正单元23响应放大和衰减命令控制线43。换言之，定时器优先控制50，在应用AGCout增益改变前，对强制等待阶段的时长设置一个限制范围，如图4所示。

通过把增益修正单元23的输出AGCout耦合至评价单元27，以典型方式开始本发明的反馈部分。在较佳实施例中，评价单元27不直接比较AGCout幅度与简单的基准信号。而是，本发明把预定时间上的AGCout信号强度量与阈值选择信号作比较。在评价单元27中，首先整流AGCout，然后加至积分器一预定时间。积分器的积分结果是AGCout的信号强度量，该量与阀值信号进行比较。通过把经整流的AGCout的积分值而不是其瞬时幅度与基准阈值进行比较，本发明监测AGCout信号的包络而不是信号本身。这使本发明避免响应AGCout的瞬时变化，而仅响应AGCout信号强度的实际变化。此外，本发明可为特定应用修改信号包络的形状，下述将充分说明。

此外，与已有技术不同，启动时间，即从评价单元27向增益修正单元23传输放大或衰减信号前的延迟时间，是不固定的。代之以，评价单元27把其输出36加至延迟产生器28，后者在把它传至信号线38前向信号线36加适当延时。

延迟产生器28接收放大延迟信号，该信号确定来自评价单元27的“放大”命令，在其传送至inc/dec(递增/递减)信号38前所设置的延迟量。类似地，延迟产生器28还接收衰减延迟信号，该信号确定来自评价单元27的“衰减”命令，在其传送至递增/递减信号38前所设置的延迟量。这样，本发明的AGC13，对放大和衰减命令均不具有固定的“启动时间”。更确切地说，本发明按特定应用的要求，向“放大”和“衰减”命令分别分配不同的延迟时间。

这些可调节的延迟，结合评价单元27响应AGCout积分信号强度的能力，使本发明可修改输入信号的信号包络而不是信号本身。通过调节加至“放大”和“衰减”命令的延迟时间，本发明的AGC 13可修改信号包络并使之“不停地”适应特定类型的输入。例如，以44.1KHz采样的声频信号具有不同于以8KHz采样的语音信号的带宽。此外，如果AGC输入信号来自微音器，则其包络不同于来自无线电波的输入信号。

另一个例子是如果AGC13用于这种的应用，其中输入AGCin常常是频繁出现但短暂的噪声尖脉冲，对于“衰减”命令的响应延时大于对“放大”命令的延时。这样，如果AGCin是向上尖脉冲，则AGC先等待并观察，如果该尖脉冲起因于短暂噪声的影响则AGCin自己返回正常幅值，或者，该尖脉冲表示AGCin信号强度的实际变化，则其需要衰减。

信号线40指示延迟产生器28何时从信号线36向信号线38传输信号，以使控制信号产生器31和定时器优先控制50得知信号线38有新的inc/dec命令。控制信号产生器31从定时器优先控制50接收信号线52的信号并从延迟产生器28接收信号线40和38的信号。来自信号线38的inc/dec命令传输至信号线43，并在信号线52指示增益修正单元23可改变其增益时，断定修改命令线41接通。事实上，信号线52用作对控制信号产生器31的使能输入。

可以模拟和/或数字电路实现图2的结构。但是，在下面的图中，申请人显示图2结构的较佳数字实施。图2结构框图的模拟电路构成是本领域熟练技术人员熟知的。

参照图5，寄存器29、33、35和37保存对AGC 13各功能块的基准输入。阈值选择寄存器29保存对评价单元27的基准阈值输入。评价单元27评价AGCout的整流平均值并把它与存储在阈值选择寄存器29中的可编程阈值比较。比较结果在信号线36上设置逻辑0/1的增益信号，分别指示修正单元23的增益应减少还是增大。延迟产生器28在规定的延迟时间后，把信号线36上的数据传送至信号线38。

衰减延迟寄存器33保存延迟产生器28应加至来自评价单元27的“衰减”命令的延迟量。类似地，放大延迟寄存器35保存延迟产生器28应加至来自评价单元27的“放大”命令的延迟量。这两个可编程延迟用于控制信号包络而不是信号本身。寄存器33和35允许AGC 13本身“不停地”配置，规定节点21的输入信号，同时，继续对该输入节点21的增益起伏进行修正。

延迟产生器28通过内部定时器产生“放大”和“衰减”延迟时间。最好，放大延迟寄存器35是2位寄存器且其内容对4种可能的放大延迟时间之一有如下固定对应关系：

放大延迟寄存器放大延迟时间

(2位) ms/0.5dB

0 100

1 200

2 400

3 800

类似地，衰减延迟寄存器33最好也是2位寄存器且其内容也对4种可能的延迟时间具有如下一一对应：

衰减延迟寄存器衰减延迟时间

(2位) ms/0.5dB

0 2

1 4

2 8

3 16

转换区选择寄存器37保存多个预定转换区边界电平之一，下文将详细说明。选定的边界电平加至转换区检测器25，后者把它与AGCin进行比较并把比较结果置于信号线34。

图5还示出定时器优先控制50的一个实施例的内部构成。最好，定时器优先控制50具有10.368MHZ的主时钟并用于产生系统要求的所有时间。块50用于在输入信号AGCin即使不在转换区选择寄存器37设定的最佳转换区中时，也迫使增益修正单元23更新其增益电平。

定时器39用于即使在数字输入信号AGCin无零交叉点时，也确保改变增益修正单元23设定的增益。定时器39最好固定于0.1秒。如果在该时段中，AGCin没有进入最佳转换区，定时器39将发出优先信号，使AGC13把AGCin作为“非零交叉点信号”并更新其增益。这样，当信号AGCin在最佳转换区中或定时器39时间超过0.1秒时，改变增益。

如果AGCin在转换区选择寄存器37选择的最佳转换区中，则最好转换区检测器25在或门30和32上置逻辑高电平。第1或门30使定时器39复位，定时器39保持复位状态直至或门30输出变低。第2或门32向控制信号产生器31传送信号线52上的使能信号，使其响应来自延迟产生器28的输入并根据需要更新控制线43和41的信号。如果AGCin在最佳转换区外，则转换区检测器25在或门30和32上置逻辑低电平。或门30置逻辑低电平使定时器39的控制传送至延迟产生器28。类似地，或门32置逻辑低电平使控制信号产生器31的控制传送至定时器39。

在信号线38上置新增益指令时，延迟产生器28在信号线40上设置逻辑高脉冲。在信号线34具有逻辑低电平的同时，信号线40上的逻辑高脉冲使定时器39复位并开始0.1秒超时周期。如果AGCin没进入最佳转换区而定时器39结束其0.1秒超时周期并使定时器39复位，则定时器39向或门32发送逻辑高电平。从而向控制信号产生器31发送使能信号，使控制信号产生器31响应来自延迟产生器28的输入信号并根据需要更新控制线43和41的信号。

参照图6，其中示出最佳转换区检测器25的内部构成。输入信号AGCin加至绝对值电路53，后者对信号AGCin进行有效整流并把产生的幅值传送至比较器55。转换区选择寄存器37选择存储在电压阈值ROM51中的多个预定转换区边界电平之一。下面是存储在ROM51中的最佳边界电平及其相应的寄存器标号的一个例子。

阈值区选择寄存器数字满标度最小阈值存储在ROM(51)

(3位) 百分比 (db) 中的系数

0 1 -40 3281 2 -34 6552 5 -26 16383 10 -20 3277

4 30 -10 9830

5 50 -6 16384

6 70 -3 22938

7 100 -0 32767

上表包含存储在ROM51中用于获得期望最佳转换区的系数列的一个例子。这些样本系数是基于假定节点21的输入信号达到16位字，因而系数从-32768变至+32767。该样本系数相应于具有0至32767(无符号的15位)分辨级的输入。从ROM51选择的阈值电平传送至比较器55，后者把它与AGCin的幅值进行比较并把比较结果传送至信号线34。

在图7中，显示较佳评价单元27的内部构成。与监测输出信号Sout幅度的示于图1的传统评价单元不同，该示于图7的较佳评价单元在预定期间监测信号线22上输出信号AGCout的平均功率。输出信号AGCout加至绝对值电路75，后者作为数字全波整流器。绝对值电路75把AGCout幅值传送至参数可变的积分器79，其积分时间可动态调整。通过在可编程积分时间中对AGCout进行积分，该评价单元27监测AGCout功率电平。最好，可编程的积分时间设置成等于存储在衰减延迟寄存器33中的“衰减”延迟，从而该衰减延迟时间也可用于设定积分时间。积分器79的输出加至比较器73，该比较器最好具有1dB滞后以避免振荡。

阈值选择寄存器29选择存储在信号功率ROM71中的多个预定功率电平之一。最好，阈值选择寄存器29是4位寄存器，选择如下的ROM功率阈值之一。

阈值寄存器(29) 阈值阈值存在信号功率ROM(4位) (dBmO) (dB) (71)中的系数

0 0dbmo -03.14dB 22827

1 -1dbmo -04.14dB 20345

2 -2dbmo -05.14dB 18132

3 -3dbmo -06.14dB 16160

4 -4dbmo -07.14dB 14403

5 -5dbmo -08.14dB 12837

6 -6dbmo -09.14dB 11441

7 -7dbmo -10.14dB 10196

8 -8dbmo -11.14dB 09088

9 -9dbmo -12.14dB 08099

10 -10dbmo -13.14dB 07218

11 -11dbmo -14.14dB 06434

12 -12dbmo -15.14dB 05734

13 -13dbmo -16.14dB 05110

14 -14dbmo -17.14dB 04556

15 -15dbmo -18.14dB 04059其中，OdBmo限定为低于数字满刻度的初始-3.14dB偏移，每个附加-1dBmo相应于一对一关系中的附加-1dB减量。

从信号功率ROM71选择的阈值功率电平加至滞后比较器73，后者把该阈值功率电平与积分器79测得的平均功率比较。如果AGCout的平均功率低于ROM71选择的功率阈值，则滞后比较器73向延迟产生器28发出放大命令。另一方面，如果AGCout的功率电平高于ROM71选择的功率阈值，则滞后比较器73向延迟产生器发出衰减命令。

参照图8，该图表示根据本发明的最佳增益校正单元23的内部构成。来自控制信号产生器31的控制线41和43加至增益修正单元23中的递增/递减计数器91。最好，递增/递减计数器91搜索存在系数ROM93中的25个系数。通过乘法器95，从系数ROM93选择的系数与输入信号AGCin相乘。

为减少逻辑门的数量，乘法器95最好是带符号数乘无符号数的乘法器而不是全符号数的乘法器。换言之，乘法器95仅可乘无符号数，而不支持负数。为了输入信号AGCin仅与正系数相乘而能衰减和放大该信号，所有ROM93中的系数其值小于1。系数ROM93具有耦合至多路转换器99的控制输入端的附加控制线98。如果输入AGCin要衰减，则在控制线98上设置逻辑低电平，使多路转换器99把乘法器95的输出耦合至限幅器101。输入AGCin与ROM93的适当的系数相乘，其相乘结果经多路转换器99和限幅器101传送至输出端AGCout。如果输入AGCin要放大，在控制线98上设置逻辑高电平，使多路转换器99把加法器97的输出耦合至限幅器101。输入AGCin再次与来自ROM93的小于1的系数相乘。该相乘结果在经多路转换器99和限幅器101传送至输出端AGCout前，经加法器97与AGCin的原来值相加。

为完成上述过程，输入AGCin加至乘法器95和加法器97的第1输入端。乘法器95的输出传送至多路转换器99的第1输入端和加法器97的第2输入端。加法器97的相加结果加至多路转换器99的第2输入端。从而，多路转换器99接收来自乘法器95的经衰减的AGCin值和来自加法器97的经放大的AGCin值。如果输入信号AGCin要衰减，则多路转换器99把乘法器95的输出传送至限幅器电路101。如果输入信号AGCin要放大，则多路转换器99把加法器97的输出传送至限幅器电路101。限幅电路101产生AGCout，并且如果检测到溢出就把多路转换开关99的输出限幅至数字满标度。

在本较佳实施例中，增益修正单元23可以0.5dB步长增减其功率增益且具有±6dB的功率增益校正范围。从而，输入AGCin的功率电平在-6dB可减至原值的四分之一，在+6dB可增至原值四倍。

但AGCin的实际幅值不需增加至原值的2倍以上。因功率电平正比于输入信号AGCin幅值的平方且功率电平限定为20*log(AGCout/AGCin),±6dB功率比范围解释成相当于范围从0.5至2的AGCout/AGCin幅度比。例如，本实施例使用具有最大系数为127的7位满标度。下表表示存储在系数ROM93中，用于获取-6dB至+6dB增益范围的示范性系数值。表中还示出附加控制线98的逻辑值。

施加的增益 ROM(93)中所存的系数附加控制线98

-6dB 64 0

-5.5dB 68 0

-5dB 72 0

-4.5dB 76 0

-4dB 81 0

-3.5dB 86 0

-3dB 91 0

-2.5dB 96 0

-2dB 102 0

-1.5dB 108 0

-1dB 114 0

-0.5dB 121 0

0dB 127 0

+0.5dB 8 1

+1dB 16 1

+1.5dB 24 1

+2dB 33 1

+2.5dB 43 1

+3dB 53 1

+3.5dB 64 1

+4dB 75 1

+4.5dB 87 1

+5dB 100 1

+5.5dB 113 1

+6dB 127 1例如，如果期望的增益是-2.5dB，则合适的系数实数表示是10^(2.5/20)或是0.749。即，信号线21上的输入信号应与0.749相乘以获得-2.5dB的增益。系数ROM 93的数字满标度是127(即7位分辨率)，存在ROM93中的相应系数是0.749×127，或是96。类似地，为获得+1.5dB的增益，节点21的输入信号应与10^(+1.5/20)即1.1885相乘。这相应于储存在系数ROM93中的值0.1885×127或24。输入信号AGCin与24相乘且相乘积加至AGCin原值。如果节点21上的输入不衰减或放大，即其增益为1，则输入信号AGCin与ROM满标度127相乘。

图9表示，AGCout/AGCin的幅度或强度比“I”，范围包括从A点的其值一半(0.5)变到B点的其值2倍(2.0)；其等效功率比“P”从C点的四分之一归一化值(0.25)变到D点的4倍该值(4.0)，从而获得±6dB功率范围。

但为简化乘法器95的电路，ROM93仅保存值小于1.0的系数。从而，ROM93可存储为获得强度比“I”小于1的修正系数值，但不存储强度比大于1所用的修正系数值。如上所述，ROM93存储强度比大于1所用的截尾系数。大于1的系数，在存储在ROM93之前，先减1。由于加法器97接收AGCin，通过把AGCin的整个值加上乘法器95获得的AGCin与存储在ROM93中的截尾系数的乘积，可重新构建大于1的系数。例如，为获得2dB功率增益，AGCin需与系数1.259相乘。通过把AGCin与截尾系数值0.259相乘，并把乘积加至AGCin原值，可获得同样的结果。换言之，1.259AGCin=1.0AGCin+0.259AGCin。在这种情况下，截尾系数值0.259，或127×0.259=33，存储在ROM93中，加法器97把AGCin加至乘法器95确定的33与AGCin的积。

Claims

1．一种自动增益控制电路，其特征在于，它包括：

用于接收输入信号的输入线(AGCin)；

用于产生输出信号的输出线(AGCout)；

增益校正单元，进行耦合以接收所述输入线(AGCin)，有选择地调节其增益以放大或衰减所述输入信号并把生成的输出信号置于所述输出线(AGCout)；

转换区检测器，进行耦合以接收所述输入线(AGCin)，所述转换区检测器产生一控制输出，所述控制输出耦合至所述增益校正单元，响应于所述输入信号的幅度大于预定值，所述转换区检测器把禁止信号置于所述控制输出，所述禁止信号用于防止所述增益校正单元调整其增益。

2．如权利要求1所述的自动增益控制电路，其特征在于，所述转换区检测器包含用于选择所述预定值的转换区选择输入。

3．如权利要求2所述的自动增益控制电路，其特征在于，所述预定值选自ROM中存储的数值表。

4．如权利要求2所述的自动增益控制电路，其特征在于，还具有区选择寄存器，所述区选择寄存器的内容耦合至所述转换区检测器的所述选择输入。

5．如权利要求2所述的自动增益控制电路，其特征在于，所述转换区检测器还包含接收所述输入线的整流单元，所述整流单元的输出耦合至-比较器的第1输入端，所述比较器具有进行耦合以接收所述预定值的第2输入端，耦合所述比较器的输出以有选择地启用所述增益校正单元，从而改变其增益。

6．如权利要求1所述的自动增益控制电路，其特征在于，还包括用于建立预定超时期间的定时器，所述定时器用于优先于所述转换区检测器启用所述增益校正单元以调节其增益。

7．如权利要求6所述的自动增益控制电路，其特征在于，所述定时器具有小于2mS的超时期间。

8．如权利要求1所述的自动增益控制电路，其特征在于，还包括：

用于监测所述输出线(AGCout)上产生的输出信号的输出功率的评价单元，所述评价单元用于把所述输出功率与基准功率电平进行比较并响应于所述输出功率小于所述基准功率电平而发出增加增益命令，响应于所述输出功率大于所述基准功率电平而发出减小增益命令；

延迟产生器，响应于所述评价单元并用于向所述增益校正单元转发所述增加和减小增益命令，所述延迟产生器还用于在向所述增益校正单元转发前，把第1可变延迟加至所述增加增益命令并把第2可变延迟加至所述减小增益命令。

9．如权利要求8所述的自动增益控制电路，其特征在于，所述评价单元包括用于对所述产生的输出信号进行积分的积分器，所述输出信号的积分期间大致上与所述第2延迟相同。

10．如权利要求8所述的自动增益控制电路，其特征在于，所述基准功率电平选自ROM中存储的数据表。

11．如权利要求10所述的自动增益控制电路，其特征在于，还包括用于存储所述基准功率在所述ROM中的地址的寄存器。

12．如权利要求8所述的自动增益控制电路，其特征在于，所述评价单元还包括用于获得所述产生的输出信号的绝对值的整流装置，所述绝对值加至用于在预定期间对所述绝对值进行积分的积分器。

13．如权利要求12所述的自动增益控制电路，其特征在于，所述第2延迟存储在-寄存器中，所述寄存器还耦合至所述积分器，用于选择所述预定期间。

14．如权利要求8所述的自动增益控制电路，其特征在于，所述第1可变延迟不同于所述第2可变延迟。

15．如权利要求14所述的自动增益控制电路，其特征在于，所述第2可变延迟大于所述第1可变延迟。

16．如权利要求8所述的自动增益控制电路，其特征在于，所述第1和第2可变延迟选自离散延迟值的预定表。

17．如权利要求16所述的自动增益控制电路，其特征在于，所述表存储在ROM中；所述自动增益控制电路还具有存储所述第1延迟在所述ROM中的地址的第1寄存器和存储所述第2延迟在所述ROM中的地址的第2寄存器。

18．如权利要求1所述的自动增益控制电路，其特征在于，所述增益校正单元是数字化的且包含乘法器和加法器；

耦合所述乘法器以接收所述输入线(AGCin)和一系数值，所述乘法器还具有一中间输出端且用于把所述输入线(AGCin)上的信号与所述系数相乘并把相乘结果置于所述中间输出端上；

所述加法器具有相加输出端并接收所述输入线(AGCin)的信号和所述中间输出，所述加法器用于把所述AGCin信号与中间输出的内容相加并把相加结果置于所述相加输出端。

19．如权利要求18所述的自动增益控制电路，其特征在于，所述系数值小于1且所述增益校正单元还包含接收所述中间输出和所述相加输出的多路转换器，所述多路转换器用于响应增加增益的命令把所述相加输出耦合至所述AGCout，响应减小增益命令把所述中间输出耦合至所述AGCout。

20．如权利要求18所述的自动增益控制电路，其特征在于，还包括存储所述系数值的ROM。