CN1331189C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1331189C
CN1331189C CNB021569533A CN02156953A CN1331189C CN 1331189 C CN1331189 C CN 1331189C CN B021569533 A CNB021569533 A CN B021569533A CN 02156953 A CN02156953 A CN 02156953A CN 1331189 C CN1331189 C CN 1331189C
Authority
CN
China
Prior art keywords
laser
continuous wave
semiconductor
semiconductor island
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021569533A
Other languages
English (en)
Other versions
CN1427451A (zh
Inventor
小久保千穗
志贺爱子
棚田好文
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1427451A publication Critical patent/CN1427451A/zh
Application granted granted Critical
Publication of CN1331189C publication Critical patent/CN1331189C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

提供一种使用薄膜晶体管有效地配置要求高的器件间一致性的电路的方法。半导体层被形成在衬底上并被图形化为所需要的形状以形成第一半导体岛。通过在其表面区域内辐照激光均匀地晶化第一半导体岛。此后，该半导体层被图形化为所需要的形状以成为薄膜晶体管层的有源层。在这种情况下，构成一个单元电路的所有薄膜晶体管的有源层由第一半导体岛之一形成。于是，各TFT相互实现高一致性。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件的制造方法以及按照该制造方法制造的一种半导体器件。本说明书中的“半导体器件”是指诸如液晶显示器件或发光器件的电光器件和使用它们作为显示部分电子器件。
背景技术
按照近年来广泛使用的技术，形成在绝缘体特别是玻璃衬底上的非晶半导体层被晶化，由此获得结晶半导体层，并且使用结晶半导体层作为有源层制作薄膜晶体管(下文称为“TFT”)。此外，近几年TFT电性能得到快速改善。
按照最近的技术进展，最初使用IC等外部安装的各种类型的信号处理电路可通过使用TFT制作。因此，已实现其中象素部分及其驱动电路被整体形成在衬底上的显示器件。使用减少部件数量的显示器是小型的且重量轻的，并且能够实现制造成本的显著降低。这样，广泛地促进了该领域中的研究和开发工作。
目前使用的TFT以非晶硅TFT(下文中分别称为“a-Si TFT”)和多晶硅TFT(下文中分别称为“p-Si TFT”)。a-Si TFT使用前述非晶半导体层作为有源层形成，p-Si TFT使用前述结晶半导体层作为有源层形成。与a-Si TFT相比，p-Si TFT在各方面都性能优越，诸如非常高的场效应迁移率。因此，p-Si TFT具有足以形成上述类型显示器件的驱动电路高性能。
但是，由于用于IC芯片等的晶体管形成在单晶硅上，晶体管具有更高的电性能，则可以获得均匀的电性能。比较起来，p-Si TFT具有大量晶粒的集结体形成的半导体层。当晶化条件分别足够时，因为例如晶粒间取向晶界(晶界)的变化，电性能非常差。可以出现其中由含有大量晶界的有源层形成p-Si TFT，并且由于大量晶界或相邻晶粒的取向的变化电性能出现变化的情况。换言之，即使在制造相同尺寸的TFT的情况下，分别给电极施加相同大小的电压，例如电流值仍会出现变化。
给出运算放大器电路和微分放大器电路作为用晶体管形成的代表电路。这些电路包括电流镜电路。如图2A所示，电流镜电路使用两个晶体管201和202配置，并且其特征在于流过晶体管201的漏极电流I1和流过晶体管202的漏极电流I2相同。
例如，电流镜电路的工作先决条件是晶体管201和202的性能相同。即使当存在性能变化的两个晶体管工作时，由于不总是确保的I1＝I2条件，这两个晶体管不用作预期的电路。这样，通常，用于形成电流镜电路的晶体管根据例如沟道长度和沟道宽度用相同的材料配置。图2B是形成在衬底上的实际电流镜电路的实例布局的示图。
图2C示出使用该电流镜电路作为有源负载的微分放大器电路的配置。在该电路中，当不同的电位施加到输入端时(In1和In2)，通过利用上述电流镜电路进行满足条件I1＝I2+I3的工作。在工作中，输入到输入端In1和In2的信号间的电压差被放大，通过放大产生的波形可从电路的输出端(Out)获得。同样在这种情况下，电路在TFT211-214彼此电性能相同的先决条件下工作。
但实际上，只要p-Si TFT中电性能变化，即使当器件被安排为具有相同的尺寸，也不能一致变化。因此，晶体管不适于制作如上所述的电路。
用于晶化非晶半导体层的技术包括其中单向操作CW(连续波)激光并且激光被辐照到半导体层上的技术。按照该技术，晶体沿操作方向连续生长，并因此形成沿操作方向伸长的单晶。该技术被认为能够使晶粒至少在TFT的方向基本上不含有晶界。这样，晶粒具有接近单晶的成分，由此给予高的电性能和均匀性。
但然而，在CW激光辐照期间淀积在衬底上的半导体层可以出现剥离。当半导体层的剥离已出现在衬底的一部分中时，如果有可能继续制造步骤，则在半导体层上进行去除工艺，使得重新形成半导体层。但在这种情况下，由于增加制造步骤的数量，不可避免地涉及损失。此外，根据目前使用大衬底的制造方法，由于在衬底上可一次形成非常大量的器件，即使单个衬底的损失也导致多个器件的损失。
发明内容
考虑到上述问题提出本发明，本发明的目的是提供一种通过使用多晶硅薄膜晶体管(p-Si TFT)有效地形成要求器件间高一致性的电路诸如电流镜电路的方法。
根据本发明，在衬底上形成半导体层之后，通过图形化工艺形成第一半导体岛。然后，根据激光辐照第一半导体岛被晶化或结晶度得以提高，然后通过图形化工艺形成第二半导体岛。在后面的工艺中该第二半导体岛被用作TFT的有源层。
单个或多个第二半导体岛由第一半导体岛形成。特别地，本发明的特征在于当单个第一半导体岛用于形成分别用作要求高一致性的TFT有源层的第二半导体岛，特别是对于构成例如一个电流镜电路，一个微分放大器电路或一个运算放大器电路的所有TFT。下文中，术语“单元(unitary)电路”总体上指包含所有TFT的一种电路，这些具有半导体电路或等效于它的配置部分所要求特别高的一致性。但是，单元电路可包括不要求特别高一致性的TFT。因此，构成一个单元电路的所有TFT的有源层由一个第一半导体岛形成。
此外，激光扫描方向或第一半导体岛的形状是这样确定的，当激光辐照到第一半导体岛上时，当激光斑点到达第一半导体岛的端部，如从观察表面或从衬底的相反表面所看到的，激光斑点和第一半导体岛在一点接触。例如，激光沿一路径扫描使得激光斑点首先接触第一半导体岛的顶点的一点。或者，当已确定扫描方向时，确定第一半导体岛的形状，使得激光斑点首先接触第一半导体岛的顶点的一点。即使当第一半导体岛的部分或整个周边为弯曲的时，确定激光扫描方向或第一半导体岛的形状，使得激光斑点和第一半导体岛的端部首先在一个接触点接触。根据上述布置，当具有(100)面的取向率的晶化从激光斑点首先接触的一点发展时，对第一半导体岛的激光辐照完成，第一半导体岛中(100)面的取向率可得以增加。
此外，如图21A所示，可进行扫描使得激光斑点首先接触第一半导体岛的顶点的一点。在图21A所示的情况下，激光斑点沿箭头所示方向移动，并且接触第一半导体岛2101的顶点2104、2105和2106。此后，沿图21B中所示箭头的方向进行晶化。因此，如图21C所示，获得晶化的第一半导体层2107。
同时，图21C示出区域2108和2109为结晶度差的区域，在其中优选不形成第二半导体岛。如上所述处理之后，进行图形化，于是得到第二半导体岛2110，如图21D所示。
于是，使用由如上所述晶化的第一半导体岛形成的一个或多个第二半导体岛作为有源层形成TFT。因此，有可能使与普通TFT相比TFT性能一致。因此，包括诸如上述电流镜电路、微分放大器电路或运算放大器电路的单元电路的半导体电路可使用这种TFT形成在衬底上。
下面将说明本发明的结构。
按照本发明，提供一种半导体器件的制造方法，包括：
在衬底上形成非晶半导体层；
将非晶半导体层图形化为所需要的形状，以形成第一半导体岛和标记；
将会聚为椭圆或矩形形状的激光辐照到包括第一半导体岛的区域，同时相对于衬底进行扫描以晶化第一半导体岛；
将已晶化的第一半导体岛图形化为所需要的形状，并形成第二半导体岛；以及
使用第二半导体岛作为有源层形成薄膜晶体管，并使用薄膜晶体管配置电路，
其中，包括在单元电路中的所有薄膜晶体管的有源层，该单元电路包括在半导体器件中，由已晶化的第一半导体岛中的任何一个形成。
按照本发明，提供半导体器件的制造方法，包括，
在衬底上形成非晶半导体层；
在非晶半导体层上形成含金属的层，并通过热处理得到第一结晶半导体层；
将第一结晶半导体层图形化为所需要的形状以形成第一半导体岛和标记；
将会聚为椭圆或矩形形状的激光辐照到包括第一半导体岛的区域，同时相对于衬底进行扫描以获得由第二结晶半导体层组成的第一半导体岛；
将由第二结晶半导体层组成的第一半导体岛图形化为所需要的形状，以形成第二半导体岛；以及
使用第二半导体岛作为有源层形成薄膜晶体管，并使用薄膜晶体管配置电路，
其中，用作包括在单元电路中的所有薄膜晶体管的有源层的第二半导体岛，该单元电路包括在半导体器件中，用由第二结晶半导体层组成的第一半导体岛中的任何一个形成。
在本发明的半导体器件的制造方法中，布置所有的薄膜晶体管，使得其沟道形成区中的电荷运动方向始终如一地平行或等效于平行排列。
在本发明的半导体器件的制造方法中，单元电路是电流源、电流镜电路、微分放大器电路和运算放大器电路中任何之一。
在本发明的半导体器件的制造方法中，激光是从连续波固体激光器、气体激光器和金属激光器的任何之一中振荡的。
在本发明的半导体器件的制造方法中，激光是从选自由连续波YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、翠绿宝石激光器和Ti：蓝宝石激光器组成的组中的一个激光器中振荡的。
在本发明的半导体器件的制造方法中，激光是从选自由连续波准分子激光器、Ar激光器、Kr激光器和CO2激光器组成的组中的一个激光器中振荡的。
在本发明的半导体器件的制造方法中，激光是从选自由连续波氦一镉激光器，铜蒸气激光器和金蒸气激光器组成的组中的一个激光器中振荡的。
按照本发明，提供一种半导体器件，其中：
在衬底上形成非晶半导体层；
非晶半导体层被图形化为所需要的形状，以形成第一半导体岛和标记；
会聚为椭圆或矩形形状的激光被辐照到包括第一半导体岛的区域，同时相对于衬底进行扫描，以晶化第一半导体岛；
已晶化的第一半导体岛被图形化为所需要的形状，并形成第二半导体岛；
使用第二半导体岛作为有源层形成薄膜晶体管，以使用薄膜晶体管配置电路；以及
用作包括在单元电路中的所有薄膜晶体管的有源层的第二半导体岛，该单元电路包括在半导体器件中，由已晶化的第一半导体岛中的任何一个形成。
按照本发明，提供一种半导体器件，其中：
在衬底上形成非晶半导体层；
在非晶半导体层上形成含金属的层，以通过热处理得到第一结晶半导体层；
第一结晶半导体层被图形化为所需要的形状以形成第一半导体岛和标记；
会聚为椭圆形或矩形形状的激光被辐照到包括第一半导体岛的区域上，同时相对于衬底进行扫描以获得由第二结晶半导体层组成的第一半导体岛；
由第二结晶半导体层组成的第一半导体岛被图形化为所需要的形状以形成第二半导体岛；
使用第二半导体岛作为有源层形成薄膜晶体管，以使用薄膜晶体管配置电路；以及
用作所有薄膜晶体管的有源层的第二半导体岛包括在单元电路中，该单元电路包括在由第二结晶半导体层组成的第一半导体岛中任何之一形成的半导体器件中。
按照本发明，提供具有用多个薄膜晶体管配置的电路的半导体器件，包括一个或多个单元电路，其中，用作包括在单元电路中的所有薄膜晶体管的有源层的第二半导体岛，通过将一个第一半导体岛图形化为所需要的形状同步地形成。
按照本发明，提供具有用多个薄膜晶体管配置的电路的半导体器件，包括一个或多个单元电路，其中：
用作包括在单元电路中的所有薄膜晶体管的有源层的第二半导体岛，通过将一个第一半导体岛图形化为所需要的形状同步地形成；以及
布置包括在单元电路中的所有薄膜晶体管，使得其沟道形成区中的电荷运动方向始终如一地平行或与此等效地排列。
按照本发明，提供具有用多个薄膜晶体管配置的电路的半导体器件，包括一个或多个单元电路，其中：
用作包括在单元电路中的所有薄膜晶体管的有源层的第二半导体岛，通过将一个第一半导体岛图形化为所需要的形状同步地形成；以及
布置包括在单元电路中的所有薄膜晶体管，使得其沟道形成区中的电荷运动方向与辐照晶化第一半导体岛的激光扫描方向始终如一地平行或与此等效地排列。
按照本发明，提供半导体器件，其中单元电路是电流源、电流镜电路、微分放大器电路和运算放大器电路中的任何之一。
附图说明
附图中：
图1A-1D是本发明的实施例的说明性视图，
图2A-2D示出要求构成电路的TFT特别高一致性的实例电路(电流镜电路和微分放大器电路)；
图3A-3F示出从第一半导体岛的形成到TFT的形成的步骤，和TFT的横截面；
图4A-4F说明从多个激光斑点产生一合成的激光斑点；
图5A-5E示出用借助合成的激光斑点晶化的第一半导体岛和由第一半导体岛形成的第二半导体岛的TFT构成的实例电路；
图6A-6C为激光斑点及其能量密度分布的说明性视图；
图7是激光辐照过程的示意性视图；
图8是激光辐照过程的示意性视图；
图9A和9B是包括控制系统的激光辐照设备的示意性视图；
图10是按照激光辐照到半导体层上包括晶化的步骤的实例流程；
图11是按照激光辐照到半导体层上包括晶化的步骤的实例流程；
图12是按照激光辐照到半导体层上包括晶化的步骤的实例流程；
图13是按照激光辐照到半导体层上包括晶化的步骤的实例流程；
图14A-14E是衬底上激光扫描方向的实例的说明视图；
图15A-15F是半导体器件的制造步骤的说明视图；
图16A-16E是半导体器件的制造步骤的说明视图；
图17是液晶显示器件的制造步骤的说明视图；
图18A和18B是发光器件的制造步骤的说明视图；
图19A和19B是辐照衬底期间激光辐照宽度变化的说明视图；
图20A和20B是辐照衬底期间激光辐照宽度变化和阻挡激光的说明视图；
图21A-21D示出在晶化第一半导体岛之后形成第二半导体岛的实例工艺。
具体实施方式
下文中，将参照图1A-1D说明本发明的实施模式。
在衬底101(图1A)上形成半导体膜102。衬底101可由能够承受半导体器件整个制造过程中的加工温度的材料制成。例如，衬底101可由石英衬底、硅衬底、诸如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底的非碱玻璃衬底、或通过在金属衬底上形成绝缘膜产生的衬底中的任何一种。或者，衬底101可以是具有足以承受制造过程中的加工温度的耐热性的塑料衬底。
可使用例如衬底101和半导体层102之间的绝缘膜等形成基底膜，以防止半导体层102免于诸如包含在衬底101中碱金属杂质的污染。
可使用已知的技术(诸如溅射法、LPCVD法或等离子体CVD法)淀积半导体层102。半导体层102可以是非晶半导体层、微晶半导体层和多晶半导体层中的任何一种。
随后，半导体层102被图形化；由此形成对准标记103以及第一半导体岛104和105(图1B)。在这种情况下，对准标记103和第一半导体岛104和105的形状不限于图1B所示情况。
然后，如图1C所示，按照对准标记103确定激光辐照位置，通过在激光辐照步骤中将激光106辐照到第一半导体岛104和105的部分，晶化用于形成第一半导体岛104和105的半导体层。这里，在用于形成第一半导体岛104和105的半导体层已被晶化到一定程度的情况下，其结晶度可因此在激光辐照步骤中得以提高。这样，具有低能量密度的区域被狭缝(未示出)遮挡，使得半导体层不暴露于激光。当半导体层用低能量密度的激光辐照以晶化时，其晶粒细小为约0.1或更小的微晶粒。借助由这种微晶粒组成的结晶半导体层，不能得到足够的电性能。
激光辐照的能量密度足够与否，根据在通过激光辐照晶化的半导体层中是否能够得到所需要的晶粒确定。足够的条件可由设计者适当确定。这样，当设计者确定结晶度不充分时，确定该情况下能量密度低。
在靠近通过狭缝获得的激光斑点的端部，激光能量密度低。这样，在被辐照的端部附近，晶粒小，并且出现沿晶粒边界突出的部分(脊)。为此，应这样辐照激光，使激光斑点的尾部(图1C中虚线示出)不与第一半导体岛104和105重叠。更具体地，应这样辐照激光，使激光斑点的尾部至少不与在第一半导体岛104和105之后形成的第二半导体岛的区域重叠(该区域由图1C中第一半导体岛104和105中的虚线示出)。
这样确定激光扫描方向或第一半导体岛的形状，使得在将激光辐照岛第一半导体岛的阶段，当激光斑点到达第一半导体岛的端部时，从衬底的正表面或反面看，激光斑点与第一半导体岛在一点接触。例如，激光沿一路径扫描使得激光斑点首先接触第一半导体岛的顶点的一点。参照图1C，相应的第一半导体岛104和105在点A和B接触激光斑点。
这样，当从一个接触点开始用激光辐照并且第一半导体岛被晶化时，具有(100)取向表面的晶体从包括接触点的附近生长。结果，在第一半导体岛中(100)面的取向率可得以增加。即，由于晶粒具有相同的取向表面，靠近晶界的电子或空穴平稳运动，使得这样的结晶半导体层具有非常高的场效应迁移率。
在本发明中，已知的激光器可用于辐照半导体层。更具体地，脉冲振荡或CW(连续波)气体激光器或固体激光器。可使用的气体激光器包括，例如准分子激光器、Ar激光器和Kr激光器。可使用的固体激光器包括，例如YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、翠绿宝石激光器和Ti：蓝宝石激光器。此外，可使用的固体激光器包括，例如，使用YAG、YVO4、YLF、YAlO3晶体以及掺杂Cr、Nd、Er、Ho、Ce、Co、Ni或Tm的晶体激光器。所用激光的基波取决于所掺杂的材料，可得到基波为约1μm的激光。借助使用非线性光学元件可得到相应于基波的谐波。
此外，在本发明中，可使用紫外激光。紫外激光是这样得到的，即从固态激光器发射的红外激光由非线性光学元件调制为绿色激光，该光经另一非线性光学元件进一步调制。
在所有的情况下都不是必须须用激光辐照对准标记103。
随后，如图1D所示，晶化的第一半导体岛104和105被图形化，于是形成分别具有所需要形状的第二半导体岛107-110。第二半导体岛107-110希望被形成在第一半导体岛中心附近的区域中，此处得到满意的结晶度，而避开第一半导体岛端部附近。对准标记103可留下用作将在后面步骤中(形成栅电极，布线等)使用的掩模的对准标记。
图3A-3D简要示出上述步骤。此后，形成栅电极307和源-漏布线308和309，由此形成TFT。图3F是沿图3E的线A-A′的横截面视图。在这种情况下，为简化起见，由第一半导体岛302仅形成第二半导体岛306。但实际上，多个第二半导体岛被形成为用于在电路配置中要求一致的多个TFT的有源层；并且如上所述这些TFT在相似的步骤中形成为TFT。
由单一第一半导体岛形成的第二半导体岛107和108相互具有相同的结晶度。同样，由单一第一半导体岛形成的第二半导体岛109和110相互具有相同的电性能。这样，用第二半导体岛107和108作为有源层形成的TFT具有相同的电性能；并且用第二半导体岛109和110作为有源层形成的TFT具有相同的性能。因此，这些TFT可适合用于诸如上述类型的要求配置元件中高一致性的电流镜电路的电路的制造。
如上所述，根据现在的情况，第二半导体岛由第一半导体岛104和105中的每一个形成。但，本发明不限制由第一半导体岛形成的第二半导体岛的数量。具体地，上述的数量可任意地确定，使得一个第一半导体岛用于形成用作在要求构成电路的TFT中要求一致性的TFT的有源层的第二半导体岛。
取决于第一半导体岛或第二半导体岛的尺寸，束斑的宽度可适当改变。例如，需要处理相对大电流流动的驱动电路的TFT具有相对大的沟道宽度；因此，第二半导体岛的尺寸趋于比象素部分大。图19A和19B示出对于两种尺寸的第一半导体岛改变狭缝宽度扫描激光的情况。具体地，图19A示出在第一半导体岛具有垂直于扫描方向的较短长度的情况下激光扫描部分和第一半导体岛之间的关系。类似地，图19B示出在第一半导体岛具有垂直于扫描方向较长的长度的情况下二者之间的关系。
参见图19A和19B，当图19A的斑点1901的宽度由W1表示，而图19B中的斑点1902的宽度由W2表示，其间的关系表示为W1＜W2。当然，斑点宽度不限于图中所示宽度，而是可任意设定在第一半导体岛中垂直于扫描方向的方向的宽度的容许边界内。
根据本发明，如图19A和19B所示，激光不辐照到整个衬底上，而是扫描其斑点使得至少第一半导体岛的部分可被晶化。因此，不辐照整个衬底，而只辐照最小的部分，使得第一半导体岛的部分被晶化。于是，可最小化一个衬底所要求的处理时间。因此，可改善衬底处理效率。
实施例
下面将说明实施例。
[实施例1]
本实施例说明用CW激光器激光晶化工艺的实例。
适于该工艺的CW激光器是一种波长为550nm或更短且具有高稳定功率的激光器。例如，YVO4激光器的二次谐波、YAG激光器的二次谐波、YLF激光器的二次谐波、YAlO3激光器的二次谐波和符合要求的Ar激光器。也可使用这些激光器的第三或更高次谐波。或者，可使用红宝石激光器、翠绿宝石激光器、Ti：蓝宝石激光器、连续波准分子激光器、Kr激光器或CO2激光器、或连续波氦一镉激光器，铜蒸气激光器和金蒸气激光器。也可使用从这些激光器中选出的一种或不同类型的多个激光器。
图7是用于CW激光晶化的设备的示意性说明。该设备由激光振荡器701、镜702、凸透镜703、X-Y台等组成。这里用的激光器是10W连续波YVO4激光器。激光振荡器701提供有非线性光学元件并从其出口发射二次谐波。
从激光振荡器发射的激光束具有如图7中A指出的圆形形状。激光束沿水平方向发射并由镜702偏转到沿垂直方向约20°的方向。此后，光束由位于水平方向的凸透镜703聚集。衬底705固定于X-Y台704并且形成在衬底上的半导体层上的辐照表面置于凸透镜703的焦点。此时，布置辐照表面使其平行于凸透镜703。换言之，衬底705呈水平布置。激光束以约20°进入凸透镜703，并因此由于凸透镜的象散得到辐照表面上的椭圆形状的激光束。辐照表面上的激光束形状由激光束进入凸透镜703的入射角确定。因此，通过使激光束以相对于垂直方向较大的角进入凸透镜，激光束可得到具有较大长宽比的椭圆形状。另一方面，这使得穿透变浅并且使均匀辐照变得困难。因此，合适的偏转角度为约20°。
为了晶化衬底的整个表面上的半导体层，必须在衬底上以合适的辐照间距重复地来回辐照椭圆光束，同时沿较长的直径方向移动光束。通过固定由激光振荡器701、镜702和凸透镜703组成的激光输出单元，并移动X-Y台704以便以椭圆光束在衬底上来回辐照的方式移动衬底，实现该操作。当衬底，即辐照物体在X方向前进600mm，在Y方向前进720mm，且椭圆光束在较长直径方向前进200μm时，在如图7所示的方向需要3000次激光扫描(往复1500次)以辐照衬底的整个表面。
将在随后的实施例中给出详细的解释，通过使用多于一个的激光振荡器并且用在椭圆的较长直径方向并排布置的多于一个的椭圆光束扫描衬底，可以减少扫描次数并缩短加工时间。这样单个激光束的边缘的低能量密度部分与相邻激光束的边缘处的低能量密度部分重叠，由此提高能量密度。结果，有效辐照区域被加宽并且有效辐照区域与一次辐照的整个辐照区域之比增加以进一步减少对电路布局的限制。
该实施例可与其它实施例组合。
[实施例2]
本实施例参照图8给出关于使用不同于实施例1中的光学系统以偏振激光束的实例的说明。
从激光振荡器801发射的激光束具有如图8中A所示的圆形形状。激光束沿水平方向发射并由镜802偏转为垂直方向。此后，光束由X方向的第一柱面透镜803聚集。此时，激光的圆形形状在X方向聚集，并且如图8中B所示得到较长直径设定在Y方向的椭圆形状。随后由在Y方向的第二柱面透镜804聚集。此时，激光束进一步聚集在Y方向并且如图8中C所示得到较长直径设定在X方向的椭圆形状。该光学系统可提供具有比在实施例2中的长宽比更大的长宽比的椭圆光束。用该椭圆激光束辐照固定于X-Y台805的衬底806。至于激光束扫描衬底，参见实施例1。
通过使用多于一个的激光振荡器并且用如图4A所示在椭圆的较长直径方向并排布置的多于一个的椭圆光束扫描衬底，可以减少扫描次数并缩短加工时间。这样单个激光束的边缘的低能量密度部分与相邻激光束的边缘处的低能量密度部分重叠，由此提高能量密度。结果，有效辐照区域被加宽并且有效辐照区域与一次辐照的整个辐照区域之比增加以进一步减少对电路布局的限制。
该实施例可与其它实施例组合。
[实施例3]
当按照在实施例模式中说明的步骤用CW激光晶化半导体层时，在辐照物体表面上由单个激光振荡器振荡的激光的形状或者为椭圆或者为矩形。激光被会聚为斑点状态以增加辐照表面上的能量密度，辐照范围如图6A所示。
能量密度被进一步分布在会聚到斑点状态的激光中。图6B示出纵向方向且在X横截面上的能量分布，即，在椭圆的纵轴方向。
如图6B所示，在激光斑点中，分布显示为沿从中心部分到端部的方向能量密度逐渐降低。在图中，符号“E”表示满足半导体层的晶化所需要的最小能量密度。图6C示出，在范围D中用激光辐照的半导体层被满意地晶化的状态，由此证明半导体具有高的电性能。但在范围d中用激光辐照的半导体层的区域中，由于激光的能量密度不够，融化能力不足，由此产生微晶化。在该区域，由于不能得到足够的电性能，该区域不适于用作有源层。
对于如在本发明中使用通过图形化单个第一半导体岛得到的半导体层制造多个TFT，希望该范围比区域D的范围宽。但，由于激光斑点尺寸的增加受到限制，当在限定的宽度内配置电路时，在确定器件的布局时出现困难。因此，例如，布线等需要引出得长，由此得到效率低的电路布局。
在本实施例中，将说明通过使用由多个激光振荡器输出的激光实现有效的激光辐照的实例方法。
参照图4A，参考数字401-403表示分别由三个不同的激光振荡器输出并通过光学系统会聚为斑点状态的激光斑点。激光斑点401-403形状为椭圆，其中各椭圆的长轴线性对准并且彼此部分地重叠以合成为一个激光斑点。
借助参考数字404-406，图4B示出激光斑点401-403在长轴方向的能量密度分布。各个斑点的能量密度是相同的，其中峰值由“E0”表示。关于合成的激光斑点，重叠区域的能量密度被加在一起，由此显示图4B中数字407示出的能量密度分布。
在这种情况下，在相邻斑点404和405重叠的区域以及相邻斑点405和406重叠的区域中的每个区域中，两个斑点的能量密度被加在一起。每个区域具有足以满意的晶化半导体层的能量密度。因此，在合成后，斑点的形状改变为图4C中数字408示出的形状。这样，可实现半导体层满意晶化的区域由图4B中“D0”表示。
相邻斑点重叠的区域的能量密度的总和理想地等于单个斑点的峰值E0。但是，斑点重叠宽度可合适地设定在值D0到使用得到半导体层满意的和均匀的晶化的区域的值。
于是，如可从图4A-4C所看到的，可以多个激光斑点重叠的方式增加宽度来实现激光辐照，低能量密度的区域可相互补偿。
使用上述方法的结果，如图5A-5C所说明的，使用合成的激光斑点502，仅一个扫描操作使其上将形成多个第二半导体岛503的宽的(大宽度)第一半导体岛501的晶化成为可能。因此，当用激光斑点首先接触如图5B中数字504所示的一点使，第一半导体岛501开始晶化，并且具有(100)取向表面的晶体生长。结果得到具有满意的(100)取向表面的晶化状态的半导体岛505(图5D)。
此外，如图5D所示，通过图形化形成第二半导体岛506。此时，布置布局使得TFT沟道长度方向，即电荷运动方向，与晶粒的长轴方向一致，即，平行于激光斑点的扫描方向或与此等效的方向。该布局布置使晶界阻碍TFT沟道形成区中电荷运动的情况得到减少。
随后，例如如图5E所示，形成栅电极、布线等，然后完成电路。在所说明的情况下，形成两个微分放大器电路507和508。
再次参考图4A-4F，使用合成的激光斑点的优点不仅在于可扫描简单加宽的区域，而是可以提高效率。当使用单个激光斑点，被辐照区域的宽度为(D+2d)时，使用如图4C所示的合成的激光斑点，被辐照区域的宽度为(D0+2d)。在前者的情况下，可进行的满意晶化的宽度与激光斑点的一个扫描宽度的比为(D/(D+2d))，而在后者情况下，上述比为(D0/(D0+2d)。由于D＜D0，可以说，可以更有效地实现满意的晶化。
此外，当使用合成的激光斑点时，如图4D所示，位于长轴方向两端的能量密度低的区域希望用狭缝409遮挡，不入射到半导体层上。此时，半导体层表面上的斑点为图4E所示形状，具体地，斑点的形状类似于在长轴方向宽度为D1(＜D0)的矩形。
当使用如上所述形状的激光斑点辐照半导体层时，激光斑点中不存在能量密度低的区域(图4F)。即使存在这种区域，其宽度与不使用狭缝的情况相比也非常小。上述便于控制所用激光斑点的位置以便防止激光斑点的辐照端部扫描第一半导体岛。因此，上述布置使可强加于确定激光扫描路径和第一半导体岛或第二半导体岛的布局的约束得以减少。
此外，通过使用狭缝，可在保持能量密度恒定且不终止激光振荡器的输出的情况下改变激光斑点的宽度。因此，激光斑点的辐照端部可被放置扫描第二半导体岛或其沟道形成区。此外，激光还可辐照到衬底不需要的区域上，由此使希望防止衬底被损伤成为可能。
[实施例4]
下面，将参照图9说明包括本发明中使用的激光辐照设备的控制系统的配置。参考数字901表示多个激光振荡器中的每一个。虽然图9A的配置使用三个激光振荡器901，用于激光辐照设备的激光振荡器的数量不限于此。
图9A的激光辐照设备包括计算机908，该计算机包括例如，中央处理单元和诸如存储器的存储装置。计算机908能够控制激光振荡器901的振荡并且同时能够控制衬底906移动到预定的位置。在这种情况下，激光斑点辐照到衬底906上的位置受到控制，使得激光斑点覆盖根据掩模图案信息确定的区域。
激光振荡器901可包括冷却器902，用于保持其温度恒定。不是必须要提供冷却器902。但通过保持激光振荡器901的温度恒定，可避免输出的激光能量随温度变化。
参考数字904表示光学系统904，光学系统能够将激光以这种方式会聚，以改变从激光振荡器901输出的光的路径应成型为激光斑点。此外，在图9A所示的激光辐照设备中，从多个激光振荡器901中输出的激光斑点可通过光学系统904部分地相互重叠，并于是可被合成。
能够暂时和完全阻挡激光的多个AO调制器903可提供在衬底906(加工目标)和激光振荡器901之间的光路中。或者，替代AO调制器，可提供衰减器(光通量调节滤波器)以调节激光的能量密度。
可更改配置，使得用于测量从激光振荡器901输出的激光的能量密度的装置910(能量测量装置)提供在衬底906(加工目标)和激光振荡器901之间的光路中，并使用计算机908监测测量的能量密度随时间的变化。在这种情况下，激光振荡器901的输出可被增加以补偿激光能量密度中的衰减。
合成的激光斑点经过狭缝905辐照到衬底906(加工目标)上。所需要的，狭缝905能够阻挡激光，并由足以抵抗可由激光导致的损伤或畸变的材料制成。此外，狭缝905的狭缝宽度优选是可变的，使得激光斑点的宽度可根据狭缝的宽度变化。
当由激光振荡器901振荡的激光不经过狭缝905时，衬底906上激光斑点的形状取决于激光器的类型改变，激光斑点的形状可通过光学系统得以矫正。
衬底906安装在X-Y台907上。在图9A中，X-Y台907由计算机控制，并且通过移动加工目标，即衬底906，控制激光斑点的辐照位置。
在本发明中，根据计算机908控制狭缝905的宽度，并且可根据掩模的图案信息改变激光斑点的宽度。
此外，图9A中示出的激光辐照设备可包括用于调节加工目标的温度的装置。此外，由于激光具有高方向性和能量密度，可提供挡板以防止被反射的光辐照到不合适的位置。希望，挡板具有吸收被反射光的性质，并且在挡板中循环冷却水以防止由于吸收被反射的光导致分割壁的温度升高。此外，给X-Y台907提供用于加热衬底906的装置(衬底加热装置)。
在使用激光形成对准标记的情况下，可提供标记专用激光振荡器。在这种情况下，可用计算机908控制标记专用激光振荡器的振荡。在提供标记专用激光振荡器的情况下，应提供一分开的光学系统以会聚从标记专用激光振荡器发射的激光。例如，YAG激光器和CO2激光器是可用于形成标记的代表激光器。当然，可使用不同的激光器来形成标记。
可提供一个CCD照相机909来借助使用标记进行对准。根据需要，可提供两个或更多个CCD照相机909。
即使在不提供特定的标记时，也可通过使用CCD照相机909来进行对准。具体地，CCD照相机909识别第一半导体岛的图案，而图案的信息(图案信息)用于对准。更具体地，已被输入计算机908的第一半导体岛的掩模贡献的图案信息与已存储在CCD照相机909中的第一半导体岛的图案信息进行比较。结果，可以得到关于衬底位置的信息。在这种情况下，不需要提供特定的标记。
参考图9A，已说明了包括多个激光振荡器的配置，但该配置可被更改为包括一个激光振荡器。图9B示出使用一个激光振荡器的激光辐照设备的配置。参照图9B，数字901表示前述激光振荡器，数字902表示冷却器。数字910表示能量密度测量装置910，数字903表示AO调制器，数字904表示光学系统，数字905表示狭缝，数字909表示CCD照相机。衬底906被安装在X-Y台907上，借此控制衬底906上激光斑点辐照的位置。与图9A所示配置相似，包括在激光辐照设备中的各个装置的工作受计算机908的控制。但与图9A的配置不相似之处在于，如上所述本配置包括一个激光振荡器901。因此，与图9A的配置不同，光学系统904可提供有会聚从一个激光源发射的激光的功能。
图20A示出用于图形化半导体层的掩模形状和激光辐照一次时激光斑点2001的宽度之间的关系的实例。在附图中，阴影部分表示用激光照射的部分。参考数字2002表示用具有宽度W3的束斑扫描的部分，宽度为W3的束斑是通过合成从四个激光振荡器中输出的重叠的激光束得到的。数字2003表示用具有宽度W4的激光斑点扫描的部分，宽度为W4的激光斑点是通过合成从三个激光振荡器中输出的重叠的激光束得到的。扫描宽度可通过狭缝控制；或者激光的一部分输出可被停止，或可用AO调制器进行阻挡。
如在本实施例中，当使用AO调制器时，激光斑点2001的宽度可被任意地改变而不终止所有激光振荡器的输出工作。这能够防止输出由于激光振荡器的输出工作被终止而变得不稳定。
按照上述配置，由于激光尾部的宽度可被改变，即使当第一半导体岛的宽度与图20A所示宽度部分地不同时，可防止激光尾部的边缘与通过图形化工艺得到的半导体重叠。此外，该实施例能够减少由于激光辐照在不必要的部分而在衬底上出现损伤的可能性。
下面，将参照实例进行说明，其中，在激光辐照过程中激光被AO调制器阻挡使得激光只辐照在预定的部分上。虽然激光被阻挡，但本发明不受限制，并可使用能够阻挡激光的任何其它装置。
在本发明中，计算机根据已被输入的掩模信息确定用激光扫描的部分。此外，在本实施例中，AO调制器用于阻挡激光以只辐照到需要扫描的预定部分上。在这种情况下，希望AO调制器能够阻挡激光并由足以抵抗可由激光导致畸变或损伤的材料制成。
图20B示出用于图形化半导体层的掩模的形状或用激光辐照的部分之间的关系的实例。数字2001表示激光斑点，数字2004表示用激光辐照的部分。如图20B所示，当扫描没有形成第一半导体岛部分时，激光被AO调制器阻挡，于是激光不辐照到衬底上。按照本实施例，可控制激光不辐照到不需要晶化的部分上；并且即使当激光已辐照到其上时，可控制激光的能量密度低。因此，本实施例可进一步减少由于激光辐照在不必要的部分而在衬底上出现损伤的可能性。
[实施例5]
在本实施例中，将说明本发明的半导体器件的制造方法中各步骤的工艺流程。
图10示出制造步骤的工艺流程。首先，CAD(计算机辅助设计)系统用于设计半导体器件的电路。当已确定电路布局时，即当已确定TFT布局时，同时确定了每个第二半导体岛的形成位置。在这种情况下，希望这样确定包括在一个第一半导体岛中的第二半导体岛的位置，使得沟道形成区中电荷运动方向或者与激光的扫描方向平行对准，或者沿等效方向对准。但是，可根据使用不有意地对准方向。
此外，在上述步骤中，可设计第一半导体岛的掩模，使得对准标记与第一半导体岛一起形成。
随后，有关所设计的第一半导体岛的掩模图案的信息(图案信息)被输入到包括在激光辐照设备的计算机中。按照所输入的第一半导体岛的图案信息，计算机计算每个第一半导体岛相对于扫描方向的垂直方向的宽度。然后，按照每个第一半导体岛的宽度设定狭缝在相对于扫描方向的垂直方向的宽度。
随后，按照狭缝的宽度，基于作为参照的标记位置确定激光的扫描路径。
另一方面，薄膜被淀积在半导体衬底上，第一半导体岛的掩模用于图形化半导体层，并形成第一半导体岛。随后，其上形成第一半导体岛的衬底被设置在激光辐照设备的台面上。
随后，用标记作为参考，激光沿预定的扫描路径辐照，并以第一半导体岛为目标进行晶化。
在辐照激光后，对于按照激光辐照提高结晶度的第一半导体岛进行图形化，并形成第二半导体岛。此后，进行由第二半导体岛制造TFT的步骤。特别地，TFT制造步骤根据TFT的形状而改变。但代表性地，淀积栅绝缘膜并在第二半导体岛中形成杂质区域。随后，以这种方式形成层间绝缘膜，以便覆盖栅绝缘膜和栅电极，并形成穿过层间绝缘膜的接触孔，并部分地露出杂质区域。然后，在层间绝缘膜上形成布线以便经过接触孔与杂质区域接触。
其次，将给出关于使用CCD照相机而不形成对准标记进行衬底和掩模对准的实例步骤。
图11示出制造步骤的工艺流程。首先，与图10所示的情况相似，CAD系统用于设计半导体器件的电路。当已确定电路布局时，即当已确定TFT布局时，同时确定了每个第二半导体岛的形成位置。在这种情况下，希望这样确定包括在一个第一半导体岛中的第二半导体岛的位置，使得沟道形成区中电荷运动方向或者与激光的扫描方向平行对准，或者沿等效方向对准。但是，根据使用可不有意地对准方向。
随后，有关所设计的第一半导体岛的掩模图案的信息(图案信息)被输入到包括在激光辐照设备的计算机中。按照所输入的第一半导体岛的图案信息，计算机计算每个第一半导体岛相对于扫描方向的垂直方向的宽度。然后，按照每个第一半导体岛的宽度设定狭缝在相对于扫描方向的垂直方向的宽度。
另一方面，半导体层被淀积在衬底上，第一半导体岛的掩模用于图形化半导体层，并形成第一半导体岛。随后，其上形成第一半导体岛的衬底被设置在激光辐照设备的台面上。
随后，形成在设置在台面上的衬底上的第一半导体岛的图案信息由CCD照相机检测，并随后作为信息输入到计算机中。计算机将两个图案信息进行比较。两个信息之一是由CAD系统设计的第一半导体岛的图案信息；另一个是在衬底上实际形成的第一半导体岛的CCD照相机得到的图案信息。结果，衬底和掩模相互对准。
随后，按照狭缝的宽度和第一半导体岛的CCD照相机得到的位置信息确定激光扫描路径。
然后，沿确定的扫描路径辐照激光，并以第一半导体岛为目标进行晶化。
在辐照激光后，对于按照激光辐照提高结晶度的第一半导体岛进行图形化，并形成第二半导体岛。此后，进行由第二半导体岛制造TFT的步骤。特别地，TFT制造步骤根据TFT的形状而改变。但代表性地，淀积栅绝缘膜并在第二半导体岛中形成杂质区域。随后，以这种方式形成层间绝缘膜，以便覆盖栅绝缘膜和栅电极，并形成穿过层间绝缘膜的接触孔，并部分地露出杂质区域。然后，在层间绝缘膜上形成布线以便经过接触孔与杂质区域接触。
其次，将说明进行多次激光辐照的实例方法。作为实例，将参照在完成一次扫描后改变方向进行二次激光辐照的方法进行说明。
图12示出制造步骤的工艺流程。首先，CAD系统用于设计半导体器件的电路。当已确定电路布局时，即当已确定TFT布局时，同时确定了每个第二半导体岛的形成位置。在这种情况下，希望这样确定包括在一个第一半导体岛中的第二半导体岛的位置，使得沟道形成区中电荷运动方向或者与激光的扫描方向平行对准，或者沿等效方向对准。但是，根据使用可不有意地对准方向。
随后，有关所设计的第一半导体岛的掩模图案的信息(图案信息)被输入到包括在激光辐照设备的计算机中。按照所输入的第一半导体岛的图案信息，计算机计算每个第一半导体岛相对于两个扫描方向中每个的垂直方向的两个宽度。然后，按照每个第一半导体岛的宽度设定狭缝在相对于两个扫描方向中的每个的垂直方向的宽度。
随后，基于所确定的狭缝宽度，按照作为参照的标记位置确定两个扫描方向中各个的激光扫描路径。
另一方面，第一半导体岛的掩模用于图形化半导体层，并形成第一半导体岛。随后，其上形成第一半导体岛的衬底被设置在激光辐照设备的台面上。
随后，使用标记作为参照，第一激光沿已确定的两个扫描路径中的第一路径进行辐照，以第一半导体岛为目标进行晶化。
随后在改变扫描方向后，第二激光沿第二扫描路径辐照，并以第一半导体岛为目标进行晶化。
第一激光和第二激光的扫描方向的角度可或者预存储在存储器等中或每次人工输入。
如上所述，图12示出激光两次辐照到同一第一半导体岛的实例方法。但使用AO调制器等时，可通过按照例如如下所述的方法规定位置改变扫描方向。例如，假设将信号线驱动电路中的扫描方向设定为与在象素部分和扫描线驱动电路中的扫描方向不同的情况。在这种情况下，当AO调制器用于将激光辐照到形成信号线驱动电路的位置时，可使用AO调制器控制激光不辐照到形成象素部分和扫描线驱动电路的位置。类似地，当AO调制器用于将激光辐照到形成象素部分和扫描线驱动电路的位置时，用AO调制器控制激光不辐照到形成信号线驱动电路的位置。在这种情况下，AO调制器由计算机控制以与位置控制装置同步地工作。
在辐照激光后，对于按照激光辐照提高结晶度的第一半导体岛进行图形化，并形成第二半导体岛。此后，进行由第二半导体岛制造TFT的步骤。特别地，TFT制造步骤根据TFT的形状而改变。但代表性地，淀积栅绝缘膜并在第二半导体岛中形成杂质区域。随后，以这种方式形成层间绝缘膜，以便覆盖栅绝缘膜和栅电极，并形成穿过层间绝缘膜的接触孔，并部分地露出杂质区域。然后，在层间绝缘膜上形成布线以便经过接触孔与杂质区域接触。
为了比较，图13示出常规半导体层的制造步骤的工艺流程。如图13所示，CAD系统用于设计半导体器件的掩模。另一方面，在衬底上淀积非晶半导体层，其上形成非晶半导体层的衬底被设置在激光辐照设备中。随后，进行扫描以便将激光辐照到非晶半导体层的整个表面上，于是非晶半导体层被晶化。然后，在通过晶化得到的多晶半导体层上形成对准标记，并用对准标记作为参考图形化多晶半导体层。以这种方式，形成第二半导体岛。随后用第二半导体岛形成TFT。
如上所述，如图13所示的常规情况不同之处在于，按照本发明，在非晶半导体层被晶化之前用激光形成对准标记。其后，根据用于图形化半导体层的掩模信息扫描激光。
按照上述配置，可以减少用于激光辐照衬底上半导体层中将通过图形化排除的部分的时间。因此，可以减少激光辐照的时间，并且此外，可以提高衬底加工速度。
该方法可包括通过在用激光晶化的步骤之前使用催化剂的晶化半导体膜的步骤。当使用催化元素时，希望采用在JP 07-130652 A和/或JP 08-78329 A中公开的技术。
包括借助使用催化剂晶化半导体层的方法包括在淀积非晶半导体层后进行用Ni晶化(Ni SPC)的步骤。例如，当采用如JP 07-130652 A中公开的技术时，通过用含10ppm重量的镍的乙酸镍溶液涂敷非晶半导体层形成含镍层。含镍层进行500℃一小时的脱氢步骤，然后在500-650℃进行4-12小时热处理(例如，在550℃，8小时)。在这种情况下，除了镍(Ni)，可使用的催化元素包括锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)和金(Au)。
按照NiSPC晶化的半导体层的结晶度通过激光辐照得到进一步提高。由于通过激光辐照得到的多晶半导体层含有催化元素，该层在激光辐照后进行去除催化元素的步骤(吸杂步骤)。可使用在JP 10-135468 A或JP 10-135469 A中公开的技术进行吸杂步骤。
具体地，以下述方式采用前述技术。将磷局部添加到激光辐照后得到的多晶半导体层中，在氮气氛中在500-800℃进行热处理5-24小时(例如，600℃，12小时)。结果，多晶半导体层添加磷的区域用作吸杂位置，由此使存在于多晶半导体层中的磷分离到吸杂位置。此后，借助图形化将多晶半导体层添加磷的区域去除。因此，如上所述工艺使第二半导体岛的产物的催化元素的浓度降低到小于1×1017原子/cm3(优选，至1×1016原子/cm3的水平)。
[实施例6]
在本实施例中，将参照一些实例说明衬底上电路布局、CW激光辐照方向等。
通常，显示器件被配置成如图14A所示的实例。总的实例显示器件被配置为包括在衬底1400的中央部分的象素部分1401；在象素部分1401的上部或下部的源单线驱动电路1402；以及在象素部分1401的左部和右部任何之一中或在象素部分1401的左和右两部分中的栅信号线驱动电路1403。用于驱动每个驱动电路的信号和功率经柔性印刷电路(FPC)1404从衬底的外侧输入。
如图14A所示，源单线驱动电路1402排列为沿象素列方向延伸，而栅信号线驱动电路1403被排列为沿象素行方向延伸。因此，在如实施例模式中所属进行CW激光辐照的情况下，当辐照方向沿源单线驱动电路1402的排列方向对准使，如图14B所示，CW激光器的辐照方向
不与栅信号线驱动电路1403对准。但通常，与要求高速驱动的源信号线驱动电路相比，栅信号线驱动电路的驱动频率可为约几百。因此，即使构成栅信号线驱动电路的TFT的有源层被形成为包括部分微晶半导体层，也可以说在电路工作时不会出现问题。
图14C说明另一可用方法，其中在激光辐照过程中扫描方向移动。具体地，按照该方法，首先进行与源信号线驱动电路对准的第一激光扫描。然后，衬底固定其上的台面被旋转90度，于是激光扫描方向被改变，随后进行与栅信号线驱动电路和象素部分对准的第二CW激光扫描。
图14D说明使用在日本专利申请No.2001-241463中公开的技术的另一种可用方法。在这种情况下，源单线驱动电路1402和栅信号线驱动电路1403或者被排列在象素部分的一侧或者被彼此平行地排列在象素部分的相对两侧。结果，如图14E所示，可通过一次CW激光辐照完成晶化，并且同时，象素部分和驱动电路中的半导体层可仅通过单向激光辐照配置。
仅借助实例说明了本实施例中的上述方法，也可采用各种其它方法。例如，可使用这样的方法，其中只有要求高速驱动的驱动电路部分借助激光辐照晶化，而对于高速驱动的要求水平较低的象素部分等用常规晶化方法制造。同时，该实施例可与其它实施例组合实现。
[实施例7]
在本实施例中，将参照图15和16说明制造有源矩阵衬底的方法。方便起见，CMOS电路、驱动电路和具有象素TFT和保持能力的象素部分共同形成其上的衬底被称为有源矩阵衬底。
首先，在本实施例中使用由诸如硼硅酸钡玻璃和硼硅酸铝玻璃的玻璃形成的衬底5001。衬底5001可为其表面上具有绝缘膜的石英衬底、硅衬底、金属衬底或不锈钢衬底。衬底5001可以是具有承受本发明的加工温度的耐热性的塑料衬底。
其后，借助公知的方法(诸如溅射法、LPCVD法和等离子体CVD法)在衬底5001上形成具有诸如氧化硅膜、氮化硅膜或氮氧化硅膜的绝缘膜的基底膜5002。在本实施例中，包含基底膜5002a和5002b的两层结构用于基底膜5002。但是，也可使用为绝缘膜本身的单层膜或至少两层层叠的结构。
其后，在基底膜5002上形成半导体层5003。首先，用公知方法(诸如溅射法、LPCVD法和等离子体CVD法)形成厚度为25-80nm的半导体层5003。半导体膜可以是非晶半导体膜、微晶半导体膜或结晶半导体膜。或者，半导体膜可以是具有诸如非晶硅锗膜的非晶结构的化合物半导体膜(图15A)。
图形化半导体层5003。用各向异性刻蚀(第一刻蚀处理)形成第一半导体岛5004-5006，各向异性刻蚀在含卤素氟化物，例如ClF、ClF3、BrF、BrF3、IF、IF3等的气氛中进行(图15B)。
然后，通过激光晶化方法晶化第一半导体岛5004-5006。在半导体层为微晶半导体层或结晶半导体层的情况下，通过进行该步岛状半导体层的结晶度得以提高。使用实施模式和实施例1-6中所述的激光辐照方法进行激光辐照。特别地，第一半导体岛5004-5006根据输入到激光辐照装置的计算机的掩膜信息选择性地受到激光5007的处理。当然，除了激光晶化方法，可通过组合其它公知的晶化方法(诸如采用RTA或电炉退火的热晶化方法和使用金属元素促进晶化的热晶化方法)晶化半导体层。
当进行半导体层的晶化时，优选通过使用能够连续振荡的固态激光器施加基波的二次谐波到四次谐波以便获得大尺寸的晶粒。典型地，优选施加Nd:YVO4激光器(基波为1064nm)的二次谐波(波长为532nm)或三次谐波(波长为355nm)。特别地，从连续振荡型YVO4激光器发射的具有10W输出的激光束由非线性光学元件转换为谐波。同样，可使用应用YVO4晶体和非线性光学元件成为谐振器而发射谐波的方法。随后，更优选地，激光束通过光学系统被形成以便具有矩形形状或椭圆形状，由此照射待处理的物质。此时，要求能量密度近似为0.01-100MW/cm2(优选0.1-10MW/cm2)。其上形成半导体膜的衬底5001以近似10-2000cm/s相对速率相应于激光束相对运动以辐照半导体膜。
注意，可使用连续振荡型或脉冲振荡型气体激光器或固态激光器。气体激光器诸如准分子激光器、Ar激光器和Kr激光器，以及固体激光器诸如YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、翠绿宝石激光器和Ti：蓝宝石激光器可用作激光束。同样，其中掺杂Cr、Nd、Er、Ho、Ce、Co、Ni、Yb或Tm的诸如YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器的晶体可用作固态激光器。激光器的基波取决于掺杂的材料而不同，因此可得到基波为约1μm的激光束。借助使用非线性光学元件可得到相应于基波的谐波。
借助上述激光晶化，第一半导体岛5004-5006受到激光处理并提高结晶度(图15C)。
通过将提高晶化的第一半导体岛5004-5006图形化(第二刻蚀处理)为所需要的形状形成第二半导体岛5008-5011(图15D)。
形成第二半导体岛5008-5011后，为了控制TFT的阈值可掺杂少量的杂质元素(硼或磷)。
接着，形成覆盖第二半导体岛5008-5011的栅绝缘膜5012。使用用等离子体CVD方法或溅射方法形成的厚度为40-150nm的含硅绝缘膜形成栅绝缘膜5012。在本实施例中，在本实施例中，用等离子体CVD的方法形成厚度为110nm的氧氮化硅薄膜(组成比：Si＝32％、O＝59％、N＝7％和H＝2％)。值得注意的是，栅绝缘膜不限于氧氮化硅膜，而含其它硅的绝缘薄膜也可以用作单层或叠层垫。
当使用氧化硅膜时，它可以通过混合四乙基正硅酸盐(TEOS)和O2通过等离子体CVD的方法而得到，其可以在40Pa的反应压力、300到400℃的衬底温度和0.5到0.8W/cm2的高频(13.56MHz)功率密度的条件下放电。此后在400到500℃下的热退火可以给按这种方法形成的作为栅绝缘膜的氧化硅膜提供好的特性。
接下来，厚度为20到100nm的第一导电薄膜5013和厚度为100到400nm的第二导电薄膜5014被堆叠在栅绝缘膜5012上。在本实施例中，堆叠由30nm厚的TaN薄膜形成的第一导电薄膜5013和由370nm厚的W膜形成的第二导电薄膜5014。TaN薄膜用Ta靶在含氮的环境中进行溅射形成的。W膜用W靶进行溅射形成。或者，也可以利用六氟化钨(WF6)通过热CVD方法来形成。在这两种情况下，栅电极的使用需要低的电阻。因此，W膜的电阻率理想的是20μΩcm或更少。可以通过增加晶粒的尺寸来实现W膜的低电阻。但是，当W薄膜含有大量的杂质元素例如氧时，晶化被抑制，这增加了电阻。因此，在本实施例中，W膜是通过利用高纯度(99.9999％的纯度)的W靶溅射的方法并考虑在薄膜成形期间的阻止杂质从气相侵入形成的。从而，可得到9到20μΩcm的电阻率。
同时，在本实施例中，第一导电层5013是TaN而第二导电层5014是W，其并不特别限于此。二者都可以是由从Ta、W、Ti、Mo、Al、Cu、Cr和Nd中选择的一个元素或是主要包含该元素的合金材料或化合物材料形成。或者，半导体薄膜例如可以利用在其中掺杂有如磷的杂质元素的多晶硅膜。也可以利用AgPdCu合金。可以是由钽(Ta)膜形成的第一导电膜和由W膜形成的第二导电膜的组合、由氮化钛(TiN)膜形成的第一导电膜和由W膜形成的第二导电膜的组合、由氮化钽(TaN)膜形成的第一导电膜和由W膜形成的第二导电膜的组合、由氮化钽(TaN)膜形成的第一导电膜和由Al膜形成的第二导电膜的组合、或由氮化钽(TaN)膜形成的第一导电膜和由铜(Cu)膜形成的第二导电膜的组合。
另外，本发明并不限于两层结构。例如，可以采用其中钨膜、铝和硅(Al-Si)的合金膜和氮化钛膜顺序叠层的三层结构。此外，在该三层结构中，可用氮化钨薄膜取代钨，可用铝和钛(Al-Ti)的合金膜取代铝和硅(Al-Si)的合金膜，并可以用钛膜取代氮化钛膜。
注意，根据导电膜的材料适当地选择合适的蚀刻方法或蚀刻剂种类是重要的。
接下来，用光刻法形成由抗蚀剂制成的掩模5015，且在其上进行第三蚀刻处理，以形成电极和布线。在第一和第二蚀刻条件下(图15F)执行第三蚀刻处理。在本实施例中的第一蚀刻条件是利用感应耦合等离子体(ICP)蚀刻且利用CF4和Cl2和O2作为蚀刻气体，其气体的量分别为25/25/10(sccm)。以1Pa的压力给线圈状电极提供500W RF(13.56MHz)功率以产生等离子体并进行蚀刻。给衬底侧(测试样品台)也提供150W RF(13.56MHz)功率且基本上施加负自偏置电压。W膜在第一蚀刻条件下蚀刻以得到锥形的第一导电层的末端。
之后，不必去除抗蚀剂制成的掩模5015，将第一蚀刻条件转换到第二蚀刻条件。然后用CF4和Cl2作为蚀刻气体。气体流量的比率为30/30(sccm)。以1Pa的压力给线圈状电极提供500W的RF(13.56MHz)功率以产生等离子体并进行蚀刻30秒。给衬底侧(测试样本台)提供20W的RF(13.56MHz)功率且施加基本上负自偏置电压。在混合CF4和Cl2的第二蚀刻条件下，W膜和TaN膜都蚀刻到相同的程度。为了蚀刻不在栅绝缘膜上留下残渣，可以将蚀刻时间增加10％到20％多。
在第三蚀刻处理中，当抗蚀剂制成的掩模的形状合适时，第一和第二导电层的末端的形状为锥形，这是因为加在衬底侧的偏压造成的。锥形部分的角度为15到45°。因此，通过第一蚀刻处理以第一种形式形成包括第一导电层和第二导电层的导电层5016到5020(第一导电层5016a到5020a和第二导电层5016b到5020b)。在栅绝缘膜5012中，没有被第一形式的导电层5016到5020覆盖的区域被蚀刻约20到50nm以形成较薄的区域。
接下来，不必去除由抗蚀剂制成的掩模5015(图16A)而进行第四蚀刻处理。这里将CF4，Cl2和O2作为蚀刻气体有选择地蚀刻W膜。然后，通过第二蚀刻处理形成第二导电层5021b到5025b。另一方面，第一导电层5016a到5020a不蚀刻很多，以第二种形式形成导电层5021到5025(第一导电层5021a到5025a和第二导电层5021b到5025b)。
在没有去除由抗蚀剂制成的掩模的情况下进行第一掺杂处理，并添加使第二半导体岛为n型的低浓度杂质元素。掺杂处理可以通过离子掺杂法或离子注入法实施。在剂量为1×1013到5×1014原子/cm2和加速电压为40到80kV的条件下执行离子掺杂法。在这一实施例中，在剂量为1.5×1013原子/cm2和加速电压为60kV的条件下执行离子掺杂法。n型掺杂杂质元素可以是15族元素，典型的为磷(P)或砷(As)。这里使用磷(P)。在这种情况下，导电层5021到5025作为n型掺杂杂质元素的掩模。因此，以自对准的方式形成杂质区域5026到5029。密度范围为1×1018到1×1020原子/cm3的n型掺杂杂质元素被添加到杂质区域5026到5029。
当去除由抗蚀剂制成的掩模5015时，形成新的由抗蚀剂制成的掩模5030。然后，通过利用比在第一掺杂处理中用的更高的加速电压来执行第二掺杂处理。在剂量为1×1013到1×1015原子/cm2和加速电压为60到120kV的条件下执行离子掺杂法。在掺杂处理中，使第二导电层5021b到5025b作为掩模阻挡杂质元素。执行掺杂处理使杂质元素可以被添加到在第一导电层的锥形部分的底部的半导体层。然后，通过利用具有比在第二掺杂处理中低的加速电压执行第三掺杂处理以得到图16B所示的条件。在剂量为1×1015到1×1017原子/cm2和加速电压为50到100kV的条件下执行离子掺杂法。经过第二掺杂处理和第三掺杂处理，密度范围为1×1018到5×1019原子/cm3的n型掺杂杂质元素被添加到与第一导电层相重叠的低密度杂质区域5031和5033中。密度范围为1×1019到5×1021原子/cm3的n型掺杂杂质元素被添加到高密度杂质区域5034和5035中。
用适当的加速电压，通过执行第二掺杂处理和第三掺杂处理可以形成低密度杂质区域和高密度杂质区域。
接下来，在去除由抗蚀剂制成的掩模5030后，形成了新的由抗蚀剂制成的掩模5037以便进行第四掺杂处理。通过第四掺杂处理，杂质区域5038和5039，其中添加一与一种导电类型相反的导电类型的杂质元素，半导体层中的该杂质区域是p沟道型TFT的有源层。第二导电层5021a到5025a作为掩模阻挡杂质元素，且添加给予p型的杂质元素以便以自对准的方式形成杂质区域。在本实施例中，通过离子掺杂法用乙硼烷(B2H6)形成杂质区域5038和5039(图16C)。在第四掺杂处理过程中，形成n沟道TFT的半导体层被由抗蚀剂制成的掩模5037覆盖。通过第一到第三掺杂处理，不同密度的磷被添加到每一个杂质区域5038和5039中。掺杂处理的实施使得两个区域中的p型掺杂杂质元素的密度为1×1019到5×1021原子/cm3。因此，当它们作为p沟道TFT的源极区和漏极区时都不会发生问题。
分别经过以上的处理，在第二半导体岛中形成杂质区。
接下来，去除由抗蚀剂制成的掩模5037并在其上形成第一层间绝缘薄膜5040。第一层间绝缘薄膜5040可以是一厚度为100到200nm的含有硅的绝缘膜，它是通过等离子体CVD方法或溅射方法形成的。在本实施例中，通过等离子体CVD方法形成厚度为150nm的氮氧化硅膜。第一层间绝缘薄膜5040并不限于氮氧化硅膜而可以是单层或叠层垫中含有硅的其它绝缘膜。
接下来，如图16D所示，利用激光辐射方法进行激活处理。当利用激光退火方法时，可以利用晶化中使用的激光器。当执行激活处理时，移动速度与晶化速度相同，需要的能量密度约为0.01到100MW/cm2(优选0.01到10MW/cm2)。同样，在执行晶化的情况下可以利用连续振荡激光器，而在执行激活的情况下可以利用脉冲振荡激光器。
同样，可以在形成第一层间绝缘膜以前进行激活处理。
在热处理之后(在300到550℃进行1到12小时的热处理)，可以执行加氢处理。这一处理用包含在第一层间绝缘膜5040中的氢终止了半导体层中的悬挂键。或者，加氢可以是等离子体加氢(利用由等离子体激励的氢)或者在含有3到100％氢的气氛中在300到650℃进行1到12小时的热处理。在这种情况下，半导体层可被加氢而与第一层间绝缘膜的存在无关。
接着，在第一层间绝缘膜5040上通过无机绝缘材料或有机绝缘材料形成第二层间绝缘薄膜5041。在本实施例中，形成厚度为1.6μm的丙烯酸树脂膜。接着，在形成第二层间绝缘膜5041后，形成第三层间绝缘膜5042以与第二层间绝缘膜5041接触。
形成布线5043到5047。这些布线是通过将厚度为50nm的Ti膜和厚度为500nm的合金膜(Al和Ti的合金膜)进行层叠所得到的膜图形化而得到的。它不限于两层结构也可以是一层结构或含三层或更多层的叠层垫。布线的材料也不限于Al和Ti。例如，布线可以通过在TaN膜上形成Al或Cu、然后通过图形化其中形成有Ti膜的叠层膜而形成(图16E)。
这样，可在同一衬底上形成具有包括n沟道TFT和p沟道TFT的CMOS电路的驱动电路和具有象素TFT和存储电容器的象素部分。于是完成有源矩阵衬底。
可以通过与其它实施例组合来完成本实施例。
[实施例8]
下面用图16和17解释本实施例，由实施例7制成的有源矩阵衬底制造反射型液晶显示装置的过程。
首先，在得到根据实施例5的在图16E的状态得到有源矩阵衬底后，至少在图16E的有源矩阵衬底上的布线(象素电极)5047上形成取向膜5055并进行摩擦处理(rubbing)(图17)。顺便提一句，在本实施例中，在形成取向膜5055之前，如丙烯酸树脂膜的有机树脂膜被图形化以在理想的位置形成柱状垫片5054以有间隙地支撑衬底。同时，代替柱状垫片的球形垫片可以分布在衬底的整个表面上。
然后，准备反衬底5048。接着，在反衬底5048上形成彩色层(滤色器)5049、5050(虽然这里只示出两个滤色器，实际上可使用三个滤色器；R、G、B)和平化膜5051。通过将一红色层5049和一兰色层5050重叠在一起形成一遮光部分。同时，遮光部分也可以通过部分重叠一红色层和一绿色层而形成。
然后，在至少象素部分中的平化膜5051上形成透明导电膜的反电极5052。在反衬底的整个表面上形成一取向膜5053并进行摩擦处理。
然后，用密封件(未示出)将有源矩阵衬底及反衬底粘合在一起。密封件(未示出)中混合有填充料，以使填充料和柱形垫片同两个衬底通过一平坦的空间粘合在一起。然后，液晶材料5056注在衬底之间并由密封剂(未示出)完全密封。该液晶材料5056可以是已知的液晶材料。在这种方式下，完成的是一如图17所示的反射型液晶显示器件。如果需要的话，有源矩阵衬底或反衬底可以分割成理想的形状。另外，一偏振板(未示出)只粘合在反衬底上。然后，用已知的技术粘合FPC。
如上制造的液晶显示器件包括由半导体薄膜制造的TFT，其中具有周期或均匀能量分布的激光束辐照，且形成具有大颗粒尺寸的晶粒。因此，该液晶显示器件保证了好的操作特性和高的可靠性。该液晶显示器件可以用作各种电子仪器中的显示部分。
顺便说一下，可以通过与其它实施例组合来完成本实施例。
〖实施例9〗
本实施例中，将解释发光器件制造方法的实例(图18A和18)。制造方法使用用在实施例7中说明的有源矩阵衬底的制造方法制造的有源矩阵衬底。“发光器件”显示板和显示组件的类属名，这样形成显示板使得形成在衬底上的发光元件被密封在衬底和覆盖材料之间，显示组件中TFT等被安装在显示板上。发光元件具有包括得到通过施加电场产生电致发光的有机化合物的层(发光层)、阳极层和阴极层。有机化合物中的电致发光包括两种类型，一种是当从单受激态返回到标准态时产生的发光(荧光)；和当从三重受激状态返回到标准态产生的发光(磷光)。本发明的有机化合物包括这两种类型的任何一种或两种都包括。
在本说明书中，形成在发光元件中的阳极和阴极间的所有层被定义为EL层。特别地，EL层包括有一发光层、一空穴注入层、一电子注入层、一空穴输运层、一电子输运层。基本上，发光元件的结构是按如下顺序重叠的一阳极层、一发光层、一阴极层。但除了该结构，发光层可具有其中例如一阳极层、一空穴注入层、一光发射层和一阴极层以此顺序重叠的结构，或是例如一阳极层、一空穴注入层、一发光层、一电子输运层和一阴极层以此顺序重叠的结构。
在形成直到按照实施例7的第三层间绝缘膜5102的层之后，由透明导电膜形成用作发光元件阳极的象素电极。为了形成透明导电膜，可使用氧化铟和氧化锡的化合物、氧化铟和氧化锌的化合物、氧化锌、氧化锡和氧化铟中的任何一种。或者可使用含有镓的透明导电膜。
在发光元件的情况下，第三层间绝缘膜5102对于防止含在第二层间绝缘膜5101中的水分侵入有机发光层是有效的。当第二层间绝缘膜5101含有有机树脂材料时，由于有机树脂材料含有很多水分，提供第三层间绝缘膜5102非常有效。此外，在本实施例中，使用由树脂形成的第二层间绝缘膜5101拉平TFT形成的台阶部分非常重要。由于在后面步骤中形成的发光层非常薄，因为存在台阶可在光发射中出现缺陷。为此，在形成象素电极之前如所希望地拉平台阶部分，使得发光层可形成在尽可能拉平的表面上。
用按照实施例5的制造方法形成包含在驱动电路中的n沟道TFT和p沟道TFT。在本实施例中，虽然TFT具有单栅结构，TFT可具有双栅结构或三栅结构。
随后，以这种方式形成由漫射材料如黑色染料、碳或黑色色素形成的树脂膜以便覆盖第三层间绝缘膜5102，在将形成发光元件的部分中形成开口并于是形成屏蔽膜(未示出)。作为树脂，代表性的实例包括，例如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯(BCB)；但材料不限于此。除有机树脂外的其它材料可用作屏蔽膜的材料，其实例是通过将黑色染料、碳或黑色色素与硅、氧化硅、氧氮化硅等混合制成的材料。屏蔽膜对于防止布线5140-5110反射的外部光线由观看者的眼睛可见是有效的。在上述处理后，打开到达杂质区域的接触孔，并形成布线5104-5110(图18A)。
随后，由树脂材料形成堤坝5111。形成堤坝5111使得厚度为1-2μm的丙烯酸膜或聚酰亚胺膜被图形化以允许象素电极5103被部分露出。
EL层5112形成在象素电极5103上。虽然图18B只示出了一个象素，在本实施例中对应于颜色R(红)、G(绿)和B(蓝)分开形成EL层。此外，在本实施例中，基于低分子的有机发光材料由蒸发方法形成。特别地，材料形成为多层结构，以便提供20nm厚的铜酞菁(CuPc)膜作为空穴注入层，其上形成70nm厚的三-8-羟基喹林铝络合物(tris-8-hydroxyquinolinolato aluminu complex)(Alq3)膜作为发光层。发光颜色可以通过向Alq3添加荧光颜料如喹吖酮、二萘嵌苯或DCM1来控制。
但是，以上的例子是可用作发光膜的有机发光材料的简单例子，但本发明不必限于此。通过自由组合发光层、电荷输运膜(或电荷注入层)可形成发光层(用于光发射和载流子运动的层)。例如，尽管本实施例已参照低分子基的有机发光材料用于发光材料的实例进行说明，但也可以使用或中等分子基的有机发光材料或者高分子基的有机发光材料。在这种情况下，中等分子基的有机发光材料指没有升化性能且20或更少的分子或链状分子长度为10μm或更少的有机化合物。作为利用高分子基的有机发光材料的例子，可通过旋涂方法提供厚度为20nm的聚噻吩(PEDOT)膜作为空穴注入层，其上提供约100nm的聚亚苯基亚乙烯基(PPV)膜作为发光膜。同时当使用π共轭基高分子时，对于从红到蓝的颜色范围的光发射波长成为可选择的。此外，例如，可以利用无机材料例如碳化硅作为例如电荷输运层或电荷注入层的材料。对于这些有机光发射材料和无机光发射材料，可使用已知的材料。
接着，在EL层5112上提供象素电极5113作为阴极。在本实施例中，铝-锂合金层用作导电膜。自然，可使用已知的MgAg膜(镁-银合金层)。对于阴极的材料，可使用或者由属于元素周期表中1或2族的元素形成的导电膜或使用添加这些金属的导电膜。
在形成直到象素电极5113的层时完成了发光元件。在这种情况下，发光元件指由象素电极5103(阳极)、EL层5112和阴极5113形成的元件。
此外，可以这种方式形成保护膜5114，以便完全覆盖发光元件。保护膜5114由包括碳层、氮化硅膜或氧氮化硅的绝缘膜形成，其中绝缘膜以或者单层或者组合的多层的形式使用。
在这种情况下，具有良好覆盖的膜优选用于保护膜5114；具体地，使用碳膜，特别是DLC(类金刚石碳)膜是有效的。由于DLC膜可在从室温到100℃或更低的温度范围内形成，该膜可容易地形成在具有低耐热性的发光层5112的上部。此外，由于DLC膜具有抵抗氧的高阻挡效应，可以抑制发光层5112的氧化。这使得在进行随后的密封步骤中避免出现发光层5112可能的氧化。
如上所述，按照本实施例，所有的发光层5112都由无机绝缘膜覆盖，该无机绝缘膜具有高阻挡性能并且由例如碳、氮化硅、氧氮化硅、氮化铝或氧氮化铝形成。因此，可更有效地防止发光层免于由于水分、氧等进入而导致的恶化。
此外，当用硅靶溅射方法形成的氮化硅用于第三层间绝缘膜5102和保护膜5114时，可更有效地防止杂质进入发光层。虽然可适当地选择膜形成条件，溅射优选使用氮(N2)或氮-氩混合气体并施加高频功率。在这种情况下，衬底温度可保持在室温，不需要使用加热装置。当已形成有机绝缘膜、有机化合物层等时，在不加热衬底的条件下进行膜形成是所希望的。但是，为了完全去除所吸收的或吸留的水分，优选在真空条件下在50-100℃的温度加热物体几分钟到几小时来进行脱氢处理。
已知当按照这种方式的溅射方法形成氮化硅膜时，其中在室温下以硅为靶，施加13.56MHz的高频功率，并且仅使用氮气，氮化硅膜的特征如下所述。即在其红外吸收谱中，没有观察到N-H连接和Si-H连接的吸收峰，也没有观察到Si-O连接的吸收峰。此外，该膜中的氧浓度和氢浓度不高于1原子％。同样由上可知，诸如氧和水分的杂质的进入可更为有效的被防止。
这样，具有如图18B所示结构的发光器件得以完成。注意，直到在形成堤坝5111之后形成保护膜5114的步骤不暴露于大气，而是连续地处理是有效的。
在本实施例中，虽然屏蔽膜形成在第三层间绝缘膜5102和堤坝5111之间，本发明不限于此。屏蔽膜基本上提供在这样的位置，使得在布线5104-5110中反射的外部光免于对观看者可见。例如，如在本实施例中，在从发光元件发射的光指向衬底的配置中，屏蔽膜可提供在第一层间绝缘膜和第二层间绝缘膜5101之间。同样在该情况下，屏蔽膜包括开口使来自发光元件的光通过。
此外，如实施例7所述，提供经绝缘膜于栅电极重叠的杂质区，能够形成具有高抵抗性防止由于热载流子效应出现恶化的n沟道TFT。因此，可以完成具有高可靠性的发光器件。
在本实施例中，仅说明了象素部分和驱动电路的配置。但按照本实施例的制造步骤，可以在同一绝缘材料上形成其它逻辑电路，诸如信号驱动电路、D/A转换器、运算放大器和γ补偿电路。此外，也可形成存储器、微处理器等。
如上所述制造的发光器件可以是辐照器能量分布是周期的且均匀的激光，它包括用其中形成大尺寸晶粒并且显示足够的性能特征和可靠性的半导体层制造的TFT。上述类型的照明设备可用作各种电子装置的显示部分。
按照本实施例，从发光元件发射的光指向TFT。但是，光可指向与TFT相对的侧。在这种情况下，混合有黑色染料、碳或黑色色素的树脂可用于堤坝5111。在这种情况下，具有高反射率的材料可用于象素电极5103，，而透明导电膜用于象素电极5113。
本实施例可与实施例1-6中任何一个组合实现。
根据本发明，使用由一个第一半导体岛形成的一个或多个半导体岛作为有源层的TFT，可形成为比普通情况具有更高的性能均一性。因此，可以通过使用TFT将需要元件间一致性的电路，诸如电流镜电路、微分放大器电路或运算放大器电路形成在衬底上。因此，通常使用IC等外部安装的电路可同步底形成在包括象素部分的衬底上。这对降低制造成本、器件重量和器件大小有贡献。

Claims (22)

1.一种半导体器件的制造方法，包括：
在衬底上方形成非晶半导体层；
将非晶半导体层图形化为所需要的形状，以形成第一半导体岛和标记；
将会聚为椭圆或矩形形状的激光辐照到包括第一半导体岛的区域，同时相对于衬底进行扫描以晶化第一半导体岛；
将已晶化的第一半导体岛图形化为所需要的形状，并形成第二半导体岛；以及
使用第二半导体岛作为有源层形成薄膜晶体管，并使用薄膜晶体管配置电路，
其中，包括在半导体器件的单元电路中的所有薄膜晶体管的有源层从已晶化的第一半导体岛中的任何一个形成。
2.根据权利要求1的方法，其中布置所有的薄膜晶体管，使得其沟道形成区中的电荷运动方向始终如一地近似平行排列。
3.根据权利要求1的方法，其中单元电路是电流源、电流镜电路、微分放大器电路和运算放大器电路中任何之一。
4.根据权利要求1的方法，其中激光是从连续波固体激光器、连续波气体激光器和连续波金属激光器的任何之一中振荡的。
5.根据权利要求1的方法，其中激光是从选自由连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波玻璃激光器、连续波红宝石激光器、连续波翠绿宝石激光器和连续波Ti：蓝宝石激光器组成的组中的一个激光器中振荡的。
6.根据权利要求1的方法，其中激光是从选自由连续波准分子激光器、连续波Ar激光器、连续波Kr激光器和连续波CO2激光器组成的组中的一个激光器中振荡的。
7.根据权利要求1的方法，其中激光是从选自由连续波氦-镉激光器、连续波铜蒸气激光器和连续波金蒸气激光器组成的组中的一个激光器中振荡的。
8.一种半导体器件的制造方法，包括：
在衬底上方形成非晶半导体层；
在非晶半导体层上形成含用于结晶的金属催化剂的层，并通过加热该非晶半导体层形成结晶半导体层；
将结晶半导体层图形化为所需要的形状以形成第一半导体岛和标记；
将会聚为椭圆或矩形形状的激光辐照到包括第一半导体岛的区域，同时相对于衬底进行扫描；
将第一半导体岛图形化为所需要的形状，以形成第二半导体岛；以及
使用第二半导体岛作为有源层形成薄膜晶体管，并使用薄膜晶体管配置电路，
其中，在半导体器件的单元电路中的所有薄膜晶体管的有源层从第一半导体岛中的任何一个形成。
9.根据权利要求8的方法，其中布置所有的薄膜晶体管，使得其沟道形成区中的电荷运动方向始终如一地近似平行排列。
10.根据权利要求8的方法，其中单元电路是电流源、电流镜电路、微分放大器电路和运算放大器电路中任何之一。
11.根据权利要求8的方法，其中激光是从连续波固体激光器、连续波气体激光器和连续波金属激光器中的任何之一中振荡的。
12.根据权利要求8的方法，其中激光是从选自由连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波玻璃激光器、连续波红宝石激光器、连续波翠绿宝石激光器和连续波Ti：蓝宝石激光器组成的组中的一个激光器中振荡的。
13.根据权利要求8的方法，其中激光是从选自由连续波准分子激光器、连续波Ar激光器、连续波Kr激光器和连续波CO2激光器组成的组中的一个激光器中振荡的。
14.根据权利要求8的方法，其中激光是从选自由连续波氦-镉激光器、连续波铜蒸气激光器和连续波金蒸气激光器组成的组中的一个激光器中振荡的。
15.根据权利要求8的方法，其中该金属催化剂包括选自镍、锗、铁、钯、锡、铅、钴、铂、铜和金中的至少一种。
16.一种含有单元电路的半导体器件的制造方法，包括：
在衬底上方形成非晶半导体层；
图形化所述非晶半导体层以形成第一半导体岛；
用会聚为椭圆或矩形形状的激光辐照所述第一半导体岛，同时相对于衬底进行扫描，使得所述激光的光斑首先接触所述第一半导体岛的一个角，以使所述第一半导体岛结晶；
将结晶的第一半导体岛图形化，以形成多个第二半导体岛；以及
使用所述多个第二半导体岛形成所述单元电路中含有的薄膜晶体管。
17.根据权利要求16的方法，其中布置所有的薄膜晶体管，使得其沟道形成区中的电荷运动方向始终如一地近似平行排列。
18.根据权利要求16的方法，其中所述单元电路是电流源、电流镜电路、微分放大器电路和运算放大器电路中任何之一。
19.根据权利要求16的方法，其中激光是从连续波固体激光器、连续波气体激光器和连续波金属激光器中的任何之一中振荡的。
20.根据权利要求16的方法，其中激光是从选自由连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波玻璃激光器、连续波红宝石激光器、连续波翠绿宝石激光器和连续波Ti：蓝宝石激光器组成的组中的一个激光器中振荡的。
21.根据权利要求16的方法，其中激光是从选自由连续波准分子激光器、连续波Ar激光器、连续波Kr激光器和连续波CO2激光器组成的组中的一个激光器中振荡的。
22.根据权利要求16的方法，其中激光是从选自由连续波氦-镉激光器、连续波铜蒸气激光器和连续波金蒸气激光器组成的组中的一个激光器中振荡的。
CNB021569533A 2001-12-21 2002-12-20 半导体器件及其制造方法 Expired - Fee Related CN1331189C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP390714/01 2001-12-21
JP2001390714A JP3992976B2 (ja) 2001-12-21 2001-12-21 半導体装置の作製方法
JP390714/2001 2001-12-21

Publications (2)

Publication Number Publication Date
CN1427451A CN1427451A (zh) 2003-07-02
CN1331189C true CN1331189C (zh) 2007-08-08

Family

ID=19188439

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021569533A Expired - Fee Related CN1331189C (zh) 2001-12-21 2002-12-20 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US6797550B2 (zh)
JP (1) JP3992976B2 (zh)
KR (1) KR100963811B1 (zh)
CN (1) CN1331189C (zh)
TW (1) TWI272722B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP2004207616A (ja) * 2002-12-26 2004-07-22 Hitachi Displays Ltd 表示装置
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100599966B1 (ko) * 2003-08-25 2006-07-12 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터 제조방법
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
US7148159B2 (en) * 2003-09-29 2006-12-12 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
JP2005144487A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp レーザ加工装置及びレーザ加工方法
US7728256B2 (en) * 2003-12-24 2010-06-01 Lg Display Co., Ltd. Silicon crystallization apparatus and silicon crystallization method thereof
KR100717333B1 (ko) * 2004-02-20 2007-05-15 엘지전자 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100599791B1 (ko) * 2004-05-20 2006-07-13 삼성에스디아이 주식회사 발광 표시 장치
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
TWI260702B (en) * 2004-12-10 2006-08-21 Au Optronics Corp Method of selective laser crystallization and display panel fabricated by using the same
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
DE102005013783B4 (de) * 2005-03-22 2007-08-16 Jenoptik Automatisierungstechnik Gmbh Verfahren zum Trennen von spröden Materialien mittels Laser mit unsymmetrischer Strahlungsdichteverteilung
CN101268415A (zh) * 2005-09-22 2008-09-17 夏普株式会社 显示面板用的基板和具有该基板的显示面板
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007165716A (ja) 2005-12-15 2007-06-28 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及び結晶化方法
JP4956987B2 (ja) 2005-12-16 2012-06-20 株式会社島津製作所 レーザー結晶化装置及び結晶化方法
US7609079B2 (en) * 2006-03-02 2009-10-27 Dialog Semiconductor Gmbh Probeless DC testing of CMOS I/O circuits
US8278739B2 (en) 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI438823B (zh) * 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
US7791012B2 (en) 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US7972943B2 (en) 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7083645B2 (ja) * 2018-01-11 2022-06-13 Ｊｓｗアクティナシステム株式会社 レーザ処理装置、レーザ処理方法及び半導体装置の製造方法
CN109545688B (zh) * 2018-11-20 2022-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管的沟道区的最终宽长比确定方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945616A (ja) * 1995-08-02 1997-02-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09320961A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体製造装置及び薄膜トランジスタの製造方法
JPH1012891A (ja) * 1996-06-20 1998-01-16 Sony Corp 薄膜半導体装置の製造方法
CN1258104A (zh) * 1993-05-26 2000-06-28 株式会社半导体能源研究所 半导体器件及其制造方法
CN1284741A (zh) * 1999-08-13 2001-02-21 株式会社半导体能源研究所 激光装置、激光退火方法和半导体器件的制造方法
US20010000243A1 (en) * 1999-01-08 2001-04-12 Yukiyasu Sugano Process for producing thin film semiconductor device and laser irradiation apparatus
CN1292569A (zh) * 1992-07-06 2001-04-25 株式会社半导体能源研究所 半导体器件的制造方法

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143755A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Laser, zone melting device
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
JPS5946021A (ja) * 1982-09-09 1984-03-15 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS59165450A (ja) 1983-03-11 1984-09-18 Toshiba Corp 半導体装置の製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
JPS59205761A (ja) 1983-05-10 1984-11-21 Seiko Epson Corp 半導体装置の製造方法
JPS60245173A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS60245174A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置の作製方法
JPS60245172A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
JPS6148976A (ja) 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JPS6171636A (ja) 1984-09-14 1986-04-12 Sony Corp シリコンのエツチング方法
JPH0740607B2 (ja) 1984-10-03 1995-05-01 ソニー株式会社 薄膜トランジスタの製造方法
JPS61251115A (ja) 1985-04-30 1986-11-08 Fujitsu Ltd 絶縁膜上の半導体単結晶成長方法
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPS63142807A (ja) 1986-12-05 1988-06-15 Nec Corp 半導体装置の製造方法
JPH0690373B2 (ja) 1987-11-19 1994-11-14 シャープ株式会社 アクティブマトリクス基板
JPH01154124A (ja) 1987-12-11 1989-06-16 Seiko Epson Corp アクティブマトリックス基板
JPH01194351A (ja) 1988-01-29 1989-08-04 Hitachi Ltd 薄膜半導体装置
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04170067A (ja) 1990-11-01 1992-06-17 Nippon Sheet Glass Co Ltd Ｃｍｏｓトランジスタの製造方法
EP0488801B1 (en) 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Thin-film semiconductor device
JP2846736B2 (ja) 1990-11-30 1999-01-13 シャープ株式会社 薄膜半導体装置
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH04282869A (ja) 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
JPH04313272A (ja) 1991-04-11 1992-11-05 Seiko Epson Corp 薄膜トランジスタの製造方法
US5306584A (en) * 1991-06-28 1994-04-26 Texas Instruments Incorporated Mask or wafer writing technique
JP3103159B2 (ja) 1991-07-08 2000-10-23 株式会社東芝 半導体装置
JPH0590589A (ja) 1991-09-27 1993-04-09 Sharp Corp 薄膜トランジスタ及びその製造方法
JP3500157B2 (ja) 1992-01-27 2004-02-23 セイコーエプソン株式会社 Ｍｉｓ型電界効果トランジスタの製造方法
GB9202693D0 (en) * 1992-02-08 1992-03-25 Philips Electronics Uk Ltd A method of manufacturing a large area active matrix array
IL103566A (en) * 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
JPH06151828A (ja) * 1992-10-30 1994-05-31 Toshiba Corp 半導体装置及びその製造方法
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
DE69430687T2 (de) * 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5625473A (en) * 1993-05-06 1997-04-29 Sharp Kabushiki Kaisha Liquid crystal display device with polymer walls and method for producing the same
US6875628B1 (en) 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
KR950021242A (ko) * 1993-12-28 1995-07-26 김광호 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
GB9406900D0 (en) * 1994-04-07 1994-06-01 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin -film transistors
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3464287B2 (ja) * 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6337109B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
US5679588A (en) * 1995-10-05 1997-10-21 Integrated Device Technology, Inc. Method for fabricating P-wells and N-wells having optimized field and active regions
JPH09270393A (ja) 1996-03-29 1997-10-14 Sanyo Electric Co Ltd レーザー光照射装置
JP3645377B2 (ja) * 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) * 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100540644B1 (ko) * 1998-02-19 2006-02-28 삼성전자주식회사 마이크로 엑츄에이터 제조방법
JP4443646B2 (ja) 1998-06-04 2010-03-31 東芝モバイルディスプレイ株式会社 多結晶半導体膜の製造方法
JP3252811B2 (ja) * 1998-11-05 2002-02-04 日本電気株式会社 半導体薄膜の製造方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP2001291666A (ja) * 2000-02-02 2001-10-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292569A (zh) * 1992-07-06 2001-04-25 株式会社半导体能源研究所 半导体器件的制造方法
CN1258104A (zh) * 1993-05-26 2000-06-28 株式会社半导体能源研究所 半导体器件及其制造方法
CN1258102A (zh) * 1993-05-26 2000-06-28 株式会社半导体能源研究所 半导体器件及其制造方法
JPH0945616A (ja) * 1995-08-02 1997-02-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09320961A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体製造装置及び薄膜トランジスタの製造方法
JPH1012891A (ja) * 1996-06-20 1998-01-16 Sony Corp 薄膜半導体装置の製造方法
US20010000243A1 (en) * 1999-01-08 2001-04-12 Yukiyasu Sugano Process for producing thin film semiconductor device and laser irradiation apparatus
CN1284741A (zh) * 1999-08-13 2001-02-21 株式会社半导体能源研究所 激光装置、激光退火方法和半导体器件的制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
On the super lateral growth phenomenon observed in excimer laser-induced crystallization of the thin Si films James S. Im.和H. J. Kim,appl.phys.lett.,Vol.64 No.17 1996 *
On the super lateral growth phenomenon observed in excimer laser-induced crystallization of the thin Si films James S. Im.和H. J. Kim,appl.phys.lett.,Vol.64 No.17 1996;Sequential lateral solidification of thin silicon films on SiO2 Robert S. Sposili and James S. Im,appl.phys.lett.,Vol.69 No.19 1996 *
Sequential lateral solidification of thin silicon films on SiO2 Robert S. Sposili and James S. Im,appl.phys.lett.,Vol.69 No.19 1996 *

Also Published As

Publication number Publication date
US20030224550A1 (en) 2003-12-04
US6797550B2 (en) 2004-09-28
KR100963811B1 (ko) 2010-06-16
US7319055B2 (en) 2008-01-15
JP2003197521A (ja) 2003-07-11
JP3992976B2 (ja) 2007-10-17
CN1427451A (zh) 2003-07-02
TWI272722B (en) 2007-02-01
TW200301566A (en) 2003-07-01
KR20030053040A (ko) 2003-06-27
US20050040412A1 (en) 2005-02-24

Similar Documents

Publication Publication Date Title
CN1331189C (zh) 半导体器件及其制造方法
JP4127565B2 (ja) 半導体装置の作製方法
JP5427753B2 (ja) 半導体装置の作製方法
US7129121B2 (en) Method for manufacturing semiconductor device
JP3980465B2 (ja) 半導体装置の作製方法
US7217605B2 (en) Laser irradiation method and method of manufacturing a semiconductor device
US7560397B2 (en) Laser irradiation method and method of manufacturing a semiconductor device
KR100862547B1 (ko) 표시 장치
CN1312730C (zh) 激光装置、激光辐射方法及半导体器件及其制造方法
JP2004179474A6 (ja) レーザー照射装置
JP2004158720A6 (ja) レーザー装置及びレーザー照射方法
US7135389B2 (en) Irradiation method of laser beam
CN100437911C (zh) 制造半导体器件的方法
JP2003045820A (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
CN100592481C (zh) 半导体器件的制造方法
US7078275B2 (en) Semiconductor device and manufacturing method for same
JP3967259B2 (ja) 半導体装置の作製方法
JP4531330B2 (ja) レーザ光の照射方法
JP2004193201A6 (ja) レーザー照射方法
JP2004193201A (ja) レーザー照射方法
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20201220