CN1350329A - 半导体装置及其制造方法和安装方法 - Google Patents

半导体装置及其制造方法和安装方法 Download PDF

Info

Publication number
CN1350329A
CN1350329A CN01135819A CN01135819A CN1350329A CN 1350329 A CN1350329 A CN 1350329A CN 01135819 A CN01135819 A CN 01135819A CN 01135819 A CN01135819 A CN 01135819A CN 1350329 A CN1350329 A CN 1350329A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor element
semiconductor
reinforcement
forming surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01135819A
Other languages
English (en)
Other versions
CN1221028C (zh
Inventor
境忠彦
大園满
前田憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000320619A external-priority patent/JP3580240B2/ja
Priority claimed from JP2000335492A external-priority patent/JP3580244B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1350329A publication Critical patent/CN1350329A/zh
Application granted granted Critical
Publication of CN1221028C publication Critical patent/CN1221028C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供薄型化的半导体元件的处理简单的半导体装置以及半导体装置的制造方法。半导体装置具有半导体元件以及利用粘接剂,作为增强材料粘贴于其电极形成面的背面的缓冲构件。半导体元件利用在粘接之后的状态下容易伸缩的低弹性系数的粘接剂与缓冲构件在允许变形的状态下粘接。借助于此,使半导体装置容易搬运(handling),半导体元件能够随着安装之后的基板的变形而变形。能够有效地缓和循环加热时的热应力影响。

Description

半导体装置及其制造方法和安装方法
技术领域
本发明涉及具有半导体元件和利用粘接材料粘接于该元件的电极形成面的背面的增强构件的半导体装置以及这种半导体装置的制造方法。
背景技术
安装于电子设备的半导体装置是在晶片状态下形成电路图案的半导体元件上连接引线框架的引脚(pin)或金属凸起(bump)，经过用树脂等封装元件的封装工序制成的。随着近来的电子设备的小型化，半导体装置也实施小型化，努力减小半导体元件的厚度。
薄型化的半导体元件强度差，在进行处理时容易受到外力的破坏。因此以往使用薄型化的半导体元件的半导体装置通常采用以对半导体元件进行增强用的树脂层封装的结构。
在薄半导体元件表面形成树脂层的工序中，树脂层硬化收缩容易导致半导体元件弯曲和或产生裂纹等。半导体元件越薄，这一存在问题越是显著，对于100μm以下的极薄的半导体元件，甚至进行树脂封装也是困难的。
发明内容
本发明的半导体装置，具备：有形成外部连接用的电极的电极形成面的半导体元件、以及利用树脂粘接剂粘接于电极形成面的背面的增强构件。树脂粘接剂在允许半导体元件的变形的状态下将半导体元件与增强材料粘接加以粘接。
这种半导体装置的制造方法包含：将形成多个半导体元件的半导体晶片的背面削薄的工序、通过树脂粘接材料在削薄工序之后的半导体晶片背面粘接增强构件的工序、以及将粘接了增强构件的半导体晶片及增强材料分割为半导体元件单元的工序。
这种半导体装置的另一制造方法包含：沿着形成多个半导体元件的半导体晶片的电极形成面一侧到半导体元件的边界形成切割(dicing)槽的工序、在形成切割槽的半导体晶片的电极形成面上粘贴薄片的工序、将粘贴薄片的半导体晶片背面削薄，将半导体晶片削薄为背面达到切割槽的厚度，分割为半导体元件单元的工序、通过树脂粘接剂在半导体元件的背面粘接增强材料的工序、以及将薄片从所述电极形成面上除去之后，将增强材料分割为半导体元件单元的工序。
这种半导体装置的又一种制造方法包含：将形成多个半导体元件的半导体晶片的背面削薄的工序、将半导体晶片分割为半导体元件单元的工序、以及通过树脂粘接剂在半导体元件的背面粘接增强材料的工序。
这种半导体装置的薄型半导体元件处理容易，安装后的可靠性高。
附图概述
图1A～图1D是本发明实施形态1的半导体装置的制造方法的工序说明图。
图2A～图2C是实施形态1的半导体装置的制造方法的工序说明图。
图3是实施形态1的半导体装置的立体图。
图4A～图4C是实施形态1的半导体装置的安装方法的说明图。
图5A～图5D是本发明实施形态2的半导体装置的制造方法的工序说明图。
图6A～图6D是实施形态2的半导体装置的制造方法的工序说明图。
图7A～图7C是本发明实施形态3的半导体装置的制造方法的工序说明图。
图8A～图8D是实施形态3的半导体装置的制造方法的工序说明图。
图9A～图9B是实施形态3的半导体装置的安装方法的说明图。
图10A～图10D是本发明实施形态4的半导体装置的制造方法的工序说明图。
图11A～图11C是实施形态4的半导体装置的制造方法的工序说明图。
图12是实施形态4的半导体装置的立体图。
图13A～图13C是实施形态4的半导体装置的安装方法的说明图。
图14A～图14D是本发明实施形态5的半导体装置的制造方法的工序说明图。
图15A～图15D是实施形态5的半导体装置的制造方法的工序说明图。
图16A～图16C是本发明实施形态6的半导体装置的制造方法的工序说明图。
图17A～图17D是实施形态6的半导体装置的制造方法的工序说明图。
图18A～图18B是实施形态6的半导体装置的安装方法的说明图。
具体实施形态
实施形态1
图1A～图1D以及图2A～图2C是实施形态1的半导体装置的制造方法的工序说明图。图3是半导体装置的立体图。图4A～图4C是半导体装置的安装方法的说明图。而且，图1A～图1D以及图2A～图2C按照工序顺序表示半导体装置的制造方法。
在图1A中，形成多个半导体元件的半导体晶片1上表面形成作为外部连接电极的凸起2。如图1B所示，半导体晶片1的上表面的凸起形成面(电极形成面)上粘贴着薄片3，在利用薄片3增强的状态下对晶片1的电极形成面的背面进行削薄加工。借助于使用砂轮的研磨装置、使用干刻蚀装置的刻蚀、或利用药液的化学反应的刻蚀，对背面进行削薄加工，以此将半导体晶片1的厚度削薄到约50微米。
接着，在削薄了的半导体晶片1的背面粘贴缓冲板4。如图1C所示，在树脂、陶瓷或金属等材料形成板状的缓冲板4的上表面涂布粘接剂5。粘接剂5是低弹性系数的树脂粘接材料，使用在弹性材料等在粘接状态的弹性系数小，使用小外力就很好容易使其伸缩的材料。
接着在粘接剂5的涂布面上粘贴削薄的半导体晶片1。缓冲板4在各半导体元件被分割形成半导体装置的状态下作为半导体装置搬运(handling)用的保持部起作用，同时也作为在外力作用和冲击时保护半导体元件的增强构件起作用。为此缓冲板4具有显示出比半导体元件的弯曲刚性大的弯曲刚性的足够的厚度。然后，如图1D所示，在粘贴半导体晶片1之后的缓冲板4的下表面粘贴在切割(dicing)工序中起支持作用的薄片6，从电极形成面上剥离薄片3。
接着，由薄片6支持的缓冲板4及半导体晶片1被传送到切割工序。在该工序中，如图2A所示，对缓冲板4及半导体晶片1进行以不同的切割宽度分割的2级切割，即半导体晶片1以切割宽度b1分割后分割为单片半导体元件1’，缓冲板4以比b1小的切割宽度b2分割成为单片的缓冲(bumper)构件4’。然后，将用粘接剂5粘接在半导体元件1’上的缓冲构件4’从薄片6上剥离下来，以完成图2B所示的单片半导体装置7。半导体装置7具备形成作为外部连接电极用的凸起2的半导体元件1’、利用粘接剂5粘接于半导体元件1’的电极形成面的背面上的作为增强构件的缓冲构件4’。缓冲构件4’的尺寸B2比半导体元件1’的尺寸B1大，其外围端部比半导体元件1’的外围端部更向外侧突出。粘接剂5由于是低弹性系数的树脂粘接材料，所以在允许半导体元件1’变形的状态下将半导体元件1’粘接于缓冲构件4’。
如图3所示，和已有的树脂封装型电子零件一样，缓冲构件4’的上表面印着作为识别信息的零件代码8，在角落部形成有规定安装时的方向的极性符号9。亦即缓冲构件4’的与半导体元件1’的粘接面的背面为印刷识别信息的面。其后，将单片的半导体装置7上下翻转，以缓冲构件4’为上表面侧，进行将其收容于向自动安装机提供电子零件用的传送带的装带处理。这样就可以利用电子零件安装装置安装半导体装置7。
使用厚度为50微米的硅板代替半导体元件1’制作半导体装置的模型，进行从1米高度落下的试验。试验结果是，硅板上完全没有发生裂纹等损伤。以此可以确认，实施形态1的半导体装置即使是与通常的电子零件一样处理也完全没有问题。而且由于具有通过粘接剂5在半导体元件1’上安装缓冲构件4’的简单的结构，所以半导体装置7能够使用已有的树脂封装方法难于处理的极薄的半导体元件。
下面参照图4A～图4C对半导体装置7的安装进行说明。如图4A所示，半导体装置7利用安装头10吸附支持于缓冲构件4’的上表面，利用使安装头10移动的方法，处于基板11的上方。而在将半导体装置7的凸起2与基板11的电极12对好位置的状态下，使安装头10下降，使半导体元件1’的凸起2落在电极12上。
然后，对基板11进行加热，用钎焊方法将凸起2与电极12加以连接。如上所述，在将半导体装置7安装于基板11时的搬运中，安装头10支持作为支持部的缓冲构件4’。还有，凸起2与电极12也可以利用导电性树脂粘接剂连接。
半导体装置7安装于基板11上形成的安装组件中，利用将半导体装置7的凸起2连接于作为工件的基板11的电极12上的方法，将半导体装置7固定于基板11上。如图4C所示，安装之后在受到某种外力而发生挠曲变形的情况下，半导体元件1’薄，容易挠曲，而且粘接剂5使用的是低弹性系数的容易变形的材料，因此，对于基板11的挠曲变形，只有半导体元件1’和粘接剂5的粘接层跟着变形。
而且在实施形态1的半导体装置中，采用100微米以下的极薄的半导体元件，以此可以使由于半导体元件1’与基板11的热膨胀系数的差引起的，在凸起2发生的应力减小。已有的带有凸起的电子零件(半导体装置)中使用厚半导体元件，因此发生于凸起的应力过大，有可能发生断线。因此有必要在带有凸起的电子零件与基板之间采用未充满(underfill)的树脂等予以增强。在极薄的半导体元件1’的情况下，安装后没有实施充填未充满的树脂等增强处理，半导体装置与基板的连接部的应力就得到缓和。从而，这种半导体装置具有只是利用粘接剂5将半导体元件1’与缓冲构件4’加以连接的简单形态的封装结构，能够确保安装后的可靠性。
实施形态2
图5A～图5D和图6A～图6D是实施形态2的半导体装置的制造方法的工序说明图。按照工序依序表示出制造方法。
在图5A中，在形成多个半导体元件的半导体晶片1的上表面形成外部连接用的凸起2。半导体晶片1的下表面粘贴着薄片6。如图5B所示，在以薄片6支持的状态下，对半导体晶片1进行切割(dicing)，在半导体元件1’的边界上形成切割槽1a。接着从晶片1上剥离薄片6，在各半导体元件1’的凸起形成面上粘贴减薄工序用的增强用薄片3。在利用薄片3增强的状态下，将半导体元件1’的凸起形成面的背面一起减薄。半导体元件1’减薄到约50微米厚，同时利用切割槽1a分离为一个个元件。
接着如图5D所示，半导体元件1’与缓冲板4一起粘贴。即在与实施形态1一样的缓冲板4的上表面涂布粘接剂5。粘接剂5的材料与实施形态1所示的材料相同。然后在涂布粘接剂5的面上粘贴减薄的半导体元件1’。接着如图6A所示，在粘贴半导体元件之后的缓冲板4的下表面上粘贴在切割(dicing)工序中起支持作用的薄片6，在薄片6支持的缓冲板4上进行切割。在这里，去除半导体元件1’的凸起形成面的薄片3之后，如图6B所示，缓冲板4被切割为宽度b2，比半导体元件1’的切割宽度b1还窄，得到单片的缓冲构件4’。然后从薄片6上一个个剥下利用粘接剂5与半导体元件1’粘接的缓冲构件4’，如图6C所示，得到与实施形态1相同的单片的半导体装置7。对半导体装置7与实施形态1一样实施装带处理。
实施形态3
图7A～图7C和图8A～图8D是本发明实施形态3的半导体装置的制造方法的工序说明图。图9A和图9B是实施形态3的半导体装置的安装方法说明图。还有，图7A～图7C和图8A～图8D以工序为顺序表示半导体装置的制造方法。
在图7A中，在与实施形态1、2一样的半导体晶片1上表面形成外部连接用的凸起2。接着，如图7B所示，在半导体晶片1的上表面的电极形成面上粘贴薄片3，在以薄片3增强的状态下，对半导体晶片1的下表面进行减薄加工，将半导体晶片1减薄到约50微米厚。
然后在半导体晶片1的下表面粘贴切割工序中起支持作用的薄片6，去除在减薄时用于增强的薄片3。接着，将利用薄片6支持的半导体晶片1送到切割工序，在这里，如图7C所示加工出切割槽1a，将半导体晶片1分割为一个个半导体元件1’。然后，分割的各半导体元件1’从薄片6上剥离下来，如图8A所示，一片片取出。
接着，将半导体元件1’粘贴到缓冲盒14中。本发明实施形态3中使用的增强材料是如图8B所示具备设置于周围的突起14a和形成与半导体元件1’粘接的部分的凹部14b的缓冲盒14。凹部14b内，在与半导体元件1’对应的部分涂布与实施形态1相同材料的粘接剂5。然后如图8C所示，在凹部14b安置半导体元件1’，利用粘接剂5粘接在缓冲盒14中。以此完成半导体装置15的制作。在这里，在与半导体元件1’粘接的状态下，缓冲盒14的突起14a的端部不比半导体元件1’的凸起的前端高。
和实施形态1、2一样，缓冲盒14起着半导体装置15搬运时的支持部的作用，同时也有作为增强构件在外力作用和冲击的情况下保护半导体元件1’的作用。在本实施形态3，缓冲盒14还保护半导体元件1’的侧面，进一步提高半导体装置15的可靠性。然后，如图8D所示，将半导体装置15上下倒置，进行装带处理。这样就可以利用电子零件安装装置进行半导体装置15的安装。
下面参照图9A和图9B对半导体装置15的安装进行说明。如图9A所示，半导体装置15利用安装头10吸附缓冲盒14的上表面得到支持，利用安装头10的移动，处于基板11上方。在实施形态3，在基板11的上表面的电极12周围(与缓冲盒14的突起14a对应的位置)预先涂布粘接剂16。然后，在使半导体装置15的凸起2与基板11的电极12对准位置的状态下，使安装头10下降，使半导体元件1’的凸起2落在电极12上。以此使缓冲盒14的突起14a与基板11上表面的粘接剂16接触。然后将基板11加热，如图9B所示将凸起2钎焊连接于电极12上，同时利用粘接剂16将缓冲盒14固定在基板11上。如上所述，在实施形态3也是，在半导体装置15的搬运中作为支持部的缓冲盒14利用安装头10支持。
在将半导体装置15安装于基板11构成的安装组件中，利用将半导体装置15的凸起2连接于作为工件的基板11的电极12上的方法，将缓冲盒14的周围连接于基板11上，以此将半导体装置15固定于基板11上。在这一安装组件中，也允许半导体元件1’变形，能够得到与实施形态1、2所示的半导体元件相同的效果。
又如图9B所示，在实施形态3，安装后半导体装置15的半导体元件1’由于其上表面和周围完全密闭，可以防止水分或异物混入元件1’与电极12的连接部，提高了安装后的元件的可靠性。
实施形态4
图10A～图10D和图11A～图11C是本发明实施形态4的半导体装置的制造方法的工序说明图。图12是该半导体装置的立体图。图13A～图13C是该半导体装置的安装方法说明图。还有，图10A～图10D和图11A～图11C以工序为顺序表示半导体装置的制造方法。
在图10A中，形成多个半导体元件的半导体晶片1上表面形成作为外部连接电极的凸部2。如图10B所示，半导体晶片1的上表面的凸部形成面(电极形成面)上粘贴着薄片3，在利用薄片3增强的状态下对电极形成面的背面进行削薄加工。也可以借助于使用砂轮的研磨装置、使用干刻蚀装置的刻蚀、或利用药液的化学反应的刻蚀对晶片1进行削薄加工。以此将半导体晶片1的厚度削薄到约50微米。
接着，在削薄了的半导体晶片1的背面粘贴缓冲板4。如图10C所示，在树脂、陶瓷或金属等材料形成板状的缓冲板4的上表面，涂布粘接剂50于与半导体晶片1的半导体元件的区域对应的位置。粘接剂50只涂布于与各半导体元件中央部对应的位置上，使用比缓冲板4的弹性系数小的树脂粘接材料。
缓冲板4在分割为各半导体元件形成半导体装置的状态下起半导体装置搬运用的支持部的作用，同时也有作为缓冲器在外力作用和冲击的情况下保护半导体元件的作用。因此要求缓冲板4具有比半导体元件大的挠曲刚性，所以缓冲板具有充分大的厚度。然后，如图10D所示，在粘贴着半导体晶片1的缓冲板4的下表面粘接切割工序中用于增强的薄片6，而将薄片3从电极形成面上剥离。
接着，将利用薄片6增强的缓冲板4及半导体晶片1送到切割工序。在这里，如图11A所示，以不同的宽度对缓冲板4及半导体晶片1进行2级切割。即对半导体晶片1以切割宽度b1分割形成单片的半导体元件1’，对缓冲板4以比b1狭窄的切割宽度b2分割形成单片的缓冲构件4’。
然后将利用粘接剂50与半导体元件1’粘接的缓冲构件4’从薄片6上剥离下来，如图11B所示，以此得到单片的半导体装置30。半导体装置30具有形成作为外部连接用电极的凸部2的半导体元件1’和利用粘接剂50粘接于半导体元件1’的电极形成面的背面上的、作为搬运用的支持部的缓冲构件4’。缓冲构件4’的尺寸B2比半导体元件1’的尺寸B1大，其外围端部比半导体元件1’的外围端部更向外侧突出。在缓冲构件4’，只有半导体元件1’的中央部由粘接剂50局部连接着。半导体元件1’的外端部相对于缓冲构件4’是自由的，即使因为热膨胀导致半导体元件1’和缓冲构件4’的尺寸发生变化，半导体装置30也不会有变化。
如图12所示，和已有的树脂封装型电子零件一样，缓冲构件4’的上表面印有作为识别信息的零件代码8，角上形成规定安装时的方向的极性记号9。亦即缓冲构件4’的与半导体元件1’的连接面的背面为识别信息的印刷面。其后，单片的半导体装置30上下倒置，以缓冲构件4’为上面，支持于提供电子零件的传送带上，这时对其进行装带处理。这样，半导体装置30就可以利用电子零件安装装置进行安装。
以使用厚度为50微米的硅片的半导体装置的模型代替半导体元件1’进行从1米高度落下的试验。其结果是，硅片上完全没有发生裂纹等损伤。以此可以确认，实施形态4的半导体装置即使是与通常的电子零件一样处理也完全没有问题。而且由于半导体装置30具有通过粘接剂50在半导体元件1’的中央部安装缓冲构件4’的简单的结构，所以能够使用已有的树脂封装方法难于处理的极薄的半导体元件。
下面参照图13A～图13对半导体装置30的安装进行说明。如图13A所示，半导体装置30利用安装头10吸附缓冲构件4’的上表面得到支持，利用安装头10的移动，处子基板11上方。然后，在使半导体装置30的凸起2与基板11的电极12对准位置的状态下，使安装头10下降，使半导体元件1’的凸起2落在电极12上。
然后将基板11加热，将凸起2钎焊连接于电极12上。如上所述，半导体装置30在装到基板11上的搬运中支持以安装头10为支持部的缓冲构件4’。还有，凸起2与电极12也可以利用导电性树脂粘接剂连接。
半导体装置30安装于基板11上形成的安装组件利用将半导体装置30的凸起2连接于作为工件的基板11的电极12上，以此将半导体装置30固定于基板11上。如图13C所示，安装之后基板11在受到某种外力而发生挠曲变形的情况下，半导体元件1’薄，容易挠曲，因此，对于基板11的挠曲变形，只有半导体元件1’跟着变形。这时由于半导体元件1’只有其中央部与缓冲构件4’局部连接，所以能够不受缓冲构件4’的阻碍而变形。
而且在实施形态4的半导体装置中，采用100微米以下的极薄的半导体元件，以此可以使由于半导体元件1’与基板11的热膨胀系数的差引起的，在凸起2发生的应力减小。已有的带有凸起的电子零件(半导体装置)中使用厚半导体元件，因此发生于凸起的应力过大，凸起与电极有可能断开。因此有必要在带有凸起的电子零件与基板之间采用未充满(underfill)的树脂等予以增强。在实施形态4中，半导体元件1’极薄，因此安装后没有充填未充满的树脂等予以增强，半导体装置与基板的连接部的应力缓和。而且，利用只是用粘接剂50将半导体元件1’与缓冲构件4’加以连接的简单形态的封装结构，能够确保安装后的可靠性。
实施形态5
图14A～图14D和图15A～图15D是本发明实施形态5的半导体装置的制造方法的工序说明图，以工序为顺序表示制造方法。
实施形态5基本上与实施形态2相同，用粘接剂粘贴缓冲板4与半导体元件1’的工序不同。如图14D所示，半导体元件1’和缓冲板4一起粘贴。也就是说，在缓冲板4的上表面与半导体元件1’的区域对应的位置上涂布粘接剂50。在这里，粘接剂50只涂布于与半导体元件中央部对应的位置上。粘接剂50使用的弹性系数比缓冲板4小的材料。然后在涂布粘接剂50的面上粘贴削薄了的半导体元件1’。
以后经过与实施形态2相同的工序，得到半导体装置30。
实施形态6
图16A～图16C和图17A～图17D是本发明实施形态6的半导体装置的制造方法的工序说明图，以工序为顺序表示制造方法。图18A和图18B是半导体装置的安装方法说明图。
实施形态6基本上与实施形态3相同，用粘接剂粘贴半导体元件1’和缓冲盒14的工序不同。凹部14b中粘接剂50只涂布于与半导体元件1’中央部对应的部分。然后，如图17C所示，在凹部14b安置半导体元件1’，利用粘接剂50粘接在缓冲盒14和半导体元件1’。得到半导体装置35。在这里，在与半导体元件1’粘接的状态下，缓冲盒14的突起14a的端部不比半导体元件1’的凸起的前端高。
和实施形态4一样，缓冲盒14起着半导体装置35搬运时的支持部的作用，同时也有作为凸起在外力作用和冲击的情况下保护半导体元件1’的作用。在本实施形态6，缓冲盒14还保护半导体元件1’的侧面，因此进一步提高半导体装置35的可靠性。然后，如图17D所示，将半导体装置35上下倒置，进行装带处理。这样就可以利用电子零件安装装置进行半导体装置35的安装。
下面参照图18A和图18B对半导体装置35的安装进行说明。如图18A所示，半导体装置35利用安装头10吸附缓冲盒14的上表面得到支持，利用安装头10的移动，处于基板11上方。在实施形态6，在基板11的上表面的电极12周围(与缓冲盒14的突起14a对应的位置)预先涂布粘接剂16。然后，在使半导体装置35的凸起2与基板11的电极12对准位置的状态下，使安装头10下降，使半导体元件1’的凸起2落在电极12上。
以此使缓冲盒14的突起14a与基板11上表面的粘接剂16接触。然后将基板11加热，如图18B所示将凸起2钎焊连接于电极12上，同时利用粘接剂16将缓冲盒14固定在基板11上。亦即在实施形态6也是在半导体装置35的搬运中作为支持部的缓冲盒14利用安装头10支持。
在将半导体装置35安装于基板11构成的安装组件中，作为半导体装置35的电极的凸起2连接于作为工件的基板11的电极12上，将缓冲盒14的周围连接于基板11上。以此将半导体装置35固定于基板11上。在这一安装组件中，也允许半导体元件1’挠曲变形，能够得到与实施形态4所示的半导体元件相同的效果。
又如图18B所示，在实施形态6，安装后半导体装置35的半导体元件1’由于其上表面和周围完全密闭，可以防止水分或异物混入半导体元件1’和电极12的连接部，提高了安装后的可靠性。

Claims (19)

1.一种半导体装置，其特征在于，具备
具有形成电极的电极形成面的半导体元件、
粘接于所述半导体元件的所述电极形成面的背面的增强构件、以及
将所述半导体元件在允许其变形的状态下粘接于所述增强材料上的粘接剂。
2.根据权利要求1所述的半导体装置，其特征在于，所述粘接剂是低弹性系数的树脂粘接材料，所述半导体元件将整个所述背面粘接于所述增强材料上。
3.根据权利要求1所述的半导体装置，其特征在于，所述粘接剂只将所述半导体元件的所述背面的中央部分粘接于所述增强部件上。
4.根据权利要求1所述的半导体装置，其特征在于，所述增强构件的弯折刚性比所述半导体元件的弯折刚性大。
5.根据权利要求1所述的半导体装置，其特征在于，所述增强构件的外形比所述半导体元件的外形大。
6.根据权利要求5所述的半导体装置，其特征在于，所述增强构件包含
连接半导体元件的凹部、以及
形成于所述凹部的周围的凸部。
7.根据权利要求1所述的半导体装置，其特征在于，所述增强构件作为搬运时的支持部起作用。
8.根据权利要求1所述的半导体装置，其特征在于，在所述增强材料的与所述半导体元件粘接的面的背面上添加识别信息。
9.一种半导体装置的制造方法，是制造包含具有电极形成面的半导体元件以及增强构件的半导体装置的方法，其特征在于，包含
将形成多个半导体元件的半导体晶片的电极形成面的背面削薄的工序、
通过粘接材料在所述半导体晶片的削薄了的背面粘贴增强构件的工序、以及
将粘接所述增强构件的半导体晶片与增强构件分割为一个个所述半导体元件的工序。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，分割所述半导体晶片与增强构件的工序包含以比所述半导体晶片的切割宽度小的切割宽度分割所述增强板的工序。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于，还包含在所述半导体晶片的所述电极形成面上粘贴薄片的工序，对所述半导体晶片的所述背面进行削薄的所述工序包含在所述半导体晶片的所述电极形成面上粘贴所述薄片的状态下对所述半导体晶片的所述背面进行削薄的工序。
12.根据权利要求9所述的半导体装置的制造方法，其特征在于，还包含在所述半导体晶片的电极形成面上形成凸起的工序。
13.一种半导体装置的制造方法，是制造包含具有电极形成面的半导体元件以及增强构件的半导体装置的方法，其特征在于，包含
沿着形成多个半导体元件的半导体晶片的电极形成面一侧到所述半导体元件的边界形成切割(dicing)槽的工序、
在形成所述切割槽的半导体晶片的电极形成面上粘贴薄片的工序、
利用将所述半导体晶片的所述电极形成面的背面削薄的方法，将所述半导体晶片削薄为所述背面达到所述切割槽的厚度，分割为所述半导体元件单元的工序、
通过粘接材料在所述半导体元件的所述电极形成面的背面粘接增强材料的工序、以及
将所述薄片从所述电极形成面上除去之后，将所述增强构件分割为所述半导体元件单元的工序。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，分割所述增强构件的所述工序包含以比所述半导体晶片的所述切割槽窄的切割宽度分割所述增强构件的工序。
15.一种半导体装置的制造方法，是制造包含具有电极形成面的半导体元件以及增强构件的半导体装置的方法，其特征在于，
将形成多个半导体元件的半导体晶片的电极形成面的背面削薄的工序、
将所述半导体晶片分割为所述半导体元件的工序、以及
通过粘接剂在所述半导体元件的背面粘接增强构件的工序。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
还包含在所述半导体晶片的所述电极形成面上粘贴薄片的工序，对所述半导体晶片的所述背面进行削薄的所述工序包含对粘贴所述薄片的所述半导体晶片的所述背面进行削薄的工序。
17.根据权利要求15所述的半导体装置的制造方法，其特征在于，还包含在所述半导体晶片的所述电极形成面上形成凸起的工序。
18.一种在工件上安装半导体装置的安装方法，所述半导体装置具备：具有电极形成面的半导体元件、以允许所述半导体元件变形的状态粘接于所述半导体元件的所述电极形成面的背面的增强构件、以及将所述半导体元件与所述增强构件粘接的粘接剂，其特征在于，所述方法包含
支持所述增强构件的工序、以及
将支持所述增强构件的所述半导体装置安装在所述工件上的工序。
19.根据权利要求18所述的半导体装置的安装方法，其特征在于，
所述增强构件具有连接所述半导体元件的凹部和形成于所述凹部周围的凸部，
安装所述半导体元件的所述工序包含将所述凸部连接于所述工件上的工序。
CNB01135819XA 2000-10-20 2001-10-19 半导体装置及其制造方法和安装方法 Expired - Lifetime CN1221028C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP320619/2000 2000-10-20
JP2000320619A JP3580240B2 (ja) 2000-10-20 2000-10-20 半導体装置および半導体装置の製造方法
JP320619/00 2000-10-20
JP2000335492A JP3580244B2 (ja) 2000-11-02 2000-11-02 半導体装置および半導体装置の製造方法
JP335492/00 2000-11-02
JP335492/2000 2000-11-02

Publications (2)

Publication Number Publication Date
CN1350329A true CN1350329A (zh) 2002-05-22
CN1221028C CN1221028C (zh) 2005-09-28

Family

ID=26602480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01135819XA Expired - Lifetime CN1221028C (zh) 2000-10-20 2001-10-19 半导体装置及其制造方法和安装方法

Country Status (4)

Country Link
US (1) US6797544B2 (zh)
KR (1) KR100762208B1 (zh)
CN (1) CN1221028C (zh)
TW (1) TW522531B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317759C (zh) * 2002-11-12 2007-05-23 日本电气株式会社 印刷电路板、半导体封装、基底绝缘膜以及互连衬底的制造方法
CN1331210C (zh) * 2003-04-03 2007-08-08 株式会社东芝 半导体器件的制造方法
CN104009001A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 层叠晶片的加工方法和粘合片
CN104409417A (zh) * 2014-10-10 2015-03-11 中国电子科技集团公司第四十一研究所 一种用于超薄石英基片薄膜电路的外形划切及拣片方法
CN105304580A (zh) * 2014-07-23 2016-02-03 株式会社吉帝伟士 半导体装置及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876052B1 (en) * 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
AU2003236251A1 (en) * 2002-04-17 2003-10-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for assembling the same
SG107595A1 (en) 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
DE102004009742B4 (de) * 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
DE102005048826B3 (de) * 2005-10-10 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils
DE102005050127B3 (de) * 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
US20070144668A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Double-side mounting apparatus, and method of manufacturing electrical apparatus
US7939368B2 (en) * 2006-03-07 2011-05-10 Stats Chippac Ltd. Wafer level chip scale package system with a thermal dissipation structure
US7700458B2 (en) * 2006-08-04 2010-04-20 Stats Chippac Ltd. Integrated circuit package system employing wafer level chip scale packaging
DE102006046789A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
FR2921201B1 (fr) * 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP5571331B2 (ja) * 2009-07-07 2014-08-13 株式会社ディスコ 切削装置
US8193610B2 (en) 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US20120273935A1 (en) * 2011-04-29 2012-11-01 Stefan Martens Semiconductor Device and Method of Making a Semiconductor Device
US9559004B2 (en) 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
US10707087B2 (en) 2016-12-28 2020-07-07 Invensas Bonding Technologies, Inc. Processing stacked substrates
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
DE102020131389A1 (de) 2020-11-26 2022-06-02 Carl Zeiss Smt Gmbh Projektionsbelichtungsanlage umfassend ein Projektionsobjektiv, aufweisend eine optische Einrichtung, optisches Element, Vorrichtung zur Korrektur von Abbildungsfehlern, Verfahren zur Beeinflussung der Oberflächenform eines optischen Elements

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH02192195A (ja) * 1989-01-19 1990-07-27 Sharp Corp 複数の回路基板の接続構造
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US6101237A (en) * 1996-08-28 2000-08-08 Canon Kabushiki Kaisha X-ray mask and X-ray exposure method using the same
JPH10135386A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd 半導体ベアチップの製造方法
JP2907195B2 (ja) * 1997-10-21 1999-06-21 日本電気株式会社 半導体装置の製造方法
JP3132458B2 (ja) 1998-03-11 2001-02-05 日本電気株式会社 半導体装置の実装構造及び実装方法
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP3195590B2 (ja) * 1999-04-27 2001-08-06 日東電工株式会社 フレキシブル配線板
DE19921230B4 (de) 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317759C (zh) * 2002-11-12 2007-05-23 日本电气株式会社 印刷电路板、半导体封装、基底绝缘膜以及互连衬底的制造方法
CN1331210C (zh) * 2003-04-03 2007-08-08 株式会社东芝 半导体器件的制造方法
CN104009001A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 层叠晶片的加工方法和粘合片
CN104009001B (zh) * 2013-02-22 2018-09-11 株式会社迪思科 层叠晶片的加工方法和粘合片
CN105304580A (zh) * 2014-07-23 2016-02-03 株式会社吉帝伟士 半导体装置及其制造方法
CN105304580B (zh) * 2014-07-23 2018-02-23 株式会社吉帝伟士 半导体装置及其制造方法
CN104409417A (zh) * 2014-10-10 2015-03-11 中国电子科技集团公司第四十一研究所 一种用于超薄石英基片薄膜电路的外形划切及拣片方法

Also Published As

Publication number Publication date
CN1221028C (zh) 2005-09-28
US6797544B2 (en) 2004-09-28
US20020048906A1 (en) 2002-04-25
TW522531B (en) 2003-03-01
KR20020031044A (ko) 2002-04-26
KR100762208B1 (ko) 2007-10-01

Similar Documents

Publication Publication Date Title
CN1221028C (zh) 半导体装置及其制造方法和安装方法
KR0175267B1 (ko) 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치
KR100693664B1 (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
CN1068546C (zh) 半导体器件
KR20030067562A (ko) 반도체 장치의 제조방법
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1514479A (zh) 半导体器件的制造方法
CN1612334A (zh) 具锯缘保护芯片之晶片级封装
CN1174486C (zh) 半导体器件及其制造方法
CN101752273B (zh) 半导体器件的制造方法
JP2006190987A (ja) パッケージ構造とその製造方法
CN1837311A (zh) 用于制造供半导体生产使用的胶带的装置和方法
CN101028728A (zh) 晶片级尺寸封装的切割方法
CN1624879A (zh) 半导体装置及其制造方法
JP4095047B2 (ja) ウエハレベルパッケージのチップ配置方法
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
US7479455B2 (en) Method for manufacturing semiconductor wafer
US7498202B2 (en) Method for die attaching
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
KR20090085262A (ko) 역피라미드 방식의 반도체 칩 접착 장비 및 그 작동방법
US20120061830A1 (en) Back side protective structure for a semiconductor package
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JP3858719B2 (ja) 半導体装置用の補強材
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
KR100475313B1 (ko) 접착테이프를 이용한 이중칩 반도체 패키지 조립방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050928

CX01 Expiry of patent term