CN1355551A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1355551A
CN1355551A CN01130323A CN01130323A CN1355551A CN 1355551 A CN1355551 A CN 1355551A CN 01130323 A CN01130323 A CN 01130323A CN 01130323 A CN01130323 A CN 01130323A CN 1355551 A CN1355551 A CN 1355551A
Authority
CN
China
Prior art keywords
film
substrate
thin
film device
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01130323A
Other languages
English (en)
Other versions
CN1211832C (zh
Inventor
石川明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1355551A publication Critical patent/CN1355551A/zh
Application granted granted Critical
Publication of CN1211832C publication Critical patent/CN1211832C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

提供实现一种具有柔韧性的有效矩阵显示设备的方法。此外,提供一种用于降低在形成在不同的层上的线路之间的寄生电容的方法。在通过粘结固定第二衬底到在第一衬底上形成的薄膜器件以后,除去第一衬底,并且线路等在薄膜器件中形成。接着除去第二衬底,形成一个具有柔韧性的有效矩阵显示设备。进一步,在除去第一衬底以后,通过形成线路可以降低寄生电容,另外在有效层之上不形成门电极。

Description

半导体器件及其制造方法
发明背景
1.发明领域
本发明涉及一种制造半导体器件的方法，尤其是涉及一种制造薄的、可弯曲的(具有可弯曲的性能的)半导体器件的方法。此外，本发明涉及一种降低寄生电容的方法，该寄生电容是在通过绝缘薄膜在不同层上形成的线路之间产生的。注意，在本说明书中术语半导体器件表示通过利用半导体性能起作用的常规的器件，尤其是本发明适用于使用具有SOI(silicon on insulator)结构单元的集成电路，其中半导体层是在绝缘体上形成的，去使用薄膜晶体管(TFTs)构成有效矩阵液晶显示器、有效矩阵EL显示设备等等。术语薄膜器件表示一个包含使用半导体薄膜构成薄膜晶体管(TFT)的电子设备，在本说明书中，至少一个单元来源于数量单元诸如线路、导电层、电阻以及电容性的单元。
2.相关技术的描述
使用具有SOI结构的集成电路作为一种半导体器件存在，其中半导体层是在绝缘体上形成的。通过在绝缘体上形成半导体层，具有小的寄生电容和具有高的运算速度是可能的。
一种类型的半导体器件是有效矩阵液晶显示器。在一个衬底上形成薄膜晶体管(TFTs)，并且用作像素(薄膜晶体管构成衬底)的开关元件，以及在一个衬底上形成一个对立的电极(对立的衬底)，两个衬底连接，并且在衬底之间的缺口中注入液状晶体，这种结构普遍的用于有效矩阵液晶显示器。通过在诸如玻璃的透明衬底上形成TFTs施加于液状晶体的电压可以对每个单象素控制，因此有效矩阵液晶显示器具有清晰的图像，并且广泛地用于办公自动化设备、电视机等等。
此外有效矩阵EL显示设备被作为一种类型的半导体器件公知。有效矩阵EL显示设备具有EL材料被夹在两个电极之间的结构，并且电流流动，因此造成光被发射。通过使用多个像素晶体管流入EL材料的电流可以对每个单象素控制，因此图像是清晰的。
用于这些类型的半导体器件的水平提高了，并且变得精密。在半导体器件的线路之间产生的寄生电容导致电信号传播延时，以及这妨碍高速工作和正确的电信号传播。存在二种类型的寄生电容，一种是在相同层上形成的线路之间产生的，一种是在通过绝缘薄膜在不同的层上形成的线路之间产生的。
如果集成的水平提高，在相同层上形成的线路之间的距离变得较小因此增加该寄生电容。为了降低在相同层上形成的线路之间的寄生电容，线路可以移到不同的层。即，在相同层上线路的集成程度在几个层之中扩展。通过一个绝缘薄膜降低在不同的层上形成的线路之间产生的寄生电容有助于该半导体器件的总体集成度的改善。
为了降低通过一个绝缘薄膜在不同的层上形成的线路之间产生的寄生电容，存在方法诸如使绝缘薄膜变厚，和增加线路之间的距离，以及使用具有低介电常数的绝缘薄膜。但是，如果使绝缘薄膜变厚，为了在线路之间做出导电连接，那么不仅在绝缘薄膜中形成一个开放部分变得更困难，而且还有一种情况，其中诸如通过喷镀形成导电层的问题，在开放部分内部插入，或者随阻抗不能保证足够的薄膜厚度，因此变得巨大。此外，具有低介电常数的绝缘薄膜具有可能去导出涉及薄膜质量的问题，诸如耐热性和透气性，以及制造的问题诸如由于腐蚀的尺寸变化。例如，虽然取决于腐蚀条件，钻孔直径可以变得大的去近乎1um对于情况，其中使用1um厚的聚丙烯腈系纤维，并且可能有在改善半导体器件的集成总体程度上的损害。
此外，存在一种方法，其中用于形成线路的导电层的形成次序是变化的。对于通过顶浇浇口晶体管构成具有二层线路用于在单元之间使导电连接的集成电路的情况，通常使用下面的形成次序：有效层；第一绝缘薄膜(门绝缘薄膜)；第一导电层(门电极)；第二绝缘薄膜(第一中间层绝缘薄膜)；第二导电层(第一线路)；第三绝缘薄膜(第二中间层绝缘薄膜)；以及第三导电层(第二线路)。
如果构成变化为下面：第一导电层(第二线路)；第一绝缘薄膜(下面的部分绝缘薄膜)；有效层；第二绝缘薄膜(门绝缘薄膜)；第二导电层(门电极)；第三绝缘薄膜(第一中间层绝缘薄膜)；以及第三导电层(第一线路)；那么在第一线路和第二线路之间的距离变得很大，并且可以降低在线路之间产生的寄生电容。
在这种情况下在第一线路和第二线路之间的距离变得很大，例如可以通过有效层防止涉及开放和导电连接的问题。但是，即使同样的第二线路，对于后者的情况，必须使用能够承受随后形成有效层的薄膜形成温度和注入杂质的热活化温度，前者和后者的情况不能总是使用同样的材料。例如，Al常常用作具有低电阻率布线材料，但是它的耐热性是低下的，并且不能用于在后者的情况。
注意到，在本说明书中，电极是线路的一部分，并且为了方便起见术语线路和电极分开使用。但是，术语线路总是包含在单词电极之内。
如上所述的那些半导体器件近来被用于便携式设备等等之中，并且存在需要使便携式设备变得更薄、更轻和更可弯曲的(可弯曲的性能)。半导体器件厚度的主要部分是它的衬底的厚度，为了使便携式设备变薄和更轻，可以使该衬底变薄。但是，如果使该衬底变薄，由于在制造的时候通过弯曲该衬底造成光刻法处理问题，那么制造变得困难，在搬运该衬底的时候更容易出现衬底破损。假如半导体器件可以在透明塑料衬底等等上制造，可以制造一种轻巧的、可弯曲的显示设备，但是由于诸如塑料衬底的耐热性问题，这种情况还没有实现。
此外，电路的高速工作和电信号的正确的传播可以执行用于降低寄生电容，该寄生电容是通过绝缘薄膜在不同的层上形成的线路之间产生的，因此能够使用具有低的热阻率的布线材料，诸如Al，它曾经不能使用。
                            发明概述
本发明的发明人设想了一种在制造的时候，在拥有足够的耐热性和强度的衬底上制造薄膜器件的方法，然后除去该衬底。首先，在第一衬底上形成一个薄膜器件，然后粘结一个第二衬底。在这种状态下，该薄膜器件存在在第一衬底和第二衬底之间。然后除去第一衬底，留下该薄膜器件保留在第二衬底上。形成一个开放部分，用于到达保留在第二衬底上的该薄膜器件，并且执行必要的处理，诸如形成一个导电层使得通过该开放部分接触该薄膜器件，以及也除去第二衬底。
此外，在本发明中，通过在没有形成薄膜器件区域部分覆盖粘合剂，粘结第一衬底和第二衬底。换句话说，粘合剂被用于没有形成薄膜器件的区域部分，并且使用诸如粘性的粘合剂材料其他部分被暂时抑制。通过切割该粘结部分因此可以容易地除去第二衬底。
如果使用上述的制造方法，薄膜器件总是保留在一个衬底上，但是最后两个衬底都被剥离，因此第一衬底和第二衬底可能很厚，并且可以使用具有足够强度的衬底。此外，衬底少许扭曲和衬底破损发展，导致制造是容易的。
在衬底搬运的时候，在诸如有效矩阵液晶显示器和有效矩阵EL显示设备的显示设备中显示设备到衬底背面的裂纹是降低显示器产品质量的原因，并且这变成一个问题。如果使用上述的制造方法，该衬底用作载体，因此这个问题也可解答。
此外，如果使用上述的制造方法，输出电极可以在薄膜器件的正面和背面两者中形成。如果这些重叠，那么它们可以应用于三维的插件等等。
此外，也存在另一个发明，其中在按次序形成：一个有效层；一个第一绝缘薄膜(门绝缘薄膜)；一个第一导电层(门电极)；一个第二绝缘薄膜(第一中间层绝缘膜)；和一个第二导电层(第一线路)以后，相对于有效层第二线路在与第一线路相反的面中形成。即，实现一个结构，其中：形成第一导电层(第二线路)；第一绝缘薄膜(较低的部分绝缘薄膜)；有效层；第二绝缘薄膜(门绝缘薄膜)；第二导电层(门电极)；第三绝缘薄膜(第一中间层绝缘膜)和第三导电层第一线路)。注意到，在本说明书中，术语有效层表示由包含信道区域、源区源和漏极区的半导体薄膜组成的层。
通过上述结构可以降低在第一线路和第二线路之间产生的寄生电容，并且在形成该有效层以后形成该线路。因此可以使用具有低耐热性的材料。
为了实现这种结构类型在本发明中使用两个衬底。在第一衬底上形成薄膜器件，并且第二衬底粘结到形成薄膜器件的表面。使用诸如机械基础或者化学基础的方法除去第一衬底，以及该薄膜器件维持第二衬底上。当第一衬底被除去时，该薄膜器件的背面暴露，因此形成线路。因此可以在有效层的上面和底面形成线路。在第一衬底上形成晶体管的情况，形成底注式浇口晶体管的情况，以及形成顶浇浇口晶体管的情况可以是同样的结构。注意到在本说明书中，术语底注式浇口薄膜晶体管表示在门电极和线路之间形成有效层的薄膜晶体管，如图27所示。
此外，通过在第一衬底上形成顶浇浇口晶体管，然后仅仅在有效层的底面形成线路，在除去第一衬底以后，可以构成变成底注式浇口结构的晶体管，提供本发明的制造方法。在这种情况下，可以降低在形成在有效层底面的第一线路和门线路之间的寄生电容。此外，尽管以常规的底注式浇口结构是不可能的，以自动对准方式使用门电极杂质可能插进。
按照本发明的一个方面，用于制造半导体器件的方法包括步骤：在第一衬底上形成薄膜器件；粘结第二衬底到第一衬底的表面，薄膜器件是在第一衬底上形成的；除去第一衬底，在第二衬底上留下该薄膜器件；形成一个开放部分，用于到达保留在第二衬底上的薄膜器件；和切割第二衬底，以便除去在薄膜器件和第二衬底之间的粘结部分，并且除去第二衬底。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底上形成薄膜器件；粘结第二衬底到第一衬底的表面，薄膜器件是在第一衬底上形成的；除去第一衬底，在第二衬底上留下该薄膜器件；形成一个开放部分，用于到达保留在第二衬底上的薄膜器件，并且形成至少一个通过开放部分接触薄膜器件的导电层；以及切割第二衬底，以便除去在薄膜器件和第二衬底之间的粘结部分，并且除去第二衬底。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底上形成薄膜器件；通过使用至少二种粘合剂分别地覆盖形成薄膜器件区域和未是形成薄膜器件的区域，并且粘结第二衬底到第一的表面，该薄膜器件是在第一衬底上形成的；除去第一衬底，在第二衬底上留下该薄膜器件；形成一个开放部分，用于到达保留在第二衬底上的薄膜器件；和切割第二衬底，以便除去涂有粘合剂的区域。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：通过使用至少二种粘合剂分别地覆盖形成薄膜器件区域和未是形成薄膜器件的区域，并且粘结第二衬底到在第一衬底上形成的薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；形成一个开放部分，用于到达保留在第二衬底上的薄膜器件，并且形成至少一个通过开放部分接触薄膜器件的导电层；以及切割第二衬底，以便除去涂有粘合剂的区域。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；部分粘结薄膜或者第二薄膜或者第二薄膜到第二衬底；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下第一薄膜器件；在保留在第二衬底上的第一薄膜器件中形成一个开放部分；和切割第二衬底，以便除去在薄膜或者第二薄膜器件和第二衬底之间的粘结部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；部分粘结薄膜或者第二薄膜或者第二薄膜到第二衬底；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的第一薄膜器件上形成至少一个导电层；和切割第二衬底，以便除去在薄膜或者第二薄膜器件和第二衬底之间的粘结部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结薄膜或者第二薄膜器件到第二衬底；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的第一薄膜器件中形成一个开放部分；和切割第二衬底，以便除去薄膜或者第二薄膜器件和第二衬底部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结薄膜或者第二薄膜器件到第二衬底；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下第一薄膜器件；在保留在第二衬底上的第一薄膜器件上形成至少一个导电层；和切割第二衬底，以便除去薄膜或者第二薄膜器件和第二衬底部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；部分粘结薄膜或者第二薄膜或者第二薄膜到第二衬底；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；以及切割第二衬底，以便除去在薄膜或者第二薄膜器件和第二衬底之间的粘结部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结薄膜或者第二薄膜器件到第二衬底；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；以及切割第二衬底，以便除去薄膜或者第二薄膜器件和第二衬底部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；部分粘结薄膜或者第二薄膜或者第二薄膜到第二衬底；在形成在第一衬底的第一薄膜器件和粘结于第二衬底的薄膜或者第二薄膜器件之间插入液状晶体；以及切割第一衬底、第一薄膜器件、第二衬底和该薄膜或者第二薄膜器件，以便除去第一衬底、第一薄膜器件、第二衬底和该薄膜或者第二薄膜器件的一部分，并且除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结薄膜或者第二薄膜器件到第二衬底；在形成在第一衬底的第一薄膜器件和粘结于第二衬底的薄膜或者第二薄膜器件之间插入液状晶体；以及切割第一衬底、第一薄膜器件、第二衬底和该薄膜或者第二薄膜器件，以便除去第一衬底、第一薄膜器件、第二衬底和该薄膜或者第二薄膜器件的一部分，并且除去第二衬底，留下该薄膜或者第二薄膜器件。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成薄膜器件；部分粘结偏振薄膜或者偏振板偏振膜到第二衬底；粘结该偏振薄膜或者粘结到第二衬底的偏振板到在第一衬底上形成的薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件中形成一个开放部分；和切割第二衬底，以便除去偏振薄膜或者偏振板以及第二衬底的粘结部分，并且仅仅除去第二衬底，留下偏振薄膜或者偏振板。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成薄膜器件；部分粘结偏振薄膜或者偏振板偏振膜到第二衬底；粘结该偏振薄膜或者粘结到第二衬底的偏振板到在第一衬底上形成的薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件上形成至少一个导电层；和切割第二衬底，以便除去偏振薄膜或者偏振板以及第二衬底的粘结部分，并且仅仅除去第二衬底，留下偏振薄膜或者偏振板。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成薄膜器件；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结偏振薄膜或者偏振板到第二衬底；粘结该偏振薄膜或者粘结到第二衬底的偏振板到在第一衬底上形成的薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件中形成一个开放部分；和切割第二衬底，以便除去偏振薄膜或者偏振板以及第二衬底部分，并且仅仅除去第二衬底，留下偏振薄膜或者偏振板。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成薄膜器件；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结偏振薄膜或者偏振板到第二衬底；粘结该偏振薄膜或者粘结到第二衬底的偏振板到在第一衬底上形成的薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件上形成至少一个导电层；和切割第二衬底，以便除去偏振薄膜或者偏振板以及第二衬底部分，并且仅仅除去第二衬底，留下偏振薄膜或者偏振板。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在该薄膜器件上形成一个电极；部分粘结第二衬底到在第一衬底上形成的薄膜器件上；以及除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件中形成一个开放部分；切割第二衬底，以便除去在薄膜器件和第二衬底之间的粘结部分，并且除去第二衬底；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在该薄膜器件上形成一个电极；部分粘结第二衬底到在第一衬底上形成的薄膜器件上；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件中形成一个开放部分，并且形成至少一个导电层以形成一个电极；切割第二衬底，以便除去在薄膜器件和第二衬底之间的粘结部分，并且除去第二衬底；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在该薄膜器件上形成一个电极；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结第二衬底到形成在第一衬底上的薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件中形成一个开放部分；切割第二衬底，以便除去薄膜器件和第二衬底部分，并且除去第二衬底；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在该薄膜器件上形成一个电极；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结第二衬底到形成在第一衬底上的薄膜器件；除去第一衬底，在第二衬底上留下该薄膜器件；在保留在第二衬底上的薄膜器件中形成一个开放部分，并且形成至少一个导电层，形成一个电极；切割第二衬底，以便除去在薄膜器件和第二衬底之间的粘结部分，并且除去第二衬底；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在第一薄膜器件上形成一个电极；部分粘结具有开放部分的薄膜第二薄膜到第二衬底；或者在部分粘结薄膜或者第二薄膜器件到第二衬底以后，在薄膜或者第二薄膜器件中形成一个开放部分；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下第一薄膜器件；在保留在第二衬底上的第一薄膜器件中形成一个开放部分；和切割第二衬底，以便除去在薄膜或者第二薄膜器件和第二衬底之间的粘结部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在第一薄膜器件上形成一个电极；部分粘结具有开放部分的薄膜第二薄膜到第二衬底；或者在部分粘结薄膜或者第二薄膜器件到第二衬底以后，在薄膜或者第二薄膜器件中形成一个开放部分；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下第一薄膜器件；在保留在第二衬底上的第一薄膜器件中形成一个开放部分，并且形成至少一个导电层以形成一个电极；切割第二衬底，以便除去在薄膜或者第二薄膜器件和第二衬底之间的粘结部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在第一薄膜器件上形成一个电极；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结具有开口部分的薄膜或者第二薄膜器件到第二衬底，或者通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，以在粘结薄膜或者第二薄膜器件到第二衬底以后，在薄膜或者第二薄膜器件中形成一个开放部分；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下第一薄膜器件；在保留在第二衬底上的第一薄膜器件中形成一个开放部分；和切割第二衬底，以便除去薄膜或者第二薄膜器件和第二衬底部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底的一个表面上形成第一薄膜器件；在第一薄膜器件上形成一个电极；通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，并且粘结具有开口部分的薄膜或者第二薄膜器件到第二衬底，或者通过使用至少二种粘合剂分别地覆盖存在薄膜器件位置和未存在薄膜器件的位置，以在粘结薄膜或者第二薄膜器件到第二衬底以后，在薄膜或者第二薄膜器件中形成一个开放部分；粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；除去第一衬底，在第二衬底上留下第一薄膜器件；在保留在第二衬底上的第一薄膜器件中形成一个开放部分，并且形成至少一个导电层以形成一个电极；切割第二衬底，以便除去薄膜或者第二薄膜器件和第二衬底部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件；以及形成和重叠多个从按照先前步骤获得的薄膜器件的薄膜器件，以及使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底上形成薄膜器件；粘结第一衬底的表面到第二衬底，薄膜器件是在第一衬底上形成的；除去第一衬底；和在保留在第二衬底上的薄膜器件中形成一个开放部分。
按照本发明的另一个方面，用于制造半导体器件的方法包括步骤：在第一衬底上形成薄膜器件；粘结第一衬底的表面到第二衬底，薄膜器件是在第一衬底上形成的；除去第一衬底；和在保留在第二衬底上的薄膜器件上形成至少一个导电层。
按照本发明的另一个方面，该半导体器件包括在绝缘体上作为有效层形成的半导体，其中在该有效层的上面和下面至少形成一个导电层材料，该材料能够承受550℃的温度。
按照本发明的另一个方面，该薄膜晶体管包括在绝缘体上作为有效层形成的半导体，包括：在有效层上的一个门绝缘膜；在门绝缘膜上的一个门电极；使用门电极作为掩模执行杂质添加；和使用具有耐热性等于或者小于550℃的材料，在相对于有效层相反的侧门电极上形成线路。
按照本发明的另一个方面，该半导体器件包括在绝缘体上作为有效层形成的半导体，包括：一对偏振薄膜；一个像素电极；一个薄膜晶体管由：一个有效层；一个与有效层接触的门绝缘薄膜；和一个与门绝缘薄膜接触的门电极组成；一个从该门电极侧连接到有效层的线路；一个对立电极；在一对偏振薄膜和对立电极之间形成的像素电极之间的液状晶体；一个密封层；和一个定位薄膜。
按照本发明的另一个方面，该半导体器件包括在绝缘体上作为有效层形成的半导体，包括：一对偏振薄膜；一个薄膜晶体管由：一个有效层；一个与有效层接触的有效层；和一个与有效层接触的门电极组成；第三绝缘膜与门电极联系；一个钝化薄膜与第三绝缘薄膜接触；通过在第三绝缘膜和在门绝缘膜中形成的一个开放部分线路电连接于每个薄膜晶体管；一个形成在相反的表面上的像素电极，在其中形成有效层的门电极；一个形成与像素电极接触的定位薄膜；一个形成在一对偏振片的偏振薄膜中的电极对立；在一对偏振片之间形成的像素电极和对立电极之间的液状晶体；和一个在快速绝缘薄膜和一对偏振片之间形成的密封层。
附图的简要说明
在伴随的附图中：
图1A到1D是示出本发明的实施例模式的框图；
图2A和2B是示出本发明的实施例模式的框图；
图3A到3D是示出本发明的实施例模式的框图；
图4A和4B是示出本发明的实施例模式的框图；
图5A和5B是示出本发明的实施例模式的框图；
图6是示出本发明的实施例模式的框图；
图7A到7F是示出本发明的一个实施例例子的框图；
图8A到8D是示出本发明的一个实施例例子的框图；
图9A到9D是示出本发明的一个实施例例子的框图；
图10A到10C是示出本发明的一个实施例例子的框图；
图11A和11B是示出本发明的一个实施例例子的框图；
图12是示出本发明的一个实施例例子的框图；
图13是示出本发明的一个实施例例子的框图；
图14A到14C是示出本发明的一个实施例例子的框图；
图15A和15B是示出本发明的一个实施例例子的框图；
图16是示出本发明的一个实施例例子的框图；
图17A到17E是示出本发明的一个实施例例子的框图；
图18A到18D是示出本发明的一个实施例例子的框图；
图19A到19D是示出本发明的一个实施例例子的框图；
图20A到20C是示出本发明的一个实施例例子的框图；
图21是示出本发明的一个实施例例子的框图；
图22是示出本发明的一个实施例例子的框图；
图23是示出本发明的一个实施例例子的框图；
图24A到24C是示出使用本发明制造的有效矩阵EL显示设备的框图；
图25是示出使用本发明制造的有效矩阵EL显示设备的框图；
图26是示出使用本发明制造的有效矩阵EL显示设备的框图；
图27是示出本发明的一个实施例例子的框图；和
图28A到28F是示出电子设备的例子的框图。
                      优选实施例的详细说明
[实施例模式1]
一种利用在图1A至图3C解释的本发明的制造有效矩阵液晶显示器的方法。
首先，一个薄膜(这里称为薄膜102)被制造在一个TFT结构衬底101上作为一个第一衬底。一个矫正薄膜103可以被附加，矫正用于粘结一个第二衬底的一个表面。(见图1A.)
一种支撑物质104被准备作为第二衬底，并且由粘合剂附加一个偏振薄膜107。注意在这里示出了粘结的一个例子，其中两种类型的粘合剂被分别地使用。一种粘合剂A 105在当该第一衬底和第二衬底连接在一起时粘结薄膜102的外侧，如下所述，以及一种粘合剂B 106是一种粘性的粘合剂并在一个时期内临时地固定偏振薄膜直到支撑物质104被移走。(见图1B.)
一个偏振薄膜可以同样被连接到在TFT结构衬底101上的矫正薄膜103，当然，并且被粘接到已粘结的支撑物质104。
在图1C中，一种粘合剂穿过薄膜102被涂在形成在TFT结构衬底上的矫正薄膜103的边缘上，和附着在偏振薄膜107上的支撑物质104的表面的边缘上，以及两个要被粘结的衬底上。该第一衬底则被一种例如背部研磨或CMP的方法消除，由此露出该薄膜102的表面。(见图1D.)实际上，在薄膜102的最底层中一个薄膜，例如氮化物薄膜的可以同样被准备作为阀，并且在研磨的末端执行湿法腐蚀。
一个像素电极108紧贴着保持在支撑物质104上的该薄膜102被形成。(见图2A.)一个反向电极110被附着到偏振薄膜112上，并且利用一个密封层111密封一块液晶109。(见图2B.)注意万一偏振薄膜弯曲，一种其他的支撑物质可以被准备用于支撑偏振薄膜。
在图3A中，为了拆去在该薄膜102外部的粘合剂A 105，在特定位置衬底被切割。通过切割涂有粘合剂A 105的区域被移走，由此只留下由粘性的粘合剂作为粘合剂B 106覆盖的区域(见图3B)，并且支撑物质104被移走。(见图3C)
通过在一种情况下制造，其中它被固定到一个衬底上，并且通过最后移走该衬底，一个半导体能这样适应性的(适应性能)给出，并制造的更薄，制造的更轻的重量。注意在这里示出了一个有关有效矩阵液晶显示器的例子，并且因此偏振薄膜被连接到移走该衬底之后的表面，根据应用目的，一个薄膜用于表面保护，一个薄膜作为支撑物质，和类似的能自由结合并使用的。
[实施例模式2]
本发明的一种制造方法已被简要描述，本发明涉及利用薄膜晶体管(TFT)的半导体。这里的说明通过利用一个薄膜晶体管和布线的截面图作出，当然，它同样能被应用到利用多个晶体管的集成电路。
一个形成在该第一衬底1101上的腐蚀阻挡层1102，在移走一个第一衬底1101过后，它将被利用。晶体管由一个较低部分绝缘薄膜1103，由一个例如硅的半导体组成的有效层1104，一个门绝缘薄膜1105，以及一个形成在腐蚀阻挡层1102上的门电极1106。形成一个第一中间层绝缘薄膜1107，形成一个用于到达有效层1104的开口部分，并且通过该开口部分形成一个第一布线1108。一个第二中间层绝缘薄膜1109被形成。(见图4A.)
一个第二衬底1110被粘接到上面形成有薄膜的第一衬底1101的侧表面，第一衬底1101和腐蚀阻挡层1102是可移走的，并且形成一个用于到达有效层1104的开口部分。(见图4B.)不一定需要形成腐蚀阻挡层1102，但一个例如氮化物薄膜的薄膜应被准备在晶体管的最底层，并最后通过执行湿法腐蚀用作一个阀。
一条第二布线1111穿过所形成的开口部分、以及所形成的绝缘薄膜1112连接有效层。(见图5A.)既然这样，在第一布线1108和第二布线1111之间穿过有效层形成导通连接，但是为了调整精确度一个大的开口部分可以同样被只用一个部分形成，并且两条布线可以被直接连接。无论哪个方法被使用，具有本发明结构的开口部分被从顶部到底部形成，并且因此容易形成导通连接。此外，在形成有效层之后，布线被形成，并且由此能够使用具有低热阻的配线。
为了比较在图6中同时示出了一个普通的结构，包括一个有效层，一个门绝缘薄膜，一个门电极，一个第一中间层绝缘薄膜，一个第一布线，一个第二中间层绝缘薄膜，以及一个第二布线。注意第一布线1151和1154，第二布线1155和1157是在这里的图中示出了的没有电气地连接到该薄膜晶体管的布线的截面图。
如果本发明的结构未被使用，一个第二布线1158是在一个由参考数字1156表示的位置，该第二布线1156靠近第一布线1154，并且它们的寄生电容同时变大。此外，第二布线1157可以被形成在由参考数字1155表示的位置，或者可以被形成在由参考数字1151表示的位置作为第一布线。既然这样，到第一布线1152的间距变小。
换句话说，在第一布线和第二布线之间的间距是具有普通结构的第二中间层绝缘薄膜的厚度，并且它变为应用本发明的制造方法的该较低部分绝缘薄膜和第一中间层绝缘薄膜的厚度之和。该较低部分绝缘薄膜和第一中间层绝缘薄膜的厚度之和当然大于第二中间层绝缘薄膜的厚度。
通过使用本发明的制造方法，在布线之间绝缘薄膜的有效厚度能因此被增加，并且产生在形成于不同层上的布线之间的寄生电容能被降低。注意，虽然照常规来做，通过简单的使绝缘薄膜变厚在穿过绝缘薄膜的导通连接中有问题，但应用本发明的制造方法没有这样的问题。此外，在该结构中形成在低于有效层位置的布线与普通结构的布线相同，但是该线路形成在形成有效层之后，并且由此具有低热阻的布线材料能被使用。由于它们的低热阻能够由此被使用低阻抗布线不能被使用。
[实施例]
[实施例1]
一个应用本发明的一种制造一个半导体的方法到有效矩阵液晶显示器的例子在这里被示出。注意，在图中只示出了一个液晶显示器的一个像素部分，这是因为分别使用粘合剂的区域、密封层区域、用于切割衬底的区域，和类似的要被说明。当然，本发明能被应用到例如具有多个像素的一个液晶显示器的，并能被应用到由具有驱动电路的集成块形成的液晶显示器。
在图7A中，一种玻璃衬底或石英衬底能被作为第一衬底400使用。另外，具有一个形成在其表面的绝缘薄膜的衬底，例如硅衬底，金属的衬底，或不锈钢衬底同样能被使用。
为了该第一衬底400的拆移，一个腐蚀阻挡层401接下来被形成。一种相对于该第一衬底具有足够大的选择性的物质被用作腐蚀阻挡层401。在这个实施例中，一个石英衬底被作为第一衬底400使用，并且一个具有10至1000nm(通常在100和500nm之间)厚度的硅氮化物薄膜被形成在腐蚀阻挡层401上。
一个由10至1000nm厚度(通常300到500nm厚度)的硅氧化物薄膜构成的第一绝缘薄膜402被形成在腐蚀阻挡层401上。此外，一种硅氧氮化物可以同样被使用。
接着，一个10至100nm厚度的非晶半导体薄膜(在这个实施例中一种非晶薄膜403)被以一种已知的薄膜构成方法形成在第一绝缘薄膜402上。注意，除了非晶硅薄膜外，一种非晶合成半导体，例如非晶硅锗薄膜同样能被作为非晶半导体薄膜使用。
一种含有结晶结构的半导体(在这个实施例中一种结晶的薄膜404)根据记载在日本专利申请特开平NO.7-130652(美国专利NO.5,643,826)的技术接着被形成。记载在上述专利中的技术是一种当结晶一个非晶硅薄膜时为了促进结晶化，利用催化剂元素(从包括镍、钴、锗、锡、铅、和铜的组中选择的一种元素，或多种元素，典型地是镍)结晶化的方法。
特别地，在一个情况下热处理被执行，在这个情况中催化剂元素被保留在非晶硅薄膜的表面中，由此改变该非晶硅薄膜为一个结晶硅薄膜。记载在上述专利的实施例1中的技术被用在本发明的实施例中，而且记载在专利的实施例2中的技术可以同样被使用。注意，术语结晶硅薄膜包括单晶硅薄膜和多晶硅薄膜，并且形成在这个实施例中的结晶硅薄膜是一个具有晶体间界的硅薄膜。
虽然依靠包括在非晶硅薄膜中的氢的数量，更可取的是通过在400至500℃的几个小时的热处理执行脱氢作用处理，由此降低所包括的氢的数量到5原子％或更少，别且接着执行结晶化。此外，制造该非晶硅薄膜的其他方法，例如喷涂或蒸发，可以同样被使用；然而，更可取的是充分地降低杂质元素，例如包括在薄膜内的氧或氮。
一种已知的技术可以被用在非晶硅薄膜403上以形成结晶硅薄膜(多硅薄膜或多晶硅薄膜)404。从一个激光器发射的光(以下作为激光提到)被照射到在这个实施例中的该非晶硅薄膜403以形成结晶硅薄膜404。(见图C.)一个脉冲发射型或连续发射型受激准分子激光器可以被用作该激光器，并且一个连续发射氩激光器可以同样被使用。作为选择，一个ND：YAG激光器或一个ND：YVO激光器的第二谐波、第三谐波、或第四谐波可以同样被使用。另外，激光的光束形状可以是直线的形状(包括长的和薄的形状)或一个矩形的形状。
此外，从一个灯发射的光(以下作为灯光提到)可以代替激光同样被照射(以下作为灯退火提到)。从一个例如一个卤素灯或一个红外线灯的灯发射的灯光能被用作该灯光。
一个如上通过激光或灯光执行热处理(退火)的过程被作为光学退火过程提到。该光学退火过程在一个高的处理温度用一个短的时间来执行，并且由此该热处理在使用一个具有低热阻的衬底例如玻璃衬底的情况下能被有效地并以高过流能力执行。当然，目标是执行退火，并由此通过使用一个电熔炉作为替代品熔炉退火(热退火)同样能被执行。
在这个实施例中利用从一个脉冲发射型受基准分子激光器来的光组成直线形状激光退火被执行。该激光退火条件如下：使用XeCl气体作为受激气体；处理温度设定为室温；脉冲发射频率设定为30Hz；以及激光能密度是从200至500mJ/cm2(通常是350至400mJ/cm2)。
随着在热结晶后剩余的任何非晶区域的完全结晶，在上述环境下执行的激光退火在已经结晶的结晶区域中有降低故障的作用或类似的作用。这个过程能由此作为用于通过光学退火改进半导体薄膜的结晶度的过程，和作为促进半导体薄膜的结晶的过程提到。通过使灯光退火条件最优化同样能得到这种效果。
在随后的添加杂质期间使用一个防护薄膜405，其被形成在结晶硅薄膜404上。(见图7D)防护薄膜405用一个有厚度从100至200nm(最好在130和170nm之间)的硅氧氮化物薄膜或一个硅氧化物薄膜形成。该防护薄膜被形成以便结晶硅薄膜404在添加杂质期间不被直接暴露在等离子区，以便使精确的温度控制成为可能。
随后，一种被告知为p型传导的杂质元素(下面称之为p型杂质)穿过防护薄膜405被添加。典型地周期表第13组元素，通常为硼或镓被用作p型杂质元素。这个方法(也称之为沟道渗杂过程)是一个用于控制TFT阈值电压的方法。注意在这里通过离子掺杂硼被添加，其中利用乙硼烷(B2H6)等离子区被激发而没有质量分离。执行质量分离的离子注入当然可以同样被使用。
一个包含浓度为1×1015至1×1018原子/cm3(典型地在5×1016和5×1017之间)的一种p型杂质元素的p型杂质区域(a)406用这种方法被形成。(见图7D.)
接下来，移走防护薄膜405，移走结晶硅薄膜的不必要区域，由此形成一个岛状半导体薄膜(下文称之为一个有效层)407。(见图7E.)
覆盖该有效层407形成一个门绝缘薄膜408。(见图7F.)该门薄膜408可以被形成为具有10至200nm，最好从50至150nm的厚度。通过使用N2O和SiH4作为原料的等离子区CVD一个具有80nm厚度的硅氧氮化物薄膜被形成。
虽然未在图中示出，一个具有50nm的厚度的钨氮化物(WN)和具有350nm厚度的钽(Ta)的双层层压薄膜被作为门电路线路409。(见图8A.)该门电路线路同样可以由单层导通薄膜形成，但当需要时最好使用两层或三层层压薄膜。
注意从由钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Gr)和硅(Si)组成的组合中所选择的元素，或上面提到的元素的组合的合金薄膜(典型地Mo-W合金或Mo-Ta合金)能够被作为门电路线路使用。
接着，一种n型杂质元素(在这个实施例中的磷)用与作为掩模的门电路线路409自动对准的方式被添加。(见图8B.)这种添加方法被调整以便磷被添加到n型杂质区域(a)410，n型杂质区域(a)410因此以一个大于用沟道渗杂方法添加的硼的浓度5至10倍的浓度(典型地从1×1016至1×1018原子/cm3，更典型地在3×1017和3×1018原子/cm3之间)形成。
一个抗蚀剂掩模411被形成，一个n型杂质元素(在这个实施例中的磷)被添加，并且一个含有高浓度磷的n型杂质区域(b)412被形成。(见图8C.)在这里使用磷的离子掺杂被执行(当然，离子注入可以同样被执行)，并且在这个区域中的磷的浓度被设定为从1×1020至1×1021原子/cm3，典型地在2×1020和5×1020原子/cm3之间)。
此外，在先前步骤添加的磷和硼已经包括区域中，其中n型杂质区域(b)412被形成，但在这里磷被以相当高的浓度添加，并由此不需要考虑已经由先前步骤添加的磷和硼的影响。
在移走抗蚀剂掩模411之后，形成一个第三绝缘薄膜414。(见图8D.)一个包含硅的绝缘薄膜，特别地一个硅氮化物薄膜，一个硅氧化物薄膜，一个硅氧氮化物薄膜，或一个这些薄膜的一个组合的层压薄膜可以被以600nm至1.5μm的厚度形成作为该第三绝缘薄膜414。在这个实施例中使用具有SiH4，N2O，和NH3作为原料气体的等离子区CVD一个1μm厚度的硅氧氮化物薄膜(具有从25至50原子％的氮化物浓度)被形成。
接着为了激活以各自的浓度添加n型和p型杂质元素一个热处理过程被执行。(见图8D.)这个过程能够通过熔炉退火，激光退火，或快速热的退火(RTA)执行。这个激活过程这里通过熔炉退火执行。该热处理过程是在300至650C的氮气环境中被执行，最好在400和550C之间。这里在550C热处理被执行4小时。
在这个实施例中用在结晶化该非晶硅薄膜中的催化剂元素在由在这点的箭头指示的方向上移动，并且在该含有高浓度磷的n型杂质区域(b)412中催化剂元素被捕获并且通过在图8C中所示的步骤被形成。这是一个由金属元素的被磷的气体吸收效应引起的现象，并且结果在一个沟道区域413内催化剂元素的浓度变得小于或等于1×1017原子/cm3(最好小于或等于1×1016原子/cm3)。
相反地，该催化剂元素用一个高浓度在一个改变催化剂元素的气体吸收位置的区域(由在图8C中所示的步骤形成的n型杂质区域(b)412)被隔离，并且该催化剂元素以一个大于或等于5×1018原子/cm3的浓度(典型地从1×1019至5×1020原子/cm3)存在。
另外，在一个含有3％和100％的氢的环境中在一个300至450℃的温度下用1至12小时执行热处理，由此在有效层上执行氢化处理。这个过程是在半导体层中用热存在的氢终端悬浮连接的一种。等离子体氢化(使用由等离子体激发的氢)象其它氢化的方法一样可以同样被执行。
一个用于到达该TFT的源极区域和漏极区域的开口部分415(见图9A.)和源极和漏极线路416被形成。(见图9B.)此外，虽然未在图中示出，在这个实施例中，该线路是三层结构的层压薄膜，其中一个100nm的Ti薄膜，一个300nm的含有Ti的铝薄膜，和一个150nm的Ti薄膜通过喷涂被接连形成。
一个硅氮化物薄膜，一个硅氧化物薄膜，或一个硅氧氮化物薄膜接下来被以50至500nm的厚度(典型地在200和300nm之间)形成作为钝化薄膜417。(见图9C.)在这个实施例中使用含有氢的例如H2，NH3，和类似的气体的等离子体处理早于薄膜形成被执行，并且在该薄膜形成之后执行热处理过程。由这个预处理激发的氢遍及第三绝缘薄膜414被提供。通过在这种情况下执行热处理，改进了钝化薄膜417的薄膜质量，并且添加到第三绝缘薄膜414的氢的数量扩散到下侧，并且由此该有效层能被有效地氢化。
此外，在形成钝化薄膜417后附加的氢化过程可以同样被执行。例如，在一个含有3％和100％之间的氢的环境中在一个300至450℃的温度下用1至12小时可以完成热处理。换句话说，通过使用等离子体氢化同样可以获得相近似的效果。
一个由有机树脂制造的有大约1μm厚度的第四绝缘薄膜418被形成作为矫正薄膜。(见图9C.)诸如聚酰亚胺、聚丙烯、聚酰胺、聚酰亚胺酰胺、和BCB(benzocylaobutene)的原料能够被作为有机树脂使用。下面给出使用有机树脂薄膜的好处：薄膜形成方法简单；介电常数低；并且因此寄生电容低；以及有较高的水平度。注意除了上面规定的那些有机树脂外，例如有机SiO混合物能够同样被使用。这里使用一个热聚合型聚酰亚胺，并且通过在应用到衬底之后在300℃烘烤它被形成。
一个第二衬底419接着被准备。一种粘合剂420被应用当第二衬底419被连接到第一衬底400时不形成薄膜的区域，并且一种粘性粘合剂421被应用到其它区域以便一个偏振薄膜422不能移动。(见图9D.)
一个玻璃衬底，石英衬底，另外诸如硅衬底，金属衬底的衬底，和不锈钢衬底能被作为第二衬底419使用。此外，该粘合剂420连接稍后被切掉的部分(不形成薄膜的区域)，并且因此透明的粘合剂420不是必需的。选择具有耐热性的一种粘合剂。例如，通常使用聚乙烯醇粘合剂粘接偏振薄膜。一种具有耐热性的粘合剂是透明的被有效地作为粘性粘合剂421使用，并且聚丙烯，聚氨酯橡胶，和硅粘合剂能被作为粘性粘合剂给出。
形成有TFT的第一衬底400的表面，和附加有偏振薄膜的第二衬底419的表面在图10A中被粘接。一种透明的热阻粘合剂，例如，聚乙烯醇粘合剂可以被作为该粘合剂使用。
同保留在第二衬底419上的薄膜一起，接着使用诸如背部研磨或CMP的方法切掉该第一衬底400。(见图10B.)一个石英衬底被作为第一衬底400使用，在这个实施例中一个氮化物薄膜被作为腐蚀阻挡层401使用，并且由此使用氢氟酸执行湿法腐蚀作为最终消除方法。注意当使用湿法腐蚀制作布线器件时，第一衬底400的部分可以被移走，并且这些部分能被作为液晶显示器垫板使用。此外，在这个实施例中该由氮化物薄膜制造的腐蚀阻挡层401同样可以通过干法刻蚀被消除。
接着为了构成一个像素电极在第一绝缘薄膜402中形成一个开口部分，并且形成一个像素电极423。(见图10B.)在形成一个发射型液晶显示器的情况下，可以通过使用透明的传导薄膜形成该像素电极423。这里形成一个发射型液晶显示器，并且因此通过喷涂形成一个110nm厚度的铟氧化物和锡氧化物薄膜。
此外，当开有一个用于到达图9A中TFT的源和漏区域的开口部分415时在除有效层之外的部分形成一个用于到达腐蚀阻挡层401的开口部分，在这个时候有一种通过图9B的源和漏线路的导通连接形成方法。如果使用这种方法，使除有效层之外的部分导通，并且因此能使除像素电极423之外的像素点的孔径比同等。
接着，未在图中示出，使用聚酰亚胺薄膜形成一个定向薄膜，执行研磨过程，并且给出一个确定的，固定预先倾斜角度的和定向的液晶分子。接着在一个偏振薄膜426上形成反相电极425，并且根据已知的电池构成方法使用密封材料、衬垫、和类似材料(这些未在图中示出)粘接这些。接着使用一种密封剂427密封液晶424。(见图10C.)注意如果光的入射方向是光1的方向，最好在偏振薄膜422上形成一个屏蔽薄膜。此外，最好形成一个薄膜，该薄膜在光的入射方向是光2的情况下在第一绝缘薄膜402上面或下面成为屏蔽薄膜。已知的液晶材料可以被用于该液晶。注意在偏振薄膜426弯曲的情况下，一种或多种与第二衬底419类似的辅助材料同样可以被准备。当在反向偏振薄膜426中需要时彩色滤光器和屏蔽薄膜同样可以被形成。
接着，如图11A中所示，由粘合剂420粘接的部分被切掉。只保留由粘性粘合剂421粘接的部分，并且因此该第二衬底419被剥去，并且一个薄的，重量轻的，可弯曲的有效矩阵液晶显示器被完成。(见图11B.)
另外，在图12中示出了一个液晶显示器的例子，其中一个驱动电路被集成并使用本发明的制造方法与液晶显示器制造在一起。图12是一个示出了在一个第一衬底上形成一个源信号线路驱动电路1302，一个门信号线路驱动电路1303，和晶体管结构像素部分1301之后的一个状态的图，从液晶侧看去，在这之后粘结一个第二衬底，移走第一衬底，并且引入液晶(液晶引入区域1306)。
图12中示出的该液晶显示器由像素部分1301，源信号线路驱动电路1302，和门信号线路驱动电路1303构成。像素部分1301是一个n沟道TFT，并且形成在周围的驱动电路由作为基本元件的CMOS电路构成。通过使用一个连线路路1304源信号线路驱动电路1302和门信号线路驱动电路1303被连接到一个FPC(可弯曲的印刷电路)1305，并且从外部驱动电路接收信号。
图13示出了一个沿线A-A′截开的图12的截面图。被偏振薄膜1401包围的液晶1403，一个反相电极1402，和一个密封剂1404在一个像素电极1405下被连接到像素TFT1406。既然这样，液晶1403同样在驱动TFT1407下面，但是在想要降低寄生电容的时侯，该液晶1403同样可以被只安装在像素电极1405下面。来自由传导材料1408粘结的FPC1409的信号被输入到该驱动TFT1407。就液晶1403而论，通过在偏振薄膜1401的对立面形成一个偏振薄膜1410，该结构起发射型显示器的作用。
[实施例2]
在这个实施例中使用图形简要说明了一个三维数据包的例子，其中利用本发明形成的薄膜被重叠。
贯穿图9C的过程与实施例1相似，并且因此省略这些部分的说明。图14A是一个几乎与图9A一致的情况，但是源和漏线路416被延伸，由此形成一个电极900。注意为了说明示出了两个晶体管，并且与实施例1共同的部分使用与实施例1相同的参考数字。
在这里形成一个开口部分901，并且留下以便实现与电极900的导通连接。(见图14B.)粘合剂420和黏性粘合剂421被应用到第二衬底419，但不需要偏振薄膜。(见图14C.)偏振薄膜不是必要的，但是为了维持稳定性，一个薄片，防护薄膜，和类似的能被使用。既然这样，预先在薄片或防护薄膜中对应于开口部分901的位置形成一个开口部分。在图15A中使用粘合剂420和粘性粘合剂421粘结在其上面形成有薄膜的第一衬底400的表面和第二衬底419。
与实施例1相似，第一衬底400和腐蚀阻挡层401被消除。在第一绝缘薄膜402上形成一个开口部分，并形成一个电极902。覆盖该电极902形成一个钝化薄膜903和一个第五绝缘薄膜904，并且形成一个开口部分905以便到电极902的导通连接被完成。与实施例1的钝化薄膜417相似，利用硅氮化物薄膜，硅氧物薄膜，硅氧氮化物薄膜以50至500nm的厚度(典型地在200和300nm之间)可以形成钝化薄膜903。第五绝缘薄膜904与实施例1的第四绝缘薄膜418相似，并且它提供矫正以及作为防护性薄膜。在这里通过从头到尾的过程得到图15B的状态。
通过像实施例1的方法一样的方法第二衬底419则被移走。通过贯穿这点的过程形成的多个薄膜被制造，并且通过利用一个导电胶906实现电极间的导通连接。如果薄膜被重叠和粘结，一个半导体包以三维方式被完成。(见图16.)近年来，搜寻大的容量，小的尺寸，和轻的重量的存储器，用于三维数据包的技术用在聚光灯中。如果使用本发明，用三维包裹而成的半导体能容易的被实现，而没有使处理步骤更复杂。注意随着导通连接贯穿薄膜晶体管的源和漏区域，所粘结的薄膜在图16中被示出，线路的直接连接可以同样被完成。
[实施例3]
在这个实施例中说明了一种在其有效层中使用薄膜晶体管(TFT)的半导体，薄膜晶体管使用形成在绝缘体上的薄膜。注意，尽管为了说明诸如线路和有效层之间，以及线路和绝缘薄膜之间的那些位置关系，在图中示出了薄膜晶体管的位置和线路的截视图，本发明同样能被应用到具有多个薄膜晶体管的集成电路。
在图17A中，一种玻璃衬底或一种石英衬底能被作为第一衬底2401使用。另外，具有形成在其表面的绝缘薄膜的衬底，例如硅衬底，金属衬底，或不锈钢衬底同样能被使用。
接着形成一个用于第一衬底2401的消除的腐蚀阻挡层2402。一种相对于第一衬底有相当大的可选择性的材料被用于腐蚀阻挡层2402。在这个实施例中，一个石英衬底被作为第一衬底2401使用，形成一个具有10至1000nm(典型地在100和500nm之间)厚度的氮化物薄膜作为腐蚀阻挡层2402。
在腐蚀阻挡层2402上形成一个下面部分的绝缘薄膜2403，它是厚度从10至100nm(典型地300至500nm)的硅氧化物薄膜。此外，同样可以使用硅氧氮化物薄膜。(注意：此处薄膜厚度前后矛盾，可能有错误)
随后，通过已知的薄膜形成方法在下面部分的绝缘薄膜2403上形成一个10至100nm厚度的非晶半导体薄膜(这这个实施例中为非晶硅薄膜2404)。(见图17B.)注意，除非晶硅薄膜之外，诸如非晶硅锗的非晶复合半导体薄膜同样能被作为非晶半导体薄膜使用。
接着根据记载在日本专利申请特开平No.7-130652(美国专利No.5,643,826)的技术形成一个含有结晶结构的半导体薄膜(在这个实施例中为结晶硅薄膜2405)。记载在上述专利中的技术是一种当结晶一个非晶硅薄膜时为了促进结晶化，利用催化剂元素(从包括镍、钴、锗、锡、铅、和铜的组中选择的一种元素，或多种元素，典型地是镍)结晶化的方法。
特别地，在一个情况下热处理被执行，在这个情况中催化剂元素被保留在非晶硅薄膜的表面中，由此改变该非晶硅薄膜为一个结晶硅薄膜。记载在上述专利的实施例1中的技术被用在本发明的实施例中，而且记载在专利的实施例2中的技术可以同样被使用。注意，术语结晶硅薄膜包括单晶硅薄膜和多晶硅薄膜，并且形成在这个实施例中的结晶硅薄膜是一个具有晶体颗粒间界的硅薄膜。
虽然依靠包括在非晶硅薄膜中的氢的数量，更可取的是通过在400至500℃的几个小时的热处理执行脱氢作用处理，由此降低所包括的氢的数量到5原子％或更少，别且接着执行结晶化。此外，制造该非晶硅薄膜的其他方法，例如喷涂或蒸发，可以同样被使用；然而，更可取的是充分地降低杂质元素，例如包括在薄膜内的氧或氮。
一种已知的技术可以被用在非晶硅薄膜2404上以形成结晶硅薄膜(多硅薄膜或多晶硅薄膜)2405。从一个激光器发射的光(以下作为激光提到)被照射到在这个实施例中的该非晶硅薄膜2404以形成结晶硅薄膜2405。(见图17C.)一个脉冲发射型或连续发射型受激准分子激光器可以被用作该激光器，并且一个连续发射氩激光器可以同样被使用。作为选择，一个ND：YAG激光器或一个ND：YVO激光器的第二谐波、第三谐波、或第四谐波可以同样被使用。另外，激光的光束形状可以是直线的形状(包括长的和薄的形状)或一个矩形的形状。
此外，从一个灯发射的光(以下作为灯光提到)可以代替激光同样被照射(以下作为灯退火提到)。从一个例如一个卤素灯或一个红外线灯的灯发射的灯光能被用作该灯光。
一个如上通过激光或灯光执行热处理(退火)的过程被作为光学退火过程提到。该光学退火过程在一个高的处理温度用一个短的时间来执行，并且由此该热处理在使用一个具有低热阻的衬底例如玻璃衬底的情况下能被有效地并以高过流能力执行。当然，目标是执行退火，并由此通过使用一个电熔炉作为替代品熔炉退火(热退火)同样能被执行。
在这个实施例中利用从一个脉冲发射型受基准分子激光器来的光组成直线形状激光退火被执行。该激光退火条件如下：使用XeCl气体作为受激气体；处理温度设定为室温；脉冲发射频率设定为30Hz；以及激光能密度是从200至500mJ/cm2(通常是350至400mJ/cm2)。
随着在热结晶后剩余的任何非晶区域的完全结晶，在上述环境下执行的激光退火在已经结晶的结晶区域中有降低故障的作用。这个过程能由此作为用于通过光学退火改进半导体薄膜的结晶度的过程，和作为促进半导体薄膜的结晶的过程提到。通过使灯光退火条件最优化同样能得到这种效果。
在随后的添加杂质期间使用一个防护薄膜2406，其被形成在结晶硅薄膜2405上。(见图17D.)防护薄膜2406用一个有厚度从100至200nm(最好在130和170nm之间)的硅氧氮化物薄膜或一个硅氧化物薄膜形成。该防护薄膜被形成以便结晶硅薄膜2405在添加杂质期间不被直接暴露在等离子区，以便使精确的温度控制成为可能。
随后，一种被告知为p型传导的杂质元素(下面称之为p型杂质)穿过防护薄膜2406被添加。典型地周期表第13组元素，通常为硼或镓被用作p型杂质元素。这个方法(也称之为沟道渗杂过程)是一个用于控制TFT阈值电压的方法。注意在这里通过离子掺杂硼被添加，其中利用乙硼烷(B2H6)等离子区被激发而没有质量分离。执行质量分离的离子注入当然可以同样被使用。
一个包含浓度为1×1015至1×1018原子/cm3(典型地在5×1016和5×1017之间)的一种p型杂质元素的p型杂质区域(a)2407用这种方法被形成。(见图17D.)
接下来，移走防护薄膜2406，移走结晶硅薄膜的不必要区域，以形成一个岛状半导体薄膜(下文称之为一个有效层)2408。(见图17E.)
覆盖该有效层2408形成一个门绝缘薄膜2409。(见图18A.)该门薄膜2409可以被形成为具有10至200nm，最好从50至150nm的厚度。通过使用N2O和SiH4作为原料的等离子区CVD一个具有80nm厚度的硅氧氮化物薄膜被形成。
虽然未在图中示出，一个具有50nm的厚度的钨氮化物(WN)和具有350nm厚度的钽(Ta)的双层层压薄膜被作为门电极2410。(见图18B.)该门电极同样可以由单层导通薄膜形成，但当需要时最好使用两层或三层层压薄膜。
注意从由钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Gr)和硅(Si)组成的组合中所选择的元素，或上面提到的元素的组合的合金薄膜(典型地Mo-W合金或Mo-Ta合金)能够被作为门电极使用。
接着，一种n型杂质元素(在这个实施例中的磷)用与作为掩模的门电路线路2410自动对准的方式被添加。(见图18C.)这种添加方法被调整以便磷被添加到n型杂质区域(a)2411，n型杂质区域(a)2411因此以一个大于用沟道渗杂方法添加的硼的浓度5至10倍的浓度(典型地从1×1016至1×1018原子/cm3，更典型地在3×1017和3×1018原子/cm3之间)形成。
一个抗蚀剂掩模2412被形成，一个n型杂质元素(在这个实施例中的磷)被添加，并且一个含有高浓度磷的n型杂质区域(b)2413被形成。(见1图8D.)在这里使用磷的离子掺杂被执行(当然，离子注入可以同样被执行)，并且在这个区域中的磷的浓度被设定为从1×1020至1×1021原子/cm3，典型地在2×1020和5×1020原子/cm3之间)。
此外，在先前步骤添加的磷和硼已经包括区域中，其中n型杂质区域(b)2413被形成，但在这里磷被以相当高的浓度添加，并由此不需要考虑已经由先前步骤添加的磷和硼的影响。
在移走抗蚀剂掩模2412之后，形成一个第一中间层绝缘薄膜2414。(见图19A.)一个包含硅的绝缘薄膜，特别地一个硅氮化物薄膜，一个硅氧化物薄膜，一个硅氧氮化物薄膜，或一个这些薄膜的一个组合的层压薄膜可以被以600nm至1.5μm的厚度形成作为该第一中间层绝缘薄膜2414。在这个实施例中使用具有SiH4，N2O，和NH3作为原料气体的等离子区CVD一个1μm厚度的硅氧氮化物薄膜(具有从25至50原子％的氮化物浓度)被形成。
接着为了激活以各自的浓度添加n型和p型杂质元素一个热处理过程被执行。(见图19A.)这个过程能够通过熔炉退火，激光退火，或快速热的退火(RTA)执行。这个激活过程这里通过熔炉退火执行。该热处理过程是在300至650C的氮气环境中被执行，最好在400和550C之间。这里在550C热处理被执行4小时。
在这个实施例中用在结晶化该非晶硅薄膜中的催化剂元素在由在这点的箭头指示的方向上移动，并且在该含有高浓度磷的n型杂质区域(b)2413中催化剂元素被捕获并且通过在图18D中所示的步骤被形成。这是一个由金属元素的被磷的气体吸收效应引起的现象，并且结果在一个沟道区域2415内催化剂元素的浓度变得小于或等于1×1017原子/cm3(最好小于或等于1×1016原子/cm3)。
相反地，该催化剂元素用一个高浓度在一个改变催化剂元素的气体吸收位置的区域(由在图18D中所示的步骤形成的n型杂质区域(b)2413)被隔离，并且该催化剂元素以一个大于或等于5×1018原子/cm3的浓度(典型地从1×1019至5×1020原子/cm3)存在。
另外，在一个含有3％和100％的氢的环境中在一个300至450℃的温度下用1至12小时执行热处理，由此在有效层上执行氢化处理。这个过程是在半导体层中用热存在的氢终端悬浮连接的一种。等离子体氢化(使用由等离子体激发的氢)象其它氢化的方法一样可以同样被执行。
一个用于到达该TFT的源极区域和漏极区域的开口部分2416(见图19B.)和第一线路2417被形成。(见图19C.)此外，虽然未在图中示出，在这个实施例中，该第一线路是三层结构的层压薄膜，其中一个100nm的Ti薄膜，一个300nm的含有Ti的铝薄膜，和一个150nm的Ti薄膜通过喷涂被接连形成。
一个硅氮化物薄膜，一个硅氧化物薄膜，或一个硅氧氮化物薄膜接下来被以50至500nm的厚度(典型地在200和300nm之间)形成作为钝化薄膜2418。(见图19D.)在这个实施例中使用含有氢的例如H2，NH3，和类似的气体的等离子体处理被预先执行，并且热处理过程在薄膜形成之后被执行。由这个预处理激发的氢遍及第一中间层绝缘薄膜2414被提供。通过在这种情况下执行热处理，改进了钝化薄膜2418的薄膜质量，并且添加到第一中间层绝缘薄膜2414的氢的数量扩散到下侧，并且由此该有效层能被有效地氢化。
此外，在形成钝化薄膜2418后附加的氢化过程可以同样被执行。例如，在一个含有3％和100％之间的氢的环境中在一个300至450℃的温度下用1至12小时可以完成热处理。换句话说，通过使用等离子体氢化同样可以获得相近似的效果。
一个由有机树脂制造的有大约1μm厚度的绝缘薄膜2419被形成作为矫正薄膜。(见图19D.)诸如聚酰亚胺、聚丙烯、聚酰胺、聚酰亚胺酰胺、和BCB(benzocylaobutene)的原料能够被作为有机树脂使用。下面给出使用有机树脂薄膜的好处：薄膜形成方法简单；介电常数低；并且因此寄生电容低；以及有较高的水平度。注意除了上面规定的那些有机树脂外，例如有机SiO混合物能够同样被使用。这里使用一个热聚合型聚酰亚胺，并且通过在应用到衬底之后在300℃烘烤它被形成。
一个第二衬底2420接着被准备，并且粘接到在其上形成有薄膜的第一衬底2401的表面。这里玻璃衬底，石英衬底以及此外的诸如硅衬底，金属衬底，和不锈钢衬底的衬底能被作为第二衬底2420使用。在这个实施例中使用石英衬底作为第二衬底2420。这里诸如环氧树脂，氰基丙烯酸盐粘合剂，和光照凝结粘合剂的粘合剂能被作为该粘合剂使用。
同保留在第二衬底2420上的薄膜一起，接着使用诸如背部研磨或CMP(化学机械抛光)的方法切掉该第一衬底2401。(见图20B.)一个石英衬底被作为第一衬底2401使用，在这个实施例中一个氮化物薄膜被作为腐蚀阻挡层2402使用，并且由此在研磨到适当的厚度之后使用氢氟酸执行湿法腐蚀。此外，在这个实施例中氮化物薄膜腐蚀阻挡层2402随后同样可以被通过干法刻蚀消除。
接着下面部分绝缘薄膜2403中形成一个开口部分2421以便连接到有效层2408(见图20B.)，并且形成一个第二线路2422和一个绝缘薄膜2423。(见图20C.)有效层2408的热处理已经被完成，并且因此一种具有低热阻的配线材料能被作为第二线路2422使用。与第一线路2417相似，铝可以被使用，并且如在实施例4中所示，在该薄膜作为发射型液晶显示器使用的情况下铟锡氧化物(ITO)同样可以被使用。
使用本发明的制造方法，在第一线路2417和第二线路2422之间的绝缘薄膜的厚度能因此制的较厚，并且能够降低寄生电容。穿过绝缘薄膜形成导通连接不是问题，而且更进一步具有低热阻的配线材料能被使用。这对电子电路的高速电路操作和电子信号的准确传播有贡献。
[实施例4]
在这个实施例中说明由被实施例3制造的半导体制造有效矩阵液晶显示器的方法。如图21中所示，相对于在图20B的状态下的衬底形成第二线路2422。在制造一个发射型液晶显示器的情况下，一个透明的传导薄膜可以被作为第二线路2422使用，并且如果制造一种反射型液晶显示器，金属薄膜可以被使用。因为一种发射型液晶显示器被制造，这里通过110nm厚度的喷涂形成一个铟锡氧化物(ITO)薄膜。
一个定向薄膜801被形成。在这个实施例中一个聚酰亚胺薄膜被作为该定向薄膜使用。此外，在反相衬底805上形成一个反相电极804和一个定向薄膜803。注意当需要时在反相衬底上同样可以形成彩色滤光器和光屏蔽薄膜。
在形成定向薄膜803后执行执行研磨过程，以便通过给它们一个确定的，固定的，预先倾斜角度得到定向的液晶分子。根据已知的电池构成技术通过一种密封材料、衬垫(二者未在图中示出)、和类似的方法将形成有象素部分和驱动电路的有效矩阵衬底(在这个实施例3中制造的半导体器件)和反相衬底粘结在一起。接着液晶802被注入到这两个衬底之间，并使用密封剂(未在图中示出)完全地密封。已知的液晶材料可以被用于该液晶。在图21中示出的有效矩阵液晶显示器因此被完成。
在图22中示出了在驱动电路与这个有效矩阵液晶显示器集成在一起的情况下的整体结构。注意图23是图22沿线A-A′切开的截面图。图22是一个示出了在一个第一衬底上形成一个源信号线路驱动电路1902，一个门信号线路驱动电路1903，和晶体管结构像素部分1901之后的一个状态的图，从液晶侧看去，在这之后粘结一个第二衬底，移走第一衬底，并且引入液晶(液晶引入区域1906)。
图22中示出的该液晶显示器由像素部分1901，源信号线路驱动电路1902，和门信号线路驱动电路1903构成。像素部分1901是一个n沟道TFT，并且形成在周围的驱动电路由作为基本元件的CMOS电路构成。通过使用一个连线路路1904源信号线路驱动电路1902和门信号线路驱动电路1903被连接到一个FPC(可弯曲的印刷电路)1905，并且从外部驱动电路接收信号。
被一个反相电极1001，和一个密封剂1003包围的液晶1002在一个像素电极1004下被连接到像素TFT1005。既然这样，液晶1002同样在驱动TFT1006下面，但是在想要降低寄生电容的时侯，该液晶1002同样可以被只安装在像素电极1004下面。来自由传导材料1007粘结的FPC1008的信号被输入到该驱动TFT1006。
[实施例5]
一个将本发明的半导体器件制造方法应用到一个有效矩阵型EL(电子发光器)显示器的例子将被描述。
该制造步骤与实施例1的图10B中所示的步骤相同。但是偏振薄膜422不是必要的。(图24A)一个具有大的工作系数的透明的传导薄膜被作为像素电极1200使用。一种铟氧化物和锡氧化物的化学混合物或铟氧化物和锌氧化物的化学混合物能被作为该透明的传导薄膜使用。
接着在像素电极1200上形成第五绝缘薄膜1202(在图中像素电极的下面)，并在像素电极1200上的第五绝缘薄膜1202中形成一个开口部分。在开口部分中的像素电极1200上形成一个EL层1201。已知的有机EL材料和无机材料能被用于该EL层1201。此外，低分子量材料(单基物)和高分子材料(聚合物)作为有机EL材料存在，并可以被使用。
一种已知的应用技术可以被作为形成EL层1201的方法使用。此外，EL层的结构可以是层压结构或单层结构，其中空穴注入层，空穴传输层，光发射层，电子传输层，电子注入层被自由地组合。
在EL层1201上(在图中是在EL层下面)形成一个由具有光屏蔽特性的导通薄膜(典型地具有铝，铜，或银作为其主要成分的导通薄膜，或这些和其它导通薄膜的层压薄膜)组成的阴极1203。此外，最好尽可能地消除存在于阴极1203和EL层1201之间的接触面的水分和氧化物。由此必须使用一个诸如接连地在真空内形成EL层1201和阴极1203的方案，或者一个在氮或惰性气体环境中形成EL层1201，并且接着在不暴露于氧气和湿气的环境下形成阴极1203的方案。在实施例5中通过使用一种多腔室方法(群集方法)薄膜形成装置实现上面提到的薄膜构造是可能的。
一个由像素电极1200，EL层1201，和阴极1203组成的EL元件因此被形成。该EL元件被填充材料1204密封。(见图24B.)
一种玻璃片，金属片(典型地一种不锈钢材料)，陶瓷片，FRP(玻璃纤维增强塑料)片，PVF(聚氟乙烯)薄膜，聚酯树脂薄膜，聚酯薄膜，聚丙酸树脂薄膜能被作为该覆盖材料1205使用。此外，一种具有如此一个结构的薄板同样可以被使用，这个结构中铝箔被一个PVF薄膜或一个聚酯树脂薄膜夹在中间。
注意，在来自EL元件的光的照射方向是朝向该覆盖材料一侧的情况下，透明的覆盖材料是必要的。既然这样，一种诸如玻璃片，塑料片，聚酯薄膜，或一种聚丙酸薄膜被使用。
此外，一种紫外线硬化树脂或一种热硬化树脂能被作为填充材料1204使用。PVC(聚氯乙烯)，丙烯酸，聚酰亚胺，环氧树脂，硅树脂，PVB(聚乙烯醇缩丁醛)和EVA(乙烯乙烯基酯)能被使用。如果在填充材料1204的内侧上形成一个烘干剂(最好钡氧化物)，EL元件的损耗能够被抑制。
此外，衬垫同样可以被包括在填充材料1204内。通过由钡氧化物形成衬垫给出衬垫本身的湿度吸收率是可能的。此外，当形成衬垫时，在阴极1203上形成一个树脂薄膜作为用于消除来自衬垫的压力的一个缓冲层是同样有效的。
最后，通过切割一个与实施例1相同的衬底该第二衬底419被消除。薄的和轻的有效矩阵EL显示器因此被制造。(图24C.)
[实施例6]
在这个实施例中利用本发明制造一个EL(电子发光器)显示器的例子将被描述。图25是一个示出了在一个第一衬底上形成一个源信号线路驱动电路2102，一个门信号线路驱动电路2103，和晶体管结构像素部分2101之后的一个状态的图，从EL层侧看去，在这之后粘结一个第二衬底，移走第一衬底，并且形成该EL层。图26是图11沿线A-A′切开的截面图。
在图25和26中，参考数字2201表示一个衬底，参考数字2101表示一个像素部分，参考数字2102表示一个源信号线路驱动电路，2103表示一个门信号线路驱动电路。这些驱动电路的每一个通过通向一个FPC(可弯曲的印刷电路)的一个连线路路2104被连接到一个外部。
在这点上形成第一密封材料2106，覆盖材料2107，填充材料2208，和第二密封材料2108以便包围该像素部分2101，源信号线路驱动电路2102和门信号线路驱动电路2103。
图26是对应于图25沿线A-A′切开的截面图。形成一个包含在衬底2201上的源信号线路驱动电路2102中的驱动TFT2202(注意这里示出一个n沟道TFT和一个p沟道TFT)和一个包含在像素部分2101中的像素TFT2203(这里示出一个用于控制流经EL元件的电流的TFT)。
形成一个像素电极2204以便被电气地连接到该像素TFT2203的源区域或者漏区域。一个具有大的工作系数的透明的传导薄膜被作为像素电极2204使用。一种铟氧化物和锡氧化物的化学混合物或铟氧化物和锌氧化物的化学混合物能被作为该透明的传导薄膜使用。
接着在像素电极2204上形成一个绝缘薄膜2205(在图中像素电极的下面)，并在像素电极2204上的绝缘薄膜2205中形成一个开口部分。在开口部分中的像素电极2204上形成一个EL层2206。已知的有机EL材料和无机材料能被用于该EL层2206。此外，低分子量材料(单基物)和高分子材料(聚合物)作为有机EL材料存在，并可以被使用。
一种已知的应用技术可以被作为形成EL层2206的方法使用。此外，EL层的结构可以是层压结构或单层结构，其中空穴注入层，空穴传输层，光发射层，电子传输层，电子注入层被自由地组合。
在EL层2206上形成一个由具有光屏蔽特性的导通薄膜(典型地具有铝，铜，或银作为其主要成分的导通薄膜，或这些和其它导通薄膜的层压薄膜)组成的阴极2207。此外，最好尽可能地消除存在于阴极2207和EL层2206之间的接触面的水分和氧化物。在实施例6中通过使用一种多腔室方法(群集方法)薄膜形成装置实现上面提到的薄膜构造是可能的。
一个由像素电极2204，EL层2206，和阴极2207组成的EL元件因此被形成。该EL元件被通过第一密封材料2106和第二密封材料2108连接到衬底2201的覆盖材料2107包围，并被填充材料2208密封。
一种玻璃片，金属片(典型地一种不锈钢材料)，陶瓷片，FRP(玻璃纤维增强塑料)片，PVF(聚氟乙烯)薄膜，聚酯树脂薄膜，聚酯薄膜，聚丙酸树脂薄膜能被作为该覆盖材料2107使用。此外，一种具有如此一个结构的薄板同样可以被使用，这个结构中铝箔被一个PVF薄膜或一个聚酯树脂薄膜夹在中间。
注意，在来自EL元件的光的照射方向是朝向该覆盖材料一侧的情况下，透明的覆盖材料是必要的。既然这样，一种诸如玻璃片，塑料片，聚酯薄膜，或一种聚丙酸薄膜被使用。
此外，一种紫外线硬化树脂或一种热硬化树脂能被作为填充材料2208使用。PVC(聚氯乙烯)，丙烯酸，聚酰亚胺，环氧树脂，硅树脂，PVB(聚乙烯醇缩丁醛)和EVA(乙烯乙烯基酯)能被使用。如果在填充材料2208的内侧上形成一个烘干剂(最好钡氧化物)，EL元件的损耗能够被抑制。
此外，衬垫同样可以被包括在填充材料2208内。通过由钡氧化物形成衬垫给出衬垫本身的湿度吸收率是可能的。此外，当形成衬垫时，在阴极2207上形成一个树脂薄膜作为用于消除来自衬垫的压力的一个缓冲层是同样有效的。
通过一种导通材料2209连线路路2104被电气地连接到FPC2105。该连线路路发射发送到像素部分2101，源信号线路驱动电路2102和门信号线路驱动电路2103的信号到FPC2105，并且该线路通过FPC2105被电气地连接外部。
此外，形成第二密封材料2108以便覆盖第一密封材料2106的暴露的部分和FPC2105的一部分，产生一种EL元件被完全地和空气隔离的结构。这个结果是具有图26的剖示结构的EL显示器。
[实施例7]
在这个实施例中说明了利用本发明的制造方法的一个底注式浇口薄膜晶体管的形成方法。在图27中示出了一个晶体管部分的截面图，并且制造方法基本上与实施例3的方法相同。注意，在这个详细说明中，如图27中所示这个术语底注式浇口薄膜晶体管表示一个具有一个形状的薄膜晶体管，在这个形状中一个有效层被形成在门电极和第二线路之间的一个层上(门电极和该线路没有形成在该有效层的同一侧)。
与图18C中实施例1相似，一种杂质用与作为掩模的门电极2410自动对准的方式被添加到该有效层2408。该第一线路2417不是必需的，并且由此在门电极2410上形成钝化薄膜2418和绝缘薄膜2419，因此实现矫正。接着粘结第二衬底2420，移走第一衬底2401，并形成第二线路2422(尽管在这个实施例中第一线路不存在，但为了与实施例3作比较作为第二线路表示)和绝缘薄膜2423。
在有效层的对立面上具有一个线路和一个门电极的底注式浇口晶体管能够因此被形成。不同于一个普通的底注式浇口晶体管，一种杂质能够以自对准的方式被添加。
[实施例8]
通过使用本发明制造的该有效矩阵液晶显示器能被作为一个电子设备的显示部分使用。同样地电子设备，这里给出了摄像机，数字照相机，放映机，投影电视，风镜型显示器(头戴显示器)，导航系统，声音再现设备，笔记型个人计算机，游戏机，便携式信息终端(例如移动式计算机，小区电话，便携式游戏机或电子工作簿)，具有记录装置的图像重放设备，或类似的。在图28A至28F给出了这些电子设备的特殊的例子。
图28A示出了一个包括主体3001，语音输出部分3002，语音输入部分3003，显示部分3004，操作开关3005，和天线3006的小区电话。本发明的有效矩阵液晶显示器可以被用在显示部分3004中。
图28B示出了包括一个主体3101，显示部分3102，声音输入部分3103，操作开关3104，电池3105，和一个图像接收部分3106的摄像机。本发明的有效矩阵液晶显示器可以被用在显示部分3102中。
图28C示出了包括一个主体3201，摄像机部分3202，图像接收部分3203，操作开关3204，和一个显示部分3205的移动式计算机。本发明的有效矩阵液晶显示器可以被用在显示部分3205中。
图28D示出了包括一个主体3301，显示部分3302，和一个臂部分3303的风镜型显示器。本发明的有效矩阵液晶显示器可以被用在显示部分3302中。
图28E示出了包括一个主体3401，光源3402，液晶显示器3403，偏振光束分离器3404，反射器3405、3406和一个屏幕3407的背部放映机(投影电视)。本发明可以被应用到液晶显示器3403。
图28F示出了包括一个主体3501，光源3502，一个液晶显示器3503，光学系统3504和一个屏幕3505的前部放映机。本发明可以被应用到液晶显示器3503。
如上所述，本发明的应用范围是非常广泛的，并可以被应用到所有领域的电子设备。
使用本发明，一个半导体器件能被制作的比较薄，重量比较轻，并可以被灵活的告知。总之，如果一个衬底被做得较薄，制造一个半导体器件的过程是复杂的，而在用本发明制造期间仅通过使用合适的辅助性材料该半导体器件就能被简单的制造。应用本发明到有在一个绝缘体上形成诸如SOI结构集成电路，活性矩阵液晶显示器，和活性矩阵EL显示器的电路的电子设备。此外，通过使用本发明线路间的绝缘薄膜能被制作的较厚，并且形成在不同层上的线路间产生的寄生电容能被降低。另外，通过在一个绝缘薄膜上形成一个开口部分进行导通连接的问题，以及当形成的绝缘薄膜比普通结构的厚时线路材料热阻的问题被解决。

Claims (55)

1.一种制造半导体器件的方法，包括步骤：
在第一衬底上形成薄膜器件；
粘结第二衬底到在第一衬底上形成的薄膜器件上；
除去第一衬底，在第二衬底上留下该薄膜器件；
形成一个开放部分，用于到达保留在第二衬底上的薄膜器件；
形成至少一个导电层，通过该开放部分接触该薄膜器件；和
切割第二衬底，以便除去在薄膜器件和第二衬底之间的粘结部分，并且除去第二衬底。
2.根据权利要求1的制造半导体器件的方法，其中通过使用至少二种粘合剂分别地形成薄膜器件区域和未形成薄膜器件的区域，并且第二衬底是粘结到形成薄膜器件的第一衬底的表面上。
3.一种制造半导体器件的方法，包括步骤：
在第一衬底的一个表面上形成第一薄膜器件；
粘结一个薄膜粘结到第二衬底，或者第二薄膜器件到第二衬底；
粘结该薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；
除去第一衬底，在第二衬底上留下第一薄膜器件；
在保留在第二衬底上的第一薄膜器件中形成一个开放部分；和
切割第二衬底，以便除去在薄膜或者第二薄膜器件和第二衬底之间的粘结部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
4.根据权利要求3的制造半导体器件的方法，其中在保留在第二衬底上的第一薄膜器件上至少形成一个导电层。
5.根据权利要求3的制造半导体器件的方法，其中通过使用至少二种粘合剂分别地覆盖存在第一薄膜器件位置和未存在第一薄膜器件的位置，并且该薄膜或者第二薄膜器件被粘结到第二衬底。
6.一种制造半导体器件的方法，包括步骤：
在第一衬底的一个表面上形成第一薄膜器件；
粘结薄膜或者第二薄膜器件到第二衬底；
粘结粘结到第二衬底的薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；和
切割第二衬底，以便除去在该薄膜或者第二薄膜器件和第二衬底之间的粘结部分，并且仅仅除去第二衬底，留下该薄膜或者第二薄膜器件。
7.根据权利要求6的制造半导体器件的方法，其中通过使用至少二种粘合剂分别地覆盖存在第一薄膜器件位置和未存在第一薄膜器件的位置，并且该薄膜或者第二薄膜器件被粘结到第二衬底。
8.根据权利要求6的制造半导体器件的方法，其中第二衬底是粘结到一个偏振薄膜或者偏振板上。
9.一种制造有效矩阵液晶显示设备的方法，包括步骤：
在第一衬底的一个表面上形成第一薄膜器件；
粘结薄膜或者第二薄膜器件到第二衬底；
在形成在第一衬底上的第一薄膜器件和粘结到第二衬底的薄膜或者粘结到第二衬底的第二薄膜器件之间插入液状晶体；和
切割第一衬底、第一薄膜器件、第二衬底和该薄膜或者第二薄膜器件，以便除去第一衬底、第一薄膜器件、第二衬底和该薄膜或者第二薄膜器件的一部分，并且除去第二衬底，留下该薄膜或者第二薄膜器件。
10.根据权利要求9的制造半导体器件的方法，其中通过使用至少二种粘合剂分别地覆盖存在第一薄膜器件位置和未存在第一薄膜器件的位置，并且该薄膜或者第二薄膜器件被粘结到第二衬底。
11.根据权利要求9的制造半导体器件的方法，其中第二衬底是粘结到一个偏振薄膜或者偏振板上。
12.一种制造半导体器件的方法，包括步骤：
在第一衬底的一个表面上形成第一薄膜器件；
在该薄膜器件上形成一个电极；
粘结在第一衬底上形成的薄膜器件到第二衬底；
除去第一衬底，在第二衬底上留下该薄膜器件；
在保留在第二衬底上的薄膜器件中形成一个开放部分；
切割第二衬底，以便除去在薄膜器件和第二衬底之间的粘结部分，并且除去第二衬底；和
重叠多个通过重复所有先前的步骤获得的薄膜器件，和
使在薄膜器件的上面和下面形成的电极导电。
13.根据权利要求12的制造半导体器件的方法，其中通过使用至少二种粘合剂分别地覆盖形成薄膜器件区域和未形成薄膜器件的区域，并且第二衬底是粘结到形成薄膜器件的第一衬底的表面上。
14.根据权利要求12的制造半导体器件的方法，其中在开放部分至少形成一个导电层以提供一个电极。
15.一种制造半导体器件的方法，包括步骤：
在第一衬底的一个表面上形成第一薄膜器件；
在第一薄膜器件上形成一个电极；
粘结薄膜或者第二薄膜器件到第二衬底；
在薄膜或者第二薄膜器件中形成一个开放部分；
粘结粘结到第二衬底的薄膜或者粘结到第二衬底的第二薄膜器件到在第一衬底上形成的第一薄膜器件；
除去第一衬底，在第二衬底上留下第一薄膜器件；
在保留在第二衬底上的第一薄膜器件中形成一个开放部分；和
切割第二衬底，以便除去在薄膜或者第二薄膜器件和第二衬底之间的粘结部分，
仅仅除去第二衬底，留下该薄膜或者第二薄膜器件；和
重叠多个通过重复所有先前的步骤获得的薄膜器件，和
使在薄膜器件的上面和下面形成的电极导电。
16.根据权利要求15的制造半导体器件的方法，其中通过使用至少二种粘合剂分别地形成薄膜器件区域和未形成薄膜器件的区域，并且第二衬底是粘结到形成薄膜器件的第一衬底的表面上。
17.根据权利要求15的制造半导体器件的方法，其中在开放部分至少形成一个导电层以提供一个电极。
18.一种制造半导体器件的方法，包括步骤：
在第一衬底上形成薄膜器件；
粘结第二衬底到在第一衬底上形成的薄膜器件上；
除去第一衬底；和
在保留在第二衬底上的薄膜器件中形成一个开放部分；
19.根据权利要求18的制造半导体器件的方法，其中在保留在第二衬底上的薄膜器件上至少形成一个导电层。
20.一种使用在绝缘体上作为有效层形成的半导体的半导体器件，其中在该有效层的上面和下面至少形成一个导电层材料，该材料具有耐热性等于或者小于550℃。
21.一种使用在绝缘体上作为有效层形成的半导体的薄膜晶体管，其中在该有效层上形成一个门绝缘膜；
在该门绝缘膜上形成一个门电极；
使用该门电极作为掩模增加一个异物；和
使用具有耐热性等于或者小于550℃的材料，在相对于有效层相反侧的门电极上形成线路。
22.一种半导体器件，包括：
一对偏振薄膜；
一个像素电极；
一个薄膜晶体管包括：一个有效层；一个与该有效层联系的门绝缘膜；和一个与门绝缘膜联系的门电极；
一个从该门电极侧连接到有效层的线路；
一个对立电极；
在一对偏振薄膜和对立电极之间形成的像素电极之间的液状晶体；
一个密封层；和
一个定位薄膜。
23.根据权利要求22的半导体器件，其中：
第三绝缘膜与门电极联系；
钝化膜与该第三绝缘膜联系；
通过在第三绝缘膜和在门绝缘膜中形成的一个开放部分线路电连接于每个薄膜晶体管。
24.根据权利要求1的制造半导体器件的方法，其中该半导体器件是一个有效矩阵液晶显示器。
25.根据权利要求3的制造半导体器件的方法，其中该半导体器件是一个有效矩阵液晶显示器。
26.根据权利要求6的制造半导体器件的方法，其中该半导体器件是一个有效矩阵液晶显示器。
27.根据权利要求1的制造半导体器件的方法，其中该半导体器件是一个有效矩阵EL显示器件。
28.根据权利要求3的制造半导体器件的方法，其中该半导体器件是一个有效矩阵EL显示器件。
29.根据权利要求6的制造半导体器件的方法，其中该半导体器件是一个有效矩阵EL显示器件。
30.一种使用根据权利要求1的制造半导体器件方法的半导体器件。
31.一种使用根据权利要求3的制造半导体器件方法的半导体器件。
32.一种使用根据权利要求6的制造半导体器件方法的半导体器件。
33.根据权利要求1的制造半导体器件的方法，其中有效矩阵液晶显示器是通过施行先前除去第二衬底的步骤制造的；
粘结第二薄膜或者第三薄膜到第三衬底；
在粘结于第二衬底的第一薄膜器件和粘结于第三衬底的第二薄膜或者粘结于第三衬底的第三薄膜器件之间插入液状晶体；
切割第二衬底和第三衬底，以便除去第二衬底和第三衬底部分，并且除去第二衬底，留下该薄膜或者第二薄膜器件；和
除去第三衬底，留下第二薄膜或者第三薄膜器件。
34.根据权利要求3的制造半导体器件的方法，其中有效矩阵液晶显示器是通过施行先前除去第二衬底的步骤制造的；
粘结第二薄膜或者第三薄膜到第三衬底；
在粘结于第二衬底的第一薄膜器件和粘结于第三衬底的第二薄膜或者粘结于第三衬底的第三薄膜器件之间插入液状晶体；
切割第二衬底和第三衬底，以便除去第二衬底和第三衬底部分，并且除去第二衬底，留下该薄膜或者第二薄膜器件；和
除去第三衬底，留下第二薄膜或者第三薄膜器件。
35.根据权利要求1的制造半导体器件的方法，其中有效矩阵液晶显示器是通过施行先前除去第二衬底的步骤制造的；
通过使用至少二种门分别地覆盖存在薄膜/第一薄膜器件位置和未存在薄膜/第一薄膜器件的位置，并且粘结第二薄膜或者第三薄膜器件到第三衬底；
在粘结于第二衬底的第一薄膜器件和粘结于第三衬底的第二薄膜或者第三薄膜器件之间插入液状晶体；
切割第二衬底和第三衬底，以便除去第二衬底和第三衬底部分，并且除去第二衬底，留下该薄膜或者第二薄膜器件；和
除去第三衬底，留下第二薄膜或者第三薄膜器件。
36.根据权利要求3的制造半导体器件的方法，其中有效矩阵液晶显示器是通过施行先前除去第二衬底的步骤制造的；
通过使用至少二种粘合剂分别地覆盖存在薄膜/第一薄膜器件位置和未存在薄膜/第一薄膜器件的位置，并且粘结第二薄膜或者第三薄膜器件到第三衬底；
在粘结于第二衬底的第一薄膜器件和粘结于第三衬底的第二薄膜或者第三薄膜器件之间插入液状晶体；
切割第二衬底和第三衬底，以便除去第二衬底和第三衬底部分，并且除去第二衬底，留下该薄膜或者第二薄膜器件；和
除去第三衬底，留下第二薄膜或者第三薄膜器件。
37.根据权利要求1的任何一个的的制造有效矩阵液晶显示器的方法，其中：
残留第一衬底部分，在除去第一衬底的步骤中用作液晶显示器的隔离物。
38.根据权利要求3的任何一个的的制造有效矩阵液晶显示器的方法，其中：
残留第一衬底部分，在除去第一衬底的步骤中用作液晶显示器的隔离物。
39.根据权利要求6的任何一个的的制造有效矩阵液晶显示器的方法，其中：
残留第一衬底部分，在除去第一衬底的步骤中用作液晶显示器的隔离物。
40.使用根据权利要求1制造的一个有效矩阵液晶显示器。
41.使用根据权利要求3制造的一个有效矩阵液晶显示器。
42.使用根据权利要求6制造的一个有效矩阵液晶显示器。
43.使用根据权利要求1的制造方法制造的一个有效矩阵EL显示设备。
44.使用根据权利要求3的制造方法制造的一个有效矩阵EL显示设备。
45.使用根据权利要求6的制造方法制造的一个有效矩阵EL显示设备。
46.使用根据权利要求12的制造半导体器件的方法制造的半导体器件。
47.使用根据权利要求15的制造半导体器件的方法制造的半导体器件。
48.根据权利要求18的制造半导体器件的方法，其中该半导体器件是一个自身发射光的显示设备。
49.根据权利要求18的制造半导体器件的方法，其中该半导体器件是一个传输型显示设备。
50.根据权利要求18的制造半导体器件的方法，其中该半导体器件是一个反射型显示设备。
51.根据权利要求18的制造半导体器件的方法，其中该半导体器件是一个有效矩阵液晶显示器。
52.根据权利要求18的制造半导体器件的方法，其中该半导体器件是一个有效矩阵EL显示器件。
53.根据权利要求18的形成半导体器件的方法，其中该半导体器件是一个使用SOI(硅绝缘体)结构元件的集成电路。
54.根据权利要求21的一个具有薄膜晶体管的集成电路。
55.根据权利要求23的半导体器件，其中该有效层是形成在像素电极和门电极之间的层中。
CNB011303239A 2000-09-14 2001-09-14 半导体器件及其制造方法 Expired - Fee Related CN1211832C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP280864/2000 2000-09-14
JP280902/2000 2000-09-14
JP280902/00 2000-09-14
JP2000280902 2000-09-14
JP2000280864 2000-09-14
JP280864/00 2000-09-14

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CNB2005100740187A Division CN100373538C (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法
CNB2007101384441A Division CN100550398C (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法
CN201110125164.3A Division CN102184970B (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1355551A true CN1355551A (zh) 2002-06-26
CN1211832C CN1211832C (zh) 2005-07-20

Family

ID=26600066

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB011303239A Expired - Fee Related CN1211832C (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法
CN201110125164.3A Expired - Fee Related CN102184970B (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110125164.3A Expired - Fee Related CN102184970B (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (4) US6682963B2 (zh)
JP (2) JP5648019B2 (zh)
CN (2) CN1211832C (zh)
MY (1) MY128651A (zh)
SG (4) SG136795A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382232C (zh) * 2003-02-28 2008-04-16 株式会社半导体能源研究所 半导体器件及其制造方法
CN100428010C (zh) * 2005-05-13 2008-10-22 乐金显示有限公司 柔性显示器的制造方法
CN101840885A (zh) * 2009-03-19 2010-09-22 索尼公司 电子器件的制造方法以及显示器
CN101677058B (zh) * 2008-09-19 2012-02-29 北京京东方光电科技有限公司 薄膜构造体的制造方法
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
CN102639762A (zh) * 2009-08-31 2012-08-15 吉布尔·施密德有限责任公司 生产晶片的方法
CN106935170A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 柔性显示装置
CN107490913A (zh) * 2015-04-01 2017-12-19 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN104576519B (zh) * 2005-08-11 2017-12-26 齐普特洛尼克斯公司 三维ic方法和器件
CN107845635A (zh) * 2017-10-31 2018-03-27 长江存储科技有限责任公司 一种存储结构及其形成方法
CN113370244A (zh) * 2021-06-30 2021-09-10 合肥工业大学 一种可编程操纵柔性执行器及其制备方法

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002365614A (ja) * 2001-06-04 2002-12-18 Nec Kagoshima Ltd 液晶表示装置の製造方法
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3948930B2 (ja) * 2001-10-31 2007-07-25 大日本スクリーン製造株式会社 薄膜形成装置および薄膜形成方法
US6911675B2 (en) * 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4316186B2 (ja) * 2002-04-05 2009-08-19 シャープ株式会社 半導体装置及びその製造方法
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN1711633A (zh) * 2002-11-08 2005-12-21 皇家飞利浦电子股份有限公司 柔性装置及其制造方法
US7710019B2 (en) * 2002-12-11 2010-05-04 Samsung Electronics Co., Ltd. Organic light-emitting diode display comprising auxiliary electrodes
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
US6881975B2 (en) * 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4063082B2 (ja) * 2003-01-10 2008-03-19 日本電気株式会社 フレキシブル電子デバイスとその製造方法
TWI351548B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
SE0300160D0 (sv) * 2003-01-23 2003-01-23 Siemens Elema Ab Apparatus for and Method of Mintoring a Gas Supply
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6753239B1 (en) * 2003-04-04 2004-06-22 Xilinx, Inc. Bond and back side etchback transistor fabrication process
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP4651924B2 (ja) * 2003-09-18 2011-03-16 シャープ株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8742421B2 (en) * 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
KR100746220B1 (ko) * 2004-01-12 2007-08-03 삼성전자주식회사 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100536043B1 (ko) * 2004-06-25 2005-12-12 삼성전자주식회사 적층형 반도체 장치 및 그 제조 방법
US8426293B2 (en) * 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
JP4731849B2 (ja) * 2004-07-16 2011-07-27 株式会社アドバンテスト 半導体集積回路の製造方法
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7816721B2 (en) 2004-11-11 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Transmission/reception semiconductor device with memory element and antenna on same side of conductive adhesive
TWI253759B (en) * 2004-11-22 2006-04-21 Au Optronics Corp Method and apparatus for forming thin film transistor
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
KR101220102B1 (ko) 2004-12-06 2013-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101133764B1 (ko) * 2005-03-14 2012-04-09 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
JP2008198628A (ja) * 2005-05-11 2008-08-28 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7456104B2 (en) * 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
TWI313368B (en) * 2005-06-03 2009-08-11 Chi Mei Optoelectronics Corp Method of manufacturing liquid crystal display
KR101272097B1 (ko) 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
KR101152141B1 (ko) * 2005-06-08 2012-06-15 삼성전자주식회사 액정표시패널과 액정표시패널의 제조방법
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7719103B2 (en) * 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4680850B2 (ja) * 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
TWI424499B (zh) 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
TWI570900B (zh) 2006-09-29 2017-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
KR101300820B1 (ko) * 2007-07-24 2013-08-26 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2276875B1 (de) * 2008-05-02 2019-10-09 Oerlikon Surface Solutions AG, Pfäffikon Verfahren zum entschichten von werkstücken und entschichtungslösung
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
KR102549916B1 (ko) 2008-07-10 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100959106B1 (ko) 2008-11-05 2010-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US8460979B2 (en) * 2009-04-27 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a backside illuminated image sensor
KR101617280B1 (ko) * 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
GB2479081B (en) * 2009-10-21 2013-09-04 Lg Display Co Ltd Method of fabricating display device using plastic substrate
KR101618157B1 (ko) * 2009-12-21 2016-05-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US8552536B2 (en) 2010-12-16 2013-10-08 Qualcomm Mems Technologies, Inc. Flexible integrated circuit device layers and processes
US20140124785A1 (en) * 2011-06-15 2014-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
US8563341B2 (en) * 2012-02-06 2013-10-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate and manufacturing method for the same
US9287310B2 (en) * 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8921901B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
TWI642094B (zh) 2013-08-06 2018-11-21 半導體能源研究所股份有限公司 剝離方法
US9929133B2 (en) * 2013-08-27 2018-03-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor logic circuits fabricated using multi-layer structures
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
KR102167133B1 (ko) * 2013-12-18 2020-10-16 엘지디스플레이 주식회사 금속 필름을 이용한 면 봉지 방식의 유기발광 다이오드 표시장치
CN103779390B (zh) * 2014-02-11 2016-08-17 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
CN104022127B (zh) 2014-05-30 2016-10-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置
CN104157695B (zh) 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
WO2017013538A1 (ja) 2015-07-23 2017-01-26 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
KR20170111827A (ko) * 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6414369B1 (ja) * 2017-02-09 2018-10-31 Ｊｆｅスチール株式会社 燃料電池のセパレータ用鋼板の基材ステンレス鋼板およびその製造方法
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10340290B2 (en) 2017-09-15 2019-07-02 Globalfoundries Inc. Stacked SOI semiconductor devices with back bias mechanism
KR102630641B1 (ko) 2018-01-25 2024-01-30 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
US10453872B1 (en) * 2018-05-03 2019-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. Array substrate and manufacturing method thereof

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260088A (ja) * 1988-08-24 1990-02-28 Hitachi Ltd 薄膜ｅｌパネル
JPH02154232A (ja) * 1988-12-06 1990-06-13 Nec Corp 液晶表示基板とその製造方法
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JP2929704B2 (ja) * 1990-11-01 1999-08-03 松下電器産業株式会社 液晶表示用基板の製造方法
JP2772405B2 (ja) * 1990-11-22 1998-07-02 株式会社日立製作所 液晶表示装置
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5376979A (en) 1990-12-31 1994-12-27 Kopin Corporation Slide projector mountable light valve display
US6320568B1 (en) 1990-12-31 2001-11-20 Kopin Corporation Control system for display panels
US5396304A (en) 1990-12-31 1995-03-07 Kopin Corporation Slide projector mountable light valve display
US5444557A (en) 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5861929A (en) 1990-12-31 1999-01-19 Kopin Corporation Active matrix color display with multiple cells and connection through substrate
US5751261A (en) 1990-12-31 1998-05-12 Kopin Corporation Control system for display panels
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US6072445A (en) 1990-12-31 2000-06-06 Kopin Corporation Head mounted color display system
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5331149A (en) 1990-12-31 1994-07-19 Kopin Corporation Eye tracking system having an array of photodetectors aligned respectively with an array of pixels
US5661371A (en) 1990-12-31 1997-08-26 Kopin Corporation Color filter system for light emitting display panels
US5743614A (en) 1990-12-31 1998-04-28 Kopin Corporation Housing assembly for a matrix display
US5666175A (en) 1990-12-31 1997-09-09 Kopin Corporation Optical systems for displays
US5317436A (en) 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5166556A (en) 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
JPH04255268A (ja) * 1991-02-07 1992-09-10 Seiko Instr Inc 半導体装置とその製造方法
US5432461A (en) 1991-06-28 1995-07-11 Photon Dynamics, Inc. Method of testing active matrix liquid crystal display substrates
JPH05198739A (ja) * 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JPH06132082A (ja) * 1992-02-04 1994-05-13 Ricoh Co Ltd 薄膜電界発光素子および製造法
US5692820A (en) 1992-02-20 1997-12-02 Kopin Corporation Projection monitor
US5467154A (en) 1992-02-20 1995-11-14 Kopin Corporation Projection monitor
US6608654B2 (en) * 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
US5705424A (en) * 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
JP3101126B2 (ja) * 1993-05-18 2000-10-23 松下電器産業株式会社 反射型液晶表示装置
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3305090B2 (ja) * 1994-01-13 2002-07-22 キヤノン株式会社 画像表示装置
US5612552A (en) * 1994-03-31 1997-03-18 Lsi Logic Corporation Multilevel gate array integrated circuit structure with perpendicular access to all active device regions
JP3208268B2 (ja) 1994-12-28 2001-09-10 シャープ株式会社 反射型液晶表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP3868567B2 (ja) * 1997-01-18 2007-01-17 株式会社半導体エネルギー研究所 複合化回路の作製方法
JP3019819B2 (ja) 1997-10-09 2000-03-13 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその表示方法
CA2218307C (en) 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP4063944B2 (ja) * 1998-03-13 2008-03-19 独立行政法人科学技術振興機構 ３次元半導体集積回路装置の製造方法
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
JP4531175B2 (ja) * 1998-12-03 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4545260B2 (ja) * 1998-12-03 2010-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4597295B2 (ja) * 1998-12-25 2010-12-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6525415B2 (en) * 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5121103B2 (ja) * 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US7307003B2 (en) * 2002-12-31 2007-12-11 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
KR100746220B1 (ko) * 2004-01-12 2007-08-03 삼성전자주식회사 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382232C (zh) * 2003-02-28 2008-04-16 株式会社半导体能源研究所 半导体器件及其制造方法
CN100428010C (zh) * 2005-05-13 2008-10-22 乐金显示有限公司 柔性显示器的制造方法
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
CN104576519B (zh) * 2005-08-11 2017-12-26 齐普特洛尼克斯公司 三维ic方法和器件
CN101677058B (zh) * 2008-09-19 2012-02-29 北京京东方光电科技有限公司 薄膜构造体的制造方法
CN101840885B (zh) * 2009-03-19 2013-03-27 索尼公司 电子器件的制造方法以及显示器
CN101840885A (zh) * 2009-03-19 2010-09-22 索尼公司 电子器件的制造方法以及显示器
CN102639762A (zh) * 2009-08-31 2012-08-15 吉布尔·施密德有限责任公司 生产晶片的方法
CN107490913A (zh) * 2015-04-01 2017-12-19 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN107490913B (zh) * 2015-04-01 2020-11-13 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN106935170A (zh) * 2015-12-31 2017-07-07 乐金显示有限公司 柔性显示装置
CN107845635A (zh) * 2017-10-31 2018-03-27 长江存储科技有限责任公司 一种存储结构及其形成方法
CN113370244A (zh) * 2021-06-30 2021-09-10 合肥工业大学 一种可编程操纵柔性执行器及其制备方法
CN113370244B (zh) * 2021-06-30 2023-07-25 合肥工业大学 一种可编程操纵柔性执行器及其制备方法

Also Published As

Publication number Publication date
US7408193B2 (en) 2008-08-05
JP2015046606A (ja) 2015-03-12
JP6045544B2 (ja) 2016-12-14
JP2012216848A (ja) 2012-11-08
US6682963B2 (en) 2004-01-27
CN1211832C (zh) 2005-07-20
SG148819A1 (en) 2009-01-29
US20080283838A1 (en) 2008-11-20
US7642555B2 (en) 2010-01-05
SG143972A1 (en) 2008-07-29
SG101479A1 (en) 2004-01-30
MY128651A (en) 2007-02-28
US7109071B2 (en) 2006-09-19
US20020030189A1 (en) 2002-03-14
JP5648019B2 (ja) 2015-01-07
US20070018164A1 (en) 2007-01-25
CN102184970B (zh) 2014-06-25
CN102184970A (zh) 2011-09-14
US20050023525A1 (en) 2005-02-03
SG136795A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
CN1355551A (zh) 半导体器件及其制造方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
CN1218401C (zh) 半导体器件
CN1217417C (zh) 半导体器件及其制造方法
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1280870C (zh) 半导体器件的制造方法
CN1311549C (zh) 布线和制造布线的方法以及布线板和制造布线板的方法
CN1211687C (zh) 处理光束的方法、激光照射装置以及制造半导体器件的方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1945856A (zh) 半导体器件及其制造方法
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
CN1533561A (zh) 显示装置及其制造方法
CN1472772A (zh) 剥离方法
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1286493A (zh) 半导体器件及其制造方法
CN1437761A (zh) 半导体器件的制造方法
CN1276622A (zh) 制造光电器件的方法
CN1419297A (zh) 发光设备及其制造方法
CN1306312A (zh) 显示系统和电子装置
CN1248295C (zh) 一种制造半导体器件的方法
CN1280922C (zh) 半导体器件及其制造方法、电光装置及电子设备
CN1372308A (zh) 半导体器件的制造方法
CN1881585A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050720

Termination date: 20200914