CN1400669A - 纵向晶体管、存储装置以及用于制造纵向晶体管的方法 - Google Patents
纵向晶体管、存储装置以及用于制造纵向晶体管的方法 Download PDFInfo
- Publication number
- CN1400669A CN1400669A CN02131511A CN02131511A CN1400669A CN 1400669 A CN1400669 A CN 1400669A CN 02131511 A CN02131511 A CN 02131511A CN 02131511 A CN02131511 A CN 02131511A CN 1400669 A CN1400669 A CN 1400669A
- Authority
- CN
- China
- Prior art keywords
- region
- channel region
- gate regions
- layer
- vertical transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000008569 process Effects 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000009413 insulation Methods 0.000 claims description 24
- 239000002800 charge carrier Substances 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000008602 contraction Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010292 electrical insulation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
一种纵向晶体管(100)，具有设置在半导体衬底(101)中的垂直方向上的一源区(103)、一漏区(109)、一栅极区(108)、和一在源区(103)与漏区(109)之间的沟道区(104)，其中，栅极区(104)具有对源区(103)、对漏区(109)、和对沟道区(104)的电绝缘，并且是如此地围绕沟道区(104)设置的，使得栅极区(108)和沟道区(104)形成一同轴结构。
Description
技术领域
本发明涉及一种纵向晶体管、一种存储装置以及一种用于制造纵向晶体管的方法。
背景技术
由于计算机技术的迅速发展，存在着对在越来越小的装置上提供越来越大的存储量的存储介质的需求。通常在大的存储单元装置中存储大的数据量。例如采用可在长的时间区间中无信息损失地存储所存储信息的非易失存储器作为存储单元。例如可采用在硅芯片上的晶体管作为非易失性存储器。
但是在进一步进展的小型化的情况下，常规的硅微电子学将遇到它的极限。尤其是在这同时每个芯片上几亿晶体管的越来越小的和越密集布置的晶体管的发展，在今后的十年中原则上将遇到物理上的问题。在低于80nm的结构尺寸时量子效应将干扰地影响，并在约30nm以下的尺寸时将制约位于芯片上的元件。
芯片上元件的增长的集成密度也会导致在位于芯片上的元件之间所不期望的串扰，并导致废热的剧烈上升。因此，借助于晶体管尺寸的持续发展的微型化来提高晶体管装置的存储密度是一种在不久以后将会遇到物理极限的方案。
因此人们谋求具有替代各个晶体管尺寸的逐步微型化的方案。一种用以进一步提高存储密度的方案基于在芯片中垂直地，而不是平面地集成晶体管的基本构思。
此时，在提高了晶体管装置中封装密度的情况下，用制造技术上可掌握的和物理上必要的尺寸可以制造纵向晶体管。通常将在闪蒸工艺技术中具有栅极氧化物的特定非易失性存储单元构成为纵向晶体管，因为这些存锗单元需要栅极氧化物的某种厚度。其原因在于，在采用高电压的条件下将隧道效应用于存储单元的编程或清除。此外，纵向晶体管在制造时提供可以自由选择沟道长度的可能性，因此可避免在位置减小的平面晶体管上所出现的击穿效应。
然而在纵向晶体管的迄今公知的方案中基本上在芯片上仅仅垂直地制成平面晶体管结构。因此对于公知的纵向晶体管出现了费事和费时的制造方法。其原因就在于，为了避免两个晶体管主电极“源极”和“漏极”之间的击穿效应，沟道长度必须达到足够大。因而这也要求晶体管控制电极“栅极”要达到足够大的面积，以便可以可靠地控制在源极和漏极之间形成的载流子沟道。
发明内容
因此本发明基于该问题提供一种纵向晶体管、一种存储装置以及一种用于制造纵向晶体管的方法，其中，降低了其制造的机械和时间上的花费。
通过具有按独立权利要求特征的一种纵向晶体管、一种存储装置以及一种用于制造纵向晶体管的方法可解决所述的问题。
一种纵向晶体管具有一源区、一漏区、一栅极区、和一在源区和漏区之间的沟道区。源区、沟道区和漏区设置在半导体衬底的垂直方向上。栅极区具有一用于源区、漏区和沟道区的电绝缘。围绕沟道区如此地设置栅极区，使得栅极区和沟道区形成一同轴结构。
一种存储装置具有多个本发明的纵向晶体管，其中，在半导体衬底中的存储器矩阵中彼此并列地布置纵向晶体管。
在一种用于制造纵向晶体管的方法中，首先在半导体衬底上形成一第一导电区，然后在第一导电区上形成一沟道区，随后围绕沟道区首先生成一绝缘层，并然后如此电形成一栅极区，使得一方面沟道区、绝缘层和栅极区形成一同轴结构，而另一方面使得栅极区与第一导电区电绝缘。最后在沟道区上生成与栅极区电绝缘的一第二导电区。
下面可以看到本发明的优点，其减小了制造方法的费事问题，同时还减小了在芯片上的本发明纵向晶体管所需要的体积。如下来实现这一点，基于沟道区和栅极区的同轴结构，尽管降低了沟道长度仍然可获得大的栅极面积。
本发明的其它优点在于，基于同轴结构降低了制造花费，因为可以借助对称的处理工艺和掩膜工艺来制造同轴结构。例如可以借助选择性的沉淀方法、选择性的刻蚀方法和其它自对准方法来制造同轴结构。因此可以省去制造处理过程的一部分，由此使处理费用大大降低。
基于本发明纵向晶体管的同轴结构，可获得在平行于半导体衬底表面方向上减小纵向晶体管位置需求的优点。因此可以在具有多个本发明纵向晶体管的存储装置中获得一种高的封装密度。因此基于具有多个本发明纵向晶体管的存储装置的未来的存储模块可以存储直至一个Gbit的数据量。
在按本发明的纵向晶体管中，最好借助可施加到栅极区上的电位，使在沟道区中的源区和漏区之间构成的载流子沟道是可同轴收缩的。这具有的优点在于，可以精确地控制载流子沟道的位置，以及在载流子沟道中所传输的载流子，并因而可以精确地控制载流子沟道中流动的电流。此外，基于同轴收缩的同轴结构保证了在源区和漏区之间分布的载流子沟道的可靠控制。因此可以避免在源区和漏区之间所不期望的载流子击穿。
按照本发明纵向晶体管的一个实施例，在沟道区和栅极区之间的电绝缘具有一由电绝缘层组成的层序列，所述的层序列具有一由两边界层界定的中间层。由此，设置了用于存储电载流子的中间层。此时，电绝缘层最好是一种由一第一氧化物层、一氮化物层和一第二氧化物层组成的氧化物-氮化物-氧化物层序列。
最好在沟道区和栅极区之间电绝缘的中间层的一定区域中存储电载流子。在一种氧化物-氮化物-氧化物层序列中，则可以在氮化物层的一定区域中存储电载流子。
在按照本发明方法的一种优选实施形式中，可获得一种由电绝缘层组成的层序列作为沟道区和栅极区之间的绝缘层。最好在沟道区和栅极区之间的绝缘层的一定区域中存储电载流子。
在按照本发明方法的一种优选的改进方案中，在沟道区中的第一导电区和第二导电区之间构成一种可以借助可施加到栅极区上的电位来同轴收缩的载流子沟道。
最好获得一种由一第一氧化物层、一氮化物层和一第二氧化物层组成的氧化物-氮化物-氧化物层序列作为沟道区和栅极区之间的绝缘层。然后在沟道区和栅极区之间的氮化物层的一定区域中存储电载流子。
附图说明
下面将结合附图对本发明的实施例进行详细描述。其中，相同的参考符号表示相同的部分。
附图中：
图1表示按本发明实施例的纵向晶体管的垂直截面图；
图2表示按本发明实施例的纵向晶体管的水平截面图；
图3表示按本发明实施例在制造期间第一时刻的纵向晶体管的垂直截面图；
图4表示按本发明实施例在制造期间第二时刻的纵向晶体管的垂直截面图；
图5表示按本发明实施例的制造期间第三时刻的纵向晶体管的垂直截面图；
图6表示按本发明实施例的制造期间第四时刻的纵向晶体管的垂直截面图；
图7表示按本发明实施例的制造期间第五时刻的纵向晶体管的垂直截面图；
图8表示按本发明实施例的制造期间第六时刻的纵向晶体管的垂直截面图；
图9表示按本发明实施例的制造期间第七时刻的纵向晶体管的垂直截面图；
图10表示一种具有多个按本发明实施例的纵向晶体管的存储装置的水平截面图。
具体实施方式
附图1表示按本发明实施例的纵向晶体管100的垂直截面图。
在由硅制的半导体衬底100中，在纵向晶体管的范围中形成源区103的第一位线设置在主侧面102上。按该实施例采用将低欧姆的掺杂原子注入到半导体衬底100中而制成源区103。按该实施例将砷原子或磷原子用作为掺杂原子。在存储矩阵中的具有多个纵向晶体管100的装置上，可以将源区103作为所有纵向晶体管100而埋入的贯通源区103。
一种圆柱对称地围绕垂直于主侧面102取向的对称轴布置(未示出)的沟道区104位于源区103上。按本发明所示实施例，沟道区104具有数量级为150nm的直径，并具有最小为150nm的垂直于主侧面102方向的尺寸。沟道区104的垂直于主侧面102方向的尺寸也称为沟道长度。
由一第一氧化物层105、一氮化物层106和一第二氧化物层107组成的层序列，以及一栅极区108平行于主侧面102地包围沟道区104。借助层序列105，106，107将栅极区108与沟道区104以及与半导体衬底101，尤其是与源区103电绝缘。沟道区104、层序列105，106，107和栅极区108一起形成一种同轴结构。由此，同轴结构具有平行于主侧面102方向，并径向地对准沟道区104对称轴的同轴方向。
向上平行于主侧面102所界定沟道区104的漏区109位于沟道区104上。所述的漏区109与第二位线(未表示的)电连接，并与栅极区108电绝缘。在源区103和漏区109之间可以将电压施加在两个位线上而在沟道区104中构成一载流子沟道。
为了控制载流子沟道，可以借助电的场效应影响沟道区104的电位而施加到栅极区108上。另外，可以在层序列105，106，107的氮化物层106中存储载流子，由此在氮化物层106中产生一存储有载流子110的环。不仅存储有载流子110的环，而且施加到栅极区108上的电位均会导致同轴收缩，并因此对沟道区104中载流子沟道实施控制。
在一种合适的径向重叠的同轴沟道收缩111上，可以完全抑制源区103和漏区109之间的载流子流，即纵向晶体管100中电流是不再可能有了。以这种方式尽管短的沟道长度，也仍然可以避免纵向晶体管100中所不期望的击穿效应。
在氮化物层106中用所述效应的“沟道热电子注入”代替通常的Fowler-Nordheim隧道效应来生成所存储载流子110的环。由此，将是很迅速的，而因此热的载流子从源区103出发经沟道区106注入氮化物层106中。在那里载流子会被收集并存储在电绝缘层之间，特别是在两种起绝缘边缘层作用的氧化物层105，107之间。
附图2中示出了按本发明实施例的纵向晶体管100的水平截面图。
在该图中示出了沟道区104、层序列105，106，107和栅极区108的同轴结构。此外，在半导体衬底101的主侧面102上可以看见在纵向晶体管100的区中用作为源区103的第一位线201。第二位线(未表示的)和漏区109的情况相似于第一位线201和源区103。在该实施例中，两根字线202电连接在栅极区108上。在纵向晶体管100之外，第一位线201和字线202用以将纵向晶体管100连接到一电子电路上。
下面将按步骤说明一种用于制造纵向晶体管100的方法。
附图3表示在按本发明实施例的制造期间第一时刻的纵向晶体管100的垂直截面图。
首先借助将砷原子或磷原子注入到硅制的半导体衬底100中形成一源极层301和一漏极层302，另外，也可选择地借助键合不同的层结构来生成源极层301和漏极层302。按本发明该实施例，源极层301具有如下的特性，使得它伸出纵向晶体管100的范围，并在以后承担第一位线201的功能。另外，也可选择地设置源极层301作为局部埋入的源极接点。
附图4表示在按本发明实施例的制造期间第二时刻的纵向晶体管100的垂直截面图。
借助刻蚀过程去除漏极层302以及源极层301上半导体衬底101的部分，借助刻蚀方法如此地结构化源极层301，使得在余下的半导体衬底101上剩下具有集成的源区103的第一位线201。在刻蚀过程之后，使圆柱形的中央区401位于源区103上，该源区103相对于对称轴402是圆柱对称的。由现在形成漏区109的漏极层302的残余物平行于源区103界定圆柱形的中央区401。
随后将硼原子扩散到圆柱形的中央区中，并借助退火过程嵌入现有硅晶格中，因而在圆柱形的中央区401中形成能够导电载流子的沟道区104。
图5表示在按本发明实施例的制造期间第三时刻的纵向晶体管的垂直截面图。
在沟道区104上以及在漏区109和第一位线201上，形成由一第一氧化物层105、一氮化物层106和一第二氧化物层107组成的层序列。此时，选择二氧化硅(SiO2)为两种氧化物层105，107的材料，而选择氮化硅(Si3N4)为氮化物层106的材料。由此，层序列105，106，107对于沟道区104起电绝缘层的作用。
附图6中表示在按本发明实施例的制造期间第四时刻的纵向晶体管100的垂直截面图。
在层序列105，106，107上整个析出多晶硅用于形成一种字线层601。另外也可选择地采用其他导电材料用以形成字线层601。例如可以在层序列105，106，107上首先析出一层薄的多晶硅层。随后在薄的多晶硅层上设置一硅化物层，即由金属硅化合物制的层，其中，薄的多晶硅层然后与硅化物层一起形成字线层601。
附图7表示在按本发明实施例的制造期间第五时刻的纵向晶体管100的垂直截面图。
刻蚀字线层601，用于形成栅极区108以及连接在其上的字线202。此时，在纵向晶体管100的区域中，在光刻过程中结构化的掩膜如此圆形地覆盖字线层601，使得在刻蚀过程期间圆柱对称地围绕对称轴402形成栅极区108。刻蚀过程在暴露出第一位线201表面的瞬间终止。因此也将平行于第一位线201的层序列105，106，107限制在由掩膜规定的直径上。此外，在漏区109以上局部地去除字线层601以及层序列105，106，107，用于暴露出漏区109。
附图8表示在按本发明实施例的制造期间第六时刻的纵向晶体管100的垂直截面图。
在所产生的半导体结构上形成一整体电绝缘801。该电绝缘801既防止在纵向晶体管100之内的，也防止由纵向晶体管100向周围环境的电串扰。
附图9表示在按本发明实施例的制造期间第七时刻的纵向晶体管100的垂直截面图。
在电绝缘801中刻蚀接触孔901，直到暴露出漏区109部分时为止。随后在电绝缘801上和接触孔901上形成一金属化平面。借助接触孔901与漏区109的电接触，使第二位线902分布在金属化平面中。
附图10表示一种具有多个按本发明实施例的纵向晶体管的存储装置的水平截面图。
该图与图2所示不同之处在于，在半导体衬底100上设置具有多个纵向晶体管100的存储装置1000来代替单一的纵向晶体管100。对于ONO层序列1001的详细情况清参阅附图1和附图2。
由此制成的存储装置1000，使得可以列和行布置纵向晶体管100。此时，由一贯通字线1002彼此电连接一列之内的纵向晶体管100的栅极区108。由一贯通位线1003彼此电连接一行之内的纵向晶体管100的源区103。也由一其它(未表示的)贯通位线彼此电连接多个纵向晶体管100的漏区109。
Claims (13)
1.纵向晶体管
·具有一源区，
·具有一漏区，
·具有一栅极区，和
·具有一在源区和漏区之间的沟道区，
·其中，在半导体衬底中的垂直方向上设置源区、沟道区和漏区，
·其中，栅极区具有对源区、对漏区和对沟道区的电绝缘，和
·其中，栅极区(104)是如此地围绕沟道区布置的，使得栅极区和沟道区(104)形成一种同轴结构。
2.按权利要求1的纵向晶体管，其中，沟道区和栅极区之间的所述的电绝缘是由电绝缘层组成的层序列。
3.按权利要求1或2的纵向晶体管，其中，借助一种可施加到栅极区上的电位可以同轴收缩在沟道区中的源区和漏区之间构成的电载流子沟道。
4.按权利要求1至3之一的纵向晶体管，其中，在沟道区和栅极区之间的所述电绝缘的一定区域中可以存储电载流子。
5.按权利要求1至4之一的纵向晶体管，其中，沟道区和栅极区之间的所述的电绝缘是一由一第一氧化物层、一氮化物层和一第二氧化物层组成的氧化物-氮化物-氧化物层序列。
6.按权利要求5的纵向晶体管，其中，在氮化物层的一定区域中可以存储电载流子。
7.具有多个按权利要求1至6之一的纵向晶体管的存储装置，其中，在半导体衬底中的存储器矩阵中彼此并列地布置了所述的纵向晶体管。
8.一种用于制造纵向晶体管的方法，
·其中，在一半导体衬底上生成一第一导电区，
·其中，在所述的第一导电区上生成一沟道区，
·其中，围绕所述的沟道区首先如此地生成一绝缘层，并且然后如地此生成一种栅极区，使得所述的沟道区、所述的绝缘层和所述的栅极区形成一同轴结构，并使得所述的栅极区与所述的第一导电区电绝缘，和
·其中，在所述的沟道区上生成一与所述的栅极区电绝缘的第二导电区。
9.按权利要求8的方法，其中，生成一由电绝缘层组成的层序列作为沟道区和栅极区之间的绝缘层。
10.按权利要求8或9的方法，其中，在所述的沟道区中的第一导电区和第二导电区之间，构成借助可施加到所述沟道区上的电位可以同轴收缩的载流子沟道。
11.按权利要求8至10之一的方法，其中，在沟道区和栅极区之间的所述绝缘层的一定区域中存储电载流子。
12.按权利要求8至11之一的方法，其中，生成一由一第一氧化物层、一氮化物层和一第二氧化物层组成的氧化物-氮化物-氧化物层序列作为在沟道区和栅极区之间的绝缘层。
13.按权利要求12的方法，其中，在沟道区和栅极区之间的所述氮化物层的一定区域中存储电载流子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10130766A DE10130766B4 (de) | 2001-06-26 | 2001-06-26 | Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors |
| DE10130766.7 | 2001-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1400669A true CN1400669A (zh) | 2003-03-05 |
| CN1265466C CN1265466C (zh) | 2006-07-19 |
Family
ID=7689491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021315116A Expired - Fee Related CN1265466C (zh) | 2001-06-26 | 2002-06-25 | 纵向晶体管、存储装置以及用于制造纵向晶体管的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6768166B2 (zh) |
| CN (1) | CN1265466C (zh) |
| DE (1) | DE10130766B4 (zh) |
| FR (1) | FR2826510B1 (zh) |
| GB (1) | GB2380857B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403550C (zh) * | 2005-08-05 | 2008-07-16 | 西安电子科技大学 | 垂直型宽禁带半导体器件结构及制作方法 |
| US7851848B2 (en) | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| CN102931237A (zh) * | 2012-10-10 | 2013-02-13 | 哈尔滨工程大学 | 垂直非对称环栅mosfet器件的结构及其制造方法 |
| CN105321885A (zh) * | 2014-07-02 | 2016-02-10 | 旺宏电子股份有限公司 | 内存装置及其制造方法 |
| CN109585453A (zh) * | 2012-07-01 | 2019-04-05 | 赛普拉斯半导体公司 | 具有多个电荷存储层的存储器晶体管 |
| US11056565B2 (en) | 2007-05-25 | 2021-07-06 | Longitude Flash Memory Solutions Ltd. | Flash memory device and method |
| US11222965B2 (en) | 2007-05-25 | 2022-01-11 | Longitude Flash Memory Solutions Ltd | Oxide-nitride-oxide stack having multiple oxynitride layers |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003263748A1 (en) * | 2002-06-21 | 2004-01-06 | Micron Technology, Inc. | Nrom memory cell, memory array, related devices and methods |
| KR100474850B1 (ko) * | 2002-11-15 | 2005-03-11 | 삼성전자주식회사 | 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법 |
| JP2004349291A (ja) * | 2003-05-20 | 2004-12-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6963104B2 (en) * | 2003-06-12 | 2005-11-08 | Advanced Micro Devices, Inc. | Non-volatile memory device |
| US6849481B1 (en) * | 2003-07-28 | 2005-02-01 | Chartered Semiconductor Manufacturing Ltd. | Thyristor-based SRAM and method for the fabrication thereof |
| DE10350751B4 (de) * | 2003-10-30 | 2008-04-24 | Infineon Technologies Ag | Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor |
| US6933558B2 (en) * | 2003-12-04 | 2005-08-23 | Advanced Micro Devices, Inc. | Flash memory device |
| US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
| US7269071B2 (en) * | 2003-12-16 | 2007-09-11 | Micron Technology, Inc. | NROM memory cell, memory array, related devices and methods |
| US7241654B2 (en) * | 2003-12-17 | 2007-07-10 | Micron Technology, Inc. | Vertical NROM NAND flash memory array |
| US20050208769A1 (en) * | 2004-03-19 | 2005-09-22 | Manish Sharma | Semiconductor structure |
| US7423310B2 (en) * | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| KR100707217B1 (ko) * | 2006-05-26 | 2007-04-13 | 삼성전자주식회사 | 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자 및 그 제조 방법 |
| KR20080035211A (ko) | 2006-10-18 | 2008-04-23 | 삼성전자주식회사 | 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자 |
| WO2008129478A1 (en) * | 2007-04-19 | 2008-10-30 | Nxp B.V. | Nonvolatile memory cell comprising a nanowire and manufacturing method thereof |
| JP5460950B2 (ja) * | 2007-06-06 | 2014-04-02 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP2010010596A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US8153482B2 (en) * | 2008-09-22 | 2012-04-10 | Sharp Laboratories Of America, Inc. | Well-structure anti-punch-through microwire device |
| JP2011066109A (ja) * | 2009-09-16 | 2011-03-31 | Unisantis Electronics Japan Ltd | 半導体記憶装置 |
| KR101085155B1 (ko) | 2010-11-16 | 2011-11-18 | 서강대학교산학협력단 | 터널링 전계효과 트랜지스터를 이용한 1ｔ 디램 셀 소자 |
| US8916920B2 (en) * | 2011-07-19 | 2014-12-23 | Macronix International Co., Ltd. | Memory structure with planar upper surface |
| US9673209B2 (en) * | 2014-05-16 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and method for fabricating the same |
| US9799776B2 (en) | 2015-06-15 | 2017-10-24 | Stmicroelectronics, Inc. | Semi-floating gate FET |
| US9805935B2 (en) | 2015-12-31 | 2017-10-31 | International Business Machines Corporation | Bottom source/drain silicidation for vertical field-effect transistor (FET) |
| US10002962B2 (en) | 2016-04-27 | 2018-06-19 | International Business Machines Corporation | Vertical FET structure |
| US9812567B1 (en) | 2016-05-05 | 2017-11-07 | International Business Machines Corporation | Precise control of vertical transistor gate length |
| US9653575B1 (en) | 2016-05-09 | 2017-05-16 | International Business Machines Corporation | Vertical transistor with a body contact for back-biasing |
| US9842931B1 (en) | 2016-06-09 | 2017-12-12 | International Business Machines Corporation | Self-aligned shallow trench isolation and doping for vertical fin transistors |
| US9853127B1 (en) | 2016-06-22 | 2017-12-26 | International Business Machines Corporation | Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process |
| US10217863B2 (en) | 2016-06-28 | 2019-02-26 | International Business Machines Corporation | Fabrication of a vertical fin field effect transistor with an asymmetric gate structure |
| US10243073B2 (en) | 2016-08-19 | 2019-03-26 | International Business Machines Corporation | Vertical channel field-effect transistor (FET) process compatible long channel transistors |
| US9704990B1 (en) | 2016-09-19 | 2017-07-11 | International Business Machines Corporation | Vertical FET with strained channel |
| US10312346B2 (en) | 2016-10-19 | 2019-06-04 | International Business Machines Corporation | Vertical transistor with variable gate length |
| DE112017008324T5 (de) * | 2017-12-27 | 2020-09-03 | Intel Corporation | Feldeffekttransistoren und verfahren zum herstellen derselben |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774556A (en) * | 1985-07-25 | 1988-09-27 | Nippondenso Co., Ltd. | Non-volatile semiconductor memory device |
| US5379255A (en) | 1992-12-14 | 1995-01-03 | Texas Instruments Incorporated | Three dimensional famos memory devices and methods of fabricating |
| JP3403231B2 (ja) * | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5382540A (en) | 1993-09-20 | 1995-01-17 | Motorola, Inc. | Process for forming an electrically programmable read-only memory cell |
| JP3197134B2 (ja) * | 1994-01-18 | 2001-08-13 | 株式会社東芝 | 半導体装置 |
| US5460988A (en) | 1994-04-25 | 1995-10-24 | United Microelectronics Corporation | Process for high density flash EPROM cell |
| JP3745392B2 (ja) * | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5432739A (en) | 1994-06-17 | 1995-07-11 | Philips Electronics North America Corporation | Non-volatile sidewall memory cell method of fabricating same |
| DE19600307C1 (de) | 1996-01-05 | 1998-01-08 | Siemens Ag | Hochintegrierter Halbleiterspeicher und Verfahren zur Herstellung des Halbleiterspeichers |
| DE19600423C2 (de) * | 1996-01-08 | 2001-07-05 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
| JP3371708B2 (ja) * | 1996-08-22 | 2003-01-27 | ソニー株式会社 | 縦型電界効果トランジスタの製造方法 |
| KR100331845B1 (ko) * | 1998-01-10 | 2002-05-10 | 박종섭 | 박막트랜지스터제조방법 |
| US6348711B1 (en) | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
| US6555870B1 (en) * | 1999-06-29 | 2003-04-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for producing same |
| DE10012112C2 (de) * | 2000-03-13 | 2002-01-10 | Infineon Technologies Ag | Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors |
| EP2988331B1 (en) | 2000-08-14 | 2019-01-09 | SanDisk Technologies LLC | Semiconductor memory device |
-
2001
- 2001-06-26 DE DE10130766A patent/DE10130766B4/de not_active Expired - Fee Related
-
2002
- 2002-06-25 US US10/183,849 patent/US6768166B2/en not_active Expired - Lifetime
- 2002-06-25 CN CNB021315116A patent/CN1265466C/zh not_active Expired - Fee Related
- 2002-06-26 FR FR0207914A patent/FR2826510B1/fr not_active Expired - Lifetime
- 2002-06-26 GB GB0214803A patent/GB2380857B/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403550C (zh) * | 2005-08-05 | 2008-07-16 | 西安电子科技大学 | 垂直型宽禁带半导体器件结构及制作方法 |
| US7851848B2 (en) | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| US11056565B2 (en) | 2007-05-25 | 2021-07-06 | Longitude Flash Memory Solutions Ltd. | Flash memory device and method |
| US11222965B2 (en) | 2007-05-25 | 2022-01-11 | Longitude Flash Memory Solutions Ltd | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US11456365B2 (en) | 2007-05-25 | 2022-09-27 | Longitude Flash Memory Solutions Ltd. | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US11784243B2 (en) | 2007-05-25 | 2023-10-10 | Longitude Flash Memory Solutions Ltd | Oxide-nitride-oxide stack having multiple oxynitride layers |
| CN109585453A (zh) * | 2012-07-01 | 2019-04-05 | 赛普拉斯半导体公司 | 具有多个电荷存储层的存储器晶体管 |
| CN102931237A (zh) * | 2012-10-10 | 2013-02-13 | 哈尔滨工程大学 | 垂直非对称环栅mosfet器件的结构及其制造方法 |
| CN102931237B (zh) * | 2012-10-10 | 2015-07-22 | 哈尔滨工程大学 | 垂直非对称环栅mosfet器件的结构及其制造方法 |
| CN105321885A (zh) * | 2014-07-02 | 2016-02-10 | 旺宏电子股份有限公司 | 内存装置及其制造方法 |
| CN105321885B (zh) * | 2014-07-02 | 2018-04-13 | 旺宏电子股份有限公司 | 内存装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB0214803D0 (en) | 2002-08-07 |
| FR2826510B1 (fr) | 2005-08-19 |
| DE10130766A1 (de) | 2003-01-09 |
| US6768166B2 (en) | 2004-07-27 |
| FR2826510A1 (fr) | 2002-12-27 |
| DE10130766B4 (de) | 2005-08-11 |
| CN1265466C (zh) | 2006-07-19 |
| GB2380857B (en) | 2005-08-31 |
| GB2380857A (en) | 2003-04-16 |
| US20030015755A1 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1265466C (zh) | 纵向晶体管、存储装置以及用于制造纵向晶体管的方法 | |
| CN1192434C (zh) | 封装钨栅极mos晶体管与存储单元及其制造方法 | |
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| CN1155095C (zh) | 非易失性半导体存储装置及其制造方法 | |
| JP4897009B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| CN1181534C (zh) | 半导体装置的制造方法 | |
| CN1201399C (zh) | 包含非易失性半导体存储装置的半导体集成电路装置 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN1855511A (zh) | 具有电荷捕获存储单元的半导体存储器及其制造方法 | |
| CN100343979C (zh) | 包括有均匀分布的硅纳米点的栅的存储器的制造方法 | |
| JP2010021191A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2018137299A (ja) | 半導体装置 | |
| CN1624901A (zh) | 制造nand快闪器件的方法 | |
| CN1607667A (zh) | 采用多个介电纳米团簇的永久性存储单元及其制造方法 | |
| US20160126251A1 (en) | Semiconductor memory device and method for manufacturing same | |
| CN1107980C (zh) | 数据线与电源线平行的静态半导体存储器件 | |
| CN1104054C (zh) | 半导体存储器件及其制造方法 | |
| CN105742287B (zh) | 存储器元件 | |
| CN1092401C (zh) | 半导体器件隔离方法 | |
| CN1097311C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN1949523A (zh) | 非易失性存储器件及其制造方法 | |
| CN1286163C (zh) | 半导体存储器件及其制造方法 | |
| CN1206730C (zh) | 具有埋置的导电条的半导体结构,以及产生与埋置的导电条电接触的方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060719 Termination date: 20180625 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |