CN1419273A - 其上结合有薄膜电容器的多层布线基板的制造工艺 - Google Patents

其上结合有薄膜电容器的多层布线基板的制造工艺 Download PDF

Info

Publication number
CN1419273A
CN1419273A CN02149282A CN02149282A CN1419273A CN 1419273 A CN1419273 A CN 1419273A CN 02149282 A CN02149282 A CN 02149282A CN 02149282 A CN02149282 A CN 02149282A CN 1419273 A CN1419273 A CN 1419273A
Authority
CN
China
Prior art keywords
conductor
layer
film
resist film
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02149282A
Other languages
English (en)
Other versions
CN1278399C (zh
Inventor
高野昭仁
藤沢晃
六川昭雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1419273A publication Critical patent/CN1419273A/zh
Application granted granted Critical
Publication of CN1278399C publication Critical patent/CN1278399C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

一种其内结合有薄膜电容器的多层布线板的制造工艺，该工艺包括以下步骤：除了薄膜电容器的下电极形成区之外，用第一抗蚀剂膜覆盖形成在绝缘层上的第一导体图形；在用第一抗蚀剂膜覆盖的第一导体图形的整个表面上形成金属膜层，金属膜依次由阻挡金属层和钽金属层组成；除了下电极形成区之外，从第一导体图形的表面上除去第一抗蚀剂膜以除去金属膜层；除了第一导体图形的下电极形成区之外，用第二抗蚀剂膜覆盖第一导体图形的表面；在第二抗蚀剂膜露出的金属膜层上形成阳极氧化膜；在阳极氧化膜和导体图形上除去第二抗蚀剂膜，并依次附加粘附层和金属籽晶层；以及在阳极氧化膜上形成将成为上电极的第二导体图形。

Description

其上结合有薄膜电容器的多层布线基板的制造工艺
技术领域
本发明涉及以将薄膜电容器元件结合到基板上的方式构成的多层布线基板的制造工艺，在基板上借助绝缘层形成有多层导体图形。
背景技术
对于其上安装有例如半导体元件和半导体封装等多个电子部件的布线基板，为了增强这些部件和电路的电特性，提出一种技术，通过采用叠置片的基板制造技术例如叠加法或减少法在多层布线基板上形成薄膜电容器。该技术公开在2001年4月20日出版的日本待审专利公开No.2001-110675中。该薄膜电容器如下形成。例如，Ti(钛)和Ta(钽)的薄膜连续地附加在铜基板或布线层(下电极)上，由此形成金属膜层。在适当的电解液中对该金属膜层进行阳极氧化，由此形成介质层，然后通过真空气相淀积法或溅射法在如此形成的介质层上形成Au(金)或Cu(铜)薄膜的上电极。将Ti的薄膜附加在铜基板或布线层上的原因是为了形成阻挡层，用于抑制在阳极氧化的工艺中铜离子扩散到Ta薄膜内，并且用于防止铜离子溶解到电解液溶液内，而且增强Ta薄膜相对于基板的粘结强度。
在多层布线基板的制造工艺中将薄膜电容器结合到铜基板或布线层上。因此，如果不进行构图，薄膜金属层和阳极氧化层形成在整个基板的布线层上，在多层布线基板上设计布线的自由度降低，而且还存在通过通孔实现的层间连接中布线短路的可能性。
在铜布线层上进行阳极氧化时，当在阳极氧化膜一部分中产生针孔或裂缝时，铜离子扩散到薄金属层内，氧化膜失去了绝缘特性。因此，不可能形成预定厚度的氧化膜。电容器极板的面积越大，阳极氧化膜的缺陷百分比越高。因此，成品率降低。
发明概述
本发明用于解决现有技术中存在的以上问题。
本发明的一个目的是提供一种多层布线基板的制造工艺，特征在于通过在导体图形的限定区域内选择性地进行阳极氧化，同时形成多个薄膜电容器，并且缺陷百分比降低。
根据本发明，提供一种其内结合有薄膜电容器的多层布线板的制造工艺，该工艺包括以下步骤：
除了薄膜电容器的下电极形成区之外，用第一抗蚀剂膜覆盖形成在绝缘层上的第一导体图形；
在用第一抗蚀剂膜覆盖的第一导体图形的整个表面上形成金属膜层，金属膜依次由阻挡金属层和钽金属层组成；
除了下电极形成区之外，从第一导体图形的表面上除去第一抗蚀剂膜以除去金属膜层；
除了第一导体图形的下电极形成区之外，用第二抗蚀剂膜覆盖第一导体图形的表面；
在第二抗蚀剂膜露出的金属膜层上形成阳极氧化膜；
在阳极氧化膜和导体图形上除去第二抗蚀剂膜，并依次附加粘附层和金属籽晶(seed)层；以及
在阳极氧化膜上形成将成为上电极的第二导体图形。
通过将粘附层和金属籽晶层附加在阳极氧化膜上形成第二导体图形的上电极；并在金属籽晶层上形成厚镀层。
通过溅射法粘附层和金属籽晶层附加在阳极氧化膜上。
通过减少法或半相加法在金属籽晶层上形成厚镀层。
工艺还包括以下步骤：
在包括上电极的第二导体图形上叠置绝缘树脂层；
在绝缘树脂层上钻孔形成底部位于上电极上的通路孔；
电镀通路孔形成导体层，从通路孔的内壁延伸到绝缘树脂层的上表面；以及
腐蚀和构图导体层形成与上电极相连的第二导体图形。
通过溅射法、化学汽相淀积(CVD)法或汽相淀积法中的任何一种形成金属膜层。
根据本发明的另一方案，提供一种其内结合有薄膜电容器的多层布线板的制造工艺，该工艺包括以下步骤：
在绝缘层上形成的第一导体图形上形成金属膜层，金属膜依次由阻挡金属层和钽金属层组成；
用第一抗蚀剂膜覆盖附加到绝缘层的第一导体图形中薄膜电容器的下电极形成区；
腐蚀没有被第一抗蚀剂膜覆盖的金属膜层；
除去第一抗蚀剂膜，用第二抗蚀剂膜覆盖除了金属膜层上的区域之外的第一导体图形表面；
在第二抗蚀剂膜露出的金属膜层上形成阳极氧化膜；
在阳极氧化膜和第一导体图形上除去第二抗蚀剂膜，并依次附加粘附层和金属籽晶层；以及
在阳极氧化膜上形成将成为上电极的第二导体图形。
附图简介
图1(a)到1(g)示意性地示出了多层布线基板的制造工艺的一个例子的剖面图；以及
图2(a)到2(d)示意性地示出了多层布线基板的制造工艺的另一个例子的剖面图。
优选实施例的详细说明
下面参考附图详细地介绍本发明的优选实施例。
在实施例中，介绍多层布线基板的制造工艺，在布线基板的一部分导体图形中形成有薄膜电容器。图1(a)到1(g)示意性地示出了多层布线基板的制造工艺的一个例子的剖面图，图2(a)到2(d)示意性地示出了多层布线基板的制造工艺的另一个例子的剖面图。
首先，简要介绍多层布线基板结构。在图1(g)中，参考数字1为将变为芯板的布线基板。在该布线基板1上，借助绝缘层叠置导体图形，例如信号层和电源层/接地层。此时，通过公知的叠加法或减少法叠置片构件。对于导体图形的层间连接，借助电镀通孔2将导体图形相互电连接。
布线基板1的一部分导体图形3用做下电极4。在该下电极4的一部分上，形成有金属膜层5，在其上依次附加有阻挡层(在本实施例中为钛的薄金属膜)和Ta(钽)的薄金属膜。在该金属膜层5上，形成有阳极氧化膜6在该金属膜层5上形成有导体图形7。在阳极氧化膜6上，形成有导体图形8，限定了上电极。在导体图形3和7以及上电极8上，借助绝缘树脂层9形成有表面导体图形10。表面导体图形10和导体图形3、7和8借助电镀通孔11相互电连接。在借助绝缘层导体图形3、7和8形成多层的多层布线基板16上，结合有薄膜电容器元件12，包括上电极(导体图形8)、阳极氧化膜6、金属膜层5和下电极4(导体图形3的一部分)。
接下来，参考图1(a)到1(g)，具体地介绍多层布线基板的制造工艺。在图1(a)中，在定义为芯板的布线基板1上，提供导体图形3和电镀通孔2。在该布线基板1上，用第一抗蚀剂膜13覆盖除了薄膜电容器元件17的下电极形成区17之外的导体图形3的表面。具体地，以光敏抗蚀剂涂覆在导体图形3表面上或者金属掩模形成在导体图形3表面上的方式形成第一抗蚀剂膜13。就此而言，代替使用光敏抗蚀剂，可以使用干膜或粘接聚酰亚胺带。
用第一抗蚀剂膜13覆盖导体图形3的整个表面，通过溅射法、化学汽相淀积(CVD法)或汽相淀积法依次附加阻挡层(例如，Ti(钛)膜)和Ta(钽)的金属膜，由此形成金属层5。就此而言，金属Ti(钛)或金属Ta(钽)可以是钛或钽的单种金属。此外，金属Ti(钛)或金属Ta(钽)是合金，它的主要成分是钛或钽。将阻挡层Ti(钛)的金属膜附加到导体图形3的原因是为了形成阻挡层，用于抑制在阳极氧化的工艺中形成导体图形的铜层铜离子扩散到Ta(钽)薄膜内，并且用于防止铜离子溶解到电解液溶液内，而且相对于基板增强Ta薄膜的粘结强度。
阻挡层可以由各种金属材料制成。具体地，优选使用不需要任何高温热处理的阀(valve)金属(具有阀作用的金属)。阀金属的例子有：铝(Al)、钽(Ta)、铌(Nb)、钨(W)、钼(Mo)、钒(V)、铋(Bi)、钛(Ti)、锆(Zr)、铪(Hf)和硅(Si)。
然而，可以使用以上阀金属作为单金属，以上两种阀金属或不少于以上两种的阀金属可以相互结合。此外，可以化合物的形式使用以上阀金属，例如以TiN的形式使用Ti，以TaN的形式使用Ta。可以使用一种阀金属的化合物和另一种阀金属的化合物的混合物。可以使用一种阀金属的化合物和另一种阀金属的混合物。可以使用一种阀金属的化合物和其它化合物的混合物。可以使用阀金属的合金。阀金属合金的一个例子是钛合金(TiW)。
如上所述，在图1(b)中，用金属膜层5覆盖含有布线基板1的下电极形成区17的导体图形3。金属膜层5的阻挡层的膜厚度例如为50nm到1μm。优选阻挡层的膜厚度为100nm。Ta的金属膜层的膜厚度例如为100nm到2μm。优选Ta的金属膜层的膜厚度为500nm。
接下来，在图1(c)中，剥离第一抗蚀剂膜13，从除了下电极形成区17的导体图形3的表面上除去金属膜层5(剥离法)。具体地，当第一抗蚀剂膜13由光敏抗蚀剂制成时，要剥离掉。当第一抗蚀剂膜13为金属掩模时，除去放置在布线基板1上的金属掩模。
然后，在图1(d)中，用第二抗蚀剂膜14覆盖除附加到成为下电极4的那部分的金属膜层5之外的导体图形3。具体地，将光敏抗蚀剂涂覆在布线基板1上并进行构图，除去下电极4上表面上的金属膜层5一侧。就此而言，代替使用光敏抗蚀剂，可以使用干膜或粘接聚酰亚胺带作为第二抗蚀剂。
接着，在布线基板上进行阳极氧化以在第二抗蚀剂膜14露出的金属膜层5的表面上形成阳极氧化膜(Ta2O5)。即，通过阳极氧化Ta层形成介质层。例如通过恒电流-恒电压法进行阳极氧化工艺。具体地，使用0.1％的柠檬酸钠溶液作为电解液，其上形成有金属层5的布线基板1连接阳极并通电。此时，电流强度为10mA/cm2，恒定不变，利用200V的形成电压进行阳极氧化。在该阳极氧化工艺中，Ti金属层作为阻挡层。因此，当对Ta的金属层进行阳极氧化时，该阻挡层防止基底导体图形中的铜扩散到Ta的金属层内。
代替钽(Ta)金属层，可以使用铝(Al)或钛金属层，以便在阳极氧化过程中形成Al2O3或TiO2的阳极氧化膜。
随后，在图1(e)中，剥离第二抗蚀剂膜14，在本说明书的下文中称做“粘附/籽晶层”的粘附层和籽晶层15以此顺序附加到阳极氧化膜6和金属膜层6的表面上。具体地，通过溅射法粘附层(例如，铬(Cr)层)附加到阳极氧化膜6上，由此继续附加电镀籽晶层(铜(Cu)层)。形成粘附层以增加与上部分中形成的导体图形7和8的粘附强度。
然后，在图1(f)中，通过减少法或半相加法在粘附/籽晶层15上进行电解镀铜，由此镀铜，借助腐蚀除去不需要的粘附/籽晶层15，形成将成为上电极的导体图形7和8。通过以上，薄膜电容器元件12一体地形成在布线基板1上。就此而言，在图1(f)和1(g)中，由于粘附籽晶层15与导体图形7和8一体地形成，因此在图中没有示出。
接着，绝缘树脂层(树脂膜)9叠置在形成薄膜电容器元件12的布线基板上1。接下来，通过碳酸气(CO2)激光束法或YAG激光束法在绝缘树脂层9上形成通路孔，由此形成通路孔，通路孔的底部为导体图形3、7和8。然后，进行无电镀铜和电解镀铜形成从通路孔的内壁到绝缘树脂层9表面的导体层(通路孔镀层11)。之后，在该导体层上进行构图，借助腐蚀除去不需要的铜层。由此，形成与上电极的导体图形8以及导体图形3和7电连接的表面导体图形10，如图1(g)所示。以此方式，可以制造其内形成有薄膜电容器元件12的多层布线基板16。
根据以上的多层布线基板的制造方法，薄膜电容器元件12可以选择性地仅形成在布线基板1的需要部分。因此，可以确保布线设计的自由度以实现层间连接。根据以上的多层布线基板的制造方法，通过在布线基板1的指定导体图形上进行部分阳极氧化形成介质膜。因此，可以同时形成各种容量的薄膜电容器元件12，此外可以进行阳极氧化。因此，可以减少介质膜的缺陷百分比并提高薄膜电容器元件12的成品率。
接着，下面参考图2(a)到2(d)介绍多层布线基板的制造方法的另一实施例。在下面的介绍中，类似的参考标号表示图1和图2(a)到2(d)中类似的部分。由于图1(d)到1(g)中所示的制造工艺相同，因此这里的介绍也相同。
在图2(a)中，在成为芯板的布线基板1上形成导体图形3和通孔镀层2。在布线基板1的导体图形3上，通过依次附加阻挡层和钽的金属层形成金属膜层5，金属膜层5包括薄膜电容器元件12的下电极形成区17。具体地，在导体图形3的整个表面上，通过溅射法、化学汽相淀积(CVD)法或汽相淀积法依次附加阻挡层(例如，Ti(钛)的金属膜)和Ta(钽)的金属层。由此，在图2(b)中，用金属膜层5覆盖布线基板1上包括下电极形成区17的导体图形3。金属膜层5上阻挡层的膜厚度例如为50nm到1μm。优选阻挡层的膜厚度为100nm。Ta的金属膜层的膜厚度例如为100nm到2μm。优选Ta的金属膜层的膜厚度为500nm。
接下来，在图2(c)中，用第一抗蚀剂膜13覆盖附加到导体图形3的金属膜层5上的下电极形成区17。具体地，以光敏抗蚀剂涂覆在布线基板1上并进行构图的方式形成第一抗蚀剂膜13。然后借助腐蚀除去没有被第一抗蚀剂膜13覆盖的那部分金属膜层5。通过公知的腐蚀液或通过干腐蚀法进行腐蚀除去金属膜层5。之后，剥离第一抗蚀剂膜13。
由此，如图2(d)所示，在布线基板1的导体图形3上，形成导体图形，在其上金属膜层5附加在包括对应于下电极4部分的下电极形成区17中。
接下来，通过与图1(d)到1(g)中所示的相同制造工艺形成多层基板16。除了金属膜层5之外，用第二抗蚀剂膜14覆盖导体图形3的表面。然后，对布线基板1进行阳极氧化，由此阳极氧化膜(Ta2O5)6形成在由第二抗蚀剂膜14露出的金属膜层5的表面上，如图1(d)所示。剥离第二抗蚀剂膜14，粘附/籽晶层15附加到阳极氧化膜6和金属膜层5的表面上，如图1(e)所示。通过减少法或半相加法在粘附/籽晶层15上进行电解镀铜，由此提供了厚镀铜层，借助腐蚀除去粘附/籽晶层15的不需要部分。以此方式，形成将成为上电极的导体图形8，并形成导体图形7。由此，薄膜电容器元件12一体地形成在布线基板1上，如图1(f)所示。
最后，绝缘树脂层(树脂膜)9叠置在布线基板上1，通过加工形成通路孔，进行无电镀铜和电解镀铜形成从通路孔的内壁到绝缘树脂层9表面的导体层(通路孔镀层11)。之后，在该导体层上进行构图，借助腐蚀除去不需要的铜层。由此，形成与上电极的导体图形8以及导体图形3和7电连接的表面导体图形10，如图所示1(g)。
以上介绍了本发明的优选实施例。然而，应该注意本发明不限于以上的特定实施例。例如，成为芯板的布线基板1可以是普通的印刷电路板或组合布线板，薄膜电容器元件12可以用做连接端，即，本领域中的技术人员可以不脱离本发明的精神和范围进行变形。
根据本发明的多层布线基板的制造方法，薄膜电容器元件可以选择性地仅形成在布线基板的需要部分上。因此，可以确保布线设计的自由度以实现层间连接。根据以上提到的多层布线基板的制造方法，对布线基板上的特定导体图形进行部分阳极氧化形成介质膜。因此，可以同时形成各种容量的薄膜电容器元件12，此外可以进行阳极氧化。由此，可以减少介质膜的缺陷百分比并提高薄膜电容器元件12的成品率。
本领域中的技术人员应该理解以上说明仅涉及公开发明的一些优选实施例，可以不脱离本发明的精神和范围对本发明进行各种修改和改动。

Claims (12)

1.一种其内结合有薄膜电容器的多层布线板的制造工艺，该工艺包括以下步骤：
除了薄膜电容器的下电极形成区之外，用第一抗蚀剂膜覆盖形成在绝缘层上的第一导体图形；
在用第一抗蚀剂膜覆盖的第一导体图形的整个表面上形成金属膜层，金属膜依次由阻挡金属层和钽金属层组成；
除了下电极形成区之外，从第一导体图形的表面上除去第一抗蚀剂膜以除去金属膜层；
除了第一导体图形的下电极形成区之外，用第二抗蚀剂膜覆盖第一导体图形的表面；
在第二抗蚀剂膜露出的金属膜层上形成阳极氧化膜：
在阳极氧化膜和导体图形上除去第二抗蚀剂膜和依次附加粘附层和金属籽晶层；以及
在阳极氧化膜上形成将成为上电极的第二导体图形。
2.根据权利要求1的工艺，其中通过将粘附层和金属籽晶层附加在阳极氧化膜上；并在金属籽晶层上形成厚镀层形成第二导体图形的上电极。
3.根据权利要求2的工艺，其中通过溅射法将粘附层和金属籽晶层附加在阳极氧化膜上。
4.根据权利要求2的工艺，其中通过减少法或半相加法在金属籽晶层上形成厚镀层。
5.根据权利要求1的工艺，工艺还包括以下步骤：
在包括上电极的第二导体图形上叠置绝缘树脂层：
在绝缘树脂层上钻孔形成底部位于上电极上的通路孔：
电镀通路孔形成导体层，从通路孔的内壁延伸到绝缘树脂层的上表面；以及
腐蚀和构图导体层形成与上电极相连的第二导体图形。
6.根据权利要求1的工艺，其中通过溅射法、化学汽相淀积(CVD)法或汽相淀积法中的任何一种形成金属膜层。
7.一种其内结合有薄膜电容器的多层布线板的制造工艺，该工艺包括以下步骤：
在绝缘层上形成的第一导体图形上形成金属膜层，金属膜依次由阻挡金属层和钽金属层组成；
用第一抗蚀剂膜覆盖附加到绝缘层的第一导体图形中薄膜电容器的下电极形成区；
腐蚀没有被第一抗蚀剂膜覆盖的金属膜层；
除去第一抗蚀剂膜，用第二抗蚀剂膜覆盖除了金属膜层上的区域之外的第一导体图形表面；
在第二抗蚀剂膜露出的金属膜层上形成阳极氧化膜；
在阳极氧化膜和第一导体图形上除去第二抗蚀剂膜，并依次附加粘附层和金属籽晶层；以及
在阳极氧化膜上形成将成为上电极的第二导体图形。
8.根据权利要求7的工艺，其中通过将粘附层和金属籽晶层附加在阳极氧化膜上；并在金属籽晶层上形成厚镀层形成导体图形的上电极。
9.根据权利要求8的工艺，其中通过溅射法将粘附层和金属籽晶层附加在阳极氧化膜上。
10.根据权利要求8的工艺，其中通过减少法或半相加法在金属籽晶层上形成厚镀层。
11.根据权利要求7的工艺，工艺还包括以下步骤：
在包括上电极的第二导体图形上叠置绝缘树脂层；
在绝缘树脂层上钻孔形成底部位于上电极上的通路孔；
电镀通路孔形成导体层，从通路孔的内壁延伸到绝缘树脂层的上表面；以及
腐蚀和构图导体层形成与上电极相连的第二导体图形。
12.根据权利要求7的工艺，其中通过溅射法、化学汽相淀积(CVD)法或汽相淀积法中的任何一种形成金属膜层。
CNB021492824A 2001-11-12 2002-11-12 其上结合有薄膜电容器的多层布线基板的制造工艺 Expired - Fee Related CN1278399C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP346130/2001 2001-11-12
JP2001346130A JP3817463B2 (ja) 2001-11-12 2001-11-12 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN1419273A true CN1419273A (zh) 2003-05-21
CN1278399C CN1278399C (zh) 2006-10-04

Family

ID=19159356

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021492824A Expired - Fee Related CN1278399C (zh) 2001-11-12 2002-11-12 其上结合有薄膜电容器的多层布线基板的制造工艺

Country Status (5)

Country Link
US (1) US6754952B2 (zh)
JP (1) JP3817463B2 (zh)
KR (1) KR20030040083A (zh)
CN (1) CN1278399C (zh)
TW (1) TWI256723B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146155A (zh) * 2020-01-02 2020-05-12 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
CN112582333A (zh) * 2019-09-27 2021-03-30 中芯长电半导体（江阴）有限公司 一种重新布线层及其制备方法
CN113811081A (zh) * 2020-06-12 2021-12-17 丰田自动车株式会社 布线基板的制造方法
CN113811081B (zh) * 2020-06-12 2024-04-30 丰田自动车株式会社 布线基板的制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
DE10344389A1 (de) * 2003-09-25 2005-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
US9572258B2 (en) * 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby
US7372126B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
US7288459B2 (en) * 2005-03-31 2007-10-30 Intel Corporation Organic substrates with integral thin-film capacitors, methods of making same, and systems containing same
KR100714571B1 (ko) * 2005-11-17 2007-05-07 삼성전기주식회사 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법
US7670919B2 (en) 2005-12-30 2010-03-02 Intel Corporation Integrated capacitors in package-level structures, processes of making same, and systems containing same
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP5109321B2 (ja) * 2006-09-28 2012-12-26 富士通株式会社 キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
KR100836653B1 (ko) 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
US7738257B2 (en) 2006-12-13 2010-06-15 Intel Corporation Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same
KR100860533B1 (ko) * 2007-03-23 2008-09-26 (주)웨이브닉스이에스피 금속 인쇄회로기판 제조방법
KR101073486B1 (ko) * 2009-06-19 2011-10-17 성균관대학교산학협력단 양극산화를 이용한 금속배선의 형성방법
TWI656815B (zh) * 2016-06-21 2019-04-11 中華精測科技股份有限公司 具有過孔電容結構的電路板及其製造方法
JP6380726B1 (ja) 2016-12-21 2018-08-29 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
US11367626B2 (en) 2017-03-31 2022-06-21 Tdk Corporation Electronic component-incorporating substrate
KR102029535B1 (ko) 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
KR102361397B1 (ko) * 2019-01-21 2022-02-10 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
CN114585157A (zh) * 2020-12-01 2022-06-03 深南电路股份有限公司 埋容线路板的制作方法及埋容线路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5323520A (en) * 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
US5455064A (en) * 1993-11-12 1995-10-03 Fujitsu Limited Process for fabricating a substrate with thin film capacitor and insulating plug
JP3105409B2 (ja) * 1994-10-24 2000-10-30 シャープ株式会社 金属配線基板および半導体装置およびそれらの製造方法
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
JP3838827B2 (ja) 1999-10-05 2006-10-25 新光電気工業株式会社 薄膜コンデンサ素子及びプリント回路基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582333A (zh) * 2019-09-27 2021-03-30 中芯长电半导体（江阴）有限公司 一种重新布线层及其制备方法
CN111146155A (zh) * 2020-01-02 2020-05-12 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
CN111146155B (zh) * 2020-01-02 2022-02-18 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
CN113811081A (zh) * 2020-06-12 2021-12-17 丰田自动车株式会社 布线基板的制造方法
CN113811081B (zh) * 2020-06-12 2024-04-30 丰田自动车株式会社 布线基板的制造方法

Also Published As

Publication number Publication date
KR20030040083A (ko) 2003-05-22
US20030088978A1 (en) 2003-05-15
JP2003152340A (ja) 2003-05-23
CN1278399C (zh) 2006-10-04
JP3817463B2 (ja) 2006-09-06
TWI256723B (en) 2006-06-11
US6754952B2 (en) 2004-06-29
TW200300288A (en) 2003-05-16

Similar Documents

Publication Publication Date Title
CN1278399C (zh) 其上结合有薄膜电容器的多层布线基板的制造工艺
KR100834833B1 (ko) 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법
CN1051668C (zh) 包括电容器元件的电路板及其制造方法
WO2019117073A1 (ja) ガラス配線基板、その製造方法及び半導体装置
US5622895A (en) Metallization for polymer-dielectric multichip modules
CN1853263A (zh) 导电凸起的设计和方法
CN1829413A (zh) 布线电路基板
CN101066004A (zh) 具有被导电材料填充的通孔的基板的制造方法
CN1437838A (zh) 自对准同轴通路电容器
CN1333995A (zh) 嵌入的能量储存器件
US20150325374A1 (en) Laminated ceramic electronic component and manufacturing method therefor
CN1199532C (zh) 在电路上形成金属接点的方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
US9231167B2 (en) Insulation structure for high temperature conditions and manufacturing method thereof
CN1976556A (zh) 配线电路基板
JP2023109954A (ja) 熱伝導及び電気絶縁のための装置
CN1581454A (zh) 用于改良晶片可靠性的密封针脚结构
CN1717152A (zh) 电路基板的制造方法
CN1817072A (zh) 电子部件的制造方法和电子部件
EP0163830A2 (en) Multi-layer integrated circuit substrates and method of manufacture
JP2725390B2 (ja) 銅配線セラミック基板および製造方法
CN1534699A (zh) 电容装置
CN1292626C (zh) 一种电路板及其制造方法
JPH0360185A (ja) 銅配線セラミック基板の製造方法
US20080251388A1 (en) Method of preparing highly thermally conductive circuit substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20091214