CN1426602A - 强电介质存储装置 - Google Patents
强电介质存储装置 Download PDFInfo
- Publication number
- CN1426602A CN1426602A CN01808428A CN01808428A CN1426602A CN 1426602 A CN1426602 A CN 1426602A CN 01808428 A CN01808428 A CN 01808428A CN 01808428 A CN01808428 A CN 01808428A CN 1426602 A CN1426602 A CN 1426602A
- Authority
- CN
- China
- Prior art keywords
- voltage
- ferroelectric memory
- signal electrode
- memory apparatus
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010287 polarization Effects 0.000 claims abstract description 72
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000002305 electric material Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 28
- 150000001875 compounds Chemical class 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000002441 X-ray diffraction Methods 0.000 claims description 6
- 229920006395 saturated elastomer Polymers 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 230000005381 magnetic domain Effects 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 46
- 239000000463 material Substances 0.000 description 31
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000003618 dip coating Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 102100039201 Constitutive coactivator of peroxisome proliferator-activated receptor gamma Human genes 0.000 description 1
- 101000813317 Homo sapiens Constitutive coactivator of peroxisome proliferator-activated receptor gamma Proteins 0.000 description 1
- 101100365516 Mus musculus Psat1 gene Proteins 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- OMFXVFTZEKFJBZ-HJTSIMOOSA-N corticosterone Chemical compound O=C1CC[C@]2(C)[C@H]3[C@@H](O)C[C@](C)([C@H](CC4)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 OMFXVFTZEKFJBZ-HJTSIMOOSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
强电介质存储装置中，设有简单矩阵型存储单元阵列。设第一信号电极(12)与第二信号电极(16)之间所加电压的绝对值的最大值为Vs，则由第一电极(12)、第二电极(16)以及强电介质层(14)构成的强电介质电容器(20)的极化值(P)满足以下关系：当施加电压从+Vs设为－1/3Vs时，0.1P(+Vs)＜P(－1/3Vs)；当施加电压从－Vs设于+1/3Vs时，0.1P(－Vs)＞P(+1/3Vs)。
Description
技术领域
本发明涉及强电介质存储装置，具体涉及简单矩阵型强电介质存储装置。
技术背景
不设单元晶体管而只采用强电介质电容器的简单矩阵型强电介质存储装置，可以具有非常简单的结构并实现高集成度，因此人们期待着这种装置被开发。
关于公开了简单矩阵型强电介质存储装置及其工作方法的技术文献，可以提到的有特开平9-116107号公报。
以下，就特开平9-116107号公报所公开的关于数据写入方法与读出方法的技术进行说明。图9是关于强电介质存储装置的存储单元阵列的示图。
首先，说明数据的写入方法。图10是在强电介质电容器Cm、N中写入数据1，在强电介质电容器Cm、N+1中写入数据0时的时间图。再有，在与特开平9-116107号公报相关的技术中，给存储单元写入数据1，通过在选择的副位线的电位高于选择的字线电位的方向施加电压来进行。并且，给存储单元写入数据0，通过在选择的副位线的电位低于选择的字线电位的方向施加电压来进行。
首先，在时刻t1，将主位线MBLN、MBLN+1设于接地电压(0V)。同时，将选择栅线SL从0V设至5V，选择字线WLm设至电源电压VCC(3.3V)，所有的非选择字线WL1～WLm设于接地电压(0V)。这样，就完成了强电介质电容器Cm、N，Cm、N+1的清除(写入数据0)。
接着，在时刻t2，将选择栅线SL和选择字线WLm拉下至接地电压(0V)，将主位线MBLN设于电源电压VCC(3.3V)，主位线MBLN+1设于电源电压(1/3)VCC(1.1V)。
接着，在时刻t3，将选择栅线SL设于5V，选择字线WLm设于接地电压(0V)，非选择字线WL1～WLM设于(2/3)VCC(2.2V)。这样，就在强电介质电容器Cm、N中写入了数据1。
接着，在时刻t4，将主位线MBLN、MBLN+1设于(1/3)VCC(1.1V)后，选择栅线SL、字线WL1～WLM拉下至接地电压(0V)，于是写入动作结束。
以下，就数据读出方法进行说明。图11是在读出记录于存储单元Cm、N的数据1，记录于存储单元Cm、N+1的数据0后，在存储单元Cm、N和存储单元Cm、N+1中分别再写入数据1和数据0时的时间图。
首先，在时刻t1，预充电信号φPC设于电源电压VCC(3.3V)，列选择信号φ设于5V。这样，一直到时刻t2，主位线MBLN、MBLN+1被预充电至预充电电压VPC(0V)。并且，主位线MBLN、MBLN+1分别被连接至读出放大器的结点VN、VN+1。
接着，在时刻t2，预充电信号φPC拉下至0V，使主位线MBLN、MBLN+1处于浮动状态。之后，选择栅线SL从0V设于5V，选择字线WLm从0V设于电源电压VCC(3.3V)。这样，强电介质电容器Cm、N与Cm、N+1变成写入了数据0的极化状态。
接着，在时刻t3，选择栅线SL和选择字线WLm拉下至0V。接着，在时刻t4，读出使能信号φSE设于电源电压VCC(3.3V)。由此，读出放大器SAN、SAN+1被激活。结果，在时刻t5之前，读出放大器SAN1处的数据1读出被锁存，主位线MBLN的电位设于电源电压VCC(3.3V)。并且，在读出放大器SAN+1处，数据0读出被锁存，主位线MBLN+1的电位设于接地电压(0V)。这样，读出就可以进行。
在时刻t5以后为再写入步骤，说明从略。
发明内容
本发明旨在提供工作性能得到提高的强电介质存储装置。
本发明的强电介质存储装置中设有存储单元成矩阵排列的存储阵列，其中包括：第一信号电极，在跟该第一信号电极交叉的方向上排列的第二信号电极，以及至少设于所述第一信号电极与所述第二信号电极的交叉区域的强电介质层。
设所述第一信号电极与所述第二信号电极之间所加电压的绝对值的最大值为Vs，则由所述第一电极、所述第二电极以及所述强电介质层构成的强电介质电容器的极化值P，当施加电压从+Vs设于-1/3Vs时在0.1P(+Vs)＜P(-1/3Vs)的范围内；当施加电压从-Vs设于+1/3Vs时在0.1P(-Vs)＞P(+1/3Vs)的范围内。
此处，施加电压为+Vs时的极化值P(+Vs)为正，施加电压为-Vs时的极化值P(-Vs)为负。
通过使强电介质电容器的极化值满足上述条件，数据为0时的极化值和数据为1时的极化值之差可以取得较大。因此，可以使强电介质存储装置的工作可靠。换言之，可以使强电介质存储装置的工作性能得到改善。
本发明至少可以包括下列任何一个方面：
(a)所述强电介质层可以包含至少由Sr、Bi、Nb与O等元素构成的化合物。
这种场合，所述化合物用化学分子式SrBixNbyOz表示，可以设x＝1.5～2.5、y＝1.5～2.5、z＝7～11。
并且，这种场合，所述化合物还可用化学分子式SrBix(TawNb1-w)yOz表示，可以设x＝1.5～2.5、y＝1.5～2.5、z＝7～11、w＝0～0.9。
(b)所述强电介质层可以含无90°磁畴的化合物。
这种场合，所述强电介质层可以包含具有钨青铜构造的晶体结构的化合物。
并且，在这种场合，采用所述化合物的所述强电介质层，在(001)面上出现广角法X射线衍射(XRD)时衍射花样的最大峰值。
(c)所述强电介质层可以包含至少由Pb、Ti与O等元素构成的化合物。
这种场合，所述化合物可以由单相的化合物构成。
(d)所述强电介质层可以包含至少由Pb、Ti、Zr与O等元素构成的化合物。
这种场合，所述化合物用化学分子式Pbx(Zr1-yTiy)Oz表示，设定范围可为x＝0.9～1.3、y＝0.6～1.0、z＝2.8～3.4。
并且，这种场合的特征在于，所述化合物的晶体结构属于正方晶系。
并且，这种场合，采用所述化合物的所述强电介质层，以广角法进行X射线衍射(XRD)时衍射花样在(001)面上出现最大峰值。
(e)对被选择的所述存储单元的信息写入，通过在该存储单元上第一信号电极与第二信号电极之间施加写入电压来实现；
所述写入电压的绝对值，可设为低于所述强电介质电容器残留极化饱和时的饱和电压的绝对值。
通过将写入电压的绝对值设置得低于饱和电压的绝对值，跟将写入电压设定于饱和电压的场合相比，可以增大开关极化量和非开关极化量之差。因此，可以增大第一数据读出和第二数据读出的位线电位差，进一步抑制误动作。
并且，基于后述的理由，可以增大数据为0时的极化值和数据为1时的极化值之差，使强电介质存储装置的动作更为可靠。
这种场合，对被选择的所述存储单元的信息读出，通过在该存储单元上第一信号电极与第二信号电极之间施加读出电压来实现；
所述读出电压的绝对值，可设为低于饱和电压的绝对值。
并且，所述写入电压的绝对值和所述读出电压的绝对值，可设为相同。
在这种状态下，在对被选择的所述存储单元进行信息读出的同时，可以对该存储单元进行一部分信息的写入。
(f)对被选择的所述存储单元的信息写入，通过在该存储单元上第一信号电极与第二信号电极之间施加写入电压来实现；
对被选择的所述存储单元的信息读出，通过在该存储单元上第一信号电极与第二信号电极之间施加读出电压来实现；
当所述写入电压为±Vs，所述读出电压为+Vs或-Vs时，
所述|Vs|可设为低于所述强电介质电容器的残留极化饱和的饱和电压的绝对值。
(g)就所述强电介质电容器的极化值P而论，
所述施加电压从+Vs设于-1/3Vs时，P(0V)/P(Vs)可大于0.6；
所述施加电压从-Vs设于+1/3Vs时，P(0V)/|P(-Vs)|可大于0.6；
基于后述的理由，可以增大数据为0时的极化值和数据为1时的极化值之差，因此可使强电介质存储装置的动作更为可靠。
(h)所述存储单元阵列，可以跟外围电路集成在同一衬底上。
这种场合，还包括用以对所述存储单元有选择地进行信息写入或读出的外围电路部分；
所述存储单元阵列和所述外围电路部分，可被设置在不同层上。
由此，在存储单元阵列和外围电路部分的形成位置方面，可以增加自由度。
并且，至少所述外围电路部分的布线可以采用Cu或以Cu为主要成分的合金来形成。
附图的简单说明
图1是模式表示强电介质存储装置的平面图。
图2是模式表示强电介质装置的图案设计的平面图。
图3是模式表示沿图2的A-A线剖切的强电介质存储装置的部分截面图。
图4示出了强电介质电容器的磁滞特性。
图5是用以说明开关极化量和非开关极化量的强电介质电容器的磁滞特性曲线图。
图6是用以说明饱和电压的、表示位线-字线间所加电压和极化量之间的关系的曲线图。
图7是模式表示与实施例有关的强电介质存储装置结构的截面图。
图8是表示写入电压Vwrite和Psw-Pns之间关系的曲线图。
图9是与传统例有关的强电介质存储装置的存储单元阵列的示图。
图10是在强电介质电容器Cm、N与Cm、N+1中分别写入数据1和数据0时的时间图。
图11是在读出记录于存储单元Cm、N的数据1，记录于存储单元Cm、N+1的数据0后，在存储单元Cm、N和Cm、N+1中分别再写入数据1和数据0时的时间图。
本发明的最佳实施例
以下参照附图就本发明的适用的实施例进行说明。
1.强电介质存储装置的构成
图1是模式表示强电介质存储装置的平面图。图2是模式表示强电介质装置的图案设计的平面图。图3是模式表示沿图2的A-A线剖切的强电介质存储装置的部分截面图。
本实施例的强电介质存储装置1000中，设有存储单元阵列100。
存储单元阵列100，由行选择用的第一信号电极(字线)12和列选择用的第二信号电极(位线)16垂直相交排列而成。再有，信号电极也可以相反地设置，用第一信号电极作为位线，第二信号电极作为字线。
而且，如图2所示，至少在第一信号电极12与第二信号电极16之间设置强电介质层14。因此，在第一信号电极12和第二信号电极16之间的各个交叉区域中，分别构成强电介质电容器存储单元20。强电介质层14，例如在邻接的存储单元上相互连接地形成。具体而言，强电介质层14在存储单元阵列的形成区域中连续地形成。
并且，还形成包含用以有选择地对存储单元进行信息的写入或读出的外围驱动电路，以及读出用放大电路的外围电路部分60。外围电路部分60包括：例如，用以有选择地控制第一信号电极12的第一驱动电路50，用以有选择地控制第二信号电极34的第二驱动电路52，以及读出放大器等信号检测电路(未作图示)。作为外围电路部分60的具体示例，可以有Y栅极、读出放大器、输入输出缓冲器、X地址解码器、Y地址解码器、地址缓冲器等。
外围电路60，可以由在衬底(例如单晶硅衬底)上形成的MOS晶体管构成。衬底由单晶硅形成的场合，外围电路部分60可以跟存储单元阵列100在同一衬底上集成。
2.磁滞曲线
接着，说明与实施例有关的强电介质电容器的磁滞曲线。图4示出了强电介质电容器的P(极化)-V(电压)磁滞曲线。
该强电介质电容器的磁滞曲线中，施加电压为+Vs时极化量为P(+Vs)，其后电压为0时极化量成为Pr，到电压为-1/3Vs时极化量成为P(-1/3Vs)，电压为-Vs时极化量成为P(-Vs)，电压又回到0时极化量成为-Pr，进而电压为+1/3Vs时极化量成为P(+1/3Vs)，电压再次为+Vs时，极化量再次回到P(+Vs)。
此处，采用与实施例有关的强电介质电容器，一旦加上电压Vs，极化量就被置于P(+Vs)，在施加了-1/3Vs电压后使所加电压设为0时，磁滞回线走图4中箭头所示的轨迹，极化量保持稳定的P0(0)值。又，一旦加上电压-Vs，极化量就被置于P(-Vs)，在施加了+1/3Vs电压后使所加电压设为0时，磁滞回线走图4中箭头所示的轨迹，极化量保持稳定的P0(1)值。
如果P0(0)与P0(1)之间的极化量差取得足够，就能采用所述特开平9-116107号公报等所公开的驱动方法，使简单矩阵型强电介质存储器更可靠地工作。能使强电介质存储器可靠工作的磁滞回线(例如上述P0(0)与P0(1)之差为2μC/cm2的磁滞回线)的条件，例如可以为：0.1P(+Vs)＜P(-1/3Vs) 式1，同时，0.1P(-Vs)＞P(+1/3Vs) 式2。
由于强电介质电容器具有满足上述条件的磁滞回线，可以使简单矩阵型强电介质存储器更可靠地工作。
并且，施加电压从+Vs设至-1/3Vs时，P(0V)/P(Vs)可以达到大于0.6，而当施加电压从-Vs设至+1/3Vs时，P(0V)/P(-Vs)可以达到大于0.6。P(0V)/P(Vs)和P(0V)/P(-Vs)的比值越大，表明磁滞回线的矩形性越好。所以，磁滞回线的矩形性越好，强电介质电容器的磁滞回线就越容易满足上述式1和式2的条件。因此，P(0V)/P(Vs)和P(0V)/P(-Vs)的比值越大，磁滞回线就越容易满足上述式1和式2的条件。也就是说，可以增大P0(0)和P0(1)之间的极化量的差值。其结果，可以使简单矩阵型强电介质存储器更可靠地工作。
3.强电介质层的材料
作为强电介质层的材料，如果具有上述的磁滞回线方面的特性，并无特别的限定，例如可举出以下各种材料。
(1)SBT(SrBi2Ta2O9)等也可用作强电介质层材料。但是，使用SBT时，由于其矫顽电压较小，也会有不能满足上述磁滞回线特性的情况。
本发明人在采用矫顽电压大于SBT的SrBi2Nb2O9作为强电介质薄膜时，发现了该材料可满足式1与式2所示的特性。根据本发明人的实验，在Sr、Bi、Nb、O的组成比例上，若用SrBixNbyOz表示该材料的化学分子式，则在x＝1.5～2.5、y＝1.5～2.5、z＝7～11的范围内，均可充分满足上述特性要求。如能在x＝1.8～2.2、y＝1.8～2.2、z＝8.2～9.8的范围内，就可增大P0(0)与P0(1)之差，效果会更好。
并且，即使采用SrBi2Ta2O9固溶于SrBi2Nb2O9的材料作为强电介质薄膜，也有可能很好地满足式1与式2所示的特性。根据本发明人的实验，若用SrBix(TawNb1-w)yOz表示该材料的化学分子式，则在x＝1.5～2.5、y＝1.5～2.5、z＝7～11、w＝0～0.9的范围内，均可充分满足上述特性要求。如能在x＝1.8～2.2、y＝1.8～2.2、z＝8.2～9.8、w＝0～0.8的范围内，就可增大P0(0)与P0(1)之差，效果会更好。
(2)作为强电介质层材料，PZT(锆钛酸铅，化学分子式为Pbx(Zr1-yTiy)Oz)也可适用。但是，采用富含Zr成分的菱形晶系的PZT的场合，由于其矫顽电压较小，也会出现不能满足上述磁滞回线特性的情况。
本发明人在采用具有钨青铜型晶体结构的化合物Ba2NaNb5O15作为强电介质薄膜时，发现了该材料可满足式1与式2所示的特性。根据本发明人的实验，在下部电极处采用淀积Pt与IrOx的结构，以浸涂法成膜，在700℃的氧气气氛中结晶生长的Ba2NaNb5O15，其P0(0)-P0(1)的值为5μC/cm2，可以满足上述特性。
并且，改变以浸涂法成膜的Ba2NaNb5O15的干燥条件而形成了具有在(001)面优先结晶的结晶方向性的PZT的场合，也就是形成了在(001)面上出现广角法XRD衍射花样最大峰值的PZT的场合，P0(0)与P0(1)之差由5μC/cm2提高到20μC/cm2，可获得更令人满意的电容器特性。
有钨青铜构造的晶体结构的材料，一般认为不具90°磁畴。因此，在极化轴方向磁滞回线的矩形性较好。并且，该极化轴方向在C轴所在的(001)面上。因此，通过形成在(001)面上优先结晶的具有钨青铜构造的晶体结构的材料，可以改善磁滞回线的矩形性，获得适合简单矩阵型强电介质存储器动作的磁滞回线。
适用的材料，除了上述的Ba2NaNb5O15以外，还有K3Li2Nb5O15和(Sr、Ba)Nb2O6等；并且，也可采用所述Ba2NaNb5O15中一部分Ba被La和Li等元素置换后形成的材料。
(3)至于PZT材料，本发明人在采用矫顽电压大的富含Ti成分的正方晶系的PZT作为强电介质薄膜时，发现了该材料可满足式1与式2所示的特性。根据本发明人的实验，在下部电极处采用淀积了IrOx、Ir与Ti的结构、以浸涂法成膜的PZT的组成比例，若用Pbx(Zr1-yTiy)Oz表示该材料的化学分子式，则在x＝0.9～1.3、y＝0.6～1.0、z＝2.8～3.4的范围内，均可充分满足上述特性要求。如能在x＝1.0～1.2、y＝0.8～1.0、z＝3.0～3.2的范围内，就可增大P0(0)与P0(1)之差，效果会更好。特别是，在y＝1.0即采用单相的PbTiO3膜时，P0(0)与P0(1)之差可以达到50μC/cm2左右，对于这种简单矩阵型强电介质存储器而言，可以获得非常令人满意的电容器特性。
并且，y＝0.6时，改变以浸涂法成膜的PZT的干燥条件而形成了具有在(001)面优先结晶的结晶方向性的PZT的场合，也就是形成了在(001)面上出现广角法XRD衍射花样最大峰值的PZT的场合，P0(0)与P0(1)之差由5μC/cm2提高到20μC/cm2，可获得更令人满意的电容器特性。此时PZT的晶体结构为正方晶系。
4.写入、读出的方法
接着，就本实施例的强电介质存储装置1000上的写入、读出动作举例说明。
以下，通过将位线16设于比字线12高的电位，使强电介质电容器极化而写入数据后的状态定义为数据1的写入；通过将字线12设于比位线16高的电位，使强电介质电容器极化而写入数据后的状态定义为数据0的写入。并且，位线16的电位高于字线12的场合，写入电压Vwrite的符号为正(+)；位线16的电位低于字线12的场合，写入电压Vwrite的符号为负(-)。换言之，在正的写入电压Vwrite加于位线16与字线12之间时，进行数据1的写入；在负的写入电压Vwrite加于位线16与字线12之间时，进行数据0的写入。
并且，读出电压Vread的符号，在位线16的电位高于字线12的场合为正(+)，位线16的电位低于字线12的场合为负(-)。
4.1写入动作
以下，举例说明写入动作。首先，考虑所有选择存储单元被置于数据0的状态。再有，将所有选择存储单元置于数据0的方法是，例如通过在所有选择存储单元的位线16与字线12之间施加负的写入电压-Vwrite来进行。负的写入电压-Vwrite，被设于其绝对值小于负饱和电压的绝对值的电压值上，在负饱和电压的绝对值的90％以下较好，在30～75％则更好，在45～60％之间则最好。
接着，在要写入数据1的存在存储单元处的位线16与字线12之间，施加正的写入电压+Vw。该正的写入电压+Vw，设于其绝对值低于正饱和电压的绝对值的电压值上，在饱和电压绝对值的90％以下较好，在30～75％则更好，在45～60％之间则最好。在写入该数据1时，在要保持数据0写入的选择存储单元的位线16与字线12之间，施加使该选择存储单元的极化状态不反转的电压。这样，使得要保持数据0写入的选择存储单元的极化状态不发生反转，其数据0被保持。
并且，在数据1写入时，为了防止写入时的串扰，在非选择存储单元的电容器上加预定的电压。具体而言，在非选择存储单元的位线16与字线12之间施加第一电压，以使非选择存储单元的极化状态不发生反转。第一电压绝对值的最大值，例如可以为写入电压绝对值的1/2，最好为写入电压绝对值的1/3。如此，就可在选择存储单元中写入数据0和数据1。
再有，写入动作并不限于上述方式，例如也可采用以下的方式。
(1)首先，也可以这样进行数据1和数据0的写入，就是先将所有的选择存储单元设于数据1，然后只使预定的选择存储单元改变到数据0。
(2)正的写入电压+Vwrite的绝对值和负的写入电压-Vwrite的绝对值可以为相同的值，也可以为不同的值。
再有，上述强电介质存储装置的动作中，除了写入电压绝对值低于饱和电压的绝对值这点之外，可以应用特开平9-116107号公报所公开的技术。
4.2读出动作
以下，就读出动作进行说明。
在选择存储单元的位线16与字线12之间，施加正的读出电压+Vread。由此，此时在读出放大器上读出流经被选择位线16的电流或将位线16设于高阻抗后的电位，即读出选择存储单元的数据。再有，读出时也可以施加负的读出电压-Vread进行读出。
再有，可以让该读出动作跟1或数据0的再写入兼用。这时，读出电压±Vread的绝对值，低于饱和电压的绝对值，在饱和电压绝对值的90％以下较好，在30～75％则更好，在45～60％之间则最好。并且，在该场合，为了防止读出时的串扰，在非选择存储单元的电容器上加预定的电压。具体而言，在非选择存储单元的位线16与字线12之间施加第二电压，以使非选择存储单元的极化状态不发生反转。第二电压绝对值的最大值，例如可以为读出电压绝对值的1/2，最好为读出电压绝对值的1/3。
5.作用与效果
以下，就与强电介质存储装置相关的作用与效果进行说明。
本实施例中，写入电压的绝对值低于饱和电压的绝对值。通过这种方式，跟将写入电压设于饱和电压上相比，可以增大开关极化量与非开关极化量之差。因此，可以增大数据1读出和数据0读出的位线电位之差，进一步抑制误动作的发生。
并且，开关极化量与非开关极化量之差越大，意味着磁滞回线的矩形性就越好。因此，通过使写入电压的绝对值低于饱和电压的绝对值，可使强电介质电容器的磁滞回线容易满足上述式1与式2的条件。也就是说，可以增大P0(0)和P0(1)之间的极化量的差值。其结果，可以使强电介质存储器更可靠地工作。
以下，说明开关极化量与非开关极化量。图5示出了强电介质电容器的磁滞回线特性。图5中，Psw为开关极化量，Pns为非开关极化量。具体而言，在使选择存储单元变到数据1的极化状态后读出的场合，读出前记录为数据0的选择存储单元的读出前后的极化量之差为开关极化量；读出前记录为数据1的选择存储单元的读出前后的极化量之差为非开关极化量。更具体地说，Psw就是在数据0已写入的存储单元上施加了(1/3)Vs的状态之后，在该存储单元施加Vs后读出数据时的极化量。而Pns就是就是在数据1已写入的存储单元上施加了(-1/3)Vs的状态之后，在该存储单元施加Vs后读出数据时的极化量。
再有，加于非选择存储单元的第一电压与第二电压的绝对值，被设为写入和读出电压绝对值的1/2时，Psw使在数据0已写入的存储单元中施加了(1/2)Vs的状态后，在该存储单元施加Vs后读出数据得以实现；而Pns使在数据1已写入的存储单元中施加了(-1/2)Vs的状态之后，在该存储单元施加Vs后读出数据得以实现。
现在，再对上述的饱和电压进行定义。所谓饱和电压，就是强电介质电容器的残留极化饱和的电压。具体而言，正饱和电压指的是在位线电位相对于字线电压提高后，即使再提高到该电位以上，极化量Pr也不再上升的电压。更具体地说，就是图6所示的饱和极化量Psat处的施加电压Vsat。而负饱和电压指的是在位线电位相对于字线电压降低后，即使再降低到该电位以下，极化量也不再下降的电压。
6.关于强电介质存储器结构的示例
图7是模式表示与实施例有关的强电介质存储装置结构的截面图。
下面，以存储单元阵列100和外围电路部分60在同一衬底上形成的情况进行说明。
存储单元阵列100和外围电路部分60，形成于不同的层上。存储单元阵列100和外围电路部分60在不同的层上形成，增加了存储单元阵列100和外围电路部分60在形成位置上的自由度。本例中，外围电路部分60在下层形成，而存储单元阵列100在上层形成。
外围电路部分60由在单晶硅衬底401上形成的MOS晶体管402构成。MOS晶体管402，由单晶硅衬底401、源漏区405、栅绝缘膜403与栅电极404构成。MOS晶体管402之间，用元件分隔氧化膜406分隔。在衬底401上形成第一层间绝缘层407，在第一层间绝缘层407上形成第一布线层408。
在第一层间绝缘层407和第一布线层408上面，形成第二层间绝缘膜409。在第二层间绝缘层409之上，形成存储单元阵列100。存储单元阵列100中，设有下部电极(字线或位线)410、强电介质膜411与上部电极(位线或字线)412。在存储单元阵列100上面，形成第三层间绝缘层413。存储单元阵列100和外围电路部分60，通过第二布线层414电气连接。保护膜415形成于第三层间绝缘层413之上。具有上述结构的存储单元阵列100和外围电路部分60可以在同一衬底上集成。存储单元阵列100和外围电路部分60可以面对面重叠地形成，也可以相互不重叠地形成。
再有，在图7所示的场合，存储单元阵列100形成于外围电路部分60之上；当然也可以不将存储单元阵列设置在外围电路部分的上方，而采用存储单元阵列跟外围电路部分在同一平面上连接的结构。
在上述实施例中，外围电路部分60的布线层408可以用如Cu或以Cu为主要成分的合金等耐热性能好的材料形成。这样，即使强电介质层411在约600℃的温度下进行结晶时，金属布线层408也不至于发生小丘(hillock)。该金属布线层不仅可以采样Cu系列的材料，也可采用Mo、W等材料。并且，即使在CPU、SRAM与逻辑电路等混装于该强电介质存储装置的装置中，也可用Cu或Cu为主的合金来形成金属布线层。
7.存储单元阵列的制造方法
接着，用图3所示的例子，对上述存储单元阵列的制造方法加以说明。
图3中，在衬底10上形成第一信号电极12。至于第一信号电极12的材料，可以列举Ir、IrOx、Pt、RuOx、SrRuOx与LaSrCoOx等。第一信号电极12的形成，可以采用溅镀、蒸镀等方法。第一信号电极12，可以有单层或多层的淀积结构。
接着，通过刻蚀第一信号电极12，形成第一信号电极12的图案。第一信号电极12的刻蚀方法，可以有RIE、溅射刻蚀、等离子刻蚀等方法。
接着，在形成第一信号电极12的衬底10上，形成强电介质层14。至于强电介质层的材料，可以列举的有钙钛矿型氧化物强电介质(例如SrBi2Ta2O9)。采用SrBi2Ta2O9的场合，其介电常数因成分的偏差和制作方法而不同，在不加偏置电压的状态下一般在250～400的范围内。对于强电介质层14的材料没有特别的限定，在不加偏置电压的状态下其介电常数在400以下为好，在300以下则更好。并且，作为强电介质层14的材料，除了SrBi2Ta2O9之外，也可采用有相同构成元素但成分不同的SBT系列的材料或SrBi2Nb2O9等材料。至于强电介质层14的形成方法，例如可以采用溶胶凝胶(ゾルゲル)或MOD材料的旋涂法与浸渍法、溅镀法、MOCVD法、激光磨蚀法等。强电介质层的厚度并无特别限制，但若设写入电压的绝对值为|Vwrite|(V)，强电介质层的厚度为T1(μm)，以满足以下的关系为宜。也就是，强电介质层的厚度，以|Vwrite|/T1≤17(V/μm)为好，若满足|Vwrite|/T1≤15(V/μm)则更佳。
接着，刻蚀强电介质层14，形成强电介质层14的图案。
然后，在强电介质层14上形成第二信号电极16。第二信号电极16的材料与形成方法，可以跟用于第一信号电极12的相同。接着，对第二信号电极16进行刻蚀，形成第二信号电极16的图案。第二信号电极16的刻蚀方法，可以跟用于第一信号电极12的相同。通过上述方式，使存储单元阵列100得以形成。
8.变形例
上述实施例可作如下的变形。
强电介质层14，在存储单元阵列100的形成区域上连续形成。但是，并不以此为限，例如可以采用如下的任一种方案：1)沿第一电极12以线状形成；2)沿第二电极16以线状形成；以及3)只在第一电极12与第二电极16交叉区域形成。
9.实验例
(1)通过实验，研究了开关极化量与非开关极化量之差(Psw-Pns)和写入电压Vs之间的关系。图8给出了表示开关极化量与非开关极化量之差和写入电压Vs之间关系的曲线图。表1给出了跟各写入电压对应的开关极化量与非开关极化量之差的数据。表中，Psw表示在写入数据0的存储单元中，在已施加(1/3)Vs的状态后在该存储单元中施加Vs而读出数据时的极化量。又，Pns表示在写入数据1的存储单元中，在已施加(-1/3)Vs的状态后在该存储单元中施加Vs而读出数据时的极化量。
该实验以如下条件进行：以SrBi2Ta2O9作为强电介质层材料；强电介质层的厚度取120nm；强电介质层中的饱和电压为2.0V。
图8显示，在写入电压Vwrite低于2.0V(饱和电压)时的Psw-Pns的差值，高于写入电压Vwrite为2.0V时。由此可知，一旦写入电压低于饱和电压，Psw-Pns的差值就变大。
[表1]
| Vs(V) | Psw-Pns(μC/cm2) |
| 0.6 | 8.5 |
| 0.9 | 12.0 |
| 1.2 | 8.0 |
| 1.5 | 5.0 |
| 1.8 | 2.0 |
(2)实验研究了强电介质层材料的介电常数和开关极化量与非开关极化量之差(Psw-Pns)之间的关系。表2给出了对应强电介质层材料的介电常数的开关极化量与非开关极化量之差(Psw-Pns)的数据。
该实验中，介电常数取偏置电压为0V时的值；强电介质层以浸渍法形成；强电介质层的厚度为120nm；写入电压为1.2V。
表2显示，随着介电常数的降低，开关极化量与非开关极化量之差(Psw-Pns)增大。
[表2]
| 材料 | 介电常数 | Psw-Pns(μC/cm2) |
| SrBi2Ta2O9 | 300 | 8.0 |
| SrBi2Ta1.8Nb0.2O9 | 250 | 10.0 |
| SrBi2Nb2O9 | 170 | 13.0 |
本发明并不以上述实施例为限，在不超出本发明要点的范围内可以有种种变更。
Claims (21)
1.一种强电介质存储装置，设有存储单元成矩阵排列的存储阵列，其中包括：第一信号电极，在跟该第一信号电极交叉的方向上排列的第二信号电极，以及至少设于所述第一信号电极与所述第二信号电极的交叉区域的强电介质层；
设所述第一信号电极与所述第二信号电极之间所加电压的绝对值的最大值为Vs，则由所述第一电极、所述第二电极以及所述强电介质层构成的强电介质电容器的极化值P，当施加电压从+Vs设为-1/3Vs时在0.1P(+Vs)＜P(-1/3Vs)的范围内，当施加电压从-Vs设为+1/3Vs时在0.1P(-Vs)＞P(+1/3Vs)的范围内。
2.如权力要求1所述的强电介质存储装置，其特征在于：所述强电介质层包含至少由Sr、Bi、Nb与O等元素构成的化合物。
3.如权力要求2所述的强电介质存储装置，其特征在于：所述化合物用化学分子式SrBixNbyOz表示，式中：x＝1.5～2.5、y＝1.5～2.5、z＝7～11。
4.如权力要求2所述的强电介质存储装置，其特征在于：所述化合物用化学分子式SrBix(TawNb1-w)yOz表示，式中：x＝1.5～2.5、y＝1.5～2.5、z＝7～11、w＝0～0.9。
5.如权力要求1所述的强电介质存储装置，其特征在于：所述强电介质层包含不具有90°磁畴的化合物。
6.如权力要求5所述的强电介质存储装置，其特征在于：所述强电介质层包含具有钨青铜构造的晶体结构的化合物。
7.如权力要求5或6所述的强电介质存储装置，其特征在于：采用所述化合物的所述强电介质层，以广角法进行XRD衍射时在(001)面上出现最大峰值。
8.如权力要求1所述的强电介质存储装置，其特征在于：所述强电介质层包含至少由Pb、Ti与O等元素构成的化合物。
9.如权力要求8所述的强电介质存储装置，其中所述强电介质层由单相的化合物构成。
10.如权力要求1所述的强电介质存储装置，其特征在于：所述强电介质层包含至少由Pb、Ti、Zr与O等元素构成的化合物。
11.如权力要求10所述的强电介质存储装置，其特征在于：所述化合物用化学分子式Pbx(Zr1-yTiy)Oz表示，式中：x＝0.9～1.3、y＝0.6～1.0、z＝2.8～3.4。
12.如权力要求11所述的强电介质存储装置，其特征在于：所述化合物的晶体结构属于正方晶系。
13.如权力要求11所述的强电介质存储装置，其特征在于：采用所述化合物的所述强电介质层，用广角法进行X射线衍射(XRD)时衍射花样的最大峰值出现在(001)面上。
14.如权力要求1～6、8～13中任一项所述的强电介质存储装置，其特征在于：
对被选择的所述存储单元的信息写入，通过在该存储单元上第一信号电极与第二信号电极之间施加写入电压来实现；
所述写入电压的绝对值，低于所述强电介质电容器残留极化饱和时的饱和电压的绝对值。
15.如权力要求14所述的强电介质存储装置，其特征在于：
被选择的所述存储单元的信息读出，通过在该存储单元上第一信号电极与第二信号电极之间施加读出电压来实现；
所述读出电压的绝对值，低于饱和电压的绝对值。
16.如权力要求15所述的强电介质存储装置，其特征在于：所述写入电压的绝对值和所述读出电压的绝对值相同。
17.如权力要求1～6、8～13中任一项所述的强电介质存储装置，其特征在于：
对被选择的所述存储单元的信息写入，通过在该存储单元上第一信号电极与第二信号电极之间施加写入电压来实现；
对被选择的所述存储单元的信息读出，通过在该存储单元上第一信号电极与第二信号电极之间施加读出电压来实现；
当所述写入电压为±Vs，所述读出电压为+Vs或-Vs时，
所述|Vs|低于所述强电介质电容器残留极化饱和时的饱和电压的绝对值。
18.如权力要求1～6、8～13、15与16中任一项所述的强电介质存储装置，其特征在于：
就所述强电介质电容器的极化值P而论，
所述施加电压从+Vs设为-1/3Vs时，P(0V)/P(Vs)大于0.6；
所述施加电压从-Vs设为+1/3Vs时，P(0V)/P(-Vs)大于0.6。
19.如权力要求1～6、8～13、15与16中任一项所述的强电介质存储装置，其特征在于：所述存储单元阵列跟外围电路集成在同一衬底上。
20.如权力要求19所述的强电介质存储装置，其特征在于：
还包括用以对所述存储单元有选择地进行信息写入或读出的外围电路部分；
所述存储单元阵列和所述外围电路部分设置在不同的层上。
21.如权力要求20所述的强电介质存储装置，其特征在于：至少所述外围电路部分的布线采用Cu或以Cu为主要成分的合金形成。
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397122 | 2000-12-27 | ||
| JP397122/2000 | 2000-12-27 | ||
| JP403227/2000 | 2000-12-28 | ||
| JP2000403231 | 2000-12-28 | ||
| JP2000403227 | 2000-12-28 | ||
| JP403231/2000 | 2000-12-28 | ||
| JP85747/2001 | 2001-03-23 | ||
| JP2001085747 | 2001-03-23 | ||
| JP393630/2001 | 2001-12-26 | ||
| JP2001393630A JP2002353419A (ja) | 2000-12-27 | 2001-12-26 | 強誘電体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1426602A true CN1426602A (zh) | 2003-06-25 |
Family
ID=27531760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01808428A Pending CN1426602A (zh) | 2000-12-27 | 2001-12-27 | 强电介质存储装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6690599B2 (zh) |
| JP (1) | JP2002353419A (zh) |
| CN (1) | CN1426602A (zh) |
| WO (1) | WO2002052651A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102428586A (zh) * | 2009-04-27 | 2012-04-25 | 佳能株式会社 | 钨青铜型压电材料及其制备方法 |
| CN101699627B (zh) * | 2009-11-12 | 2012-06-27 | 中国人民解放军国防科学技术大学 | 一种非易失性存储阵列 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002269972A (ja) | 2000-12-27 | 2002-09-20 | Seiko Epson Corp | 強誘電体メモリ装置および強誘電体キャパシタからなるメモリセルに対する動作方法 |
| JP4024166B2 (ja) * | 2002-03-20 | 2007-12-19 | 三洋電機株式会社 | 強誘電体メモリ |
| US7259745B2 (en) * | 2003-03-05 | 2007-08-21 | Canon Kabushiki Kaisha | Method for driving electrophoresis display apparatus |
| JP2004303293A (ja) * | 2003-03-28 | 2004-10-28 | Seiko Epson Corp | 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置 |
| JP4024196B2 (ja) * | 2003-09-30 | 2007-12-19 | 三洋電機株式会社 | 強誘電体メモリ |
| JP4639049B2 (ja) * | 2004-01-14 | 2011-02-23 | パトレネラ キャピタル リミテッド， エルエルシー | メモリ |
| JP2005251843A (ja) * | 2004-03-02 | 2005-09-15 | Nec Electronics Corp | 半導体装置、その製造方法及び記憶装置 |
| US20050218398A1 (en) * | 2004-04-06 | 2005-10-06 | Availableip.Com | NANO-electronics |
| US7330369B2 (en) * | 2004-04-06 | 2008-02-12 | Bao Tran | NANO-electronic memory array |
| US20050218397A1 (en) * | 2004-04-06 | 2005-10-06 | Availableip.Com | NANO-electronics for programmable array IC |
| US7019391B2 (en) | 2004-04-06 | 2006-03-28 | Bao Tran | NANO IC packaging |
| US7862624B2 (en) * | 2004-04-06 | 2011-01-04 | Bao Tran | Nano-particles on fabric or textile |
| US7671398B2 (en) * | 2005-02-23 | 2010-03-02 | Tran Bao Q | Nano memory, light, energy, antenna and strand-based systems and methods |
| US7393699B2 (en) | 2006-06-12 | 2008-07-01 | Tran Bao Q | NANO-electronics |
| JP2011044579A (ja) * | 2009-08-21 | 2011-03-03 | Murata Mfg Co Ltd | 圧電薄膜素子及びその製造方法 |
| US8284621B2 (en) * | 2010-02-15 | 2012-10-09 | International Business Machines Corporation | Strobe offset in bidirectional memory strobe configurations |
| US8416609B2 (en) | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
| US8437174B2 (en) * | 2010-02-15 | 2013-05-07 | Micron Technology, Inc. | Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming |
| US8634224B2 (en) | 2010-08-12 | 2014-01-21 | Micron Technology, Inc. | Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell |
| SG10201912373QA (en) * | 2016-12-02 | 2020-02-27 | Carver Scientific Inc | Memory device and capacitive energy storage device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373743B1 (en) * | 1999-08-30 | 2002-04-16 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| JPH07115141A (ja) * | 1993-10-14 | 1995-05-02 | Hitachi Ltd | 半導体記憶装置 |
| JPH08264525A (ja) | 1995-03-20 | 1996-10-11 | Olympus Optical Co Ltd | ビスマス層状化合物薄膜の形成方法 |
| US5753934A (en) * | 1995-08-04 | 1998-05-19 | Tok Corporation | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film |
| JP3310881B2 (ja) | 1995-08-04 | 2002-08-05 | ティーディーケイ株式会社 | 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法 |
| JP3327071B2 (ja) | 1995-10-16 | 2002-09-24 | ソニー株式会社 | 強誘電体記憶装置 |
| JPH09116111A (ja) | 1995-10-23 | 1997-05-02 | Olympus Optical Co Ltd | 半導体装置 |
| JP3246294B2 (ja) | 1995-10-24 | 2002-01-15 | ソニー株式会社 | 強誘電体記憶装置およびその製造方法 |
| JP3629099B2 (ja) * | 1996-06-28 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置 |
| JP4085459B2 (ja) | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | ３次元デバイスの製造方法 |
| JP4322347B2 (ja) | 1999-03-15 | 2009-08-26 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| JP2000286396A (ja) * | 1999-03-31 | 2000-10-13 | Yamaha Corp | 強誘電体メモリ及び強誘電体メモリの製造方法 |
-
2001
- 2001-12-26 JP JP2001393630A patent/JP2002353419A/ja not_active Withdrawn
- 2001-12-27 CN CN01808428A patent/CN1426602A/zh active Pending
- 2001-12-27 WO PCT/JP2001/011546 patent/WO2002052651A1/ja active Application Filing
- 2001-12-27 US US10/026,892 patent/US6690599B2/en not_active Expired - Lifetime
-
2003
- 2003-04-02 US US10/404,538 patent/US6891741B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102428586A (zh) * | 2009-04-27 | 2012-04-25 | 佳能株式会社 | 钨青铜型压电材料及其制备方法 |
| CN101699627B (zh) * | 2009-11-12 | 2012-06-27 | 中国人民解放军国防科学技术大学 | 一种非易失性存储阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6690599B2 (en) | 2004-02-10 |
| WO2002052651A1 (fr) | 2002-07-04 |
| US20020159306A1 (en) | 2002-10-31 |
| US20040022090A1 (en) | 2004-02-05 |
| JP2002353419A (ja) | 2002-12-06 |
| US6891741B2 (en) | 2005-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1426602A (zh) | 强电介质存储装置 | |
| CN100337333C (zh) | 非易失性触发器 | |
| CN1220985C (zh) | 铁电非易失存储器中的存储器结构及其读出方法 | |
| JP3118063B2 (ja) | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶素子の製造方法 | |
| CN1684260A (zh) | 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置 | |
| CN1421869A (zh) | 强介质存储器及其动作方法 | |
| CN1610976A (zh) | 采用电介质存储元件的多态非易失性集成电路存储系统 | |
| CN1274024C (zh) | 强电介质半导体存储器 | |
| CN1894751A (zh) | 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法 | |
| WO2010131310A1 (ja) | 半導体メモリセルおよびその製造方法 | |
| CN1445784A (zh) | 强感应体存储器及其动作方法和存储器装置 | |
| US5822239A (en) | Method of writing data to a single transistor type ferroelectric memory | |
| CN1426584A (zh) | 强电介质存储装置及对由强电介质电容器构成的存储单元的操作方法 | |
| CN1574287A (zh) | 强电介质存储元件及其制造方法 | |
| CN1246905C (zh) | 存储单元阵列及其制造方法以及强电介质存储装置 | |
| US20070190670A1 (en) | Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same | |
| CN100339996C (zh) | 强电介质材料、其膜、电容器及它们的制法、强电介质存储器 | |
| CN1217818A (zh) | 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器 | |
| CN1512224A (zh) | 显示设备 | |
| CN1426585A (zh) | 强电介质存储器装置及其驱动方法 | |
| Kato et al. | 0.18-/spl mu/m nondestructive readout FeRAM using charge compensation technique | |
| US6785155B2 (en) | Ferroelectric memory and operating method therefor | |
| CN1320928A (zh) | 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵 | |
| US7056750B2 (en) | Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory | |
| CN1571067A (zh) | 铁电体存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |