CN1444285A - 半导体元件和使用半导体元件的半导体装置 - Google Patents

半导体元件和使用半导体元件的半导体装置 Download PDF

Info

Publication number
CN1444285A
CN1444285A CN03107081A CN03107081A CN1444285A CN 1444285 A CN1444285 A CN 1444285A CN 03107081 A CN03107081 A CN 03107081A CN 03107081 A CN03107081 A CN 03107081A CN 1444285 A CN1444285 A CN 1444285A
Authority
CN
China
Prior art keywords
film
dielectric film
crystalline semiconductor
linear
semiconductor area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03107081A
Other languages
English (en)
Other versions
CN100350617C (zh
Inventor
山崎舜平
加藤清
矶部敦生
宫入秀和
须泽英臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1444285A publication Critical patent/CN1444285A/zh
Application granted granted Critical
Publication of CN100350617C publication Critical patent/CN100350617C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Abstract

提供有高电流驱动能力、能够高速运转并在多个半导体元件中几乎没有变化的半导体元件。它以下述事实为特征：半导体元件有包括多个晶体取向的第一结晶半导体区，第一结晶半导体区连接到导电的第二结晶半导体区，其中第一结晶半导体区在平行于在绝缘表面上的线形条状图形中延伸的绝缘膜的方向延伸，且第二结晶半导体区被提供，包括以线形条状图形延伸的绝缘膜。

Description

半导体元件和使用半导体元件的半导体装置
发明领域
本发明涉及用带有晶体结构的半导体膜形成的半导体元件和制造该半导体元件的方法，并涉及装备有集成了半导体元件和制造该半导体元件方法的电路的半导体装置。本发明尤其涉及使用场效应晶体管(典型地，薄膜晶体管)和结晶半导体膜的薄膜二极管。该场效应晶体管用结晶半导体膜形成沟道形成区，其作为半导体元件形成于绝缘表面上。
技术背景
发展了形成以这样的方式生产使得非晶半导体膜形成于绝缘衬底上并晶化的诸如晶体管的半导体元件的技术。尤其，照射激光束和晶化非晶硅膜的技术应用到薄膜晶体管(TFT)的制造技术中。用带有晶体结构半导体膜(结晶半导体膜)生产的晶体管应用于以液晶显示装置为代表的平面型显示装置(平板显示器)。
通过在半导体制造工艺中使用激光束，发展了形成于半导体衬底或半导体膜上的非晶半导体膜或损坏的层的重结晶的技术，和形成于绝缘表面上的非晶半导体膜的晶化技术。应用于该半导体制造工艺的激光振荡装置的广泛使用的激光束以诸如准分子激光的气体激光和诸如YAG激光的固体激光为代表。
通过激光束的照射对非晶半导体膜晶化的实例公开于JP-A-62-104117中，其建议了用高速扫描对非晶半导体膜的多晶化，其中激光束的扫描速度设为高于束斑直径x 5000/秒，而不使非晶半导体膜造成完全融化的状态。此外，U.S.Pat No.4,330,363公开了基本上在半导体膜上形成单晶区的技术，其通过照射延伸的激光束以岛的形状形成。或者JP-A-8-195357公开了使用诸如激光处理设备的非晶半导体膜的晶化方法，其在光学系统中在照射前以线形形式处理光束。
另外，JP-A-2001-144027建议了这样的技术，使得带有大晶粒尺寸的结晶半导体膜通过用诸如Nd：YVO4激光器的固体激光振荡装置将二次谐波的激光束照射到非晶半导体膜上形成。晶体管就这样构成了。
然而，当晶化通过将激光束照射到形成于平坦表面上的非晶半导体膜上实现时，晶体被制成多晶，产生不适当形成的诸如晶粒边界的缺陷。因而，无法得到没有偏差的晶体取向。
晶体缺陷包括在晶粒边界中，导致载流子陷阱。这可以认为是电子或空穴迁移度下落的要因因素。并且，由于晶化、施加在基材上的热应力或晶格不匹配引起的半导体膜的体积收缩，不能形成既没有偏差也没有晶体缺陷的半导体膜。因此，如果诸如粘结背蚀(bond-and-etchback)SOI(绝缘体上的硅)的特殊方法被排除在外，形成于绝缘表面上的晶化的或重结晶的结晶半导体膜不能得到与形成于单晶衬底上的MOS晶体管等价的质量。
上述平板显示装置等具有形成于玻璃衬底上的半导体膜，以构成晶体管。然而，几乎不可能排列晶体管，以便于消除不适当形成的晶粒边界。即，不可预计地包括在其中的晶体缺陷或晶粒边界不能通过严格控制晶体管沟道形成区的可晶化性消除。因此，这产生了不仅是晶体管电学性质差，而且是每个元件性能变化的成因因素。
尤其，当结晶半导体膜用激光束形成于当前大量工业使用的非碱性玻璃衬底上时，激光束的焦点根据非碱性玻璃衬底本身波动(surge)的影响而变化，作为结果，涉及到引起结晶变化的问题。另外，为了让非碱性玻璃衬底避免被碱金属污染，有必要制备诸如绝缘膜的保护膜作为基础膜。且几乎不可能在上面形成结晶半导体膜，带有大晶粒尺寸且没有已被消除了的晶粒边界和晶体缺陷。
发明简述
考虑到上述问题，本发明的目的是提供半导体装置，具有形成于绝缘衬底上、尤其是在玻璃衬底作为支撑基底的绝缘表面上、没有至少在沟道形成区中存在的晶粒边界的结晶半导体膜，由高电流驱动能力和多个元件中几乎没有变化并能高速运转的半导体元件组或半导体元件构成。
为了克服上述问题，本发明中，包括以线形条状图形延伸的凸起或凹处的绝缘膜形成于带有绝缘表面的衬底上。非晶半导体膜形成于绝缘膜上。然后形成结晶半导体膜，其以这样的方式晶化，使得半导体膜在对应于绝缘膜凹处的部分(下文中只称作凹处)中融化并灌注。另外，形成结晶半导体膜，其在进行了不必要区域的刻蚀去除之后，从结晶半导体膜(今后作为半导体元件的一部分)中以岛的形状被分离出来。栅绝缘膜和栅电极提供在结晶半导体膜上，使得形成沟道形成区的部分可以作为形成于凹处上的结晶半导体膜。
附带的，至于包括凹处和凸起(今后只称作凸起)的绝缘膜，形成于凸起上的结晶半导体膜的可晶化性与形成于凹处上的结晶半导体膜相比要差。然而，本发明中，形成于凸起上的结晶半导体膜确实地(positively)用作电极(如果是薄膜晶体管，它相当于源区或漏区)或线路。当用作线路时，由于关于占有面积的设计灵活性很高，适用性扩大了，从而线路长度可以调节以用作电阻，或假定弯曲形状的形式，有可能作为保护电路起作用。
凹处可以通过在绝缘衬底的表面之上的直接刻蚀处理令人满意的形成，或者可以通过使用氧化硅、氮化硅或氧氮化硅膜并进行这些膜的刻蚀处理的间接刻蚀处理形成。根据半导体元件和尤其包括晶体管沟道形成区的岛状半导体膜的排列形成凹处，并优选的形成，至少与沟道形成区一致。而且，凹处以延伸的方式提供在沟道长度的方向上。凹处的宽度(在限定为沟道形成区的情形中是沟道宽度方向)形成为0.01μm或更多且2μm或更少，或者优选的形成为0.1μm-1μm，深度形成为0.01μm或更多且3μm或更少，或者优选的为0.1μm或更多且2μm或更少。
当然，还有可能在绝缘表面上形成绝缘岛状膜，并确实地形成凸起。该情形中，由于以线形条状图形相邻地延伸的凸起相对地形成对应于凹处的部分。因而，可以根据包括半导体元件沟道形成区的岛状半导体膜的排列形成凹处，宽度也可以包含在前面提到的范围中。
用等离子体CVD法、溅射法和减压CVD法形成的多晶半导体膜或非晶半导体膜，或者用固相生长形成的多晶半导体膜应用于半导体膜，其在第一阶段形成，从绝缘膜覆盖到凹处。此外，如本发明所用的非晶半导体膜不仅包括狭义上完整非晶结构的膜，而且包括其中包括细晶颗粒的状态或所谓的细晶半导体膜，并且局部地包括晶体结构的半导体膜也包括在内。典型地，应用非晶硅膜，此外，非晶锗硅膜、非晶碳化硅膜等也可以应用。而且，通过用众所周知的方法晶化这些非晶半导体膜形成多晶半导体膜。
非晶半导体膜被融化并晶化的装置包括限定气体激光振荡装置或固体激光振荡装置作为光源的脉冲振荡，或连续振荡器激光束。要照射的激光束线性地在光学系统中会聚，分布强度在长度方向有均匀的区域，要照射的激光束还可以在正交方向有分布。短束固体激光振荡装置被应用于用作光源的激光振荡装置，尤其优选地应用片状(slab)激光振荡装置。或者还可以应用固体激光振荡装置和片状结构放大器的组合。固体激光振荡装置使用Nd、Tm、和Ho掺杂的棒，或尤其使用Nd、Tm、和Ho掺杂的诸如YAG、YVO4、YLF、YAlO3的晶体。作为片状材料，使用诸如Nd：YAG、Nd：GGG(钆、镓、石榴石)、或GSGG的Nd：GSGG(钆、钪、镓、石榴石)的晶体。片状激光在平板状激光介质中以Z字型光路前进，重复全反射。
顺从上述激光束的强光也可以令人满意的被照射。会聚发自诸如卤素灯、氙灯、高压汞蒸汽灯、金属卤化物灯和准分子灯的光，有高能量密度的光可以作为光源的实例。
晶化或重结晶通过这样的过程进行，使得线性地会聚并在长度方向延伸的激光束或强光照射到结晶半导体膜上，且激光束的照射位置和具有上面形成了结晶半导体膜的衬底相对移动，以扫描其部分或整个表面，以由此使结晶半导体膜被融化。激光束的扫描方向在沿着形成于绝缘膜上并在条状图形中线性延伸的凹处的长度方向进行，或者在晶体管的沟道长度方向。通过上述步骤，晶体可以沿着激光束的扫描方向生长，并可以防止晶粒边界交叉在沟道长度方向。
而且，激光束的照射典型地从半导体膜的上表面侧进行。然而，照射方法可以以这种方式变化，使得可以进行从下表面侧(衬底侧)的照射、从上表面倾斜的照射、或从下表面倾斜的照射、或者从上表面和下表面两侧的照射(也包括从倾斜的照射)。
而且，作为其它构成，结晶半导体膜可以提供在玻璃或石英衬底上的包含一种或多种选自W、Mo、Ti、Ta、和Cr的种类的金属层上，绝缘膜插入金属层和结晶半导体膜之间。或者构成可以这样形成，使得包含一种或多种选自W、Mo、Ti、Ta、和Cr的金属层和金属层上由氮化铝或氧氮化铝组成的绝缘膜提供在玻璃或石英衬底上，结晶半导体膜提供在该绝缘膜上。这里形成的金属层还可以作为遮挡(shading)膜，其中断实现到沟道形成区上的入射的光，或通过给出特定的势(specific potential)能控制耗尽层或固定电荷的传播。而且，金属层还可以作为散热片以使焦耳热扩散。
通过设定凹处的深度与半导体膜的厚度可比或更多，用激光束或强光的照射融化的半导体膜由于表面张力会聚到凹处并固化。因此，形成于绝缘膜凸起上的半导体膜的厚度可以变薄，并可以把应力偏差集中在此。而且，凹处的侧面指定了晶体取向的一定水平。
半导体膜以融化的状态通过表面张力会聚在形成于绝缘衬底上的凹处中。通过从几乎是凹处侧面与底面的交叉处进行晶体生长，随着晶化产生的偏差可以集中在凹处以外的区域。即，所形成的使凹处被填满的结晶半导体区(第一结晶半导体区)可以没有偏差。保留在绝缘膜上并包括晶粒边界和晶体缺陷的结晶半导体区(第二结晶半导体区)用于半导体元件沟道形成区之外的部分，并典型地用作源区或漏区。
形成没有存在于上面的晶粒边界的结晶半导体膜之后，通过图形化形成半导体元件的有源层(作为载流子迁移进程(course)的半导体层)，形成开始与有源层接触的栅绝缘膜，另外形成栅电极。随后，场效应晶体管用众所周知的技术形成。
通过指定诸如晶体管的半导体元件，或尤其是形成沟道形成区的区域，形成没有存在于其中的晶粒边界的结晶半导体区域成为可能。通过上述步骤，由不适当介入的晶粒边界或晶体缺陷产生的性能变化的要因因素可以被消除。即，可以实现有高电流驱动能力、能实现高速运转、并在多个元件之间几乎没有变化的半导体元件或半导体元件组。
附图简要说明
图1是说明本发明晶化方法的透视图。
图2是说明本发明晶化方法的透视图。
图3是说明本发明晶化方法的透视图。
图4是说明本发明晶化方法的透视图。
图5A-5E是说明晶化中孔径部分形式与结晶半导体膜形式之间关系的纵截面视图。
图6A-6D是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图7A-7D是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图8A-8D是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图9A-9E是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图10A-10E是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图11A-11F是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图12A-12F是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图13A-13C是示出可用于本发明晶体管的栅结构实例的纵截面视图。
图14A-14F是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图15A-15F是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图16A-16C是说明本发明晶体管制造工艺的纵截面视图。
图17是说明本发明晶体管制造工艺的纵截面视图。
图18A-18D是说明本发明晶体管制造工艺的俯视图和纵截面视图。
图19是示出本发明的半导体装置实例的外视图。
图20A-20G是示出本发明的电子装置实例的图。
图21是示出本发明用于操作的激光照射装置的图。
图22A-22D是示出本发明用于操作的激光束的构成的图。
图23A和23B是观察在结晶硅膜的Seco刻蚀之后由本发明得到的结晶硅膜上表面的TEM照片及其示意图。
图24A和24B是观察在结晶硅膜的Seco刻蚀之后由本发明得到的该结晶硅膜上表面的TEM照片及其示意图。
图25是示出形成于凹处中的晶体取向的EBSP绘制数据(mappingdata)。
图26A和26B是观察由本发明得到的结晶硅膜上表面的TEM照片及其示意图。
图27A和27B是观察结晶硅膜截面的TEM照片及其示意图。
图28A和28B是观察结晶硅膜截面的TEM照片及其示意图。
图29A和29B是说明本发明的晶体管制造工艺的纵截面视图。
本发明的优选实施方案
实施方案1
使用本发明的薄膜晶体管制造方法的优选实施方案将结合下面的图说明。图1所示的透视图示出膜形成，其中以线形条状图形形成的第一绝缘膜102和第二绝缘膜103-105形成于衬底101上。第二绝缘膜形成的3个线形条状图形示于图1。但是，数目不限于3。
至于衬底，可以应用覆盖有绝缘膜的商用非碱性玻璃衬底、石英衬底、蓝宝石衬底、单晶、或带有绝缘膜的多晶半导体衬底，和金属板的表面覆盖有绝缘膜的衬底。为了按亚微米设计规则形成线形条状图形，理想的是将衬底表面上的不规则性、衬底的起伏或扭曲设定到暴光设备(尤其是步进器)的焦距深度之下。具体地，对于衬底的起伏或扭曲，理想的是在一次暴光照射区中设为1μm或更少，优选的0.5μm或更少。在这点，当使用非碱性玻璃作支撑基座时要小心。
以线形条状图形形成的第二绝缘膜的宽度W1是0.1-10μm(优选的，0.5-1μm)，邻接的第二绝缘膜的间距W2是0.01-2μm(优选的，0.1-1μm)，第二绝缘膜的厚度d是0.01-3μm(优选的，0.1-2μm)。另外，在所提供的以便于覆盖第二绝缘膜的非晶半导体膜的凹处中与膜厚度t02的关系令人满意的是d≥t02。但是，由于当d比起t02太厚时，结晶半导体膜停止保留在凸起上，要小心。
而且，级差(level difference)不需要是规则的周期图形，可以根据岛状半导体膜的宽度排列在不同的间隙中。长度L不特殊地在数字上限制，但是从衬底末端覆盖到另一端的长形成(longformation)是可能的。例如，长度可以设到这样的程度，使得能形成晶体管的沟道形成区。
第一绝缘膜102可以令人满意地用可以确保与以后形成的第二绝缘膜的选择比的材料形成。但是，绝缘膜102典型地由氮化硅、氧化硅、和氧含量大于氮含量的氧氮化硅(表示为SioxNy)、氮含量大于氧含量的氮氧化硅(表示为SiNxOy)、氮化铝(表示为AlxNy)、氧含量大于氮含量的氧氮化铝(表示为AlOxNy)、氮含量大于氧含量的的氮氧化铝(表示为AlNxOy)、或选自30-300nm厚度的氧化铝的材料形成。尤其，因为氧化铝膜在钠(Na)上的阻挡效应是可以预期的，第一绝缘膜作为防止来自玻璃衬底的污染的对策是有效的。
此外，作为氧氮化硅(SiOxNy)膜，组分比令人满意地设为25-35原子％的硅，55-65原子％的氧，1-20原子％的氮、和包含在其中0.1-10原子％的氢。并且，可以用其中组分比令人满意地设为25-35原子％的硅，15-30原子％的氧，20-35原子％的氮、和包含在其中的15-25原子％的氢的氮氧化硅膜(SiNxOy)。并且，可以用其中组分比令人满意地设为30-40原子％的铝，50-70原子％的氧，和包含在其中1-20原子％的氮的氧氮化铝膜(AlOxNy)。另外，可以用其中组分比令人满意地设为30-50原子％的铝，30-40原子％的氧，和包含在其中的10-30原子％的氮的氮氧化铝膜(AlMxOy)。
并且，第二绝缘膜103-105可以用10-3000nm，优选的100-2000nm厚度的氧氮化硅或氧化硅形成。氧化硅可以通过混合四乙基原硅酸盐：TEOS和O2，接着用等离子体CVD法形成。氮氧化硅膜可以通过等离子体CVD法，用SiH4、NH3、N2O、或SiH4、和N2O作为原材料形成。
如图1所示，当线形条状图形用两层的绝缘膜形成时，在第一绝缘膜102和第二绝缘膜103-105之间的刻蚀处理中，需要确保选择比。实际上，优选的是适当地调整材料和膜形成条件，使得第二绝缘膜103-105的刻蚀速度可以变得比第一绝缘膜102相对快。作为刻蚀方法，采用使用缓冲氢氟酸的刻蚀或使用CHF3的干刻蚀。形成于第二绝缘膜103-105上凹处侧面的角度可以设定在5-120°内，优选的在80-100°内。
此外，作为第二绝缘膜103 105，优选的使用通过CVD法(典型地，等离子体CVD法或热CVD法)或PVD法(典型地，溅射法或淀积法)形成的绝缘膜。原因是膜的软化被认为是得到极好结晶性的重要因素，当非晶半导体膜晶化时能够减轻伴随晶化的应力。上述原因将在下文中说明。
其次，如图2所示，覆盖在组成该第一绝缘膜102和第二绝缘膜103-105的表面和凹处之上的非晶半导体膜106以0.01-3μm(优选地，0.1-1μm)的厚度形成。非晶半导体膜106的厚度优选地设定得与形成于第二绝缘膜103-105上的凹处的深度可比或更厚。硅、硅和锗的化合物或合金、或硅和碳的化合物或合金可适于非晶半导体膜。
如图中所示，非晶半导体膜以这样的方式形成，使得由基材的第一绝缘膜102和第二绝缘膜103-105形成的不规则结构被覆盖。并且，就在形成非晶半导体膜106之前，作为第三绝缘膜(没有示出)，在同样的膜形成装置中，氧氮化硅膜可以令人满意地连续形成而不暴露于大气中，以便于避免诸如粘附到第一绝缘膜102和第二绝缘膜103-105表面上的硼这样的化学污染的影响，而且，以便于避免绝缘表面和非晶半导体膜直接的接触。第三绝缘膜的膜厚度目有助于对化学污染影响的排除，和粘结性能的提高，甚至很薄的膜就足够有效了。典型地，5-50nm的厚度是令人满意的。(为了提高对化学污染物的阻挡效应，20nm和更大的厚度是优选的。)
该非晶半导体膜106即刻融化，并晶化。该晶化是通过光学系统将激光束或发自灯光源的光会聚到半导体膜融化的程度产生的。在该过程中，优选的是使用照射自连续振荡激光振荡装置的激光束作为光源。所应用的激光束在光学系统中线性地会聚，并纵向扩展。对于分布强度，优选的是在纵向上具有均匀的区域，并在正交方向上确保一定的分布量。
此外，当晶化发生时，其中后来形成诸如板边缘用于图形化掩模对准的标记的位置优选地不被晶化。原因是当结晶半导体膜(尤其是结晶硅膜)被晶化时，可见光的透过率增加，作为标记，引起辨别力的困难。但是，该问题不包括在实施对该类型的对准控制中，其由于标记的级差而光学识别对比度的差别。
短式光束固体激光振荡装置应用于激光振荡装置，尤其是片状激光振荡装置被优选的应用。作为片状材料，用诸如Nd：YAG、Nd：GGG(钆、镓、石榴石)、或Nd：GSGG(钆、钪、镓、石榴石)的晶体。片状激光在板状激光介质中以Z字型光路前进，重复全反射。或者，使用Nd、Tm、和Ho掺杂的棒的固体激光振荡装置，尤其是使用了其中Nd、Tm、和Ho掺杂到诸如YAG、YVO4、YLF、和YAlO3晶体中的晶体的固体激光振荡装置可以与片状结构放大器组合。
如图3的箭头所示，线形激光束或线形强光被扫描使得照射区域100的长方向(图中X轴方向)可以同以线形条状图形形成的第二绝缘膜103-105的每一个交叉。此外，这里提到的线形指这样限定的比例，使得纵向(X轴方向)与正交方向(图中的Y轴方向)的比是1-10或更多。而且，线形激光束照射区域100的末端部分，其只部分地示于图3中，可以假定为短式或带弯曲的形式中的任何形式。
并且，考虑到非晶半导体膜的光吸收系数，连续振荡激光束的波长优选地设为400-700nm。这样波长范围的光通过用波长转换元件会聚基波的二次谐波和三次谐波得到。作为波长转换元件，应用ADP(磷酸二氢铵)、Ba2NaNb5O15(铌酸钡钠)、CdSe(硒化镉)、KDP(磷酸二氢钾)、LiNbO3(铌酸锂)和Se、Te、LBO、BBO、KB5等。优选的是特别使用LBO。典型地，应用Nd：YVO4激光振荡装置(基波1064nm)的二次谐波(532nm)。而且，激光器的振荡模式采用TEM00模的单模。
在硅被选作最适于非晶半导体膜的材料的情形中，吸收系数是103-104cm-1的区域在大部分可见的区域。当诸如玻璃的高可见光透过率的衬底和用硅形成30-200nm厚度的非晶半导体膜通过照射400-700nm波长的可见区域的光来晶化时，半导体可以被另外地加热，且晶化是可能，而不给基础绝缘膜损坏。具体地，532nm波长光的入侵长度与非晶硅膜相比基本上是100nm-1000nm。这是足够到达所形成30-200nm厚度的非晶半导体膜106的内部的长度。即，从半导体膜内侧的加热是可能的，在激光束的照射区域中基本上半导体膜的整个表面可以被均匀地加热。
激光束在平行于线形条状图形延伸方向的方向上扫描。表面张力起作用，融化的半导体流进凹处并固化。如图3所示，表面以固化的状态变得几乎是平坦的。这是因为融化的半导体和气相的界面达到平衡态，当半导体一旦融化时，平坦的界面形成于凸起或凹处上。另外，生长末端和晶粒边界形成于第二绝缘膜上(凸起上)(图中阴影所示的区域110)。这样形成结晶半导体膜107。
然后，优选地在500-600℃进行热处理，以便于除去结晶半导体膜上累加的偏差。该偏差由晶化、基材的热应力和晶格不匹配引起的半导体的体积收缩产生。该加热过程可以用通常的热处理装置满足。然而，用气体加热法的快速热退火(RTA)法可以令人满意地进行1-10分钟的处理。此外，本发明中，该处理不是必须，是可选择的。
然后，如图4所示，结晶半导体膜107受到刻蚀，形成薄膜晶体管的有源层108。在这时，生长末端和晶粒边界集中的区域110可以部分地保留。本发明中，通过确实地利用包括区域110的第二结晶半导体区域作为诸如薄膜晶体管的源区和漏区的电极，确保了连接到源区、漏区和每个区与电极(源电极或漏电极)的接触部分(图4中111和112所示的区域)的设计余量。当然，形成于凹处中的高度结晶的半导体区(第一结晶半导体区)109a和109b倾向于被用作薄膜晶体管的沟道形成区。
高度结晶半导体区109a和109b有多个晶体取向，其中不形成晶粒边界。形成栅绝缘膜和栅电极，使得半导体区109a和109b可以变成沟道形成区。这样，晶体管可以通过每个阶段完成。
图5是示出从本发明人的实验结果得到的晶化信息的概念图。图5A-5E是示意图，示出由第一绝缘膜和第二绝缘膜形成的凹处的间隙和深度与晶体生长之间关系。
此外，表示图5所示长度的符号和编号按下列各项给予说明：
t01：第二绝缘膜(凸起)上非晶半导体膜的厚度；
t02：凹处的非晶半导体膜的厚度；
t11：第二绝缘膜(凸起)上结晶半导体膜的厚度；
t12：凹处的结晶半导体膜的厚度；
d：第二绝缘膜的厚度(凹处的深度)；
W1：第二绝缘膜的宽度；以及
W2：凹处的宽度。
图5A是视图，示出一种情形，其中，d＜t02，W1和W2可比于1μm或更小，当凹处的深度小于非晶半导体膜204时，因为甚至在受到融化晶化处理之后，凹处是浅的，结晶半导体膜205表面也不够平整。即，结晶半导体膜205的表面状态处于基材的不规则形式被反映的状态。
图5B是视图，示出一种情形，其中d≥t02，W1和W2可比于1μm或更小。在凹处的深度几乎等于非晶半导体膜203或更大的情形中，表面张力起作用，以便于被收集在凹处中。由此，表面在固化的状态下如图5B所示变得几乎平坦。该情形中，设定t11＜t12，应力集中在第二绝缘膜202的薄的部分220上，结果偏差在这里累加，晶粒边界形成于其上。
图23A中所示的扫描电子显微镜(SEM)照片示出图5B状态的实例。这具体地示出一个结果，150nm非晶硅膜形成于基础绝缘膜上，带有170nm级差，具有凸起形成的0.5μm的宽度和间隙，并被晶化。而且，结晶半导体膜表面在通常已知的secco溶液上(用K2Cr2O7作为添加剂在HF∶H2O＝2∶1上制备的医用流体受到刻蚀(还称作secco刻蚀)以引出晶粒边界。
图23所示结果示出重铬酸钾(K2Cr2O7)2.2g溶于50cc水中以制备0.15mol/l的溶液。100cc氢氟酸加入到该溶液中，溶液进一步用水稀释到5倍的溶液。这用作secco溶液。而且，secco刻蚀的条件设为室温(10-30℃)下75秒。此外，本技术说明中所称的secco溶液或secco刻蚀表示这里所说明的溶液或条件。
图23B是图23A照片的示意图。该图中，编号31表示以线形条状图形延伸的绝缘膜(第二绝缘膜)。可以检查晶粒边界33通过secco刻蚀被暴露并集中地收集在凸起32中的情况。此外，表示为消失部分的区域34是相当于条状图案起点的区域，激光束的扫描从该起点开始。详细的原因未知。然而，这是一个区域，其中当该起点上的硅膜融化，从而在扫描方向上被推到旁边时，位于该起点的第二绝缘膜被暴露。由于secco溶液刻蚀氧化硅膜，位于该起点的区域通过secco刻蚀已经消失了。
顺便，当与图23A所示的照片对比时，通过secco刻蚀形成于凹处35上并明显示出的晶粒边界或缺陷不被暴露。如果换种说法，结果是晶粒边界或缺陷基本上不存在。层叠的缺陷和晶粒边界突出地受到通过secco刻蚀的刻蚀是众所周知的事实。本发明得到的结晶半导体膜特征在于基本上没有象通过secco刻蚀所暴露的晶粒边界。
当然，因为不是单晶，自然可以有不被secco刻蚀暴露的晶粒边界或缺陷。由于这种晶粒边界和缺陷在制造半导体元件时对电学性能没有影响，它们在电学上被认为是非活性的。通常这种电学非活性晶粒边界是所谓的有平面的晶粒边界(低或高双晶，或关联的晶粒边界)。可以估计，不被secco刻蚀暴露的晶粒边界是有平面的晶粒边界。考虑到上述情况，可以证明有理由说晶粒边界或缺陷基本上不存在的状态是除了有平面的晶粒边界外晶粒边界不存在的状态。
并且，图25是视图，示出用电子后散射衍射图案(EBSP)得到的形成于凹处35中的结晶半导体膜取向的结果。具有在扫描电子显微镜中专用的探测器的EBSP，是将电子束照射到晶体表面，并用计算机从Kikuchi线进行晶体取向认定的图象识别的方法。该微观可晶化性不仅根据表面取向而且根据整个晶体取向测量。(为方便起见，该技术在下文中称作EBSP法)。
图25的数据表明晶体在平行于线性会聚在凹处35的激光束扫描方向的方向上生长。生长的晶体取向的<110>方向是主导的(即，主要取向是{110}面)。然而，也存在<110>方向的生长。
图5C是视图，示出d≥t02，W1、W2可比于1μm或稍稍大一点的情形。当凹处的宽度展开时，凹处用结晶半导体膜205填满，对平整化有影响。然而，晶粒边界在凹处中心附近产生。并且，应力类似地集中在第二绝缘膜上，在此累加偏差，并形成晶粒边界。可以估计当间隙展开时，应力释放作用就减小了。由于在这种条件上，晶粒边界还可以出现在用作沟道形成区的半导体区域中，所以不是优选的。
图5D是视图，示出d≥t02，W1、W2大于1.0μm的情形，其中图5C的状态被进一步暴露。由于非常容易产生在作为沟道形成区的半导体区中的晶粒边界，目前的状态是不利的情况。
图24A所示的扫描电子显微镜(SEM)照片示出图5D状态的实例。它具体地示出了一个结果：150nm的非晶硅膜形成于基础绝缘膜上，有170nm级差，具有1.8μm凸起的宽度和间隙，并被晶化。为了暴露晶粒边界，结晶半导体膜在secco溶液上受到刻蚀。
并且，图24B是图24A照片的示意图。该图中，编号41指以线形条状图形延伸的绝缘膜(第二绝缘膜)。可以检查晶粒边界43通过secco刻蚀被暴露并集中收集在凸起42中的情况。此外，表示为消失部分的区域44是相当于条状图形起点的区域，且为了上述原因，通过secco刻蚀消失。此外，如果与图24A所示的照片相反，则晶粒边界不仅产生在条状图形中的凸起42中，而且产生在凹处45中。
图5E是本发明用作参考的实例，示出d＞＞t02，W1、W2为1μm或更小的情形。即，当第二绝缘膜的厚度d比起凹处中非晶半导体膜的厚度t02太厚时，这样得到形成，使得凹处用结晶半导体膜204填满，几乎不留在第二绝缘膜203上。因此，第二绝缘膜上的结晶半导体膜不能象本发明所示的那样被用作源区和源电极(或漏区和漏电极)的接触部分。
如上所述，并如图5A-图5D所说明的，当形成半导体元件时，尤其是当形成薄膜晶体管的沟道形成区时，图5B的形式被认为是最合适的。即，换种说法，当在secco溶液上受到secco刻蚀时，优选的是使用晶粒边界和缺陷很难暴露的结晶半导体膜或使用基本没有晶粒边界和缺陷的结晶半导体膜，作为沟道形成区。
并且，作为组成结晶半导体膜的基材的不规则形式，这里示出了用第一绝缘膜和第二绝缘膜形成的实例。然而，不限于此做分析，但是如果假定类似的形式，可以被替代。例如，大约200nm-2μm厚度的绝缘膜可以受到刻蚀，可以形成所需深度的凹处。
此外，在晶化处理的时候，在如上所述第二绝缘膜是软绝缘膜(低密度绝缘膜)的情形中，可以预计第二绝缘膜通过半导体膜的收缩减弱应力的效应。相反，在硬绝缘膜(高密度绝缘膜)的情形中，产生应力，以便于抵抗半导体膜的扩展或收缩。因而，晶化之后的应力偏差容易被留下，引起晶体缺陷。例如，用众所周知的制图外延使用(graphoepitaxy use)(“M.W.Geis，D.C.F1anders，H.I.Smith：Appl.Phys.Lett.35(1979)pp71”)，用硬石英玻璃直接形成衬底上的不规则性。该情形中，已经清楚的是晶体Si的取向轴是[100]轴，主要的取向轴是{100}面。
然而，当实施本发明的时候，如图25所示，主要取向是{110}，变得清楚的是形成有不同晶体形式的半导体膜。通过CVD法和PVD法形成的在衬底上带有不规则性的软绝缘膜上产生不同的晶体形式。即，产生在晶化情形中的应力可以更容易地缓解，或者通过让第二绝缘膜作为质量比石英玻璃更软的基材，应力可以集中在凸起上的结晶半导体膜上。
此外，例如，比石英玻璃更软的绝缘膜倾向于是比通常的石英玻璃有更快刻蚀速率的绝缘膜(石英玻璃在工业上用作衬底)，或者高硬度的绝缘膜。石英玻璃受到湿刻蚀，限定7.1 3％的二氟氢铵(NH4HF2)和15.4％的氟化铵(NH4F)(Stella Chemifa公司的产品，商标名是LAL500)的混合溶液作为刻蚀剂。结果表明石英衬底的刻蚀速率是38nm/min。另一方面，用上述刻蚀剂对作为基材的第二绝缘膜的刻蚀速率是50-1000nm/min。这表明制出了比石英玻璃更软的绝缘膜。由于这种刻蚀速率通过与石英玻璃的相对比较决定，它不依赖于刻蚀速率的测量条件，或硬度的测量条件。
例如，如果氧氮化硅膜用作第二绝缘膜，通过等离子体CVD法用SiH4气体和N2O气体作为原材料形成的氧氮化硅膜是优选的。在含7.13％的二氟氢铵(NH4HF2)和15.4％的氟化铵(NH4F)的混合溶液上20℃氧氮化硅的刻蚀速率是110-130nm/min(500℃，1小时+550℃，及4小时热处理之后90-100nm/min)。
并且，当氮氧化硅膜用作第二绝缘膜时，用SiH4气体(SiH4)、NH3气体、和N2O气体为原材料的等离子体CVD法优选的被选择为其形成方法。在含7.13％的二氟氢铵(NH4HF2)和15.4％的氟化铵(NH4F)的混合溶液上20℃氧氮化硅的刻蚀速率是60-70nm/min(500℃，1小时+550℃，及4小时热处理之后40-50nm/min)。
如上所述，有凹处和凸起的线形条状图形用绝缘膜形成，非晶半导体膜淀积在上面。然后，通过照射激光束以产生后面是晶化的融化状态，半导体灌注在凹处中，并固化。由此，伴随晶化产生的偏差或应力可以集中在凹处以外的区域，诸如晶粒边界这样有坏可晶化性的区域可以另外形成。带有良好可晶化性的半导体区域限定为进行诸如薄膜晶体管的沟道形成区的载流子运动的区域，有坏可晶化性的半导体区域用作与电极的接触部分。
即，可以形成在凹处具有多个晶体取向和多个在平行于线形条状图形延伸方向的方向中延伸的聚集晶粒的结晶半导体膜，而不形成晶粒边界。通过形成晶体管，使得沟道形成区可以用这种结晶半导体膜安排，可以形成由能够高速运转、有高电流驱动能力并在多个元件几乎没有变化的晶体管或其晶体管组构成的半导体装置。
实施方案2
作为本发明结晶半导体膜的形成方法，如实施方案1所示，除了照射激光束到非晶半导体膜上以得到晶化的方法之外，通过在固相生长晶化之后另外的激光束照射，融化-重结晶也可以令人满意。
例如，非晶半导体膜106形成于图2中之后，镍作为带有催化作用的金属元素以这样的方式掺杂，使得非晶半导体膜(例如，非晶硅膜)的晶化温度降低，取向质量可以提高。
该技术由本申请人在JP-A-11-354442中详细说明。掺杂镍形成的结晶半导体膜限定主取向为面{110}。如果这种结晶半导体膜被用作薄膜晶体管的沟道形成区，电子运动的程度和空穴运动的程度都明显提高，结果是N沟道晶体管和P沟道晶体管的电场效应运动的程度也提高。尤其是伴随着空穴运动程度的提高产生的P沟道晶体管的电场效应的提高是非常重要的。这是将主取向设为面{110}的优点之一。
而且，掺杂镍的方法不受限制，可以应用诸如旋涂法、淀积法、和溅射法。当基于旋涂法时，5ppm的醋酸镍盐溶液被涂覆以形成金属元素含量层。当然，催化剂元素不限于镍，也可以使用其它众所周知的元素。
然后，非晶半导体膜106通过在580℃热处理4小时晶化。激光束或相当于激光束的强光照射到该晶化的半导体膜上，以便于产生融化态并重结晶。这样，可以用图3所示类似的方式得到带有基本上平整化表面的结晶半导体。该结晶半导体膜类似地有形成生长末端或晶粒边界110的区域。
使用晶化的半导体膜作为激光照射的物体的优点是半导体膜光吸收系数的变化比。即使激光束照射到晶化的半导体膜上以产生融化状态，光吸收系数也很难改变。因而，可以指定激光照射条件的大的余量。
这样，金属元素保留在所形成的结晶半导体膜中，但是可以通过吸取除去。该技术在专利申请No.2001-019367(或专利申请No.2002-020801)中详细说明，用于参考。而且，伴随该吸取的热处理还有释放结晶半导体膜偏差的效应。
然后，类似于实施方案1，形成薄膜晶体管，限定凹处的结晶半导体膜作为沟道形成区，并限定凸起的结晶半导体膜作为源区或漏区。凸起的结晶半导体膜有多个晶体取向，没有形成于其上的晶粒边界。因而，可以形成有高电流驱动能力且在多个元件中几乎没有变化并能够实现高速运转的晶体管或晶体管组。
实施方案3
其次，制造晶体管的一种模式将结合附图说明。该晶体管包括形成于带凹处的基础绝缘膜上的结晶硅膜和排列在形成于凹处中的半导体区域中的沟道形成区。此外，在本实施方案的每幅图中，(A)是俯视图，(B)以及下列等等是示出对应于(A)的每部分的纵向截面图。
图6中，由30-300nm氮化硅、氮含量大于氧含量的氧氮化硅、氮化铝、或氧氮化铝组成的第一绝缘膜302形成于玻璃衬底301上。第一绝缘膜302上有凹处和凸起的线形条状图形由组成为氧化硅或氧氮化硅的第二绝缘膜303形成。氧化硅受到等离子体CVD法处理，其中TEOS和O2混合，设定40Pa的反应压力和400℃的衬底温度，以便于用高频(13.56MHz)放电，电功率密度0.6W/cm2、淀积10-3000nm、更优选地，100-2000nm。然后，通过刻蚀形成凹处304。在沟道形成区特殊排列的位置，形成凹处，宽度设为0.01-1μm，优选地，0.05-0.2μm。
其次，如图7所示，用同样的等离子体CVD设备而不暴露于大气中，氧化物膜和氧氮化硅膜构成的第三绝缘膜305和非晶硅膜306连续地形成于第一绝缘膜302和第二绝缘膜303上。非晶硅膜305用含硅作为其主要成分的半导体膜形成，并用SiH4作为原材料气体通过等离子体CVD法形成。在该阶段，如图所示，凹处304的底部和侧面被覆盖，呈现不平坦的表面。
照射连续振荡器激光束引起晶化。晶化之后的状态示于图8。晶化的条件这样确定，使得用连续振荡模式的YVO4激光振荡器，在光学系统中，5-10W输出的二次谐波(波长532)会聚成线形激光束，设定相对正交方向的纵向比为10和更多；或会聚使得在长度方向可以得到均匀能量密度分布。以5-200cm/sec的速率扫描，引起晶化。均匀能量密度分布不倾向于消除所有的而是完全固定的一个。能量密度分布可允许的范围是±10％。
至于线形会聚激光束的强度分布，优选的是强度分布是纵向均匀的(图3中的X轴方向)。这是为了得到半导体均匀的温度，以便于在激光束照射区域的整个表面之上被加热。如果在线形会聚激光束的X轴方向中出现温度分布，就变得不可能指定半导体膜的晶体生长方向为激光束的扫描方向。通过安排线形条状图形以便于与线性会聚激光束照射区域的扫描方向统一，可以统一晶体的生长方向和所有晶体管沟道长度的方向。由此，多个晶体管元件中变化可以做得很小。
并且，通过线性会聚激光束的晶化可以只用一次扫描完成(即，一个方向)，或者可以进行两路(both-way)扫描以更加提高可晶化性。另外，用激光束晶化之后，硅膜的表面用碱溶液处理，诸如通过诸如氢氟酸或过氧化氢铵处理的氧化物去除，有着快速刻蚀速度的不好质量的部分选择的被除去，同样的晶化处理可以再进行一次。这样，可晶化性得到提高。
通过在该条件下照射激光束，非晶半导体膜立即融化并晶化。基本上，融化区移动时，晶化进行。融化的硅在表面张力的影响下会聚并固化。通过上面的步骤，形成带有平坦表面的结晶半导体膜307，使得凹处304可以被填满，如图8所示。
然后，如图9所示，结晶半导体膜307受到刻蚀，形成用作薄膜晶体管有源层的半导体膜区308-310。此外，半导体区308-310的形式不限于图9，尤其不限制在根据如实施方案1所述的预定设计规则的限度内。
通过用气体和氟化物系统的氧作为刻蚀气体，结晶半导体膜307和第三绝缘膜305可以选择地受到刻蚀。当然，即使第三绝缘膜305受到刻蚀，当能确保安排在第三绝缘膜305和第二绝缘膜303之下的第一绝缘膜302的选择性时，任何方式都能令人满意。
此外，作为刻蚀方法，可以采用使用CF4和O2的混合气体以及NF3气体的等离子体刻蚀法。或者，还可以采用无等离子体(plasma-less)气体刻蚀，其使用氟化卤素气体，诸如ClF3气体，而不激发。无等离子体气体刻蚀是有效的方法。原因是不会对结晶半导体膜产生等离子体损坏，晶体缺陷可以被控制。
其次，如图10所示，形成第四绝缘膜(作为栅绝缘膜起作用)311和用作栅电极的导电膜312和313，使得半导体区308-310的顶面和第二绝缘膜303可以被覆盖。第四绝缘膜311可以被认为是氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜、氧氮化铝膜或氧化铝膜的任何一种。或者组合这些膜的层叠的膜可以是令人满意的。
为了提高栅绝缘膜的覆盖度，优选的使用用了TEOS的氧化硅膜。还可以用通过RF溅射法形成的氮氧化铝。或者这些氮氧化铝膜和氧化硅膜(氧化硅膜这样形成，使得作为有源层的半导体膜被过氧化氢氧化)层叠的膜是令人满意的。
而且，用作栅电极的电导膜312和313用钨、含钨的合金、或铝或铝合金形成。
其次，如图11所示，一种导电类型杂质域314-319形成于半导体区域308-310中。这里，为方便起见，形成n型杂质域314、315、318和319，及p型杂质域316和317。电导膜312和313可以作为掩模自对准形成在这些杂质域中。源或漏区还可以形成在杂质域314-319中。如有必要，还可以提供低密度漏区(通常称作LDD区)。
作为杂质域314-319，应用离子掺杂或离子注入，其中杂质离子用电场加速以灌注到半导体区域中。在应用本发明的情形中，要灌注的离子种类质量分离的存在不会造成重要的问题。
这时，半导体区308-310的半导体区320，安排在栅电极312和313之下并形成在凹处304中，趋向于作为本发明薄膜晶体管的沟道形成区。
用如图12所示氮化硅膜或含大约50-100nm氢的氧氮化硅膜形成第五绝缘膜(作为钝化膜起作用)321。通过在该状态中于400-450℃热处理，含在氮化硅膜或氧氮化硅膜中的氢被放出，氢化可以在岛状半导体膜之上进行。
随后，用氧化硅膜和其它膜形成第六绝缘膜(作为夹层绝缘膜起作用)322，并形成连结到杂质域314-319的线路323-327。这样，可以形成n沟道型晶体管328和330以及p沟道型晶体管329。
如图12所示，用n沟道型晶体管328和p沟道型晶体管329示出多沟道型晶体管，其有平行排列并在一对杂质域314和315(或316和317)之间连接的多个沟道形成区320。具体地，作为CMOS结构基本电路的反相器(inverter)电路由n沟道型多沟道晶体管328和p沟道型多沟道晶体管329构成，并示出该实例之一。该构成中平行排列的沟道形成区的数目不受限制，但是如果需要，多个数目可以排列。例如，象n沟道型晶体管330的单沟道也可以令人满意。
实施方案4
实施方案3中用单漏结构示出晶体管。然而，还可以提供低密度漏(LDD)。图13是示出带有LDD结构的n沟道型多沟道晶体管实例的视图。
图13A所示晶体管的结构是用诸如氮化钛或氮化钽的金属氮化物340a和诸如钨的高熔点金属340b或钨合金形成栅电极的实例。隔离物341形成于栅电极340b的侧面。隔离物341可以被以诸如氧化硅的绝缘体形成或者n型多晶硅形成，以给出导电性，并用各向异性干刻蚀形成。在该隔离物形成之前，LDD区342a和342b可以自对准到栅电极340b形成。当隔离物被以导电材料形成时，LDD区342a和342b可以被构造作为栅重叠(gate-overlapped)LDD结构，基本上叠加在栅电极上。
另一方面，图13B是不制备栅电极340a的结构，并在该情形中作为LDD结构。
形成n型杂质域344，其形成与n型杂质域315邻接的LDD区。栅电极343是下层侧栅电极343a和上层侧栅电极343b的两层结构。n型杂质域314和315以及LDD区344a和344b可以自对准地形成。这种栅电极和域的详细说明，及其制造方法在作为参考的专利申请No.2000-128526或专利申请No.2001-011085中公开。
总之，尤其是根据这种栅结构自对准形成LDD区的结构对于要做得更精细的设计规则是有效的。这里示出单极结构的晶体管，还可以形成CMOS结构以及实施方案4。
此外，本实施方案中，除了栅电极和LDD区之外，与实施方案3一样构成的说明被省略，以简化重叠的说明。
实施方案5
本实施方案涉及不同于实施方案1中说明的构成的发明，其中作为电极起作用的一种导电类型的杂质域原样使用，还作为线路。本实施方案的目的是减少接触部分的同时产量上提高，目的是通过设计余量的减少在集成度上的提高。
将用图14给予说明。图14A是俯视图，图14B-图14F是示出相应部分的横截面图。此外，是对应于实施方案1中图11所示状态的视图。导致该状态和随后晶体管形成过程的过程示于实施方案1中作为参考。
图14A中，401-405作为一种导电类型的杂质域起作用，编号401和402分别作为p沟道型晶体管的源区和漏区起作用。另外，编号403和404分别作为N沟道型晶体管的源区起作用，编号405作为N沟道型晶体管的漏区起作用。这时，漏区405作为电连接2个晶体管的线路起作用。
由于本发明中，带有不好可晶化性的结晶半导体区作为电极还是可利用的，通过象本实施方案作为线路利用，可以减少接触部分的数目。此外，可以扩展接触形成的设计余量。因而，形成逻辑电路是非常有效的，其尤其被做得更精细。
此外，本实施方案只是一个实例，并建议了一个技术上的想法：本发明中一种导电类型的杂质域不仅可以用作电极，而且可以用作线路。因此，与实施方案1-4中公开的任何技术组合使得得到这些实施方案中所述的效应是可能的。
实施方案6
本发明的本实施方案不同于实施方案1中说明的构成，并涉及一个发明，其中形成多个晶体管以通过用一种导电型杂质区作为线路串联起来。本实施方案使得到在源区和漏区之间具有多个沟道形成区的晶体管是可能的，并示出另外实施方案的可能性。
将用图15给出说明。图15A是俯视图，图15B-15F是每个可应用部分的横截面图。此外，还是对应于实施方案1中图11状态的视图。导致该状态和随后晶体管形成过程的过程示于实施方案1中作为参考。
图15A中，编号411-418是一种导电类型的杂质域，编号411和414分别是p沟道型晶体管的源区和漏区，且编号412和413是用作线路的杂质区。此外，由于在本发明中，杂质域412和413的占有面积可以被扩大，这部分可以只用于线路，或者可以通过扩展面积用作电极。并且，有可能以弯曲形式处理，以便于作为保护电路起作用。
而且，编号415是单沟道的N沟道型晶体管的源区，编号416是漏区。另外，构造这样的晶体管，其漏区416作为源区，杂质区418作为漏区。该情形中，杂质区417作为线路起作用。该晶体管伴随有3个沟道形成区。然而，两个在内部并联制备，并与留下的一个串联。当然，本实施方案不限于上述晶体管的结构。
此外，本实施方案只是一个实例，并建议了一个技术上的想法：本发明中，一种导电类型的杂质域不仅可以用作电极，而且可以用作线路。因此，与实施方案1-5中公开的任何技术组合使得得到这些实施方案中所述的效应是可能的。
实施方案7
在本发明的晶体管中，通过在下层侧制备电导层，外加所谓的衬底偏压变得可能。晶体管的制造方法遵循实施方案3。然而，差别将基于图16说明。
图16中，在衬底上，形成氮化硅膜作为第一绝缘膜802，用溅射法在上面形成钨膜803。尤其当氮化硅膜用高频溅射法形成时，因此可以形成更精细的膜。用氧化硅膜形成第二绝缘膜804。如图所示，通过刻蚀在氧化硅膜上形成凹处。然而，由于对基材的钨膜的选择比大约是30，简易的处理是可能的。
在氧化硅膜804上，氧氮化硅膜和非晶硅膜806接连地形成，作为第三绝缘膜805。进行该非晶半导体膜806的融化-结晶，且如图16B所示，形成结晶硅膜807。然后，如图16C所示，通过刻蚀形成晶体管的沟道形成区808，并形成栅绝缘膜809和栅电极810。由于栅绝缘膜809形成于钨膜803上，与栅电极810的短路不会发生。
以这种形式，如果钨膜803被固定在接地电势，晶体管阈值电压的变化可以做得小。而且，如果栅电极810和这个电势被应用并驱动，可以提高开电流。
为了提高热耗散效应，在钨膜803的上层中形成氧氮化铝膜(或氮化铝膜)是令人满意的，如图17所示。有这些膜的目的是确保刻蚀处理的选择比。即，对于氟化物体系的刻蚀气体，诸如CHF3，为了除去作为第二绝缘膜804的氧化硅并且不暴露接地的钨膜803，小选择比的氮化铝膜或氧氮化铝膜作为氮化硅膜是优选的。
本实施方案公开了构成，目的在于通过在上面形成了凸起和凹处的第二绝缘膜之下制备电导膜，在热耗散效应或实际操作时实现阈值控制。与实施方案1-6中公开的构成的组合是可能的。通过该组合，本实施方案所说明的效应是令人满意的。
实施方案8
本实施方案中，实施方案3建议了一个实例，其中在形成薄膜晶体管的有源层308之前，结晶半导体膜307的部分(以后作为沟道形成区的部分)受到刻蚀以成为薄膜。
首先，根据实施方案3所示的制造方法得到图8所示的状态。其次，抗蚀剂掩模1801形成于以后将作为源区或漏区的结晶半导体膜307的半导体区域上。(图18A)。
结晶半导体膜307通过干刻蚀法和湿刻蚀法受到刻蚀，设置抗蚀剂掩模1801作为掩模，使得第三绝缘膜305可以被暴露。根据该过程，结晶半导体膜1802可以选择地只保留在凹处。而且，在抗蚀剂掩模1801之下，带有原始厚度的结晶半导体膜1803留下来。本实施方案中，结晶半导体膜1802用作薄膜晶体管的沟道形成区，结晶半导体膜1803用作薄膜晶体管的源区或漏区。
此外，不仅化学技术，而且象CMP(化学机械抛光)的机械研磨法可以用于刻蚀过程。并且，化学技术和机械技术的组合使用是满意的。
根据本实施方案，由于沟道形成区可以用第二绝缘膜303自对准地形成，可以防止由于图形缝隙，沟道形成区偶然地形成于第二绝缘膜的凸起上。并可以减少晶粒边界包含在沟道形成区中的情况。
上述过程之后，接着实施方案3的图10的过程可以满意被参考，省略并简化了本实施方案中的说明。此外，本实施方案可以与实施方案1-7中的任何一个自由地组合。
实施方案9
本发明可以应用到各种半导体装置中，将说明基于实施方案1-8生产的显示面板的形式。此外，作为本实施方案所示显示面板的实例，提到用晶体管作为半导体元件的显示面板，诸如液晶显示面板、EL(电致发光)显示面板、和FED(场发射显示器)的显示面板。当然，这些显示面板包括目前在市场上流通的模块。
图19的衬底900有像素部分902、栅信号侧驱动电路901a、901b，数据信号侧驱动电路901c，输入-输出终端部分908、和形成于上面的线路或线路组917。
密封图形940是用于在相对衬底920和衬底900之间做密封空间的图形，在液晶显示面板的情形中，液晶被封入，在EL面板的情形中，EL材料(尤其是有机电致发光材料)被保护，隔绝外部空气。该部分可以重叠于连接栅信号侧驱动电路901a、901b、数据信号侧驱动电路901c和驱动电路部分的线路或线路组917和输入终端。用这种排列，可以减少显示面板的框架区域的面积(像素部分的周围区域)。在外部输入终端部分，使FPC(柔性印刷电路)936固定。
另外，可以用本发明得到的晶体管安装芯片950，其具有各种逻辑电路、高频电路、存储器、微处理器、媒体处理器/DSP(数字信号处理器)用于图形的LSI、编码LSI、和形成于其中的放大器。这些功能电路以不同于像素部分902、栅信号侧驱动电路901a、901b和数据信号侧驱动电路901c的设计规则形成，具体地，应用1μm或更小的设计规则。附带的，外部输入终端部分和芯片950用树脂(诸如mall树脂)937保护是令人满意的。而且，在安装方法上没有限制，可以应用那种使用TAB带的系统和COG(玻璃上芯片)系统。
此外，在本实施方案中，图13A和图13B适于晶体管的栅结构。例如，实施方案3-4所示的晶体管可应用作像素部分902的开关元件，并可另外应用作构成栅信号侧驱动电路901a、901b和数据信号侧驱动电路901c的有源元件。当然，本实施方案代表了由本发明得到的显示面板的一个实例，不限于图19的构成。
实施方案10
用本发明可以完成各种电子设备。至于实例，提到手持终端(电子笔记本、移动电脑、蜂窝电话等)、视频相机、数码相机、个人电脑、TV机、蜂窝电话等。这些实例示于图20中。此外，这里所示电子设备仅仅是实例，不限于上述用途。
图20A是一个实例，其中电视机以本发明的申请完成，其组成为箱体3001、支撑架3002、和显示部分3003。可以形成除了显示部分3003的各种集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和用于图形的LSI，并结合到玻璃上，以由此根据本发明构成电视机。
图20B是一个实例，其中视频相机以本发明的申请完成，其组成为主要部分3011、显示部分3012、声音输入部分3013、操作开关3014、电池3015、和电视部分3016。可以形成除了显示部分3012的各种集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和用于图形的LSI，并结合到玻璃上，以由此根据本发明构成视频相机。
图20C是一个实例，其中笔记型个人电脑以本发明的申请完成，其组成为主要部分3021、箱体3022、显示部分3023和键盘3024。可以形成除了显示部分3023的各种集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和用于图形的LSI，并结合到玻璃上，以由此根据本发明构成个人电脑。
图20D是一个实例，其中PDA(个人数字助理)以本发明的申请完成，其组成为主要部分3031、铁笔3032、显示部分3033、操作按钮3034和外部接口3035。可以形成除了显示部分3033的各种集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和用于图形的LSI，并结合到玻璃上，以由此根据本发明构成PDA。
图20E是一个实例，其中诸如板上音响装置的声音回放设备以本发明的申请完成，其组成为主要部分3041、显示部分3042、操作开关3043和3044。可以形成除了显示部分3042的各种集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和用于图形的LSI，并结合到玻璃上，以由此根据本发明构成音响设备。
图20F是一个实例，其中数码相机以本发明的申请完成，其组成为主要部分3051、显示部分A 3052、目镜部分3053、操作开关3054、显示部分B 3055和电池3056。可以形成除了显示部分A 3052和显示部分B 3055的各种集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和用于图形的LSI，并结合到玻璃上，以由此根据本发明构成数码相机。
图20G是一个实例，其中蜂窝电话以本发明的申请完成，其组成为主要部分3061、声音输出部分3062、声音输入部分3063、显示部分3064、操作开关3065和天线3066。可以形成除了显示部分3064的各种集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和用于图形的LSI，并结合到玻璃上，以由此根据本发明构成蜂窝电话。
实施方案11
用在本实施方案的激光照射装置的构成将结合图21说明。编号11是激光振荡装置。此外，尽管2套激光振荡装置用在图21中，激光振荡装置可以不限于这个数目，而是可以用3套或4套，或更多。
并且，激光振荡装置11的温度可以用冷却器12保持为常数。冷却器12不是必须形成，但是保持激光振荡装置11的温度是常数使根据温度对激光束输出能量的波动的控制变得可能。
并且，编号14是光学系统，能改变从激光振荡装置11输出的光路，或能通过处理激光束的形式来会聚激光束。另外，从多个激光振荡装置11用光学系统14输出的激光束通过在图21的激光振荡装置中部分互相重叠合成。
此外，可以在处理衬底16与激光振荡装置11之间的光路中形成能主要完全截取激光束的AO调制器13。而且，代替AO调制器，可以形成衰减器(光强度校正滤波器)以调节激光束的能量密度。
而且，在处理衬底16和激光振荡装置11之间的光路中可以形成测量从激光振荡装置11输出到光路的激光束能量密度的测量装置20(能量密度测量装置)，使得能量密度随时间的变化可以用计算机10监控。该情形中，从激光振荡装置10中的输出可以被提高，使得激光束能量密度的衰减可以被补偿。
合成的激光束通过狭缝15照射到衬底16上，其是处理目标。狭缝15能够中断激光束，优选的由耐激光束的损坏或变形的材料形成。狭缝15的狭缝宽度是可变的，激光束的宽度因此可以用狭缝的宽度改变。
此外，在不经过狭缝15的情形中，从激光振荡装置11振荡的衬底16中激光束的形式根据激光器的种类是不同的，或可以用光学系统形成。
衬底16放在台子17上。图21中，位置控制装置18和19相当于控制处理目标16中激光束位置的控制装置，台子17的位置由位置控制装置18和19控制。图21中，位置控制装置18在X方向进行台子17位置的位置控制，位置控制装置19在Y方向进行台子17位置的位置控制。
并且，图21的激光照射装置包括计算机10，具有诸如存储器和中央处理单元的存储器装置。计算机10控制激光振荡装置151的振荡，限定激光束的扫描进程，位置控制装置18和19被控制，使得激光束可以根据预定的扫描进程扫描，以由此移动衬底到预定的位置。
此外，激光束的位置通过移动图21中的衬底控制，但是移动可以用诸如电流反射镜(galvano-mirror)的光学系统进行，或两者都可以用。
另外，图21中，狭缝15的宽度可以用计算机10控制，激光束的宽度可以根据掩模上的图形信息改变，狭缝不是必须形成。
另外，激光照射装置可以装备有校正装置以调节处理目标的温度。并且，由于激光束有方向性和高的能量密度，可以形成阻尼器以防止反射的光照射到不适当的部分。阻尼器优选的对反射的光是能吸收的。此外，冷却水可以事先在阻尼器中循环以防止缓冲器的温度由于对反射光的吸收而升高。而且，可以在台子157中形成加热衬底的加热装置(衬底加热装置)。
此外，当用激光形成标记时，可以形成用于标记的激光振荡装置。该情形中，用于标记的激光振荡装置的振荡可以用计算机10控制。另外，当形成用于标记的激光振荡装置时，分开地形成用于会聚从用于标记的激光振荡装置中输出的激光束的光学系统。此外，至于形成标记时所使用的激光器，典型地提到诸如YAG激光器和CO2准分子激光器。然而，当然其它激光器也可以用来做标记。
而且，对于使用标记的对准，根据环境，可以提供1套CCD相机21、或几个CCD相机。附带的，CCD相机表示用CCD(电荷耦合器件)作为图像传感器的相机。而且，不设置标记，绝缘膜或半导体膜的图形用CCD相机21识别，可以实施衬底的对准。该情形中，通过掩模输入到计算机10的绝缘膜上的图形信息和收集在CCD相机21中实际绝缘膜或半导体膜上的图形信息可以通过比较测试，并可以抓住(grasp)衬底上的图形信息。该情形中，标记不是必须分开地设置。
而且，实施入射到衬底上的激光束变成所谓返回光束，返回与反射时一样的光路，并实施在这个板的表面上的入射。然而，该返回光路有不利的影响，诸如激光的输出、频率的改变、和棒的破坏。因此，为了除去返回光，并稳定激光器的振荡，可以安装隔离器。
此外，具有形成于其中的多个激光振荡装置的激光照射装置的构成示于图21。上述构成有光学系统的设计变得容易的优点。当非晶半导体膜融化时，尤其从提高产量的观点看，优选的是使用线形激光束。然而，如果纵向(图3中X轴方向)变长，光学设计变得非常精确。因而，光学设计的负担可以用多个线形激光束以重叠的方式减轻。
例如，一个线形激光束可以通过光学配合多个自多个激光振荡装置振荡的多个激光束形成。图22A是示出每个激光束照射截面的视图。激光束的照射区域作为椭圆形式的情形在这里作为实例提到。然而，没有形式差别。
激光束的形式根据激光器的种类变化，还可以用光学系统形成。例如，从XeCl准分子激光器L3308，Ramda Co.LTD的产品(308nm的波长，30ns的脉冲宽度)射出的激光束的形式呈现10nm x 30nm的短式(在两束轮廓中半价宽度)。并且，如果棒形成为圆柱型，从YAG激光器射出的激光束的形式变成圆形，如果是片状，则呈现出短式。理想尺寸的激光束还可以通过用光学系统另外加工这种激光束形成。
在图22A所示激光束纵向(X轴方向)中激光束能量密度的分布示于图22B中。图21A所示激光束相当于满足图22B中能量密度峰值的1/e2的区域。椭圆形激光束的能量密度分布在逐渐靠近椭圆中心O时提高。这样，图22A所示激光束的能量密度在主轴方向服从高斯分布，断定为能量密度均匀的区域变窄。
其次，由图22A所示2个激光束构成的线形激光束的照射截面形式示于图22C中，其被合成。此外，图22示出一个线形激光束通过堆积2个激光束形成。要重叠的激光束的数目不限于此。
如图22C所示，每个激光束与每个椭圆的长轴一致，由部分重叠的激光束合成以产生一个线形激光束30。此外，下文中，连接每个椭圆中心O得到的直线设定为激光束30的主轴。
图22C所示的合成之后，线形激光束的主轴y方向上能量密度的分布示于图22D中。此外，图22C所示的激光束相当于一个区域，其中满足图22B中峰值能量密度的1/e2。能量密度加在合成之前的每个激光束重叠的部分。例如，如果重叠的激光束的能量密度的能量密度L1和L2如图所示相加，就变成几乎等于每个激光束能量密度的峰值L3，在每个椭圆中心O之间产生能量密度的平坦化。
此外，如果L1与L2相加，理想的是变得等于L3。但是实际地，不是必须变成相等的值。L1和L2相加的值与L3的值之间差距的容量等级由设计者适当地设定。
如果激光独立地使用，由于能量密度服从高斯分布，很难将均匀能量分布的激光照射到与绝缘膜平坦部分接触的整个半导体膜上。然而，如图22D所示，通过重叠多个激光束并补偿能量密度较低的部分，扩展均匀能量密度的区域，以便于与多个激光束不以重叠的方式使用而是单独使用的情形相比，充分地提高半导体膜的可晶化性。
此外，至于能量密度分布，B-B’略小于C-C’。然而，B-B’和C-C’可以被认为几乎是一样的大小。可以说在合成前的激光束峰值的1/e2的能量密度的区域中合成的激光束的形式是线形的。
此外，能量密度低的区域存在于合成的线形激光束30照射区域的外沿附近。由于如果该区域被使用，可晶化性相反可能被破坏，更优选的形式是不使用线形激光束的外沿，而用图21所示的狭缝15。
在实施本发明的激光束照射时，可以使用本发明说明的激光照射设备。实施方案1-10的任一个都是适于的。然而，即使线形激光束有优点，还是提出了抬高光学系统或激光振荡设备成本的问题。如果理想的线形激光束可以在一套激光振荡装置和光学系统中得到，则实际使用这种激光照射装置是令人满意的。
实施方案12
本实施方案示出用玻璃衬底301作为实施方案3中的刻蚀阻挡物形成第二绝缘膜303的实例，相当于第一绝缘膜302的绝缘膜(也作为第三绝缘膜305)形成于第二绝缘膜303上。
图29A中，用氧化硅或氧氮化硅以预定形状形成在玻璃衬底601上带有凹处的第二绝缘膜602被形成。详细说明与实施方案3一样。湿刻蚀或干刻蚀足以用于凹处的形成。然而，本实施方案中使用用CHF3气体的干刻蚀。该情形中，气流可以设为30-40sccm，反应压力可以设为2.7-4.0KPa，外加电功率可以设为500W，衬底温度可以设为20℃。
并且，在本实施方案的情形中，优选的是用玻璃衬底601这样的材料，与氧化硅有高选择比(例如，Corning，Inc.的1737玻璃衬底)。如果选择比高，玻璃衬底601可以用作刻蚀阻挡物，就象在第二绝缘膜602的形成一样。
然后，预先形成的第二绝缘膜602覆盖有氮化硅、氮含量高于氧含量的氧氮化硅、或包括这些叠层的第一绝缘膜603。另外，非晶半导体膜604形成于其上，以得到图29B所示的状态。这些第一绝缘膜603和非晶半导体膜604的详细说明在实施方案3中说明，作为参考。而且，接着图29B的工艺依照实施方案3进行，在此省略并简化了说明。
根据本实施方案，可以确保玻璃衬底601和第二绝缘膜602充分高的选择比。因而，当形成第二绝缘膜602的凹处时，工艺余量提高，不会带来问题，使得第二绝缘膜602的下末端部分被铲除(scoopout)。另外，上面没有形成绝缘膜602的部分的组成为玻璃衬底上的氮化硅膜、氮含量大于氧含量的氧氮化硅膜，或它们层叠的膜。因而，不是必须用诸如氮化铝的特殊绝缘膜。
此外，本实施方案可以与实施方案1-11的任一个自由组合。
实例1
本发明得到的结晶半导体膜示于本实例中。此外，由于晶化工艺可以根据实施方案2和3实施，本实施方案参考图6-图8说明。
本实施方案中，50nm厚度的氧氮化硅膜用作图6中的第一绝缘膜302，200nm厚度的氮化硅膜用作第二绝缘膜303。本情形中，由于当第二绝缘膜303受到刻蚀时，基础的第一绝缘膜302也受到刻蚀，结果得到相当于图1中级差d的250nm的高度。而且，第二绝缘膜303的宽度(相当于图1中的W1)设为0.5μm，邻近距离(相当于图1中的W2)设为0.5μm。
而且，20nm厚度的氧氮化硅膜作为第三绝缘膜305形成于第二绝缘膜303上之后，150nm厚度的非晶硅膜连续地形成作为非晶半导体膜306，而不实施空气释放。而且，非晶硅膜用实施方案2的晶化技术晶化。具体地，在线形激光束照射之前，非晶硅膜上保留有10ppm醋酸镍溶液，进行550℃热处理4小时以得到晶化。连续振荡模式的YVO4激光振荡设备用于线形激光束，5.5W输出的二次谐波(532nm波长)会聚在光学系统中，以50cm/sec的室温速率扫描。
图26A是形成结晶硅膜307的状态中(图8所示的状态)的TEM(透射型电子显微镜)照片，图26B是它的示意图。第一绝缘膜302和第二绝缘膜303的叠层存在于完全埋在结晶硅膜307之下的状态中。
图27A是观察图26A的截面得到的横截面TEM照片，图27B是它的的示意图。在以条状图形形成的第二绝缘膜303(凹处)上，形成结晶硅膜307a使得它被填满。结晶硅膜307b形成于第二绝缘膜303的上表面部分(凸起)。
图28A是对图27A的截面进行colonoscopic观察得到的横截面TEM照片，图28B是它的示意图。用该照片观察到第三绝缘膜305。在结晶硅膜307a内部既看不到晶粒边界也看不到缺陷样的东西。这表明非常高的可晶化性。
本发明提供一种半导体装置，其中有着良好可晶化性的结晶硅膜307a用作沟道形成区，通过确实地用可晶化性差的结晶硅膜307b作为电极或线路，高速运转是可能的，在多个元件中几乎没有变化的薄膜晶体管或该薄膜晶体管组可以以高度的积累累加。
如上所述，具有不规则形式的线形条状图形用绝缘膜形成，非晶半导体膜淀积在上面，接着激光束产生的融化状态，发生晶化，使得半导体被灌注在凹处中并固化。伴随晶化产生的偏差或应力可以集中在凹处之外的区域。这使选择地形成诸如晶粒边界的不好的结晶区成为可能。
然后，上面没有晶粒边界的结晶半导体膜可以用过特别地指定沟道形成区的位置完成。这样可以消除由于不适当介入的晶粒边界或晶体缺陷引起的性能上变化的要因因素，以允许形成性能上几乎没有变化的晶体管或晶体管元件组。
如上所述，本发明提供一种半导体装置，其中良好可晶化性的结晶半导体膜用作沟道形成区，可晶化性差的半导体膜确实地用作电极或线路。由此可以实现高速运转和高电流驱动能力，并提供由多个元件中几乎没有变化的半导体元件或高度累加的半导体元件组组成的半导体装置。

Claims (20)

1.一种半导体元件，包括：
在绝缘表面之上具有多个晶体取向而基本上不包括晶粒边界的第一结晶半导体区；
导电的第二结晶半导体区，所述第一结晶半导体区连接到第二结晶半导体区，
其中第一结晶半导体区在平行于在绝缘表面之上以线形条状图形延伸的绝缘膜的方向上延伸，且第二结晶半导体区被提供，排列在以线形条状图形延伸的绝缘膜上。
2.根据权利要求1的半导体，其中绝缘表面的表面是提供在玻璃衬底之上的绝缘膜的表面。
3.根据要求1的半导体元件，其中以线形条状图形延伸的绝缘膜的宽度是0.1-10μm，相邻图形间隔是0.01-2μm，膜厚度是0.01-3μm。
4.根据权利要求1的半导体元件，其中第一结晶半导体区的膜厚度等于以线形条状图形延伸的绝缘膜的膜厚度。
5.根据权利要求1的半导体装置，其中所述半导体元件结合到选自组成为电视机、视频相机、个人电脑、个人数字助理、声音回放设备、数码相机和蜂窝电话的组中的一个中。
6.一种半导体元件，包括：
在绝缘表面之上包括多个晶体取向而基本上不包括晶粒边界的第一结晶半导体区；
导电的第二结晶半导体区，所述第一结晶半导体区连接到第二结晶半导体区，
其中第一结晶半导体区在平行于在绝缘表面之上以线形条状图形延伸的绝缘膜的方向上延伸，且第二结晶半导体区被用作线路，被提供排列在以线形条状图形延伸的绝缘膜上。
7.根据权利要求6的半导体，其中绝缘表面的表面是提供在玻璃衬底之上的绝缘膜的表面。
8.根据权利要求6的半导体元件，其中以线形条状图形延伸的绝缘膜的宽度是0.1-0μm，相邻图形间距是0.01-2μm，膜厚度是0.01-3μm。
9.根据权利要求6的半导体元件，其中第一结晶半导体区的膜厚度等于以线形条状图形延伸的绝缘膜的膜厚度。
10.根据权利要求6的半导体装置，其中所述半导体元件结合到选自组成为电视机、视频相机、个人电脑、个人数字助理、声音回放设备、数码相机和蜂窝电话的组中的一个中。
11.一种半导体元件，包括：
在绝缘表面之上包括多个晶体取向而基本上不包括晶粒边界的第一结晶半导体区；
导电的第二结晶半导体区，所述第一结晶半导体区连接到第二结晶半导体区，
其中第一结晶半导体区在平行于在绝缘表面之上的以线形条状图形延伸的绝缘膜的方向中延伸，
第二结晶半导体区被提供排列在以线形条状图形延伸的绝缘膜上，并且
第二结晶半导体区包括带有比第一结晶半导体区更薄的膜的部分。
12.根据权利要求11的半导体，其中绝缘表面的表面是提供在玻璃衬底之上的绝缘膜的表面。
13.根据要求11的半导体元件，其中以线形条状图形延伸的绝缘膜的宽度是0.1-10μm，相邻图形间距是0.01-2μm，膜厚度是0.01-3μm。
14.根据权利要求11的半导体元件，其中第一结晶半导体区的膜厚度等于以线形条状图形延伸的绝缘膜的膜厚度。
15.根据权利要求11的半导体装置，其中所述半导体元件结合到选自组成为电视机、视频相机、个人电脑、个人数字助理、声音回放设备、数码相机和蜂窝电话的组中的一个中。
16.一种半导体元件，包括：
在绝缘表面之上包括多个晶体取向而基本上不包括晶粒边界的第一结晶半导体区；
导电的第二结晶半导体区，所述第一结晶半导体区连接到第二结晶半导体区，
其中第一结晶半导体区在平行于在绝缘表面之上的以线形条状图形延伸的绝缘膜的方向中延伸，
第二结晶半导体区被用作线路，被提供排列在以线形条状图形延伸的绝缘膜上，并且
第二结晶半导体区包括带有比第一结晶半导体区更薄的膜的部分。
17.根据权利要求16的半导体，其中绝缘表面的表面是提供在玻璃衬底之上的绝缘膜的表面。
18.根据要求16的半导体元件，其中以线形条状图形延伸的绝缘膜的宽度是0.1-10μm，相邻图形间距是0.01-2μm，膜厚度是0.01-3μm。
19.根据权利要求16的半导体元件，其中第一结晶半导体区的膜厚度等于以线形条状图形延伸的绝缘膜的膜厚度。
20.根据权利要求16的半导体装置，其中所述半导体元件结合到选自组成为电视机、视频相机、个人电脑、个人数字助理、声音回放设备、数码相机和蜂窝电话的组中的一个中。
CNB031070817A 2002-03-05 2003-03-05 半导体元件和使用半导体元件的半导体装置 Expired - Fee Related CN100350617C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP59418/02 2002-03-05
JP59418/2002 2002-03-05
JP2002059418 2002-03-05
JP118322/02 2002-04-19
JP2002118322 2002-04-19
JP118322/2002 2002-04-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101543255A Division CN101217150B (zh) 2002-03-05 2003-03-05 半导体元件和使用半导体元件的半导体装置

Publications (2)

Publication Number Publication Date
CN1444285A true CN1444285A (zh) 2003-09-24
CN100350617C CN100350617C (zh) 2007-11-21

Family

ID=28043677

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101543255A Expired - Fee Related CN101217150B (zh) 2002-03-05 2003-03-05 半导体元件和使用半导体元件的半导体装置
CNB031070817A Expired - Fee Related CN100350617C (zh) 2002-03-05 2003-03-05 半导体元件和使用半导体元件的半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007101543255A Expired - Fee Related CN101217150B (zh) 2002-03-05 2003-03-05 半导体元件和使用半导体元件的半导体装置

Country Status (4)

Country Link
US (1) US7705357B2 (zh)
KR (1) KR100979926B1 (zh)
CN (2) CN101217150B (zh)
TW (1) TWI267131B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP2006054073A (ja) * 2004-08-10 2006-02-23 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの製造方法
KR100666082B1 (ko) * 2005-04-01 2007-01-10 이근태 디젤엔진의 식물성 기름 가열장치
US7710739B2 (en) 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR100745761B1 (ko) * 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
TWI418036B (zh) * 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008252068A (ja) * 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5371144B2 (ja) 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
WO2009037101A1 (en) * 2007-09-21 2009-03-26 Total Petrochemicals Research Feluy Pipes for transporting water containing chlorine dioxide
CN101939829B (zh) * 2007-12-25 2013-03-27 株式会社爱发科 薄膜晶体管制造方法以及薄膜晶体管
TWI406106B (zh) * 2009-11-13 2013-08-21 Ind Tech Res Inst 以飛秒雷射製作多晶矽圖案的方法和系統
EP2506303A4 (en) * 2009-11-27 2017-11-22 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS57196522A (en) 1981-05-28 1982-12-02 Toshiba Corp Manufacture of semiconductor device
JPS5815226A (ja) 1981-07-20 1983-01-28 Nec Corp レ−ザアニ−リング法
JPS58130517A (ja) 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS61241909A (ja) 1985-04-19 1986-10-28 Agency Of Ind Science & Technol Ｓｏｉ結晶形成法
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JPS62206812A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
EP0333151B1 (en) * 1988-03-18 1993-10-20 Seiko Epson Corporation Thin film transistor
US5163220A (en) * 1991-10-09 1992-11-17 The Unites States Of America As Represented By The Secretary Of The Army Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JP3205373B2 (ja) * 1992-03-12 2001-09-04 株式会社日立製作所 液晶表示装置
US5828082A (en) * 1992-04-29 1998-10-27 Industrial Technology Research Institute Thin film transistor having dual insulation layer with a window above gate electrode
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3238581B2 (ja) * 1994-08-31 2001-12-17 株式会社半導体エネルギー研究所 半導体回路
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0888369A (ja) 1994-09-14 1996-04-02 Fuji Xerox Co Ltd 半導体装置
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH09129891A (ja) 1995-11-01 1997-05-16 Sharp Corp 薄膜半導体装置
JP3453972B2 (ja) * 1995-12-27 2003-10-06 トヨタ自動車株式会社 レーザ溶接方法および装置
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US5886376A (en) * 1996-07-01 1999-03-23 International Business Machines Corporation EEPROM having coplanar on-insulator FET and control gate
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2877103B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4566294B2 (ja) 1997-06-06 2010-10-20 株式会社半導体エネルギー研究所 連続粒界結晶シリコン膜、半導体装置
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000068520A (ja) 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US6528397B1 (en) * 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP4663047B2 (ja) * 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US6586802B2 (en) * 1999-01-14 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6674136B1 (en) * 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
TW544743B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4646368B2 (ja) 1999-08-31 2011-03-09 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP4776767B2 (ja) 1999-10-26 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
CN100352022C (zh) * 1999-12-10 2007-11-28 株式会社半导体能源研究所 半导体器件及其制造方法
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US7662677B2 (en) * 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP4558140B2 (ja) 2000-05-02 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4683761B2 (ja) 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100601454B1 (ko) * 2000-10-04 2006-07-14 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시장치 및 그 제조방법
TWI230207B (en) * 2000-11-10 2005-04-01 Hannstar Display Corp Method for metal line surface treatment
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2002324808A (ja) 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4071005B2 (ja) 2001-01-29 2008-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6635555B2 (en) * 2001-02-28 2003-10-21 Sharp Laboratories Of America, Inc. Method of controlling crystallographic orientation in laser-annealed polycrystalline silicon films
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6812491B2 (en) * 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板
CN103943630B (zh) * 2013-12-24 2017-08-25 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板

Also Published As

Publication number Publication date
US20040026696A1 (en) 2004-02-12
KR100979926B1 (ko) 2010-09-03
CN100350617C (zh) 2007-11-21
US7705357B2 (en) 2010-04-27
CN101217150B (zh) 2011-04-06
KR20030074214A (ko) 2003-09-19
CN101217150A (zh) 2008-07-09
TW200304178A (en) 2003-09-16
TWI267131B (en) 2006-11-21

Similar Documents

Publication Publication Date Title
CN100350617C (zh) 半导体元件和使用半导体元件的半导体装置
CN100342551C (zh) 半导体装置和制造半导体装置的方法
CN100347809C (zh) 制造半导体器件的方法
CN1213464C (zh) 半导体器件的制造方法
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
CN1206737C (zh) 半导体器件及其制造方法
CN1280880C (zh) 激光照射方法和激光照射器件
CN1277312C (zh) 半导体器件及其制造方法
CN1211687C (zh) 处理光束的方法、激光照射装置以及制造半导体器件的方法
CN1427451A (zh) 半导体器件及其制造方法
CN1258806C (zh) 半导体器件的制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1531023A (zh) 激光器照射装置、激光器照射方法以及半导体装置的制造方法
CN1497684A (zh) 照射激光的方法、激光照射系统和半导体器件的制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1901205A (zh) 半导体装置及其制造方法
CN1638039A (zh) 激光照射装置、激光照射方法及晶质半导体膜的制作方法
CN1435864A (zh) 半导体器件及其制造方法
CN1638040A (zh) 激光照射方法以及晶质半导体膜的制作方法
CN1275300C (zh) 激光辐照方法和激光辐照装置以及制造半导体器件的方法
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1388591A (zh) 薄膜晶体管及其制造方法
JP2003234477A (ja) 半導体装置及びその作製方法
CN1282989C (zh) 半导体设备和其制造方法
CN1531037A (zh) 激光辐照方法、设备以及用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20180305