CN1472772A - 剥离方法 - Google Patents

剥离方法 Download PDF

Info

Publication number
CN1472772A
CN1472772A CNA031476694A CN03147669A CN1472772A CN 1472772 A CN1472772 A CN 1472772A CN A031476694 A CNA031476694 A CN A031476694A CN 03147669 A CN03147669 A CN 03147669A CN 1472772 A CN1472772 A CN 1472772A
Authority
CN
China
Prior art keywords
film
layer
stripping means
coating
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031476694A
Other languages
English (en)
Other versions
CN100392797C (zh
Inventor
������ɽ����
高山彻
ʸ������
丸山纯矢
后藤裕吾
大野由美子
Ҳ
鹤目卓也
桑原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1472772A publication Critical patent/CN1472772A/zh
Application granted granted Critical
Publication of CN100392797C publication Critical patent/CN100392797C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

提供了一种不损伤待要剥离的层的剥离方法，且此方法不仅能够剥离面积小的待要剥离的层，而且能够以高的成品率剥离面积大的整个待要剥离的层。而且，提供了一种通过将待要剥离的层粘合到各种基底材料而降低了重量的半导体器件及其制造方法。确切地说，提供了一种通过将典型为TFT的各种元件粘合到柔性膜而降低了重量的半导体器件及其制造方法。金属层或氮化物层被提供在衬底上；氧化物层被提供成与金属层或氮化物层相接触；然后形成基底绝缘膜和含有氢的待要剥离的层；并在410℃或更高的温度下执行热处理，以便扩散氢。结果，能够用物理方法在氧化物层中或在其界面处获得完全的剥离。

Description

剥离方法
技术领域
本发明涉及到待要剥离的层的剥离方法，特别是含有各种元件的待要剥离的层的剥离方法。此外，本发明还涉及半导体器件及其制造方法，此半导体器件包含由借助于将一个待要剥离的分立层粘附到衬底而转移的薄膜晶体管(以下称为TFT)组成的电路。例如，本发明涉及到诸如液晶模块的电光器件、诸如EL模块的发光器件、以及包含这些器件作为其组成部分的电子装置。
在本说明书中，术语半导体器件覆盖了总体上能够利用半导体特性起作用的任何器件，电光器件、发光器件、半导体电路、以及电子装置，都包括在半导体器件中。
背景技术
新近，已经注意到了用形成在具有绝缘表面的衬底上的半导体薄膜(厚度约为几nm到几百nm)来组成薄膜晶体管(TFT)的技术。薄膜晶体管被广泛地应用于诸如集成电路和电光器件之类的电子器件。特别是已经加速了其作为图象显示装置的开关元件的开发。
在这种图象显示装置的各种期望的应用中，首先吸引注意的是移动装置方面的应用。当前，虽然玻璃衬底和石英衬底等被用于许多情况，但它们的缺点是容易破裂且笨重。而且，就大规模生产而言，玻璃衬底和石英衬底等难以且不适合于做大。因此，已经试图在诸如柔性塑料膜之类的柔性衬底上制作TFT元件。
然而，由于塑料膜的抗热性差，故要求最高的工艺温度低，结果，目前不可能制作电学特性如玻璃衬底上制作的TFT那样优异的TFT。因此，还未曾实现采用塑料膜的液晶显示装置和发光元件。
而且，已经提出了从所述衬底剥离通过隔离层存在于衬底上的待要剥离的层的剥离方法。例如，日本未经审查的专利公开No.10-125929和日本未经审查的专利公开No.10-125931描述的技术就是一直用来剥离衬底的方法，其办法是形成一个非晶硅(或多晶硅)的隔离层，并借助于通过衬底辐照激光束而释放包含在非晶硅中的氢，从而形成用于衬底分离的空洞。此外，在日本未经审查的专利公开No.10-125930中，描述了这一技术的使用，借助于将待要剥离的层(在本说明书中称为转移层)粘附到塑料层而完成了液晶显示装置。
然而，利用上述方法，重要的是采用高透明度的衬底。为了通过衬底传送能够和供应足以释放包含在非晶硅中的氢的能量，必须辐照较强的激光束，导致待要剥离的层被损伤的问题。而且，利用上述方法，在元件被制作在隔离层上的情况下，若在元件制造工艺中进行高温热处理，则包含在隔离层中的氢被扩散而减少。结果，即使激光束被辐照到隔离层，也存在着剥离不充分的可能性。随后，由于包含在隔离层中的氢的数量的抑制，就出现形成隔离层之后工艺可能受到限制的问题。而且，在上述说明书描述中，为了防止待要剥离的层受损伤、形成了遮光层或反射层。在此情况下，就难以制造透射型液晶显示器件。此外，利用上述方法，表面面积大的待要剥离的层变得难以剥离。
发明内容
考虑到上述问题而提出了本发明，本发明的目的是提供一种剥离方法，它不损伤待要剥离的层，且不仅可以分离表面面积小的待要剥离的层，而且可以分离表面面积大的待要剥离层的整个表面。
而且，本发明的目的是提供一种剥离方法，其中，热处理温度和衬底的类型等不受制作待要剥离的层的限制。
而且，本发明的目的是借助于将待要剥离的层粘附到各种衬底而提供一种重量轻的半导体器件及其制造方法。特别是，本发明的目的是借助于将诸如TFT之类的各种元件(薄膜二极管、包含硅的PIN结的光电转换元件、以及硅电阻器元件)粘附到柔性膜而提供一种重量轻的半导体器件及其制造方法。
通过大量的实验和检测，本发明人已经发现一种剥离方法，其中，当金属层被提供在衬底上时；当氧化物层被制作成与此金属层接触时；当绝缘膜被制作在此氧化物上时；当包含氢的层，典型为包含氢的非晶硅膜被制作在此绝缘膜上时；以及当在410℃或更高温度下对得到的叠层进行热处理而不出现诸如剥离之类的工艺的反常时，用物理方法，典型是施加机械力的方法，能够容易地在氧化物层的界面(氧化物层与金属层的界面)处完全进行剥离(例如用手进行剥离)。
亦即，虽然金属层与氧化物层之间的键合力能够经受热能，但根据金属层与氧化物层之间的氢的扩散和反应，金属层与氧化物层之间的键合力在动能下变弱，然后改变金属膜、氧化物膜、或非晶硅膜的膜应力。于是容易通过施加机械力而发生剥离。注意，本发明不局限于非晶硅膜，也可以采用能够用PCVD方法形成的半导体膜，例如锗膜、硅和锗的合金膜、或含有磷或硼的非晶硅膜。
而且，当氧化物层被形成在金属层上时，金属层的表面被氧化。于是，金属层与氧化物层之间的粘合性得到改善。于是认为包含在含有氢的层中的氢在410℃或更高的温度下被扩散，且氢与金属层的氧化表面发生反应(例如还原反应)，从而降低了金属层与氧化物层之间的粘合性。此外，由于含有氢的层的应力通过加热被改变为张应力，故在金属层与氧化物层的界面处引起畸变，容易导致剥离。
注意，在本说明书中，膜的内应力(称谓膜应力)指的是就形成在衬底上的膜中的任意截面而言，一个截面施加到另一个截面的每单位截面积的力。可以认为，内应力或多或少总是存在于用真空蒸发方法、溅射方法、气相生长方法等形成的薄膜中。最大达到数值109N/m2。此内应力的数值根据薄膜的材料、衬底的物质、薄膜的形成条件等而改变。而且，此内应力的数值还通过热处理而改变。
而且，通过垂直于衬底表面的单位面积施加到对方的力沿拉力方向的状态，被称为拉伸状态，且此状态下的内应力被称为张应力。沿推力方向施加力的状态，被称为压缩状态，且此状态下的内应力被称为压缩应力。
根据本发明，本说明书公开的剥离方法的结构1涉及到一种剥离方法，其中，待要剥离的层从衬底被剥离，此方法包括：
在衬底上相继形成金属层、与金属层接触的氧化物层、绝缘膜、以及在绝缘膜上具有非晶结构的半导体，以便形成叠层；
执行热处理以便扩散氢；以及
将支持部件粘合到包括氧化物层、绝缘膜、以及半导体膜的待要剥离的层，然后，用物理方法，从配备有金属层的衬底剥离粘合到支持部件的待要剥离的层。
而且，根据本发明，本说明书公开的另一种剥离方法的结构2涉及到一种剥离方法，其中，待要剥离的层从衬底被剥离，此方法包括：
在衬底上相继形成金属层、与金属层接触的氧化物层、绝缘膜、以及在绝缘膜上具有非晶结构的半导体，以便形成叠层；
执行热处理以便扩散氢；
制作包括半导体膜作为有源层的TFT以及与TFT连接的元件；以及
将支持部件粘合到包括氧化物层、绝缘膜、TFT、以及元件的待要剥离的层，然后，用物理方法，从配备有金属层的衬底剥离粘合到支持部件的待要剥离的层。
在上述结构中，对执行热处理以便扩散氢的步骤以及形成包括半导体膜作为有源层的TFT和与TFT连接的元件的步骤的顺序，没有特别的限制。而且，在执行410℃或更高温度的热处理的情况下，在形成包括半导体膜作为有源层的TFT和与TFT连接的元件的步骤中，不必分别地执行用来扩散氢的热处理。
在上述各个结构中，方法的特征在于，在等于或高于膜中的氢被发射或扩散的温度亦即410℃或更高的温度下执行热处理。
而且，在上述各个结构中，方法的特征在于，金属层是由选自W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Pt的元素、或包含此元素作为其主要成分的合金材料或化合物组成的单层，或是由多种金属或它们的混合物组成的叠层。
注意，在本说明书中，物理方法指的是属于非化学的物理方法。具体地说，此物理方法是具有基于动力学规则的工艺的动力学或力学方法，且指的是用来改变某些动能(机械能)的方法。
注意，在任何一种上述结构中，当用物理方法进行剥离时，必须将氧化物层与金属层之间的键合力设定为小于与支持部件的键合力。
而且，含有氢的金属层可以用来代替含有氢的半导体层。有关另一种剥离方法的本发明的结构3，涉及到一种剥离方法，其中待要剥离的层从衬底被剥离，此方法包括：
在衬底上相继形成金属层、与金属层接触的氧化物层、绝缘膜、以及绝缘膜上的含有氢的金属层，以便形成叠层；
执行热处理以便扩散氢；
制作包括半导体膜作为有源层的TFT以及与TFT连接的元件；以及
将支持部件粘合到包括氧化物层、绝缘膜、TFT、以及元件的待要剥离的层，然后，用物理方法，从配备有金属层的衬底剥离粘合到支持部件的待要剥离的层。
而且，含有氢的金属层可以用作金属层，有关另一种剥离方法的本发明的结构4，涉及到一种剥离方法，其中待要剥离的层从衬底被剥离，此方法包括：
在衬底上相继形成含有氢的金属层、与金属层接触的氧化物层、绝缘膜、以及绝缘膜上具有非晶结构的半导体，以便形成叠层；
执行热处理以便扩散氢；
制作包括半导体膜作为有源层的TFT以及与TFT连接的元件；以及
将支持部件粘合到包括氧化物层、绝缘膜、TFT、以及元件的待要剥离的层，然后，用物理方法，从配备有金属层的衬底剥离粘合到支持部件的待要剥离的层。
而且，在上述各个结构中，方法的特征在于，氧化物层是用溅射方法形成的氧化硅膜。
而且，在上述各个结构中，方法的特征在于，绝缘膜是氧化硅膜、氮氧化硅膜、或这些膜的叠层。
而且，在上述各个结构中，方法的特征在于，氧化物层的厚度大于金属层的膜厚度。
而且，在上述各个结构中，方法的特征在于，提供在绝缘膜上的元件是发光元件、半导体元件、或液晶元件。
而且，用CVD方法(遥控等离子体等)形成的W膜或Ni膜可以用作含有氢的金属层。例如，用SiH4气体提取用作W膜核心的硅，或氧化硅膜(或氮化硅膜)的表面被暴露于稀有气体等离子体以便截断Si-O键(或Si-N键)以提取硅。然后，流通WF6/H2以引起还原反应，从而能够淀积W膜。用还原反应淀积W膜的方法是一种CVD方法，也称为满铺W方法。而且，含有氢的AB2型氢夹附合金(顺便说一下，Ti或Zr作为A，Ni、V、Cr、Co、Fe、或Mn作为B)或含有氢的AB5型氢夹附合金(顺便说一下，Mm(铈镧稀土合金)作为A，Ni、Co、Mn、Al、或Mo作为B)，可以被用作含有氢的金属层。
而且，在上述各个结构中，至于金属层，可以在衬底与金属层之间提供另一层，例如绝缘层。但为了简化工艺，金属层最好被形成为与衬底接触。
而且，根据本发明，不仅可以采用半透明衬底，而且还可以采用任何衬底，例如玻璃衬底、石英衬底、半导体衬底、陶瓷衬底、以及金属衬底。提供在衬底上的待要剥离的层能够被剥离。
注意，在本说明书中，转移部件是一种在剥离之后待要粘合到待要剥离的层的部件，对转移部件没有特别的限制。此转移部件可以由诸如塑料、玻璃、金属、或陶瓷之类的基底材料组成。而且，在本说明书中，支持部件是一种待要粘合到用物理方法剥离的待要剥离的层的部件，对支持部件没有特别的限制。此支持部件可以由诸如塑料、玻璃、金属、或陶瓷之类的基底材料组成。此外，转移部件的形状和支持部件的形状都没有特别的限制，可以采用平面形状、曲面形状、柔性形状、或薄膜形状。而且，当最优先考虑减小重量时，采用薄膜状塑料衬底是优选的，例如由聚(对苯二甲酸乙二醇酯)(PET)、聚醚砜(PES)、聚(萘二甲酸乙二酯)(PEN)、聚碳酸酯(PC)、尼龙、聚(醚醚酮)(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳基化合物(PAR)、聚(对苯二甲酸丁二酯)(PBT)、或聚酰亚胺组成的塑料衬底。
在有关半导体器件制造方法的上述各个结构中，对于制造液晶显示器件的情况，支持部件被用作反衬底，并用密封材料作为粘合剂将支持部件粘合到待要剥离的层，就足够了。在此情况下，提供在待要剥离的层中的元件包括象素电极，并在象素电极与反衬底之间充满液晶材料。
而且，在有关半导体器件制造方法的上述各个结构中，在制造典型为包括EL元件的发光器件的情况下，支持部件最好被用作密封部件，且发光元件最好被完全隔绝于外部，以便避免诸如潮气或氧之类的加快有机化合物层退化的物质从外部进入。而且，当优先考虑减小重量时，最好采用薄膜状塑料衬底。但这对于避免诸如潮气或氧之类的加快有机化合物层退化的物质从外部的进入没有什么作用。因此，可以采用例如这样一种结构，其中，第一绝缘膜、第二绝缘膜、以及第三绝缘膜被提供在支持部件上，从而足以避免诸如潮气或氧之类的加快有机化合物层退化的物质从外部进入。注意，夹在第一绝缘膜(势垒膜)和第三绝缘膜(势垒膜)之间的第二绝缘膜(应力弛豫膜)被形成为膜应力小于第一绝缘膜或第三绝缘膜的膜应力。
而且，在制造典型为包括EL元件的发光器件的情况下，第一绝缘膜、第二绝缘膜、以及第三绝缘膜最好不仅被提供在支持部件上，而且还被提供在转移部件上，这足以避免诸如潮气或氧之类的加快有机化合物层退化的物质从外部进入。
附图说明
在附图中：
图1A-1G示出了一种实施方案模式；
图2示出了热处理温度与非晶硅膜单层中的应力之间的关系；
图3示出了叠层中的应力变化；
图4A-4D示出了制造有源矩阵衬底的步骤(实施方案1)；
图5A-5C示出了制造有源矩阵衬底的步骤(实施方案1)；
图6示出了制造有源矩阵衬底的步骤(实施方案1)；
图7是液晶显示器件的剖面图(实施方案2)；
图8A和8B分别是发光器件的俯视图和剖面图(实施方案3)；
图9A-9E是电子装置的例子(实施方案4)；
图10A-10C电子装置的例子(实施方案4)；而
图11示出了TDS的结果。
具体实施方式
以下描述本发明的实施方案模式。
在图1A中，参考号10表示衬底；11表示氮化物层或金属层；12表示氧化物层；而13表示待要剥离的层。
在图1A中，衬底10可以是玻璃衬底、石英衬底、陶瓷衬底等。此外，可以采用硅衬底、金属衬底、或不锈钢衬底。
首先，如图1A所示，在衬底10上形成氮化物层或金属层11。氮化物层或金属层11典型为由选自W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Pt的元素、或包含此元素作为其主要成分的合金材料或化合物组成的单层，或上述元素或材料的叠层；或者，氮化物层或金属层11是由此元素的氮化物例如氮化钛、氮化钨、氮化钽、或氮化钼组成的单层，或是这些氮化物的叠层，就足够了。氮化物层或金属层11的厚度为10-200nm，优选是50-75nm。
而且，由于衬底被溅射确定，故衬底周边附近的厚度很可能是不均匀的。因此，最好借助于进行干法腐蚀而只是清除周边部分。此时，为了防止衬底被腐蚀，可以在衬底10与氮化物层或金属层11之间形成厚度约为100nm的由氮氧化硅膜组成的绝缘膜。
接着，在氮化物层或金属层11上形成氧化物层12。可以用溅射方法形成由氧化硅、氮氧化硅、或金属氧化物组成的层作为氧化物层12。此氧化物层12的厚度最好等于或大于氮化物层或金属层11厚度的二倍。此处，用溅射方法，利用氧化硅靶形成了厚度为150-200nm的氧化硅膜。注意，作为用溅射方法得到的氧化硅膜的应力测量结果，应力为每平方厘米-3.97×108达因，且通过SIMS测量，其氢浓度为每立方厘米4×1020原子。注意，这些测量数值是相对于单层的，而不是相对于叠层的。
然后，在氧化物层12上形成待要剥离的层13。在形成待要剥离的层13的过程中，至少形成含有氢的材料膜(半导体膜或金属膜)，然后，进行热处理以便扩散包含在含有氢的材料膜中的氢。此热处理在410℃或更高的温度下被充分地进行，并可以与形成待要剥离的层13的工艺分别地进行，或借助于使工艺也用作热处理而略去此热处理。例如，在含有氢的非晶硅膜被用作含有氢的材料膜并被加热以形成多晶硅膜的情况下，500℃或更高温度下的用于晶化的热处理能够同时实现多晶硅膜的形成和氢的扩散。注意，待要剥离的层13可以是由典型为TFT的各种元件之一(薄膜二极管、由硅的PIN结组成的光电转换元件、硅电阻元件、以及传感器元件(典型为采用多晶硅的压敏指纹传感器))组成的层。
随后，用作固定待要剥离的层13的支持部件的第二衬底15，被第一粘合剂14粘合(图1B)。注意，第二衬底15最好采用强度比第一衬底10更高的衬底。粘合剂或双面胶带可以被用作第一粘合剂14。
然后，用物理方法剥离配备有氮化物层或金属层11的衬底10(图1C)。由于氧化物层12的膜应力不同于氮化物层或金属层11的膜应力，故可以用比较小的力来进行剥离。而且，此处示出了假设待要剥离的层13的机械强度足够的例子。但在待要剥离的层13的机械强度不够的情况下，最好在粘合用来固定待要剥离的层13的支持部件(未示出)之后进行剥离。
于是，能够从衬底10分离形成在氧化物层12上的待要剥离的层13。图1D示出了剥离之后的状态。
然后，用作转移部件的第三衬底通过第二粘合剂16被粘合到分离的待要剥离的层13。(图1E)
随后，借助于清除或剥离第一粘合剂14，第二衬底15被剥离。(图1F)
然后，形成EL层20，并通过第三粘合剂19，用用作密封部件的第四衬底18密封(图1G)。注意，不特别要求第四衬底18，只要第三粘合剂19由足以能够阻挡加速有机化合物层退化的物质的材料组成即可。此处，示出了制造采用EL元件的发光器件的例子，但本发明不局限于此例子。根据本发明能够完成各种半导体器件。
在制造液晶显示器件的情况下，反衬底可以被用作支持部件；并可以用密封材料作为粘合剂将支持部件粘合到待要剥离的层。在此情况下设定：提供在待要剥离的层中的元件包括象素电极；并在象素电极与反电极之间填充液晶材料。而且，对制造液晶显示器件的顺序没有特别的限制。可以是：粘合作为支持部件的反衬底；执行液晶的注入；然后剥离衬底；以及粘合作为转移部件的塑料衬底。或者，可以是：形成象素电极；剥离衬底；粘合作为第一转移部件的塑料衬底；然后粘合作为第二转移部件的反衬底。
而且，对制造发光器件的顺序没有特别的限制。可以是：形成发光元件；粘合作为支持部件的塑料衬底；剥离衬底；以及粘合作为转移部件的塑料衬底。或者，可以是：形成发光元件；剥离衬底；粘合作为转移部件的塑料衬底；然后粘合作为第二转移部件的塑料衬底。
在本发明中，重要的是：410℃或更高温度下的热处理在氮化物层或金属层11与氧化物层12之间的界面处引起氢的扩散，从而发生反应；而且氧化物层12的膜应力、氮化物层或金属层11的膜应力、或衬底上各个叠层的所有应力被改变。注意，膜应力的过度改变可以导致产生剥离，因此，最好小心进行膜的形成和其它工艺。
而且，500℃或更高温度下的热处理或激光辐照不涉及到其中的剥离。物理方法则能够在金属层与氧化物层之间容易地实现完全分离。
作为本发明人进行的实验的结果，即使利用厚度为10nm的用作金属层11的钨膜，以及用溅射方法形成的厚度为200nm的用作氧化物层12的氧化硅膜，也已经看到了利用根据本发明的剥离方法的剥离。而且，即使利用厚度为50nm的用作金属层11的钨膜，以及用溅射方法形成的厚度为100nm的用作氧化物层12的氧化硅膜，也已经看到了利用根据本发明的剥离方法的剥离。而且，即使利用厚度为50nm的用作金属层11的钨膜，以及用溅射方法形成的厚度为400nm的用作氧化物层12的氧化硅膜，也已经看到了利用根据本发明的剥离方法的剥离。
而且，从本发明人进行的实验的结果，即使利用氮化钨膜或氮化钛膜作为氮化物层11，也已经看到了利用根据本发明的剥离方法的剥离。
而且，进行了下列实验。
实验1
用PCVD(薄膜淀积温度为300℃，薄膜淀积气体为SiH4)方法在玻璃衬底上形成了含有氢的非晶硅膜，然后，在各种条件下进行热处理，并测量各个应力。图2示出了得到的结果。各个热处理条件是：350℃1小时；400℃1小时；410℃1小时；430℃1小时；以及450℃1小时。
从图2可见，在任何条件下，与刚刚淀积膜之后得到的应力数值(每平方厘米-8×109达因～每平方厘米-6×109达因)相比，通过热处理得到的应力数值变得更接近张应力。热处理之后得到的应力数值在每平方厘米-6×109达因～每平方厘米2×109达因范围内。
而且，钨膜、用溅射方法形成的氧化硅膜、基底绝缘膜、以及用PCVD方法形成的含有氢的非晶硅膜，被相继层叠在玻璃衬底上。在上述条件下对得到的叠层进行各个热处理。然后，用胶带对其进行剥离实验。结果，在410℃或更高的温度下看到了剥离。
实验2
至于在与实验1相同的条件下用PCVD方法得到的含有氢的非晶硅膜，通过FT-IR测量了其氢浓度。结果，Si-H是每立方厘米1.06×1022原子，Si-H2是每立方厘米8.34×1019原子，而计算得到的组分比氢浓度是21.5％。而且，在改变了的PCVD淀积条件下相似地计算了氢浓度，其结果是得到的组分比氢浓度为16.4％、17.1％、以及19.0％。
而且，钨膜、用溅射方法形成的氧化硅膜、基底绝缘膜、以及用PCVD方法形成的含有氢的非晶硅膜(组分比氢浓度为16.4％-21.5％的膜)，被相继层叠在玻璃衬底上。对得到的各个叠层在410℃下进行1小时的热处理。然后，用胶带对其进行剥离实验。结果，在所有的条件下都看到了剥离。相反，对于用溅射方法而不是用PCVD方法得到的非晶硅膜，在使用胶带的剥离实验中未曾看到剥离。
而且，钨膜、用溅射方法形成的氧化硅膜、基底绝缘膜、以及用PCVD方法形成的含有氢的氮化硅膜(应力数值为每平方厘米-2.4×108达因，Si-H为每立方厘米8.9×1021原子，而N-H为每立方厘米6.6×1021原子)，被相继层叠在玻璃衬底上。对得到的叠层在410℃下进行1小时的热处理。然后，用胶带对其进行剥离实验。结果看到了剥离。从上述可见，本发明不特别局限于非晶硅膜。只要采用含有氢的膜，就能够得到相同的结果。
实验3
此处，钨膜(100nm)和氧化硅膜(100nm)被层叠在硅晶片上。然后对其进行热处理(350℃下1小时；400℃下1小时；410℃下1小时；430℃下1小时；以及450℃下1小时)。而且，对氧化硅膜进行腐蚀。图3示出了各个处理的应力变化的测量结果。
至于钨膜的淀积条件，采用了钨靶溅射，且采用了0.2Pa的薄膜淀积压力、3kW的薄膜淀积功率、以及20sccm的氩流速。
而且，至于氧化硅膜的淀积条件，采用了RF型溅射装置；采用了氧化硅靶(直径为30.5cm)；用来加热衬底的被加热了的氩气的流速为30sccm；并采用了300℃的衬底温度、0.4Pa的薄膜淀积压力、3kW的薄膜淀积功率、以及10sccm/30sccm的氩流速/氧流速。
从图3可见，在淀积氧化硅膜之后以及在腐蚀氧化硅膜之后，应力被明显地改变了。
而且，为了比较，对于钨膜(100nm)和氧化硅膜(20nm)被形成在硅晶片上的叠层，进行了应力改变的测量。结果，通过所有条件下的处理都看不到改变。据此，淀积氧化硅膜之后的应力显然依赖于氧化硅膜的厚度。由于氧化硅膜厚度大时应力大幅度改变，故在钨膜与氧化硅膜的界面处容易出现畸变，导致产生剥离现象。因此，根据本发明，氧化硅膜的厚度以及钨膜与氧化硅膜的厚度比率是重要的，且至少使氧化硅膜的厚度大于钨膜的厚度，最好是等于或大于钨膜厚度的二倍。
实验4
而且，钨膜、用溅射方法形成的氧化硅膜、基底绝缘膜、以及用PCVD方法形成的含有氢的非晶硅膜，被相继层叠在玻璃衬底上。对得到的叠层在410℃或更高的温度下进行热处理以便扩散氢。然后，在用腐蚀方法清除非晶硅膜之后，用胶带对其进行剥离实验。结果看到了剥离。作为变通，钨膜、用溅射方法形成的氧化硅膜、以及基底绝缘膜，被相继层叠在玻璃衬底上。对得到的叠层在410℃或更高的温度下进行热处理。然后，用胶带对其进行实验。结果无法进行剥离。因此认为形成在基底膜上的非晶硅膜的存在引入了剥离现象。
根据上述各个实验的结果，亦即根据虽然410℃是能否进行剥离的一个界线但很难看到应力改变的事实，本发明人已经发现，不仅叠层膜的应力，而且非晶硅膜以及包含在此膜中的氢都与剥离现象有关并引入了剥离现象。
而且，图11通过温度程序解吸附分析(TDS)示出了从形成在玻璃衬底上的非晶硅膜放出的氢的浓度与衬底表面温度(℃)之间的关系。图11表明，随着衬底温度的上升，从非晶硅膜放出的氢增加。
而且，本发明人已经发现，钨膜与氧化硅膜的厚度比率也对剥离现象有贡献。而且，本发明人认为，金属层或氮化物层的材料与氧化物层的材料的组合以及诸如粘合性之类的界面态，也导致剥离现象。
下面用下列各个实施方案来更详细地描述包括上述结构的本发明。
实施方案
实施方案1
下面参照图4A-6来描述本发明的各个实施方案。此处，将描述在同一个衬底上同时制造TFT(n沟道TFT和p沟道TFT)以及提供在象素部分周边的驱动电路的方法。虽然此处示出了制造有源矩阵衬底从而制造反射型液晶显示器件的例子，但不局限于此。不言自明，若适当地改变TFT的安排和象素电极的材料，也有可能制造透射型液晶显示器件或具有含有有机化合物的发光层的发光器件。
玻璃衬底被用作衬底。首先，用PCVD方法在衬底上形成厚度为50nm的氮氧化硅层。
随后，用溅射方法形成厚度为50nm的钨层作为金属层，在不暴露于大气的情况下，用溅射方法继续形成厚度为200nm的氧化硅层作为氧化物层。此氧化物层在下列条件下形成：采用RF溅射方法；采用氧化硅靶(直径为30.5)以30sccm的流速流动被加热了的氩气，以便加热衬底；衬底温度设定为300℃，成膜压力为0.4Pa，电功率为3kW，氩流速/氧流速为10sccm/30sccm。
随后，用氧烧蚀方法清除位于衬底周边部分或边沿处的钨层。
接着，用等离子体CVD方法，在300℃的薄膜淀积温度下，从材料气体SiH4和N2O(组分比为：Si＝32％，O＝59％，N＝7％，H＝2％)形成厚度为100nm的氮氧化硅膜，从而形成叠层。而且，在不暴露于大气的情况下，用SiH4作为薄膜淀积气体，在300℃的薄膜淀积温度下，用等离子体CVD方法形成厚度为54nm的具有非晶结构的半导体膜(在此情况下是非晶硅膜)。此非晶硅膜中具有氢，此氢将在随后的热处理中被扩散，从而能够用物理方法在氧化物层或氧化物层的界面中剥离此非晶硅膜。
然后，用甩涂机涂敷含有10ppm重量比的镍的乙酸镍溶液。也可以采用借助于溅射而将镍元素喷射到整个表面的方法来代替涂敷。然后，进行热处理以执行晶化，从而形成具有结晶结构的半导体膜(此处是多晶硅层)。此处，在进行用于去氢化的热处理(500℃下1小时)之后，进行用于晶化的热处理(550℃下4小时)，从而得到具有结晶结构的硅膜。而且，用于去氢化的热处理(500℃下1小时)还用作用来使包含在非晶硅层中的氢扩散到钨膜与氧化物层的界面的热处理。同样注意，虽然此处采用了用镍作为金属元素的促进硅晶化的晶化技术，但也可以采用其它熟知的技术，例如固相生长方法和激光晶化方法。
接着，在用稀释的氢氟酸之类清除具有结晶结构的硅膜表面上的氧化膜之后，在大气中或在氧气氛中执行第一激光辐照(波长为308nm的XeCl激光)，用来提高晶化率和修复晶粒中残留的缺陷。波长为400nm或以下的准分子激光，或YAG激光器的二次谐波或三次谐波，被用作激光。无论在何种情况下，都采用重复频率约为10-1000Hz的脉冲激光，此脉冲激光被光学系统汇聚成100-500mJ/cm2，以90-95％的重叠率进行辐照，从而可以扫描硅膜表面。此处，第一激光辐照在重复频率为30Hz和能量密度为470mJ/cm2的大气气氛下进行。注意，由于在大气或氧气氛中进行辐照，故第一激光辐照在表面上形成氧化物膜。虽然此处示出了采用脉冲激光的例子，但也可以采用连续振荡激光器。当进行非晶半导体膜的晶化时，为了得到大晶粒尺寸的晶体，最好用能够连续振荡的固体激光器应用基波的二次谐波到四次谐波。典型地说，最好采用Nd:YVO4激光器(基波为1064nm)的二次谐波(厚度为532nm)或三次谐波(厚度为355nm)。具体地说，从10W输出的连续振荡型YVO4激光器发射的激光束，被非线性光学元件转换成谐波。而且，可以提供将YVO4晶体和非线性光学元件进入谐振腔而发射谐波的方法。用光学系统将激光束形成为矩形形状或椭圆形形状来辐照待要处理的物质，则更优选。此时，要求约为0.01-100MW/cm2(优选为01.-10MW/cm2)的能量密度。半导体膜以大约10-2000cm/s的速率相对于激光束移动，以便辐照半导体膜。
除了用这一激光辐照方法形成的氧化物膜之外，借助于用臭氧水处理表面120秒钟而形成的氧化物膜，一起形成总厚度为1-5nm的势垒层。虽然此处用臭氧水形成了势垒层，但也可以采用其它的方法，例如在氧气氛中执行紫外光辐照或氧化物等离子体处理，以便氧化具有晶体结构的半导体膜的表面。此外，作为其它的用来形成势垒层的方法，可以用等离子体CVD方法、溅射方法、蒸发方法等来淀积厚度约为1-10nm的氧化物膜。而且，在形成势垒层之前，可以清除用激光辐照形成的氧化物膜。
在势垒层上，形成厚度为10-400nm的含有氩元素的非晶硅膜，在本实施方案中，用溅射方法形成100nm以便用作吸杂位置。在本实施方案中，用硅靶在含有氩的气氛中形成含有氩的非晶硅膜。当等离子体CVD方法被用来形成含有氩的非晶硅膜时，其形成条件是：单硅烷对氩的流速比被控制为1/99；淀积时的压力为6.665Pa(0.05乇)；淀积时的RF功率密度为0.087W/cm2；淀积温度为350℃。
然后加热到650℃的炉子被用于3分钟的吸杂热处理，以便降低具有晶体结构的半导体膜中的镍浓度。可以用灯退火装置来代替炉子。
随后，用势垒层作为腐蚀停止层，选择性地清除是为吸杂位置的含有氩的非晶硅膜，然后，用稀释的氢氟酸选择性地清除势垒层。注意，在吸杂过程中，存在着镍可能移动到氧浓度高的区域的倾向，因此，最好在吸杂之后清除由氧化物膜组成的势垒层。
然后，在得到的具有晶体结构的硅膜(也称为多晶硅)的表面上从臭氧水形成薄的氧化物膜之后，形成由抗蚀剂组成的掩模，并对其进行腐蚀工艺，以便得到所希望的形状，从而形成彼此分隔开的小岛状半导体层。在形成半导体层之后，清除由抗蚀剂组成的掩模。
通过上述各个工艺，就在衬底100上形成了金属层101、氧化物层102、以及基底绝缘膜103，在得到具有晶体结构的半导体膜之后，用腐蚀工艺形成所希望形状的以小岛形状隔离的半导体层104-108。
然后，用含有氢氟酸的腐蚀剂清除氧化物膜，同时清洗硅膜的表面。然后，形成含有硅作为其主要成分的绝缘膜，成为栅绝缘膜109。在本实施方案中，用等离子体CVD方法形成了厚度为115nm的氮氧化硅膜(组分比为：Si＝32％，O＝59％，N＝7％，H＝2％)。
接着，如图4A所示，在栅绝缘膜109上，以叠层形式形成厚度为20-100nm的第一导电膜110a和厚度为100-400nm的第二导电膜110b。在本实施方案中，厚度为50nm的氮化钽膜和厚度为370nm的钨膜被相继层叠在栅绝缘膜109上。
作为用来形成第一导电膜和第二导电膜的导电材料，采用了选自Ta、W、Ti、Mo、Al和Cu的元素或包含上述元素作为其主要组分的合金材料或化合物材料。而且，以掺有诸如磷的杂质元素的多晶硅膜为典型的半导体膜，或AgPdCu合金，可以被用作第一导电膜和第二导电膜。而且，本发明不局限于双层结构。例如可以采用三层结构，其中厚度为50nm的钨膜、厚度为500nm的铝和硅的合金膜(Al-Si)、以及厚度为30nm的氮化钛膜被相继层叠。而且，在三层结构的情况下，氮化钨可以被用来代替第一导电膜的钨，铝和钛的合金膜(Al-Ti)可以被用来代替第二导电膜的铝和硅的合金膜(Al-Si)，且钛膜可以被用来代替第三导电膜的氮化钛膜。此外，也可以采用单层结构。
接着，如图4B所示，利用曝光工艺，形成抗蚀剂掩模112-117。然后进行第一腐蚀处理来形成栅电极和布线。第一腐蚀处理采用第一和第二腐蚀条件。ICP(感应耦合等离子体)腐蚀是优选的腐蚀。可以利用ICP腐蚀，并适当地调整腐蚀条件(施加到线圈电极的功率，施加到衬底侧电极的功率，衬底侧电极的温度等)，各个膜能够被腐蚀成所希望的锥形形状。可以从典型为Cl2、BCl3、SiCl4或CCl4的氯基气体，典型为CF4、SF6或NF3的氟基气体，或O2中，选择适当的气体作用腐蚀气体。
在本实施方案中，150W的RF(13.56MHz)功率还被施加到衬底(样品台)，以基本上施加负的自偏置电压。衬底侧的电极区域是12.5cm×12.5cm，而线圈形电极区域(此处描述石英碟形成的电极)是直径为25cm的圆碟。钨膜在第一腐蚀条件下被腐蚀成第一导电层的端部为锥形。在第一腐蚀条件下，钨的腐蚀速率是200.39nm/min，TaN的腐蚀速率是80.32nm/min，W对TaN的选择比因而约为2.5。而且，利用第一腐蚀条件，钨的锥角约为26度。然后，第一腐蚀条件被改变为第二腐蚀条件而不清除抗蚀剂组成的掩模110-115。CF4和Cl2被用作腐蚀气体，这些气体的流速被设定为30/30sccm，500W的RF(13.56MHz)功率被施加到线圈形电极，压力为1Pa，以产生等离子体，从而执行大约30秒钟的腐蚀。20W的RF(13.56MHz)功率还被施加到衬底侧(样品台)，以基本上施加负的自偏置电压。在第二腐蚀条件下，其中CF4和Cl2被混合，钨膜和氮化钽膜以相同的水平被腐蚀。利用第二腐蚀条件，钨的腐蚀速率为58.97nm/min，而氮化钽的腐蚀速率为66.43nm/min。注意，为了进行腐蚀而不在栅绝缘膜上留下残留物，腐蚀时间可以增加10-20％。
在如上所述的第一腐蚀过程中，使抗蚀剂组成的掩模的形状适当，第一导电层的端部和第二导电层的端部从而具有由施加到衬底侧的偏置电压的作用而造成的锥形形状。锥形部分的角度被充分地设定为15-45度。
于是，用第一腐蚀工艺形成了由第一导电层和第二导电层组成的第一形状导电层119-123(第一导电层119a-123a以及第二导电层119b-123b)。成为栅绝缘膜的绝缘膜109被腐蚀大约10-20nm，并成为栅绝缘膜118，其中未被第一导电层119-123覆盖的区域被减薄。
接着，进行第二腐蚀工艺而不清除抗蚀剂组成的掩模。此处，SF6、Cl2和O2被用作腐蚀气体，这些气体的流速被设定为24/12/24sccm，700W的RF(13.56MHz)功率被施加到线圈形电极，压力为1.3Pa，以产生等离子体，从而执行大约25秒钟的腐蚀。10W的RF(13.56MHz)功率还被施加到衬底侧(样品台)，以基本上施加负的自偏置电压。在第二腐蚀条件下，钨的腐蚀速率为227.3nm/min，而氮化钽的腐蚀速率为32.1nm/min，钨对氮化钽的选择比为7.1，是为绝缘膜116的SiON的腐蚀速率为33.7nm/min，钨对SiON的选择比因而是6.83。如上所述，在SF6被用作腐蚀气体的情况下，相对于绝缘膜118的选择比是高的。于是，能够抑制膜厚度的减小。在本实施方案中，绝缘膜118的膜厚度仅仅被减小大约8nm。
利用第二腐蚀工艺，钨的锥角变成70度。利用第二腐蚀工艺，第二导电层126b-131b被形成。另一方面，第一导电层很少被腐蚀，从而变成第一导电层126a-131a。注意，第一导电层126a-131a具有基本上相同于第一导电层119a-124a的尺寸。实际上，第一导电层的宽度可以被减小大约0.3微米，亦即，与第二腐蚀工艺之前相比，总线宽大约减小0.6微米。第一导电层的锥形尺寸几乎不改变。
而且，在采用三层结构代替双层结构的情况下，其中厚度为50nm的钨膜、厚度为500nm的铝和硅的合金膜(Al-Si)、以及厚度为30nm的氮化钛膜被相继层叠，在第一腐蚀工艺的第一腐蚀条件下，其中，BCl3、Cl2和O2被用作原料气体；这些气体的流速被设定为65/10/5sccm；300W的RF(13.56MHz)功率被施加到衬底侧(样品台)；且450W的RF(13.56MHz)功率被施加到线圈形电极，压力为1.2Pa，以产生等离子体，从而执行117秒钟的腐蚀。至于第一腐蚀工艺的第二腐蚀条件，采用CF4、Cl2和O2，这些气体的流速被设定为25/25/10sccm，20W的RF(13.56MHz)功率还被施加到衬底侧(样品台)；且500W的RF(13.56MHz)功率还被施加到线圈形电极，压力为1Pa，以产生等离子体。利用上述条件，执行大约30秒钟的腐蚀已足够。在第二腐蚀工艺中，采用BCl3和Cl2，这些气体的流速被设定为20/60sccm，100W的RF(13.56MHz)功率被施加到衬底侧(样品台)，且600W的RF(13.56MHz)功率被施加到线圈形电极，压力为1.2Pa，以产生等离子体，从而执行腐蚀。
接着，清除抗蚀剂组成的掩模，然后进行第一掺杂工艺，以便得到图4D的状态。可以用离子掺杂或离子注入方法来进行这一掺杂。离子掺杂的条件是剂量为每平方厘米1.5×1014原子，加速电压为60-100keV。磷(P)或砷(As)通常被用作提供n型导电性的杂质元素。在此情况下，第一导电层和第二导电层126-130成为提供n型导电性的杂质元素的掩模，从而以自对准的方式形成第一杂质区132-136。提供n型导电性的杂质元素以每立方厘米1×1016-1×1017的浓度被掺入到杂质区132-136。此处，浓度与第一杂质区相同的区域被称为n--区。
注意，虽然在本实施方案中第一掺杂工艺在清除了抗蚀剂组成的掩模之后进行，但也可以不清除抗蚀剂组成的掩模而进行第一掺杂工艺。
随后，如图5A所示，形成抗蚀剂组成的掩模137-139，并进行第二掺杂工艺。掩模137是用来保护形成驱动电路的p沟道TFT的半导体层的沟道形成区及其外围的掩模，掩模138是用来保护形成驱动电路的n沟道TFT的半导体层的沟道形成区及其外围的掩模，而掩模139是用来保护形成象素区的TFT的半导体层的沟道形成区及其外围以及存储电容器的掩模。
利用第二掺杂工艺的离子掺杂条件：剂量为每平方厘米1.5×1015原子，加速电压为60-100keV，进行了磷(P)掺杂。此处，用第二导电层126b-128b作为掩模，以自对准的方式，杂质区被形成在各个半导体层中。当然，磷不被掺入到被掩模137-139覆盖的区域。这样就形成了第二杂质区140-142以及第三杂质区144。提供n型导电性的杂质元素以每立方厘米1×1020-1×1021的浓度被掺入到第二杂质区140-142。此处，浓度相同于第二杂质区的区域被称为n+区。
而且利用第一导电层，第三杂质区被形成为浓度低于第二杂质区浓度，并以每立方厘米1×1018-1×1019的浓度被掺入了提供n型导电性的杂质元素。注意，由于掺杂是通过具有锥形形状的第一导电层部分而进行的，故第三杂质区具有浓度梯度，其中杂质浓度向着锥形部分的末端增加。此处浓度相同于第三杂质区的区域被称为n-区。而且，在第二掺杂工艺中，被掩模138和139覆盖的区域未被杂质元素掺杂，因而成为第一杂质区146和147。
接着，如图5B所示，在清除抗蚀剂组成的掩模137-139之后，重新形成抗蚀剂组成的掩模148-150，并进行第三掺杂工艺。
在驱动电路中，利用如上所述的第三掺杂工艺，形成第四杂质区151和152以及第五杂质区153和154，其中，提供p型导电性的杂质元素被掺入到形成p沟道TFT的半导体层以及形成存储电容器的半导体层。
而且，提供p型导电性的杂质元素以每立方厘米1×1020-1×1021的浓度被掺入到第四杂质区151和152。注意，在第四杂质区151和152中，在先前步骤中已经被掺入了磷(P)(n--区)，但提供p型导电性的杂质元素以磷浓度的1.5-3倍的浓度被掺入。于是，第四杂质区149和150具有p型导电性。此处，浓度相同于第四杂质区的区域被称为p+区。
而且，第五杂质区153和154被形成在与第二导电层127a的锥形部分重叠的区域内，并以每立方厘米1×1018-1×1020的浓度被掺入了提供p型导电性的杂质元素。此处，浓度相同于第五杂质区的区域被称为p-区。
通过上述各个步骤，在各个半导体层中形成了具有n型或p型导电性的杂质区。导电层126-129成为TFT的栅电极。而且，导电层130成为形成象素部分中存储电容器的电极之一。而且，导电层131形成象素部分中的源布线。
接着，形成基本上覆盖整个表面的绝缘膜(未示出)。在本实施方案中，用等离子体CVD方法形成了厚度为50nm的氧化硅膜。当然，此绝缘膜不局限于氧化硅膜，也可以采用单层或叠层结构的含有硅的其它绝缘膜。
然后，对掺入到各个半导体层的杂质元素进行激活的步骤。在这一激活步骤中，采用了使用灯光源的快速热退火(RTA)方法、从背面辐照YAG激光器或准分子激光器发射的光的方法、使用炉子的热处理方法、或它们的组合。
而且，虽然在本实施方案中示出了在激活之前形成绝缘膜的例子，但也可以在进行激活之后再进行形成绝缘膜的步骤。
接着，由氮化硅膜形成第一层间绝缘膜155，并执行热处理(300-550℃，1-12小时)，从而进行半导体层的氢化步骤(图5C)。此步骤是利用包含在第一层间绝缘膜155中的氢来终止半导体层的悬挂粘附的步骤。不管氧化硅膜形成的绝缘膜(未示出)的存在，半导体层能够被氢化。顺便说一下，在本实施方案中，含有铝作为其主要成分的材料被用于第二导电层，因此，重要的是在氢化步骤中采用第二导电层能够承受的热处理条件。作为氢化的另一种方法，可以进行等离子体氢化(利用等离子体激发的氢)。
接着，在第一层间绝缘膜155上，由有机绝缘材料形成第二层间绝缘膜156。在本实施方案中，形成了厚度为1.6微米的丙烯酸树脂膜。然后，形成达及源布线131的接触孔、分别达及导电层129和130的接触孔、以及达及各个杂质区的接触孔。在本实施方案中，多个腐蚀工艺被相继执行。在本实施方案中，用第一层间绝缘膜作为腐蚀停止层，第二层间绝缘膜被腐蚀，用(未示出的)绝缘膜作为腐蚀停止层，第一层间绝缘膜被腐蚀，然后，(未示出的)绝缘膜被腐蚀。
然后，用Al、Ti、Mo、W之类形成布线和象素电极。作为电极和象素电极的材料，最好采用反射性优异的材料，例如含有Al或Ag作为其主要成分的薄膜或上述膜的叠层膜。于是，形成了源电极或漏电极157-162、栅布线164、连接布线163、以及象素电极165。
如上所述，能够在同一个衬底上形成具有n沟道TFT 201、p沟道TFT 202、n沟道TFT 203的驱动电路206以及具有由n沟道TFT组成的象素TFT 204和存储电容器205的象素部分207(图6)。在本实施方案中，为了方便起见，上述衬底被称为有源矩阵衬底。
在象素部分207中，象素TFT 204(n沟道TFT)具有沟道形成区169、形成在构成栅电极的导电层129外面的第一杂质区(n--区)147、以及用作源区的第二杂质区(n+区)142和171。而且，在用作存储电容器205的电极之一的半导体层中，形成第四杂质区152和第五杂质区154。存储电容器205由第二电极130和半导体层152、154、以及170构成，以绝缘膜(与栅绝缘膜相同的膜)118作为介质。
而且，在驱动电路206中，n沟道TFT 201(第一n沟道TFT)具有沟道形成区166、通过绝缘膜与部分构成栅电极的导电层126重叠的第三杂质区(n-区)144、以及用作源区或漏区的第二杂质区(n+区)140。
而且，在驱动电路206中，p沟道TFT 202具有沟道形成区167、通过绝缘膜与部分构成栅电极的导电层127重叠的第五杂质区(p-区)153、以及用作源区或漏区的第四杂质区(p+区)151。
而且，在驱动电路206中，n沟道TFT 203(第二n沟道TFT)具有沟道形成区168、构成栅电极的导电层128外面的第一杂质区(n--区)146、以及用作源区或漏区的第二杂质区(n+区)141。
上述各TFT 201-203被适当地组合成移位寄存器电路、缓冲电路、电平移位电路、锁存电路灯，从而形成驱动电路206。例如，在形成CMOS电路的情况下，n沟道TFT 201与p沟道TFT 202可以彼此互补连接。
n沟道TFT 203的结构特别适合于用来防止热载流子效应造成的退化的具有高驱动电压的缓冲电路。
而且，是为GOLD结构的n沟道TFT 201的结构，适合于优先考虑可靠性的电路。
根据上面所述，借助于改进半导体膜表面的平坦性，能够改善可靠性。于是，在具有GOLD结构的TFT中，即使通过栅绝缘膜与栅电极重叠的杂质区的面积被减小，也能够获得足够的可靠性。具体地说，在具有GOLD结构的TFT中，即使变成栅电极锥形部分的那部分的尺寸被减小，也能够获得足够的可靠性。
在具有GOLD结构的TFT中，当栅绝缘膜被减薄时，寄生电容增大。但栅电极(第一导电层)锥形部分的尺寸被减小，减小了寄生电容，TFT从而变得能够以改进了的f特性高速运行并具有足够的可靠性。
而且，即使在象素部分207的TFT中，利用第二激光辐照，也能够实现关断电流及其变化的减小。
而且，在本实施方案中，示出了制造用来形成反射型显示器件的有源矩阵衬底的例子。然而，若象素电极由透明导电膜组成，则能够制作透射型显示器件，虽然光掩模的数目增加了一个。
而且，本实施方案使用的衬底包括但不局限于玻璃衬底、石英衬底、半导体衬底、以及陶瓷衬底。还可以使用金属衬底。
而且，在得到图6的状态之后，若包含提供在氧化物层102上的TFT的层(待要剥离的层)具有足够的机械强度，则衬底100可以被拉开。在本实施方案中，由于待要剥离的层的机械强度不足，故最好在粘贴用来固定待要剥离的层的支持部件(未示出)之后再进行剥离。
实施方案2
实施方案1示出了反射型显示器件的例子，其中，象素电极由反射型金属材料组成。本实施方案中所示的是透射型显示器件的例子，其中的象素电极由透光的导电膜组成。
直至形成层间绝缘膜步骤的制造工艺，与实施方案1的工艺完全相同，不再赘述。在根据实施方案1形成层间绝缘膜之后，由透光导电膜形成象素电极601。透光导电膜的例子包括ITO(氧化铟锡合金)膜、氧化铟-氧化锌合金(In2O3-ZnO)膜、氧化锌(ZnO)膜等。
然后，在层间绝缘膜600中形成接触孔。接着形成与象素电极重叠的连接电极602。连接电极602通过接触孔被连接到漏区。在形成连接电极的同时，形成各个TFT的源电极或漏电极。
虽然在此处所示的例子中所有的驱动电路都形成在衬底上，但也可以用一些集成电路作为某些驱动电路。
如上所述就完成了有源矩阵衬底。利用在剥离衬底时与塑料衬底粘合的这一有源矩阵衬底来制造液晶模块。液晶模块配备有后照光604和导光板605，并被盖子606覆盖，从而完成有源矩阵型液晶显示器件，其局部剖面图被示于图7。盖子被粘合剂或有机树脂粘合到液晶模块。当将塑料衬底粘合到反衬底时，二个衬底可以形成框架，使框架与衬底之间的空间充满粘合用的有机树脂。由于此显示器件是透射型的，故有源矩阵衬底和反衬底各需要粘合偏振片603。
实施方案3
在本实施方案中，参照图8来描述制造发光器件的例子，此发光器件具有形成在塑料衬底上的包括有机化合物层作为发光层的发光元件。
图8A是发光器件的俯视图，而图8B是沿图8A中A-A’线的剖面图。虚线1101是源信号线驱动电路，1102是象素部分，而1103是栅信号线驱动电路。参考号1104是封闭衬底，而1105是密封剂。第一密封剂1105所封闭的内部被第二透明密封剂1107充满。第二密封剂1107在4个角落处被暴露。
参考号1108是源信号线驱动电路以及用来将输入的信号传输到栅信号线驱动电路1103并从作为外部输入端子的FPC 1109接收视频信号和时钟信号的布线。虽然此处仅仅示出了FPC，但也可以将印刷电路板(PWB)固定到FPC。本说明书中的发光器件不仅包括发光器件本体，而且还包括固定有FPC或PWB的发光器件。
接着，参照图8B来解释剖面结构。驱动电路和象素部分被制作在衬底1110上。此处，制作了作为驱动电路的源信号线驱动电路1101和象素部分1102。此外，利用实施方案模式1和实施方案1所述的剥离方法，用粘合层1100将衬底1110与基底膜粘合。
借助于组合n沟道TFT 1123和p沟道TFT 1124，形成了CMOS电路作为源信号线驱动电路1101。形成驱动电路的TFT可以由熟知的CMOS电路、PMOS电路、或NMOS电路组成。本实施方案示出了驱动电路被制作在衬底上的内建驱动器，但不局限于此。此驱动电路可以不制作在衬底上而制作在其外部。此外，此处所示的是二个TFT被用于一个象素的例子，但一个象素也可以适当地使用3个或更多个TFT。
象素部分1102由多个包括开关TFT 1111、电流控制TFT 1112、以及电连接到电流控制TFT 1112的漏的第一电极(阳极)1113的象素组成。
由于第一电极1113直接接触到TFT的漏，故第一电极1113的底层由能够与漏形成欧姆接触的硅组成的材料构成。与有机化合物层接触的第一电极1113的表面，最好由功函数大的材料组成。当第一电极由三层叠层结构，例如氮化钛膜、铝基膜、以及氮化钛膜组成时，第一电极能够减小布线电阻，形成对漏的良好欧姆接触，并用作阳极。此外，第一电极1113可以由氮化钛膜的单层或者三层或更多层的叠层结构组成。
而且，在第一电极(阳极)1113的二端上，形成绝缘体(称为堤坝、势垒等)1114。绝缘体1114可以由有机树脂膜或含有硅的绝缘膜组成。此处，如图8所示，正性光敏丙烯酸树脂膜被用来形成绝缘体1114。
为了获得良好的覆盖，最好使绝缘材料1114的上边沿部分或下边沿部分弯曲，以便提供曲率半径。例如，若正性光敏丙烯酸被用作绝缘材料1114的材料，则最好仅仅弯曲绝缘材料的上边沿部分以提供曲率半径(优选为0.2-3微米)。在光照下变成不溶于腐蚀剂的负性光敏材料以及在光照下变成溶于腐蚀剂的正性光敏材料，都能够被用于绝缘材料1114。
可以用由氮化铝膜、氮氧化铝膜、或氮化硅膜制作的保护膜来覆盖绝缘体1114。此保护膜是一种用直流溅射或RF溅射方法由氮化硅或氮氧化硅作为主要组分而制成的绝缘膜，或由碳作为主要组分而组成的薄膜。当硅靶被用来在含有氮和氩的气氛中形成保护膜时，能够形成氮化硅膜。也可以采用氮化硅靶。可以采用遥控等离子体淀积装置来形成保护膜。保护膜的厚度最好尽可能薄，以便光通过其中。
用使用蒸发掩模的蒸发方法或喷墨方法，在第一电极(阳极)1113上选择性地形成有机化合物层1115。在有机化合物层1115上形成第二电极(阴极)1116。因此，形成了由第一电极(阳极)1113、有机化合物膜1115、以及第二电极(阴极)1116组成的发光元件1118。由于此处示出了发光元件发射白色光的例子，故提供了由成色层1131和BM 1132(为便于说明，未示出涂层)组成的滤色片。
若分别形成能够得到R、G、B发光的各个有机化合物层，则能够实现全色显示而无需滤色片。
为了包封衬底1110上的发光元件1118，用第一密封剂1105和第二密封剂1107粘合一个封闭用衬底1104。第一密封剂1105和第二密封剂1107的优选材料是环氧树脂。第一密封剂1105和第二密封剂1107最好尽可能不渗透潮气或氧。
在本实施方案中，对于封闭衬底1104，除了玻璃衬底或石英衬底之外，可以采用由FRP(玻璃纤维加固的塑料)、PVF(聚氟乙烯)、Mylar、聚酯、丙烯酸之类制成的塑料衬底。在用第一密封剂1105和第二密封剂1107粘合封闭用衬底之后，可以用第三密封剂来粘合封闭衬底1104，以便覆盖侧面(暴露的面)。
用第一密封剂1105和第二密封剂1107对发光元件1118进行包封，能够将其完全隔绝于外部，从而防止引起有机化合物层退化的潮气或氧的渗透。因此，能够制造高度可靠的发光器件。
若透明导电膜被用作第一电极1113，则能够制造顶部发射结构和底部发射结构的发光器件。
虽然本实施方案所示的是以下称为顶部发射结构的例子，其中，含有有机化合物的层被形成在阳极上，而用作透明电极的阴极被形成在含有有机化合物的层上，但也可以采用发光元件中的有机化合物层被形成在阳极上，而阴极被形成在有机化合物层上，且有机化合物层中发射的光通过形成为TFT透明电极的阳极发射的结构(以下称为底部发射结构)。
本实施方案能够与实施方案模式或实施方案1自由地组合。
实施方案4
借助于实施本发明，能够实现各种模块(有源矩阵型液晶模块、有源矩阵型EL模块、以及有源矩阵型EC模块。亦即，借助于实施本发明，实现了组合有这些器件的所有电子装置。
作为这种电子装置，指出了摄象机、数码相机、头戴式显示器(风镜式显示器)、车辆导航装置、投影仪、汽车立体声、个人计算机、便携式信息终端(移动计算机、便携式电话、或电子图书)等。图9A-10C示出了其例子。
图9A是一种个人计算机，它包括主体2001、图象输入部分2002、显示部分2003、以及键盘2004。
图9B是一种摄象机，它包括主体2101、显示部分2102、声音输入部分2103、操作开关2104、电池2105、图象接收部分2106。
图9C是一种移动计算机，它包括主体2201、相机部分2202、图象接收部分2203、操作开关2204、以及显示部分2205。
图9D是一种采用配备有程序的记录媒质(以下称为记录媒质)的播放器，它包括主体2401、显示部分2402、扬声器部分2403、记录媒质2404、以及操作开关2405。而且，此播放器使用DVD(数字万能碟盘)或CD作为记录媒质，并能够欣赏音乐，欣赏电影、以及玩游戏或上网。
图9E是一种数码相机，它包括主体2501、显示部分2502、目镜部分2503、操作开关2504、以及图象接收部分(未示出)。
图10A是一种便携式电话，它包括主体2901、声音输出部分2902、声音输入部分2903、显示部分2904、操作开关2905、天线2906、以及图象输入部分(CCD图象传感器)2907。
图10B是一种便携式图书(电子图书)，它包括主体3001、显示部分3002和3003、记录媒质3004、操作开关3005、以及天线3006。
图10C是一种显示器，它包括主体3101、支座3102、以及显示部分3103。
顺便说一下，图10C所示的显示器是屏幕尺寸中小型或大型的，例如屏幕尺寸为5-20英寸。而且，为了制作这种尺寸的显示部分，最好采用衬底边长为1米的显示部分，并借助于取得许多片而进行大规模生产。如上所述，本发明的应用范围极为广阔，可应用于制造所有领域电子装置的方法。而且，借助于组合实施方案模式和实施方案1-3，能够实现本实施方案的各种电子装置。
根据本发明，用物理方法来进行从衬底的剥离。因此，不存在引起半导体层损伤的危险，从而能够改善元件的可靠性。
而且，根据本发明，不仅能够剥离面积小的待要剥离的层，而且还能够以高的成品率剥离整个面积大的待要剥离的层。
此外，根据本发明，能够用物理方法，例如用手容易地进行剥离。因此可以说得到了适合于大规模生产的工艺。而且，在制造用于大规模生产的用来剥离待要剥离的层的制造装置的情况下，还能够以低的成本来制造大规模制造装置。

Claims (27)

1.一种剥离方法，它包含：
在衬底上形成金属层；
形成与金属层接触的氧化物层；
形成与氧化物层接触的绝缘膜；
在绝缘膜上形成具有非晶结构并含有氢的半导体；
执行热处理以便扩散氢；
将支持部件粘合到包括氧化物层、绝缘膜以及半导体膜的待要剥离的层；以及
用物理方法，从形成在衬底上的金属层剥离粘合到支持部件的待要剥离的层。
2.一种剥离方法，它包含：
在衬底上形成金属层；
形成与金属层接触的氧化物层；
形成与氧化物层接触的绝缘膜；
在绝缘膜上形成具有非晶结构并含有氢的半导体；
执行热处理以便扩散氢；
形成包含半导体膜作为有源层的薄膜晶体管以及与薄膜晶体管连接的元件；
将支持部件粘合到包括氧化物层、绝缘膜、薄膜晶体管以及与薄膜晶体管连接的元件的待要剥离的层；以及
用物理方法，从形成在衬底上的金属层剥离粘合到支持部件的待要剥离的层。
3.一种剥离方法，它包含：
在衬底上形成第一金属层；
形成与第一金属层接触的氧化物层；
形成与氧化物层接触的绝缘膜；
在绝缘膜上形成含有氢的第二金属层；
执行热处理以便扩散氢；
形成薄膜晶体管以及与薄膜晶体管连接的元件；以及
将支持部件粘合到包括氧化物层、绝缘膜、薄膜晶体管以及元件的待要剥离的层；以及
用物理方法，从形成在衬底上的第一金属层剥离粘合到支持部件的待要剥离的层。
4.一种剥离方法，它包含：
在衬底上形成包含氢的金属层；
形成与金属层接触的氧化物层；
形成与氧化物层接触的绝缘膜；
在绝缘膜上形成具有非晶结构并含有氢的半导体膜；
执行热处理以便扩散氢；
形成包含半导体层作为有源层的薄膜晶体管以及与薄膜晶体管连接的元件；以及
将支持部件粘合到包括氧化物层、绝缘膜、薄膜晶体管以及元件的待要剥离的层；以及
用物理方法，从形成在衬底上的金属层剥离粘合到支持部件的待要剥离的层。
5.根据权利要求1的剥离方法，其中，在等于或高于膜中的氢被发射或扩散的温度的温度下执行热处理。
6.根据权利要求2的剥离方法，其中，在等于或高于膜中的氢被发射或扩散的温度的温度下执行热处理。
7.根据权利要求3的剥离方法，其中，在等于或高于膜中的氢被发射或扩散的温度的温度下执行热处理。
8.根据权利要求4的剥离方法，其中，在等于或高于膜中的氢被发射或扩散的温度的温度下执行热处理。
9.根据权利要求1的剥离方法，其中，金属层是由选自由W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt组成的组的元素或包含此元素作为其主要成分的合金材料或化合物组成的单层，或是由多种金属或它们的混合物组成的叠层。
10.根据权利要求2的剥离方法，其中，金属层是由选自由W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt组成的组的元素或包含此元素作为其主要成分的合金材料或化合物组成的单层，或是由多种金属或它们的混合物组成的叠层。
11.根据权利要求3剥离方法，其中，金属层是由选自由W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt组成的组的元素或包含此元素作为其主要成分的合金材料或化合物组成的单层，或是由多种金属或它们的混合物组成的叠层。
12.根据权利要求4的剥离方法，其中，金属层是由选自由W、Ti、Ta、Mo、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt组成的组的元素或包含此元素作为其主要成分的合金材料或化合物组成的单层，或是由多种金属或它们的混合物组成的叠层。
13.根据权利要求1的剥离方法，其中，氧化物层是用溅射方法形成的氧化硅膜。
14.根据权利要求2的剥离方法，其中，氧化物层是用溅射方法形成的氧化硅膜。
15.根据权利要求3的剥离方法，其中，氧化物层是用溅射方法形成的氧化硅膜。
16.根据权利要求4的剥离方法，其中，氧化物层是用溅射方法形成的氧化硅膜。
17.根据权利要求1的剥离方法，其中，绝缘膜是氧化硅膜、氮氧化硅膜、或这些膜的叠层。
18.根据权利要求2的剥离方法，其中，绝缘膜是氧化硅膜、氮氧化硅膜、或这些膜的叠层。
19.根据权利要求3的剥离方法，其中，绝缘膜是氧化硅膜、氮氧化硅膜、或这些膜的叠层。
20.根据权利要求4的剥离方法，其中，绝缘膜是氧化硅膜、氮氧化硅膜、或这些膜的叠层。
21.根据权利要求1的剥离方法，其中，氧化物层的厚度大于金属层的膜厚度。
22.根据权利要求2的剥离方法，其中，氧化物层的厚度大于金属层的膜厚度。
23.根据权利要求3的剥离方法，其中，氧化物层的厚度大于金属层的膜厚度。
24.根据权利要求4的剥离方法，其中，氧化物层的厚度大于金属层的膜厚度。
25.根据权利要求2的剥离方法，其中，提供在绝缘膜上的元件是发光元件、半导体元件、或液晶元件。
26.根据权利要求3的剥离方法，其中，提供在绝缘膜上的元件是发光元件、半导体元件、或液晶元件。
27.根据权利要求4的剥离方法，其中，提供在绝缘膜上的元件是发光元件、半导体元件、或液晶元件。
CNB031476694A 2002-07-16 2003-07-16 剥离方法 Expired - Fee Related CN100392797C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP207540/02 2002-07-16
JP2002207540 2002-07-16
JP207540/2002 2002-07-16

Publications (2)

Publication Number Publication Date
CN1472772A true CN1472772A (zh) 2004-02-04
CN100392797C CN100392797C (zh) 2008-06-04

Family

ID=29774624

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031476694A Expired - Fee Related CN100392797C (zh) 2002-07-16 2003-07-16 剥离方法

Country Status (5)

Country Link
US (3) US7122445B2 (zh)
EP (1) EP1383165B1 (zh)
KR (2) KR20040010186A (zh)
CN (1) CN100392797C (zh)
TW (1) TWI272641B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750255B (zh) * 2004-09-14 2010-05-05 日本冲信息株式会社 半导体复合器件及其制造方法、led头和图像形成设备
US7923778B2 (en) 2004-04-23 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
CN101236897B (zh) * 2007-02-02 2013-03-27 株式会社半导体能源研究所 半导体装置的制造方法
CN104451612A (zh) * 2014-12-31 2015-03-25 长春迪高实业有限公司 透明导电氧化物膜及其制备方法
CN104576971A (zh) * 2013-10-24 2015-04-29 胜华科技股份有限公司 可挠式元件及其制造方法
US9905589B2 (en) 2013-12-03 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2018072302A1 (zh) * 2016-10-18 2018-04-26 深圳市华星光电技术有限公司 柔性显示基板制作方法
CN108172543A (zh) * 2018-01-12 2018-06-15 武汉华星光电半导体显示技术有限公司 一种柔性基底的剥离方法以及衬底基板

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4693411B2 (ja) 2002-10-30 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
AU2003292609A1 (en) 2003-01-15 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Separating method and method for manufacturing display device using the separating method
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
CN100489569C (zh) 2003-10-28 2009-05-20 株式会社半导体能源研究所 制作光学膜的方法
CN100583193C (zh) 2003-11-28 2010-01-20 株式会社半导体能源研究所 制造显示设备的方法
CN1894796B (zh) 2003-12-15 2010-09-01 株式会社半导体能源研究所 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7436032B2 (en) * 2003-12-19 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
KR101127888B1 (ko) * 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
CN1934707B (zh) 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101599456B (zh) * 2004-06-24 2011-03-09 株式会社半导体能源研究所 制造薄膜集成电路的方法
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2006104019A1 (en) 2005-03-28 2006-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US8253179B2 (en) * 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
CN101305465B (zh) * 2005-11-09 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
TWI450387B (zh) 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824881B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US8168511B2 (en) * 2007-09-20 2012-05-01 Sharp Kabushiki Kaisha Display device manufacturing method and laminated structure
US20100253902A1 (en) 2009-04-07 2010-10-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN113903796A (zh) 2009-10-16 2022-01-07 株式会社半导体能源研究所 逻辑电路和半导体器件
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
KR101476746B1 (ko) * 2011-09-04 2014-12-29 포항공과대학교 산학협력단 내부식성 모기판을 이용한 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
KR101337515B1 (ko) * 2012-06-13 2013-12-05 한국과학기술연구원 레이저 리프트 오프 방법을 이용한 산화물 박막 소자의 제조 방법 및 이로부터 제조된 산화물 박막 소자
US9586291B2 (en) 2012-11-28 2017-03-07 Globalfoundries Inc Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
TWI576190B (zh) 2013-08-01 2017-04-01 Ibm 使用中段波長紅外光輻射燒蝕之晶圓剝離
KR102224416B1 (ko) 2013-08-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
KR102427672B1 (ko) 2015-08-11 2022-08-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102415326B1 (ko) * 2015-10-29 2022-06-30 삼성디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3115148B2 (ja) * 1993-03-31 2000-12-04 株式会社東芝 半導体装置の製造方法
EP1178530A2 (en) 1993-09-30 2002-02-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
DE69529493T2 (de) 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
TW309633B (zh) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
US6288438B1 (en) * 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3472417B2 (ja) 1996-10-22 2003-12-02 シャープ株式会社 サイド発光型チップｌｅｄおよび液晶表示装置
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0849788B1 (en) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
JP3488361B2 (ja) 1997-05-09 2004-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
JP3431454B2 (ja) 1997-06-18 2003-07-28 株式会社東芝 半導体装置の製造方法
KR100271040B1 (ko) * 1997-10-24 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 배선구조 및 그 제조방법(the line structure of the lcd and the method of manufacturing the same)
JPH11135882A (ja) 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6153495A (en) 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6319757B1 (en) 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6569595B1 (en) 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6410436B2 (en) 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
JP4037561B2 (ja) * 1999-06-28 2008-01-23 株式会社東芝 半導体装置の製造方法
WO2001009932A1 (fr) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage
KR100325668B1 (ko) * 1999-09-17 2002-03-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6527964B1 (en) 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
SG136795A1 (en) 2000-09-14 2007-11-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002124652A (ja) 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
KR100877708B1 (ko) 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6593213B2 (en) 2001-09-20 2003-07-15 Heliovolt Corporation Synthesis of layers, coatings or films using electrostatic fields
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4693411B2 (ja) 2002-10-30 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
TWI351548B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923778B2 (en) 2004-04-23 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
CN1722448B (zh) * 2004-04-23 2012-12-12 株式会社半导体能源研究所 薄膜集成电路及制造该薄膜集成电路、cpu、存储器、电子卡和电子设备的方法
CN1750255B (zh) * 2004-09-14 2010-05-05 日本冲信息株式会社 半导体复合器件及其制造方法、led头和图像形成设备
CN101236897B (zh) * 2007-02-02 2013-03-27 株式会社半导体能源研究所 半导体装置的制造方法
CN104576971A (zh) * 2013-10-24 2015-04-29 胜华科技股份有限公司 可挠式元件及其制造方法
US9905589B2 (en) 2013-12-03 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104451612A (zh) * 2014-12-31 2015-03-25 长春迪高实业有限公司 透明导电氧化物膜及其制备方法
WO2018072302A1 (zh) * 2016-10-18 2018-04-26 深圳市华星光电技术有限公司 柔性显示基板制作方法
CN108172543A (zh) * 2018-01-12 2018-06-15 武汉华星光电半导体显示技术有限公司 一种柔性基底的剥离方法以及衬底基板

Also Published As

Publication number Publication date
TWI272641B (en) 2007-02-01
KR20040010186A (ko) 2004-01-31
TW200402757A (en) 2004-02-16
US20040087110A1 (en) 2004-05-06
KR101043663B1 (ko) 2011-06-22
EP1383165A3 (en) 2005-09-07
US7375006B2 (en) 2008-05-20
CN100392797C (zh) 2008-06-04
KR20110039427A (ko) 2011-04-18
EP1383165A2 (en) 2004-01-21
US20070032042A1 (en) 2007-02-08
US7666719B2 (en) 2010-02-23
EP1383165B1 (en) 2013-04-17
US20080206959A1 (en) 2008-08-28
US7122445B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
CN1472772A (zh) 剥离方法
CN1288710C (zh) 半导体器件及其制造方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1458665A (zh) 转移叠层的方法以及制造半导体器件的方法
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
CN1505161A (zh) 半导体器件，显示器件，发光器件以及其制作方法
CN1638030A (zh) 半导体器件的制造方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1311562C (zh) 发光器件
CN1211832C (zh) 半导体器件及其制造方法
CN1311558C (zh) 半导体器件
CN1612351A (zh) 半导体器件以及制造该器件的方法
CN1519929A (zh) 半导体芯片及其制作方法
CN1507304A (zh) 发光器件的制作方法，以及制造装置
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1783506A (zh) 半导体装置及其制造方法
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1516288A (zh) 半导体器件及其制造方法、层离方法、以及转移方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1430192A (zh) 交通工具、显示器和半导体器件的制造方法
CN1706044A (zh) 半导体设备及其制作方法
CN1523668A (zh) 半导体器件
CN1417859A (zh) 半导体器件
CN1620208A (zh) 显示器件
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20200716