CN1502053A - 光学集成电路 - Google Patents

光学集成电路 Download PDF

Info

Publication number
CN1502053A
CN1502053A CNA018220339A CN01822033A CN1502053A CN 1502053 A CN1502053 A CN 1502053A CN A018220339 A CNA018220339 A CN A018220339A CN 01822033 A CN01822033 A CN 01822033A CN 1502053 A CN1502053 A CN 1502053A
Authority
CN
China
Prior art keywords
covering
core
substrate
chamber
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018220339A
Other languages
English (en)
Inventor
�������ǡ�Y�����
塞西莉亚·Y·马克
M
约翰·M·怀特
甘·S·劳
丹·梅达恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1502053A publication Critical patent/CN1502053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films

Abstract

一方面，本发明提供了用于在大面积基片上形成光学器件的方法和装置。最好，大面积基片由石英、硅石或石英玻璃制成。大面积基片可以使更大的光学器件形成在单个模片上。另一方面，本发明提供了用于在大面积基片如石英基片、硅石基片和石英玻璃基片上形成集成光学器件的方法和装置。另一方面，本发明提供了利用镶嵌技术在大面积基片或硅基片上形成光学器件的方法和装置。另一方面，提供了通过将上覆盖层结合到下覆盖和芯上形成光学器件的方法。

Description

光学集成电路
技术领域
本发明涉及用于制造光学器件如光学集成电路的方法和装置。
背景技术
使用光学部件(例如分路器(splitter)、路由器(router)、耦合器(coupler)、滤波器(filter)等)的通信系统现正被用于解决通信行业中的带宽问题。这样的光学部件可以被制成平面光学波导结构。图1为典型的波导结构100的横截面。平面光学波导结构在基片(substrate)102的平面表面上被形成，并且通常包含芯104，而芯104被一个或多个覆盖层(cladding layer)106、108包围。相对于一层或多层的覆盖材料，芯材料具有更高的折射率，以便将光束的传播在光学上限制在光学波导中。目前，单独的材料正在被用来形成芯104、下覆盖106、以及上覆盖108中的每一个。
在硅以及硅石基片上制造平面光学部件的技术是现有的。这些制造方法试图便利地使用传统上被用于集成电路(IC)制造的加工设备。通常，在同一个基片上的光学器件以及集成电路的尺寸、形状和集成度受到基片的尺寸和形状的限制。此外，光学器件常常被限制到在一个平面中传播的通路(pathway)且严格限制通路的曲率，而不像IC的设计者，一般在IC器件设计和制造中同时利用垂直的结构和水平的结构。由于这些限制，光学器件的版图(layout)和制造方法偏好于具有狭长的长方形尺寸的模片(die)形状。
对于集成光学器件系统，在一个基片上可以制造的器件数量受到可在圆形基片上形成的器件的尺寸、以及将它们联接(couple)起来所需的连接件(interconnection)的限制。因为光学器件尺寸的限制，包含多个光学器件的电路通常必须被形成在一个或多个基片上，并且在外部通过光纤连接在一起以形成所希望的光学系统。使用外部光纤来联接光学器件，增加了光学损耗和使用它们的光学系统的可靠性，导致电路的性能不太令人满意。
除了圆形的形状，硅基片所带来的问题是，它必须与波导隔离以避免干涉沿波导传播的光波。在波导中传播的光波包含两个正交偏振的模式。对于波导的应用，一个偏振相对于基片是水平的，而另一个偏振相对于基片是垂直的。如果下覆盖太薄，则两个正交模式遇到不同的有效折射率，导致双折射，即一种随之发生的色散现象，此色射现象将限制透射窗口(transmission window)的宽度。为了使双折射对形成在硅基片上的光学器件的影响最小化，需要相对厚的(如约15μm至约30μm)下覆盖来充当缓冲层。
传统的波导结构需要至少三个沉积步骤和一个掩模层(masklevel)。举例来说，下覆盖层必须首先被沉积以将基片与波导隔离。接着，芯层被沉积并被制出图案(patterned)以形成波导通路(waveguidepath)。然后，在其上面沉积上覆盖层。上覆盖层必须足够的厚，以防止来自外部的环境光(即来自器件的外部的环境的光)的干扰。此外，这些层中的每一层都可能需要并常常进行沉积后的热处理，以获得所希望的光学性能。
因为每个基片以及包含波导结构的材料层都具有不同的热膨胀系数(CTE)，所以在光学器件的制造中导致硅基片的另外一个问题。在制造期间，基片和波导结构的材料层要经历数次热循环。这些热循环以及不同的热膨胀系数可以使得波导结构的材料层的收缩大于基片，使基片产生不希望有的弯曲。这也在膜层中引入了应力。随着使用的硅基片越来越大，这种影响也增大了。
发明内容
一种形成集成光学器件的方法，包括在面积大于约400cm2的基片上形成一个或多个光学波导部件。
一种在基片上形成光学器件的方法，包括沉积下覆盖、芯和上覆盖中的一个或多个，并在沉积后原位地热处理下覆盖、芯和上覆盖中的一个或多个。
一种用于在基片上形成光学器件的方法，包括：在基片上形成下覆盖；在下覆盖上沉积芯材料；对芯材料制图和刻蚀以形成一个或多个光学器件；通过沉积上覆盖的至少一部分并原位地热处理所沉积的部分，在下覆盖和光学器件上沉积上覆盖。
一种在基片上制造多个光学器件的方法，包括：将基片放置在第一处理室中；在玻璃板上沉积下覆盖；致密化所沉积的下覆盖；将玻璃板放置在第二处理室中；在下覆盖上沉积芯层；对芯层制图和刻蚀以确定光学器件的图案；将玻璃板放置在第三处理室中；以及在已制图的光学器件上沉积上覆盖。
一种用于制造光学器件的处理系统，包括其中放置有机械手的转移室；连接到转移室的一个或多个沉积室；沉积室选自USG室、PSG室、和BPSG室组成的组；以及至少一个连接到转移室的致密化室。
一种用于在平板上形成光学器件的一部分的方法，包括将平板放置在处理系统的第一处理室中；在基片上沉积下覆盖；将基片放置在同一处理系统的致密化室中并在其中处理基片；将基片放置在第二沉积室中以在下覆盖层上沉积芯层；以及将基片放置在处理系统的致密化室中并在其中处理基片。
一种用于形成波导结构的方法，包括：在下覆盖中形成光传播通道；用芯材料填充光传播通道以形成芯；以及在芯上形成上覆盖。
一种形成波导结构的方法，包括在基片上沉积下覆盖；在下覆盖中形成光传播通道；在光传播通道中沉积芯材料；以及将上覆盖结合到下覆盖和芯的上表面。
一方面，本发明一般地提供了用于在基片上形成平面光学器件的方法和装置，其中基片具有足够的光学性能来使双折射最小化或用来作为器件的一部分。
另一方面，提供了一种利用镶嵌工艺(damascene process)形成光学器件的方法。
另一方面，提供了一种形成光学器件的工艺，其中上覆盖被结合到下覆盖和芯的上表面。
另一方面，提供了一种在大面积基片上形成光学器件的方法。
另一方面，提供了一种制造集成光学器件的方法，其中石英(quartz)基片、硅石(silica)基片或石英玻璃(fused silica)基片被用来作为在上面可以形成或安装器件的板。
附图说明
通过结合附图考虑后面的详细描述，可以很容易地理解本发明的思想。
图1是典型的波导结构的横截面。
图2是集成光学器件的示意图。
图3是具有多个输入/输出连接的大面积器件的示意图。
图4是高容量集成光学器件的示意图。
图5是可被用于实施在此所描述的实施例的典型的处理系统的平面示意图。
图6至图8是根据本发明的实施例被形成在基片上或基片中的不同的器件的横截面图。
图9是光学器件的一个可供选择的芯结构的横截面。
图10是光学器件的一个可供选择的芯结构的横截面。
图11是光学器件的一个可供选择的芯结构的横截面。
图12是光学器件的一个可供选择的芯结构的横截面。
具体实施方式
一方面，本发明的实施例提供了用于在大面积基片上制造光学器件的方法，这些基片由例如石英、硅石、石英玻璃等制成。利用平板显示技术(flat panel display art)中的已知技术，具有较那些形成在硅上的器件更优性能的光学器件被制造并可以被集成在大面积基片上，由此能够允许复杂的连接和器件的电路集成。另一方面，使用了大面积基片以允许直接在其上制造器件；且允许将其它器件装配到在基片上，其中此基片上至少已制造了一些器件。另一方面，提供了集成处理系统和工艺，能够允许原位地沉积材料和致密化沉积层，也就是说不用将沉积层暴露到空气中。另一方面，本发明的实施例的目的在于利用镶嵌制造技术(damascenefabrication technique)来制造光学器件。另一方面，实施例的目的在于用来在光学器件上形成上覆盖的层叠制造技术(laminationfabrication technique)。
根据本发明的这些方面所形成的光学器件最好被形成在具有足够光学性能的基片上，以起到器件的一部分的作用或使双折射的影响最小化。基片中令人希望的一个性能是使得基片适合于作为光学器件中的覆盖材料的折射率。基片也可以由光学性质足以使基片能被用作覆盖层而不会对芯材料的有效光学作用产生不利影响的材料制成。适合于本发明的实施例的基片的实例包括但不限于玻璃平板，例如石英、硅石和石英玻璃基片。
最好，可使用的基片包括但不限于面积大于约400cm2的非圆形基片。典型的基片包括但不限于在平板显示制造中使用的长方形或正方形基片，所具有的尺寸为例如约370mm×470mm，或更大。长方形的尺寸大小为1米×1.5米的基片现正被研究来用于平板显示器制造，并且适合于光学器件制造。
A.大面积基片和光学器件的大面积集成
一方面，本发明提供使用大面积基片的实施例，此大面积基片可以允许制造大尺寸光学处理器件、容量增大的光学处理器件以及将多个光学处理功能集成到形成在单个基片上光学处理器件中。在本发明的另一方面，也可以选择基片的材料，使得基片也可以形成器件的一部分，例如，基片在其中作为覆盖。
1.大面积基片
使用大面积基片可以允许制造单模片光学处理结构，此单模片光学处理结构的总尺寸大于利用目前的光学器件制造技术可得到的具有传统大小和形状的最大的基片。目前制造光学器件受到了上面制造有器件的基片的可用面积的限制。传统的制造技术使用圆形的基片，例如直径为100mm、125mm或150mm的硅。因为被形成在基片上的光学器件往往使用平面的传播通路，所以寻求更长的传播通路的设计可能给设计强行引入弯曲来将设计应用到基片的固定面积(real estate)。弯曲导致附加的损耗，并且折衷的设计也可以导致其它负面的操作限制，会对器件的性能产生不利影响。在大面积基片(例如用于制造平板显示器的基片)上制造光学处理器件，可以允许制造部件或器件，这些部件或器件可以包含比目前可以在较小的基片上制造的线性传播通路更长的线性传播通路。举例来说，具有约15英寸长的传播通路的线性或近线性布置(nearly lineararrangement)的光学处理部件可以被形成在大面积基片上，例如400mm×500mm(约15.7英寸×19.6英寸)的平板。一些平板大于1平方米，所以甚至更大的部件布置也可以被实现。对于特定的光学器件形成线性或近线性级联布置(cascading arrangement)的光学处理部件的能力，提供了在传统大小和形状的基片中无法得到的设计自由度。相反，在圆形基片上的相同程度的部件集成，为了容纳所希望的部件，通常需要在设计中包含弯曲半径。在传统大小和形状的基片上的较小的可用面积也导致许多光学部件被在其它地方制造，然后被装配到基片上。这些外部形成的部件的集成需要在附加的部件之间提供附加的光学通路来实现所希望的设计。通常，光纤光缆(fiber optic cable)作为部件之间的光学连接件来实现所希望的设计。但是，在传统大小和形状的基片中所用的弯曲半径和光学连接件都在被处理的光学信号中引入了传播损耗。结果，这种信号处理设计的改变可以使得信号被衰减到低于实用的水平，导致需要放大。
因此，在本发明的一个实施例中，在面积大于约400cm2的大面积基片上形成光学器件。使用大面积基片以及被设计来高效处理这种基片的设备，可以允许器件被设计成有更低损耗的传播通路(就是说，不需要借助于弯曲设计或外部光学连接件的传播通路)。
在光学器件的制造中使用大面积基片的另一个优点是增加了基片的固定面积的利用率。在商品化的产品中，随着基片利用率的提高，可以使用非圆形的大面积基片在单个基片上生产更多的传统光学器件。
此外，使用正方形或长方形的基片，在基片和在其上被形成有器件的模片之间提供了共同的外形因子(form factor)，导致了基片的更高效率的利用。表1示出了此利用率优选是大于约75％，并可以达到100％。
尽管此处所提供的实例比较了长方形和圆形的基片，且在其中每一种基片上面都具有被形成的长方形模片，但本发明考虑了所有大面积非圆形基片。通常，本发明考虑那些能够在其上形成模片的基片，且此基片的总面积至少约400cm2。表1对比了可分别在300mm的圆形基片或400mm×500mm的基片上形成的两种典型的4mm×100mm或2mm×50mm的器件的数量、以及可达到的面积利用率。
                                  表1
器件尺寸            4mm×100mm              2mm×50mm
基片尺寸        300mm       400×500    300mm       400×500
器件数量        110         500         564         2000
面积利用率      62％        100％       80％        100％
此外，620mm×750mm的基片得到4650个2mm×50mm的器件且基片的利用率为100％，得到1122个4mm×100mm的器件且利用率为96％。除了大的面积，模片和基片相似的外形因子提供了基片的高效的商业利用率和模片的高产率。
此外，利用更大面积的基片，可以制造更大长度的模片。举例来说，传统的400mm×500mm的基片可以被用来制造多个长度为20cm的模片。当使用200mm的圆形基片时，由于基片固定面积的限制，模片长度被限制到小于20cm，并且在每个基片上只能制造一个长度约为20cm的模片。但是，使用面积大于400cm2的非圆形基片可以允许制造多个具有长度例如为20cm或更长的器件。此外，随着基片尺寸的增大，例如增大到1平方米，可以制造更多的具有更大长度的器件。在单个的基片上可以被制造的模片的尺寸包括多个，例如多于一个，具有长度至少为约6英寸一直到约1.5米的模片。
在一个实施例中，大面积基片被便利地用来制造具有主尺寸(majordimension)和副尺寸(minor dimension)的光学部件或器件模片，其中光学部件或器件模片的主尺寸大于约15cm。在另一个实施例中，光学部件或模片的主尺寸几乎与被用来形成器件的大面积基片的主尺寸大小相同。在另一个实施例中，单个光学器件或部件模片的主尺寸为从约15cm至约1.5米。
2.大面积集成(large area integration)
i.信号处理集成
随着光学器件在通信和其它系统中得到的更多的利用，人们期望器件集成来形成更加复杂的器件。本发明的实施例提供了被形成在单个基片上的多个光学信号处理部件，其中无缝传播通路或芯接合(join)不同的光学处理部件。大面积集成可以允许光学信号处理部件的集成，借此多个部件可以被制造到单个的集成光学信号处理器件模片上以完成所希望的光学处理步骤。在本文中，集成光学信号处理器件是指使用无缝传播通路或芯来将若干单个的光学部件联接起来。因此，使用大面积基片也可以允许多个光学信号处理部件集成在单个基片上而不需要在不同的平面光学处理部件之间使用外部光纤光学连接。
光学处理部件的大面积集成可以允许光学部件设计者来布置多个光学处理部件以产生所希望的结果光学信号(resulting optical signal)。在一个实例中，根据本发明，通过制造数个无源光学处理部件，而这些光学处理部件被整体形成在一起且由无缝传播通路接合，可以形成集成光学器件。图2示出了光学器件200的一个实例，光学器件200可以包括若干部件如多路复用器(multiplexer)或多路分解器(de-multiplexer)202、加/减滤波器(add/drop filter)204、开关(switch)206以及多路复用器或多路分解器208，所有这些可以被制造在单个模片上，并利用无缝芯来在器件的不同部件之间传播光学信号。上述实例的目的是为了说明而不是限制，且描述的仅仅是典型的集成光学部件光学信号处理器件。不同的光学部件如耦合器、分路器、滤波器、列阵波导光栅(arraywaveguide grating)、布拉格光栅(Bragg grating)、分接头(tap)、衰减器、多路复用器、多路分解器可以被集成到单个的基片上，并被连接起来以形成集成光学电路来实现所希望的信号处理。本发明的大面积集成方面可以允许制造很多不同的集成部件光学处理器件。本领域的普通技术人员应该知道本发明的实施例可以设计和制造很多不同的集成部件光学处理器件。人们知道，若干单个的光学部件由无缝芯被集成在一起，借此集成部件光学器件的作用被达到。
传统的制造技术需要独立的部件，这些部件被制造并利用外部连接来相互连接以形成总的器件。外部连接的使用将传播损耗引入到器件中。在部件之间无缝芯的使用杜绝了那些由于在单个光学部件之间使用外部光纤连接而导致的损耗、或基本上使这些损耗最小化。这些损耗可以包括与在光纤连接件与光学部件之间的连接中出现的任何间隙、光纤连接件的偏移(misalignment)有关的传播损耗和插入损耗(insertion loss)，其中光纤连接件的偏移由被连接的光学部件结构中的变化或由组成连接件自身的材料的变化引入。由于杜绝了外部光纤连接，器件集成有利于提高可靠性。此外，至少在所形成的集成器件中，由将圆形光纤连接件联接到一般的方形芯结构所引起的典型的插入损耗被杜绝了。
在本发明的另一个方面，大面积集成被用来简化将数量更多的输入/输出光纤直接制造到光学器件上。图3示出了具有大量输入/输出(I/O)连接302A至302B的光学部件300。一般来说，增大的基片面积可以允许被形成在此基片上的光学处理器件的I/O容量的增大。通常，光纤具有直径约为8微米的圆形芯，而芯被覆盖包围使得此结构的总直径为约125微米。随着被连接到器件的光纤的数量的增加，需要更大的面积来容纳每个光纤输入/输出连接的整个芯/覆盖结构。
此大面积集成的优点是提供了更大尺寸来容纳更多的输入/输出光纤。随着器件用途和带宽需要的增加，可以实现被形成在更大基片上的、具有数量更多的输入和/或输出的更大器件的集成。因为多数的器件通常在某一点被连接到用于长距离或器件之间的光传输的外部的光纤，所以需要另外的面积来提供光纤和光学器件之间的连接。作为一个例子，可以有利地制造交叉连接(互连)，此交叉连接具有数量更多的连接和芯，以适应对器件容量要求的增大。在交叉连接的实例中，大面积基片的使用可以允许设计更大的交叉连接模片，此模片可以容纳更多的用于光缆的输入和输出连接。此外，石英基片、硅石基片或石英玻璃基片的使用提供了在光纤和光学部件之间熔接的优点。利用传统大小和形状的基片所形成的光学处理器件在可以被制造的器件的大小方面、以及在具有此大小的器件容纳数量更多的光纤光缆的能力方面受到了限制。因此，可将多个光纤连接到器件的这种能力需要足够的基片固定面积来容纳光学部件上的物理连接。可物理地容纳附加的光纤光学连接的能力可以允许更大范围的光学信号处理。
在本发明的另一方面，大面积集成可以允许光学信号处理器件的设计者设计和使用高容量光学信号处理部件。随着单个光纤上的光学信号的多路复用能力的增加和可被联接到光学器件的单独的光纤光缆的数量的增加，被处理的单独的光学信号的数量也增加了。因此，设计者需要具有设计光学信号处理容量更大的单独光学处理部件的自由度。一些设计将受益于大面积，在大面积中可以设计允许多个单独的光学信号被平行地处理的传播通路。图4示出了集成光学器件400，集成光学器件400具有多个光学部件，这些光学部件可以处理被引入到器件中的大量的光学信号。在图4中示出的代表性的器件包括在左边的输入和右边的输出，以及代表“高信号处理容量”的光学处理器件404A至404B。例如，一个滤波器，它具有可处理来自(a)被连接到该器件的大量的光纤和/或(b)每个都传送高度复用(highly multiplexed)的光学信号的一个或多个光纤的信号流的能力。信号被输入并且被多路分解，以便那些被形成在基片上的高容量处理部件进行进一步处理。处理部件需要附加的面积以容纳附加的传播通路来获得所希望的处理容量。
ii.器件在大面积基片上的装配集成
在本发明的另一方面，大面积基片被用作普通的载体，在此载体上，可以直接形成器件或安装其它的光学器件。然后，利用光纤连接或尾纤(pigtail)的传统技术，使器件相互连接。光学部件可以被形成在大面积基片上(此处指的是光学信号处理板)，其它的部件可以被安装或固定到大面积基片上。这里所描述的光学处理板指的是用于制造集成光学处理部件以形成光学处理器件的装配过程。在一个实施例中，根据本发明的多个方面的光学处理板包含多个被形成或制造在光学处理板上的多个无源光学处理部件。在一方面，利用此处所描写的处理系统和方法，这些无源光学处理部件的覆盖或芯中的一些或全部被形成。例如，光学处理板可以包括具有足够光学质量和特性的基片以形成覆盖的一部分，而在其上形成多个光学处理部件。在本发明的另一方面，利用如后面将更详细描述的镶嵌处理技术，光学处理部件中的一些或全部被形成。在另一方面，在后面被描述的组工具处理技术(cluster tool processing technique)可以被用来制造被形成在光学处理板上的多个光学处理部件中的全部或一部分。人们应该了解，本发明的其它实施例可以利用在此被表述的本发明的不同方面的任何组合。例如，光学处理板可以包含多个无源光学处理部件，而这些光学处理部件是通过利用基片作为覆盖材料以及利用镶嵌工艺(damascene process)形成无缝芯而形成的，其中芯或其它沉积覆盖材料的沉积和/或致密化在组处理系统(cluster processing system)中被原位地进行。
在光学处理板的可供选择的一个实施例中，如上所述，一些无源的光学处理部件被形成在光学处理板上，然后，在别处被制造的其它部件被结合(bond)、接合(join)、层叠(laminate)或以其它合适的方式被固定(affix)到光学处理板。在别处制造的部件可以包括无源光学处理部件、有源光学处理部件、或电子部件。人们也应了解，玻璃基集成电路技术(IC on glass techniques)也可以用来将电子集成电路的操作集成到光学处理器件中。
形成集成光学器件的一个方法包括在面积大于约400cm2的基片上形成一个或多个无源光学器件。最好，基片的形状为正方形或长方形，以便与模片的通常形状相一致，而光学器件被形成在模片上。此外，一个或多个有源和/或无源器件可以被装配到其上已经形成了无源器件的基片上，以形成集成光学器件。可被形成在基片上的无源器件的实例包括但不限于波导、分路器、滤波器、耦合器、交叉连接、多路复用器、多路分解器及其组合。
虽然上面的描述详述了单个的光学器件，但本发明的方法和装置可以被有利地用来制造光学器件，此光学器件将数个光学部件集成到被形成在单个基片上的单个集成结构中。这样的集成光学器件将不需要像当数个单独的部件被制造而然后被接合起来以形成器件或被连接起来以完成规定的光学处理功能时所需的那么多的互连步骤。
iii.电子和光学部件的集成
集成的另一个范围包括在同一个基片上同时制造光学器件和电子器件。在一个实施例中，光学处理板被用来形成光学处理器件，此光学处理器件同时利用在集成光学处理器件中的电子信号处理部件和光学信号处理部件。电子信号处理部件可以被在别处形成，然后按上面所描述的利用例如玻璃基集成电路技术被固定在光学处理板。然而，本发明的实施例的方法和装置可以被用来制造同时具有光学处理部件和电子处理部件的光学处理板，而光学处理部件和电子处理部件被整体地形成到光学处理板上。在一个实施例中，光学处理板被制图以形成光学部件，而为电子处理部件所留出的区域被掩盖。在光学处理部件和器件的制造完成后，这些区域被掩盖而为电子处理部件所留出的区域被去掩盖(unmasked)，而电子处理部件被形成在其上面。人们应了解，首先制造光学处理部件或电子处理部件的次序可以是相反的。人们也应了解，利用组工具的实施方式和方法或在此所描述的处理次序，本发明的实施例可以被用于同时制造电子处理部件和光学处理部件。
B.集成处理系统
根据本发明的实施方式的集成处理系统是指可以允许特定材料的沉积的沉积工艺选择以及可以允许特定结构的有序沉积的工艺次序选择。沉积工艺选择的实例包括但不限于被用于形成光学部件的覆盖材料或芯材料的沉积的工艺。工艺选择也包括被用来沉积其它对光学信号处理部件的制造有用的材料的工艺。举例来说，可以在光学处理部件层上沉积封装材料，来防止吸潮、颗粒损伤(particulate damage)或被沉积在其下面的层或材料的其它退化(degradation)。在具体的实例中，封装层可以被沉积在已被沉积和致密化的BPSG覆盖层上，以防止湿气被吸入BPSG膜中。工艺选择也可以包括其它材料的沉积，例如被沉积在覆盖层或芯上的硬掩模(hardmask)材料，此硬掩模材料被用于后面的光刻(lithography)和制图(patterning)处理步骤。所选择的处理室(processing chamber)可允许这些以及其它类型的工艺选择，以便可以沉积多种材料，这些处理室包括但不限于能够沉积未掺杂硅玻璃(USG)、掺杂硅玻璃如硼磷掺杂硅玻璃(BPSG)或磷掺杂硅玻璃(PSG)、非晶硅、多晶硅、氮化硅(Si3N4)、氧氮化硅(SiON)、氧化锗(GeO2)、其它掺杂材料如稀土(镧系材料，如铒、镨等)掺杂材料等的室。
集成处理系统也指在组工具上特定的处理室的有利安排，以便不仅允许光学部件和器件制造的高生产能力，还可以允许用于解决在光学器件和部件制造中的具体的挑战性问题的处理次序的专门化集成。
能够既提供工艺次序选择又提供用于光学部件和光学器件制造的组工具处理室能力的处理系统可从位于加利福尼亚州的圣克拉(SantaClara)的AKT公司得到。其中一个这样的系统是如图5所示的AKT 1600处理系统。处理系统500可以配置成包括一个和多个处理室502A至502C，例如，但不限于USG室、PSG室和/或BPSG室、物理气相沉积(PVD)室、以及至少一个沉积后处理室504如热退火室。其它的处理室也可以被包括，或上述的室可以被用于沉积封装材料以及掩模材料。其它的沉积系统和工艺如旋转涂层(spin-on coating)、丝网遮蔽(silkscreening)、毛细涂层(capillary coating)、喷射涂层(spray-oncoating)、溶胶凝胶涂层(sol gel coating)以及有机材料(聚合物涂层)和无机材料的沉积和形成被考虑用来形成在此所描述和指出的光学器件中的一种或多种材料。
后处理室504，当需要时，用于进行被用于光学处理部件和器件的制造的沉积薄模的致密化、固结(consolidation)和应力消除。在光学信号部件和器件制造中的适当的热处理工艺包括但不限于材料的致密化、固结和应力消除。一个典型的处理室为AKT 1600 PECVD室，典型的热退火室为快速热退火室，如可从位于加利福尼亚州圣克拉的应用材料公司(Applied Materials Inc.)得到的灯加热退火室(lamp heatedthermal anneal chamber)。其它的室和工艺可以包括物理气相沉积(PVD)室和工艺。另外的系统如光刻和刻蚀系统通过传统的制图和刻蚀工艺也被用于形成所希望的结构。
组工具系统如上述的AKT系统具有被放置在其上的沉积后处理室，它的一个优点是在系统中被沉积的薄膜可以被原位地致密化、固结或用其它方式进行热处理(就是说，不需使用外部的热处理装置如炉子)，由此消除了将已沉积的但未热处理的薄膜暴露到空气中所带来的风险。此外，室的数量和这些室的操作次序可以被有利地选择以使多种沉积和致密化过程按次序进行，而不用将基片暴露到空气中。在一个实施例中，快速热退火室可以被用于使被沉积在处理系统中的薄膜快速退火和致密化。可以配置处理系统，以进行下面所述的工艺次序和在光学处理部件和器件的制造中有用的其它的工艺次序。
在利用集成处理系统的一个工艺次序中，覆盖层然后是芯层可以在一个处理室中被沉积。处理系统被配置成包括至少一个可以沉积适合于用作覆盖层和芯层的材料的室。例如，通过沉积USG层可以形成覆盖层，通过沉积PSG层可以形成芯层。然后，基片可以被移到另一个系统中，在此系统中可以进行适当的制图和刻蚀。在芯的光传播通道被制图和形成后，基片可以被返回到与前相同的沉积处理系统或与前不同的处理系统，在此处理系统中，上覆盖如BPSG，可以被沉积在已制图的芯结构上。在沉积上覆盖后，基片可以被原位地移到快速热退火室或其它的热退火室，使得可以在上覆盖层上进行适当的热处理过程。人们也应了解，虽然上面描述的工艺是在整个多层叠层的沉积完成后才使用热处理室，但是多层叠层中的单个层的形成工艺次序可以包括在沉积室和热处理室中进行的连续的工艺。
在集成处理系统中进行的另一个过程中，下覆盖如USG在第一个室中被沉积，芯如PSG在与前相同的或不同的室中被沉积在下覆盖上，然后硬掩模如多晶硅或非晶硅在另一个室中被沉积在芯上。处理系统被配置有可以沉积下覆盖、芯以及硬掩模的室，使得在被移到制图和刻蚀系统以前，基片可以被在单个的系统中处理。这些薄膜可以被在同一个或单独的室中沉积。在薄膜被在单独的室中沉积的实施方式中，处理系统可以被配置成有三个可以沉积各个薄膜的室。
在集成处理系统中进行的另一个过程中，单独一种材料连续地在多个室中被沉积。此系统可以被配置成有一个或多个被设计来沉积相同的薄膜的室，使得基片可以在若干室中被连续地移动，以沉积所希望的薄膜厚度。当如果整个薄膜在一个室中被沉积则所需的薄膜厚度可能导致颗粒产生时，这是有利的。举例来说，在选定数量的材料在其中被沉积后，室通常被清洗。如果形成一个层所需的沉积量超出了不会产生颗粒问题而可以被安全地在室中沉积的量，那么可以利用连续沉积。
在集成处理系统中进行的另一个过程中，可以实现多步骤沉积过程，其中薄膜的一部分被沉积，然后先退火再继续沉积以提供完整的薄膜。举例来说，系统可以被配置有：一个或多个处理室，这些处理室被配置来沉积下覆盖、芯、上覆盖或任何上述材料的组合；以及用来致密化薄膜的后处理室。此沉积/致密化循环在薄膜总厚度超出了可被有效和充分地致密化的厚度的应用中可能是必要的。
在集成处理系统中进行的另一个过程中，每个薄膜层，例如下覆盖、芯和上覆盖，可以被在单独的室中沉积，且所提供的后处理室也可以允许不中断真空而处理薄膜。
被用于沉积薄膜的处理室可以包括能够在大范围的工艺条件下沉积CVD薄膜的CVD室。这些处理室可以被用来沉积不同的CVD薄膜，包括低温工艺薄膜和高温工艺薄膜。一些具体的应用包括基于TEOS(原硅酸四乙酯)或硅烷的PECVD以及SACVD(负压化学气相沉积)，包括非掺杂氧化硅(USG)和掺杂氧化硅如硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)以及氟掺杂硅玻璃(FSG)的沉积。类似地，氮化硅(Si3N4)、碳化硅、SiOxNy、非晶硅以及其它的层可以利用本发明的装置被沉积。CVD室可以包括混合频率室(mixed frequency chamber)，此混合频率室能够控制薄膜的组分，包括掺入薄膜中的掺杂剂。此外，铒掺杂芯结构也可以被制造。
可被用于沉积用来制造光学器件的材料的其它过程包括在PVD室中进行的物理气相沉积(PVD)。这些室适于在大面积基片上利用溅射技术(sputtering technique)沉积材料。
热退火室被用来致密化或均一化沉积层。均一化和致密化可以被用来提高沉积层的光学性能。人们相信热退火过程消除了层中的任何导致器件的光学性能低于预期的悬浮组分(dangling constituent)。此外，层的热处理影响了薄膜的晶格结构，在某种意义上提高了层的光学性能。热退火也可以在间隙填充过程中提供熔流，在间隙填充过程中使材料如BPSG在相邻的芯光传播通道之间熔流。此外，热退火处理消除了被沉积的薄膜的应力。
集成处理系统和上述的材料沉积工艺次序可以被有利地利用来制造覆盖材料和芯的折射率(Δn)相差约0.6％的光学处理部件和器件。人们也应了解，本发明的实施例也可以被有利地利用来沉积材料和制造结构，以允许制造Δn大于约0.6％的处理部件和器件。
C.镶嵌工艺次序的实施方式
图6和图7分别为被用镶嵌型制造工艺形成的光学信号处理器件600和700的横截面图。在镶嵌技术中，器件的特征或结构被刻蚀在在下面的层中，然后被将形成这些结构和特征的材料填充。这与传统的技术相反，传统的技术包括沉积体相材料(bulk material)，接着对所沉积的材料制图和刻蚀以形成结构。在如被应用到光学信号部件制造的镶嵌型制造工艺中，芯或光学信号传播通路602、702在覆盖材料604、704中被制出图案，这些覆盖材料在某些实施方式中可以是基片。接着，根据它的光传输性质所选择的适当的芯材料，被沉积到已制图的光学信号传播通路中。芯层可以是Δn约为0.6％的光学器件中的掺杂层如PSG，或具有Δn大于约0.6％的光学器件中的非掺杂层。在用于Δn约为0.6％的光学器件的具体实施例中，芯最好由掺杂材料如PSG形成。
镶嵌型制造工艺可以被用于在各种覆盖材料中制出光学传播通路图案。在如图6所示的实施例中，镶嵌工艺可以被用来对被沉积在基片606上的下覆盖层604制图。下覆盖604可以比芯的高度更厚，以在芯602的下面提供下层(如图6所示)。当稍微更厚一些的覆盖层被希望来防止基片干涉芯的光学传播性质时，这种方法比较合适。举例来说，如果基片由硅形成，则下覆盖层604可以为几个微米厚或10微米厚，以把波导与硅隔离。
或者，在基片具有足够的光学性能来作为覆盖层的情况下，基片可以作为下覆盖，使得芯702可以被直接沉积在基片上(如图7所示)。或者，可以使用薄得多的下覆盖。在这种情况下的基片作为芯下面的下覆盖，而被沉积和制图的下覆盖704确定了芯的侧壁，且在这些应用中可以被称为侧壁覆盖。
在基片具有作为覆盖的足够光学性能的另一个可选的实施例中，芯或光学传播通路可以被直接在基片中制图。在这种实施方式中，基片作为覆盖层，此覆盖层在不只一个面上与随后沉积的芯有接触。
在镶嵌处理操作中，覆盖材料被制图和刻蚀来确定覆盖材料中的芯或光学传播通路。可以使用传统的技术，如与被用于形成光学信号处理器件的材料相匹配的相关的光刻工艺和干刻蚀(dry etching)。在制图后，芯材料随后被沉积到已制图的特征(features)中。然后，覆盖层的上表面和芯层被平面化以确定一般平坦的上表面，上覆盖层可以被沉积在此上表面上。平面化可以通过利用刻蚀、化学机械抛光或本领域的其它已知技术完成。上覆盖层可以是沉积层或结合层，例如被放置在下覆盖的上表面和芯层的上表面的一片材料，如基片(如下面的详细描述)。
在本发明的一些实施方式中，所形成的光学信号处理器件包括下覆盖，厚度为约10-15μm之间；芯层，尺寸为约6×6μm或8×8μm；以及上覆盖，厚度为约10-18μm。利用此处所描述的工艺，以可以形成更小的器件结构。此处所描述的工艺具有形成器件结构(例如在.35μm和更小范围的芯结构)的能力。
图8示出了基片800的另一个实施例，此基片被制图和刻蚀以在基片自身内确定芯图案802。一旦图案已被形成在基片中，芯材料被沉积在芯图案中。然后，利用如刻蚀(例如回蚀(etchback))、化学机械抛光(CMP)等技术来使基片中的沉积芯通道的上表面平面化，使基片的上表面平面化。然后，上覆盖被沉积在基片和芯的上表面。或者，上覆盖806可以被结合到基片和芯的上表面。上覆盖可以是沉积层如BPSG或其它具有与芯材料的折射率不同的其它材料。在基片中形成芯然后利用另一种类似的基片作为上覆盖层的一个优点是芯的所有侧面都被相同的材料所包围。当芯的所有侧面都被相似的材料所包围时，这样的芯的光学信号传播特性比被不同材料包围的芯的光学信号传播特性提高了。
上述的镶嵌工艺不限于形成特定的芯结构如图6、图7和图8所示的埋入式芯结构(buried core structure)。人们应了解，上述的镶嵌方法的实施方式也可以被有利地用于形成其它的芯结构例如肋条式芯结构(ribbed core structure)。图9示出了代表性的肋条式芯结构900。通过将基片905制出光学信号传播通道910的图案形成肋条式芯结构900，其中光学信号传播通道910的尺寸和形状适合于肋条式芯结构。
一旦基片905被制图，光学信号传播通道910被适当的芯材料915填充。适当的芯材料915在基片上具有一个厚度920。依据芯材料915的光学性能、肋条式芯结构900的操作环境以及其它因素，选择芯材料厚度920。在肋条式芯结构900的一个实施方式中，芯材料915是具有高折射率的材料，而芯厚度920足够的厚，使得此实施方式的肋条式芯结构900可以和空气一起起到上覆盖的作用(就是说，不在芯层915上沉积、结合、或以其它方式提供单独的上覆盖材料)。在肋条式芯结构900的另一个可选实施方式中，如上所述形成芯层915，此外，覆盖层被沉积在芯层915上。
人们应了解，芯结构915的制造可以通过在此所描述的任何技术完成。例如，芯915可以通过CVD或PVD沉积技术或其它上述的层制造技术被沉积。此外，也可以利用沉积的芯和/或上覆盖的原位致密化。
在此所描述的镶嵌实施方式不限于大面积基片或玻璃板型基片。上述的适合于光学信号处理器件制造的镶嵌制造技术的优点也适用于被用于光学信号器件的制造的传统大小和形状的基片。
D.层叠工艺次序的实施方式
本发明的另一个方面提供通过在在下覆盖中或上制造芯后接着将上覆盖结合到器件上，形成光学器件。这种形成光学器件的方法免除了一个沉积过程，并将上覆盖的沉积替换为一个装配过程。基片如石英、硅石和石英玻璃被认为可以用于形成被结合到芯和下覆盖的上表面上的上覆盖。例如，上覆盖可以被装配到根据如上述的镶嵌次序所形成的结构上。
在上覆盖为一片被结合材料(如另一个基片)的应用中，上覆盖被结合、熔合、或用其它方式粘接到基片和芯材料。在一个实施方式中，上覆盖可以为第二基片，此基片由与下面的基片相类似的材料组成。在镶嵌方法被用于形成基片中的芯的特定工艺次序中，所需的唯一的沉积步骤是形成芯材料的沉积。结果，上覆盖材料例如BPSG的沉积被免除了。伴随BPSG沉积步骤的消除的是跟随BPSG沉积之后的所需的熔流或回流处理(flow or reflow process)的免除。其结果是一个具有更少步骤的制造过程，它可转化成具有更高产量的工艺次序。
举例来说，形成光学器件的方法包括：在基片上沉积下覆盖；在下覆盖中形成光传播通道；在光传播通道中形成沉积芯材料；以及将上覆盖结合到下覆盖和芯的上表面。制成下覆盖的材料可以是选自USG、非掺杂硅石、或其它具有理想的光学性能的未搀杂材料组成的组中的材料。利用粘合剂，将上覆盖结合到下覆盖的上表面和芯的上表面，而粘合剂具有可与上覆盖或下覆盖一起使用的折射率。粘合剂的一个实例是环氧树脂。
将上覆盖材料结合到芯和覆盖结构的一个可选的方法是涂覆体相材料，然后固化此材料以留下覆盖层。在芯和覆盖的上表面的平整度达不到要求使得层叠如上所述的单个板覆盖可能不切实际时，利用液体/固化技术来形成上覆盖层特别有用。克服由不平整的芯和覆盖的上表面所带来的困难的实例可以是涂覆覆盖材料混合物，而覆盖材料混合物包含悬浮在易挥发材料中的无机材料。在将覆盖材料混合物涂覆到芯覆盖结构后，易挥发材料被驱走，在芯和覆盖结构上面的适当位置留下无机材料。所选择的无机材料具有适当大小的折射率以作为覆盖材料。人们应了解无机材料或有机材料可以被悬浮在易挥发材料中，在以后用作覆盖材料。
虽然参照长方形和正方形的横截面芯结构如图6所示的埋入式芯结构，已经在此描述了若干实施例，但在此也考虑了具有其它形状的芯结构和用于形成这些芯结构的工艺。图10表示具有下层覆盖(undercladding)1054的1050的结构，其中下层覆盖1054被形成在基片1052上。随后的制图过程被用来确定芯1056的横截面的形状。然后，覆盖层被形成在所得到的芯结构1056上。
图11示出了被称为过刻蚀芯结构(over etch core structure)1170的另一个芯结构。过刻蚀芯结构之所以这样命名是因为芯制图步骤从穿过芯层持续到底层(underlying)的覆盖，导致芯层1172被形成在突起的覆盖层1174上。图12表示肋条式芯结构1280。与过刻蚀芯结构1270相反，通过在刻蚀穿过芯层到达底层的覆盖之前进行刻蚀/制图过程，形成芯结构1282的刻蚀/制图。用于肋条式芯结构如芯结构1280的制图/刻蚀过程被停止了使得所得到的芯层1282包含突起的部分1284。
此外，虽然已经示出了正方形或一般的长方形横截面芯结构，但人们应了解其它的横截面形状如多面角形(faceted corners)横截面、侧面弯曲形横截面和圆形横截面都被认为落入本发明的范围。

Claims (113)

1.一种用于形成波导结构的方法，包括：
在下覆盖中形成光传播通道；
在光传播通道中填充芯材料以形成芯；
在芯上形成上覆盖。
2.如权利要求1所述的方法，还包括在所述的芯上形成上覆盖以前使所述芯材料和所述下覆盖平面化。
3.如权利要求2所述的方法，其中使所述的芯材料和下覆盖平面化包括刻蚀或化学机械抛光。
4.如权利要求1所述的方法，其中下覆盖被沉积在基片上。
5.如权利要求1所述的方法，其中所述的下覆盖包含具有折射率低于所述芯材料的折射率的材料。
6.如权利要求1所述的方法，其中所述的下覆盖是基片。
7.如权利要求1所述的方法，其中在下覆盖中形成所述的光传播通道包括在所述的下覆盖中制图和刻蚀光传播通道。
8.如权利要求6所述的方法，其中在所述下覆盖中形成所述的光传播通道包括在所述的基片中制图和刻蚀光传播通道。
9.如权利要求4所述的方法，其中所述的芯材料包括PSG、GeO2、SiON、Si3N4和硅。
10.如权利要求9所述的方法，其中所述的下覆盖包括选自USG和非掺杂硅石组成的组中的材料。
11.如权利要求10所述的方法，其中所述的上覆盖包括BPSG。
12.如权利要求9所述的方法，其中形成所述的上覆盖包括利用化学气相沉积或物理气相沉积技术沉积薄膜。
13.如权利要求1所述的方法，其中形成上覆盖包括将预先形成的上覆盖结合到所述的下覆盖和芯。
14.如权利要求1所述的方法，其中所述的上覆盖是利用溶胶凝胶工艺形成的。
15.如权利要求13所述的方法，其中利用粘合剂将所述的上覆盖结合到所述的芯。
16.如权利要求15所述的方法，其中所述的粘合剂包括环氧树脂。
17.如权利要求15所述的方法，其中所述的粘合剂具有与所述的上覆盖相同的或相似的折射率。
18.如权利要求7所述的方法，其中所述的光传播通道被形成在所述的下覆盖中，并且至少所述下覆盖的一部分被沉积在所述的光传播通道的下方。
19.如权利要求7所述的方法，其中所述的光传播通道被形成在所述的下覆盖中，并且基片形成所述的芯的下表面，而所述的下覆盖被沉积在所述的基片上。
20.如权利要求18所述的方法，其中沉积在所述的芯的下方的所述下覆盖小于5μm。
21.如权利要求20所述的方法，其中沉积在所述的芯的下方的所述下覆盖小于3μm。
22.如权利要求15所述的方法，其中所选择的粘合剂具有适合于使在所述的芯中传导的光的损耗和散射最小化的折射率。
23.如权利要求18所述的方法，其中所述的下覆盖的一部分被沉积在所述的芯的下方以使双折射的影响最小化。
24.如权利要求6所述的方法，其中所选择的基片具有合适的光学性能来作为覆盖，并且确定所述芯的至少一部分。
25.如权利要求24所述的方法，其中通过在所述的基片和芯材料上沉积一个板，形成所述的上覆盖。
26.如权利要求25所述的方法，其中所述的板选自石英、硅石和石英玻璃组成的组。
27.如权利要求1所述的方法，其中在所述的下覆盖中形成所述的芯，而临近所述芯的上侧面形成所述的上覆盖。
28.如权利要求1所述的方法，其中通过选自化学气相沉积、物理气相沉积、或溶胶凝胶处理组成的组中的一种或多种处理技术，形成所述的下覆盖、芯和上覆盖。
29.如权利要求1所述的方法，其中所述的芯材料的折射率高于所述的下覆盖和上覆盖的折射率。
30.一种形成波导结构的方法，包括：
在基片上沉积下覆盖；
在所述的下覆盖中形成光传播通道；
在所述的光传播通道中沉积芯材料；以及
将上覆盖结合到所述下覆盖和芯的上表面。
31.如权利要求30所述的方法，其中所述的下覆盖包括选自USG或非掺杂硅石组成的组中的材料。
32.如权利要求31所述的方法，其中所述的板包括选自石英、硅石、或石英玻璃的材料。
33.如权利要求31所述的方法，其中所述的上覆盖包括一种具有适合于用作沉积在所述芯附近的覆盖的光学性能的材料。
34.如权利要求30所述的方法，其中利用粘合剂将所述的上覆盖结合到所述下覆盖的上表面和所述芯的上表面，而所述的粘合剂具有与所述的上覆盖相同或相似的折射率。
35.如权利要求30所述的方法，其中通过利用干刻蚀技术对所述的下覆盖制图和刻蚀，形成所述的光传播通道。
36.如权利要求35所述的方法，其中利用化学气相沉积技术沉积所述的芯材料。
37.如权利要求30所述的方法，其中所述的下覆盖被沉积到厚度大于所述的光传播通道的高度。
38.如权利要求30所述的方法，其中所述的下覆盖被沉积到厚度与所述的光传播通道的高度相等。
39.如权利要求37所述的方法，其中所述的下覆盖被沉积到厚度大于或等于8μm。
40.如权利要求38所述的方法，其中所述的下覆盖被沉积到厚度等于或小于8μm。
41.如权利要求30所述的方法，其中结合上覆盖的过程包括使前驱液在所述的芯上流过，并固化所述的前驱液。
42.一种形成光学器件的方法，包括：
在基片上沉积下覆盖；
在所述的下覆盖上沉积芯材料；
对所述的芯材料制图和刻蚀，以确定一个或多个芯结构；
利用溶胶凝胶工艺在所述的芯上形成上覆盖。
43.如权利要求42所述的方法，其中通过使前驱溶液在所述的芯结构上流过然后固化所述的前驱体，形成所述的上覆盖。
44.一种形成集成光学器件的方法，包括：
在基片上形成一个或多个光学波导部件，而所述基片的面积大于400cm2。
45.如权利要求44所述的方法，还包括将一个或多个有源和/或无源光学部件固定在所述的基片上。
46.如权利要求44所述的方法，其中所述的光学波导部件选自分路器、滤波器、耦合器、列阵波导光栅、衰减器、多路复用器、多路分解器及其组合。
47.如权利要求46所述的方法，还包括一个或多个输入/输出连接。
48.如权利要求47所述的方法，其中所述的输入/输出连接在光纤和波导部件之间提供转换件。
49.如权利要求48所述的方法，其中所述的输入/输出连接提供从8微米至5微米或更小的转换件。
50.如权利要求46所述的方法，其中所述的基片包括硅石、石英、石英玻璃、或其它具有用作光学波导部件中的覆盖的适当的光学性能的材料。
51.如权利要求42所述的方法，其中所述的基片包括硅石、石英、石英玻璃、或其它材料，其中所述的其它材料具有适当的光学性能以便使厚度小于上覆盖的下覆盖来限制芯。
52.如权利要求44所述的方法，其中通过沉积下覆盖、在所述的下覆盖上沉积芯以及随后在所述的芯上形成上覆盖，在所述基片上的一个或多个无源器件。
53.如权利要求44所述的方法，其中所述上覆盖是通过在下覆盖上和在下覆盖中形成的芯上沉积薄膜而形成的，或者是通过在下覆盖和在下覆盖中形成的芯的上表面结合平板而形成的。
54.如权利要求52所述的方法，其中通过在所述的下覆盖上沉积芯材料的遮盖层、对所述的芯材料制图以及刻蚀所述的芯材料来确定芯光传播通道，形成所述的芯。
55.如权利要求53所述的方法，其中通过将芯光传播通道刻蚀到所述的下覆盖中以及随后用芯材料填充所述的芯光传播通道，形成所述的芯。
56.如权利要求44所述的方法，其中形成所述的一个或多个光学波导部件的所述基片的利用百分率大于70％。
57.如权利要求53所述的方法，还包括在形成所述的上覆盖之前进行平面化的步骤。
58.一种用于在基片上形成光学器件的方法，包括：
在基片上形成下覆盖；
在所述下覆盖上沉积芯材料；
对所述芯材料制图和刻蚀以形成一个或多个光学器件；
通过沉积至少一部分上覆盖并原位地热处理所沉积的部分，在所述下覆盖和光学部件上沉积上覆盖。
59.如权利要求58所述的方法，还包括对所述的沉积和热处理步骤重复至少两个循环。
60.如权利要求58所述的方法，其中沉积所述上覆盖层的步骤包括沉积掺杂材料。
61.如权利要求59所述的方法，其中所述的掺杂材料为BPSG。
62.如权利要求58所述的方法，其中所述掺杂材料的折射率低于所述芯材料的折射率。
63.如权利要求58所述的方法，其中所选择的掺杂薄膜的流动温度低于所述的芯材料。
64.如权利要求58所述的方法，其中热处理包括快速热处理。
65.如权利要求64所述的方法，其中所述的快速热处理为单个基片处理。
66.如权利要求61所述的方法，其中所述的快速热退火处理足够使所述的掺杂材料流动。
67.如权利要求61所述的方法，其中所述的快速热退火处理在至少为1000℃的温度下进行。
68.如权利要求63所述的方法，其中所述的快速热退火的进行时间小于70秒。
69.如权利要求58所述的方法，其中所述的芯材料为PSG、GeO2、SiON、Si3N4和硅。
70.如权利要求58所述的方法，还包括致密化所述的芯。
71.一种在基片上制造多个光学器件的方法，包括：
将基片放置在第一处理室中；
在玻璃板上沉积下覆盖；
致密化所沉积的下覆盖；
将所述玻璃板放置在第二处理室中；
在所述的下覆盖上沉积芯层；
对所述的芯层制图和刻蚀以确定光学器件的图案；
将所述的玻璃板放置在第三处理室中；以及
在已制图的光学器件上沉积上覆盖。
72.如权利要求71所述的方法，其中所述的上覆盖在沉积后被致密化。
73.如权利要求71所述的方法，其中长方形板确定一个或多个模片，所述的模片上形成有一个或多个光学器件，且所述的模片具有一个大于副尺寸的主尺寸。
74.如权利要求71所述的方法，其中所述玻璃板的利用率大于75％。
75.如权利要求72所述的方法，其中形成在单个模片上的所述器件所占的面积至少为400cm2。
76.如权利要求73所述的方法，其中单个模片包含一个或多个形状与所述玻璃板类似的光学器件。
77.如权利要求73所述的方法，其中所述的沉积步骤在一个或多个处理系统中进行，而其中每个需要致密化的沉积步骤在具有至少一个沉积室和至少一个致密室的系统中进行。
78.如权利要求73所述的方法，其中所述的模片和所述的基片具有相同的外形因子。
79.如权利要求73所述的方法，其中模片的至少两个侧面平行于所述玻璃板的至少两个侧面，而所述的模片被形成在所述的玻璃板上。
80.如权利要求71所述的方法，其中所述的长方形板为400mm×500mm。
81.如权利要求71所述的方法，其中所述的长方形板的面积为400cm2或更大。
82.如权利要求71所述的方法，其中所述的长方形板为TFT板。
83.如权利要求71所述的方法，其中制造所述长方形板的材料选自石英、硅石、石英玻璃或其组合组成的组。
84.如权利要求71所述的方法，其中制造所述下覆盖的材料选自USG、非掺杂硅石或其组合组成的组。
85.如权利要求84所述的方法，其中制造所述芯的材料选自PSG、GeO2、SiON、Si3N4和硅组成的组。
86.如权利要求85所述的方法，其中制造所述上覆盖的材料选自BPSG组成的组。
87.如权利要求71所述的方法，其中沉积下覆盖层和致密化下覆盖的步骤在同一个处理系统中进行。
88.如权利要求71所述的方法，其中通过镶嵌工艺进行所述芯材料的沉积。
89.一种用于制造光学器件的处理系统，包括：
其中放置有机械手的转移室；
连接到所述转移室的一个或多个沉积室，所述的沉积室选自USG室、PSG室和BPSG室组成的组；以及
至少一个连接到所述转移室的致密化室。
90.如权利要求89所述的处理系统，其中所述的沉积室包括热CVD室、PECVD室、混合频率PECVD室和PVD室。
91.如权利要求90所述的处理系统，其中所述的至少一个致密化室包括快速热退火室。
92.如权利要求91所述的处理室，其中所述的PECVD室为平行板型室。
93.如权利要求91所述的处理系统，其中所述的至少一个快速热退火室包括灯型热处理室。
94.如权利要求89所述的处理系统，包括至少一个USG沉积室、至少一个PSG沉积室和至少一个致密化室。
95.如权利要求89所述的处理系统，包括至少一个BPSG沉积室和至少一个致密化室。
96.如权利要求94所述的处理系统，其中所述的处理系统适用于处理面积至少为400cm2的基片。
97.如权利要求94所述的处理系统，其中所述的处理系统适用于处理面积至少为400cm2的基片。
98.一种用于在平板上形成光学器件的一部分的方法，包括：
将平板放置在处理系统的第一处理室中；
在基片上沉积下覆盖；
将所述的基片放置在同一处理系统的致密化室中并在其中处理所述的基片；
将所述的基片放置在第二沉积室中以在所述的下覆盖层上沉积芯层；以及
将所述的基片放置在所述处理系统的所述致密化室中并在其中处理所述的基片。
99.如权利要求98所述的方法，其中所述的下覆盖层包括USG，而所述的芯层包括PSG。
100.如权利要求99所述的方法，其中在所述的致密化室中处理所述的基片包括使所述的基片受到快速热退火处理。
101.如权利要求100所述的方法，其中所述的基片被加热到1000℃以上的温度。
102.如权利要求100所述的方法，还包括在所述的基片上进行光刻以确定芯的图案，接着在所述的芯的图案上沉积上覆盖，然后在致密化室中处理所述的基片。
103.如权利要求102所述的方法，其中所述平板的面积至少为400cm2。
104.如权利要求103所述的方法，其中所述平板的主侧面长于副侧面。
105.如权利要求103所述的方法，其中制造所述平板的材料选自石英、硅石、和石英玻璃组成的组。
106.一种在基片上形成光学器件的方法，包括沉积下覆盖、芯和上覆盖中的一个或多个，并在沉积后原位地热处理所述的下覆盖、芯和上覆盖中的一个或多个。
107.如权利要求106所述的方法，还包括沉积所述的芯层，并在所述的芯中形成一个或多个光传播通道。
108.如权利要求107所述的方法，其中所述的上覆盖在沉积后被原位地热处理。
109.如权利要求108所述的方法，其中所述的下覆盖在沉积后被原位地热处理。
110.如权利要求106所述的方法，其中所述的下覆盖在沉积后被原位地热处理。
111.如权利要求110所述的方法，其中所述的上覆盖在沉积后被原位地热处理。
112.如权利要求106所述的方法，其中所述的芯在沉积后被原位地热处理。
113.如权利要求108所述的方法，还包括在所述的上覆盖上沉积封装层。
CNA018220339A 2000-12-11 2001-12-06 光学集成电路 Pending CN1502053A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/734,590 2000-12-11
US09/734,950 US7087179B2 (en) 2000-12-11 2000-12-11 Optical integrated circuits (ICs)

Publications (1)

Publication Number Publication Date
CN1502053A true CN1502053A (zh) 2004-06-02

Family

ID=24953716

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA018220339A Pending CN1502053A (zh) 2000-12-11 2001-12-06 光学集成电路

Country Status (7)

Country Link
US (1) US7087179B2 (zh)
EP (1) EP1356324A2 (zh)
JP (1) JP2004535592A (zh)
KR (1) KR20040052444A (zh)
CN (1) CN1502053A (zh)
TW (1) TW517418B (zh)
WO (1) WO2002048766A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100368837C (zh) * 2005-04-21 2008-02-13 中国科学院半导体研究所 用标准cmos工艺制作磷硅酸玻璃层光波导及集成的方法
CN103502853A (zh) * 2011-03-25 2014-01-08 李谞荣 光波电路及其制造方法
CN103513331A (zh) * 2012-06-26 2014-01-15 三星电子株式会社 光学集成电路
CN104335088A (zh) * 2012-07-13 2015-02-04 华为技术有限公司 带有源结构和无源结构的光子电路的制造工艺
CN104977655A (zh) * 2015-06-18 2015-10-14 湖南晶图科技有限公司 提高plc光波导性能的晶圆加工方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2402494A (en) * 2003-06-05 2004-12-08 Alcatel Optronics Uk Ltd Integrated optic device with cladding having mesa formations
KR101803982B1 (ko) * 2009-10-13 2017-12-01 스코르피오스 테크놀러지스, 인코포레이티드 파장 가변 레이저의 하이브리드 집적 방법 및 시스템
US9247638B2 (en) * 2010-11-10 2016-01-26 Xyratex Technology Limited Optical printed circuit board and a method of manufacturing an optical printed circuit board
US9184057B2 (en) * 2011-03-18 2015-11-10 Basf Se Method for manufacturing integrated circuit devices, optical devices, micromachines and mechanical precision devices having patterned material layers with line-space dimensions of 50 nm and less

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425146A (en) * 1979-12-17 1984-01-10 Nippon Telegraph & Telephone Public Corporation Method of making glass waveguide for optical circuit
JPS6065582A (ja) * 1983-09-20 1985-04-15 Nippon Telegr & Teleph Corp <Ntt> 粒界ジヨセフソン接合型光検出素子
GB8414878D0 (en) * 1984-06-11 1984-07-18 Gen Electric Co Plc Integrated optical waveguides
JPS63223712A (ja) * 1987-03-13 1988-09-19 Hitachi Ltd 光導波路およびその製造方法
JP2994652B2 (ja) * 1989-01-26 1999-12-27 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による堆積膜形成装置
US5155336A (en) * 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5125946A (en) * 1990-12-10 1992-06-30 Corning Incorporated Manufacturing method for planar optical waveguides
JPH04216530A (ja) * 1990-12-17 1992-08-06 Pioneer Electron Corp 波長変換素子
US5396351A (en) * 1991-12-20 1995-03-07 Apple Computer, Inc. Polarizing fiber-optic faceplate of stacked adhered glass elements in a liquid crystal display
US5253319A (en) * 1992-02-24 1993-10-12 Corning Incorporated Planar optical waveguides with planar optical elements
JPH05345619A (ja) 1992-06-16 1993-12-27 Furukawa Electric Co Ltd:The 石英導波路型光部品の製造方法
JPH06263452A (ja) 1993-03-05 1994-09-20 Sumitomo Electric Ind Ltd 光導波路の製造方法
JP2637891B2 (ja) * 1993-03-26 1997-08-06 日本電気株式会社 光導波路の製造方法
US5441768A (en) * 1994-02-08 1995-08-15 Applied Materials, Inc. Multi-step chemical vapor deposition method for thin film transistors
NZ298459A (en) * 1995-01-19 1997-10-24 British Telecomm Optical switch with semiconductor gain media in each arm of mach-zehnder interferometer
US5814565A (en) * 1995-02-23 1998-09-29 University Of Utah Research Foundation Integrated optic waveguide immunosensor
US5858051A (en) * 1995-05-08 1999-01-12 Toshiba Machine Co., Ltd. Method of manufacturing optical waveguide
JP3001406B2 (ja) 1995-11-09 2000-01-24 日本電気株式会社 光導波路の製造方法
US5949934A (en) * 1996-04-05 1999-09-07 Fujikura, Ltd. Optical waveguide grating and production method therefor
GB2312525A (en) * 1996-04-24 1997-10-29 Northern Telecom Ltd Providing cladding on planar optical waveguide by heating to flow
GB2312524A (en) * 1996-04-24 1997-10-29 Northern Telecom Ltd Planar optical waveguide cladding by PECVD method
US5881199A (en) * 1996-12-02 1999-03-09 Lucent Technologies Inc. Optical branching device integrated with tunable attenuators for system gain/loss equalization
DE19723284A1 (de) * 1997-06-04 1998-12-10 Bosch Gmbh Robert Passive oder verstärkende optische Wellenleiter
JPH1152159A (ja) 1997-08-04 1999-02-26 Matsushita Electric Ind Co Ltd 光導波路の製造方法
US5930439A (en) * 1997-10-01 1999-07-27 Northern Telecom Limited Planar optical waveguide
US6024044A (en) * 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
US6151430A (en) * 1998-07-08 2000-11-21 Gore Enterprise Holdings, Inc. Photonic device having an integal guide and method of manufacturing
US6222971B1 (en) * 1998-07-17 2001-04-24 David Slobodin Small inlet optical panel and a method of making a small inlet optical panel
EP0987580A1 (en) * 1998-09-16 2000-03-22 Akzo Nobel N.V. Optical intensity modulator and switch comprising the same
US6282358B1 (en) 1998-12-21 2001-08-28 Lsi Logic Corporation On-chip single layer horizontal deflecting waveguide and damascene method of fabricating the same
US6306563B1 (en) * 1999-06-21 2001-10-23 Corning Inc. Optical devices made from radiation curable fluorinated compositions
GB2355078A (en) 1999-10-07 2001-04-11 Kymata Ltd Waveguide with composite cladding layer
JP2001124945A (ja) * 1999-10-28 2001-05-11 Oki Electric Ind Co Ltd Ｙ分岐導波路
US6500603B1 (en) * 1999-11-11 2002-12-31 Mitsui Chemicals, Inc. Method for manufacturing polymer optical waveguide
WO2001040836A1 (en) * 1999-12-02 2001-06-07 Gemfire Corporation Photodefinition of optical devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100368837C (zh) * 2005-04-21 2008-02-13 中国科学院半导体研究所 用标准cmos工艺制作磷硅酸玻璃层光波导及集成的方法
CN103502853A (zh) * 2011-03-25 2014-01-08 李谞荣 光波电路及其制造方法
CN103513331A (zh) * 2012-06-26 2014-01-15 三星电子株式会社 光学集成电路
CN103513331B (zh) * 2012-06-26 2018-03-27 三星电子株式会社 光学集成电路
CN104335088A (zh) * 2012-07-13 2015-02-04 华为技术有限公司 带有源结构和无源结构的光子电路的制造工艺
CN104335088B (zh) * 2012-07-13 2017-11-17 华为技术有限公司 带有源结构和无源结构的光子电路的制造工艺
CN104977655A (zh) * 2015-06-18 2015-10-14 湖南晶图科技有限公司 提高plc光波导性能的晶圆加工方法

Also Published As

Publication number Publication date
JP2004535592A (ja) 2004-11-25
TW517418B (en) 2003-01-11
US7087179B2 (en) 2006-08-08
KR20040052444A (ko) 2004-06-23
EP1356324A2 (en) 2003-10-29
WO2002048766A2 (en) 2002-06-20
WO2002048766A3 (en) 2003-04-10
US20050115921A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
US9484482B2 (en) Efficient optical (light) coupling
US5408569A (en) Optical channel waveguide having a high germania cladding content
US11506840B2 (en) Back end of line process integrated optical device fabrication
US6553170B2 (en) Method and system for a combination of high boron and low boron BPSG top clad fabrication process for a planar lightwave circuit
WO2016195732A1 (en) Back end of line process integrated optical device fabrication
CN104635298B (zh) 一种平面光波导及其制备方法
WO2012134025A1 (ko) 광도파로 및 그 제조방법
US10859765B2 (en) Optical coupling device and method for manufacturing the same
US10571629B1 (en) Waveguide for an integrated photonic device
CN105607185B (zh) 提高亚微米硅波导与普通单模光纤耦合效率的结构
CN207650434U (zh) 光子集成电路
CN1502053A (zh) 光学集成电路
CN105336795A (zh) 一种基于光栅接口的光子芯片封装结构及其制作方法
CN105223646B (zh) 低损耗三维硅波导交叉结构及其制作方法
US6705124B2 (en) High-density plasma deposition process for fabricating a top clad for planar lightwave circuit devices
JP2004301911A (ja) 光導波路及びその製造方法並びに光導波路デバイス
WO2003036369A1 (en) Methods for forming thermo-optic switches, routers and attenuators
CN112946824A (zh) 一种基于硅基光波导的三维模式分离/复用器及其制备方法
EP1530066A1 (en) Optical waveguide and fabricating method thereof
US7000434B2 (en) Method of creating an angled waveguide using lithographic techniques
CN115616703A (zh) 基于双层氮化硅结构的光栅耦合器及其制作方法
US20240111107A1 (en) Methods for fabrication of optical structures on photonic glass layer substrates
CN114924348B (zh) 一种基于二氧化硅光波导的三维边缘耦合器
US20030000918A1 (en) Method for fabricating a protective cap for an optical waveguide core of a planar lightwave circuit device
JP5882931B2 (ja) 多層光導波路構造の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication