CN1506977A - 半导体存储装置及参考单元的修正方法 - Google Patents

半导体存储装置及参考单元的修正方法 Download PDF

Info

Publication number
CN1506977A
CN1506977A CNA2003101195920A CN200310119592A CN1506977A CN 1506977 A CN1506977 A CN 1506977A CN A2003101195920 A CNA2003101195920 A CN A2003101195920A CN 200310119592 A CN200310119592 A CN 200310119592A CN 1506977 A CN1506977 A CN 1506977A
Authority
CN
China
Prior art keywords
reference unit
unit
reference value
value
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101195920A
Other languages
English (en)
Other versions
CN100390902C (zh
Inventor
˹���ɸ���
松冈伸明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 10 LLC
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1506977A publication Critical patent/CN1506977A/zh
Application granted granted Critical
Publication of CN100390902C publication Critical patent/CN100390902C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Abstract

本发明的半导体存储装置构成为，具备：1个单元内存储且可改写N值数据的多个存储单元(1)；存储有读出在存储单元(1)内存储的数据值时所使用的参考值的参考单元(2)；对参考单元(2)的读出次数进行计数的计数器电路(3)；在所计数的上述读出次数达到规定值时，确认参考单元中存储的参考值是否在预先设定的范围内的确认机构(4)；和在由确认机构(4)确认为参考值在范围外的情况下，利用主参考单元(6)将该参考值修正为收纳在范围内的修正机构(5)。根据该构成，可以提供有效修正参考单元的状态，防止干扰等造成的参考单元的劣化，高精度地保持参考单元的值的半导体存储装置。

Description

半导体存储装置及参考单元的修正方法
技术领域
本发明涉及半导体存储装置及参考单元的修正方法。
背景技术
作为以往的半导体存储装置，以闪烁存储器(flash memory)为例进行说明。闪烁存储器是通过向浮栅(floating gate)注入电荷来改变阈值的。通过控制该电荷量，从而将阈值控制为多个状态，实现多值存储。例如，虽然在使阈值存储于可以控制为2个状态(1位)的闪烁存储器中时，使16位的数据存储在16个闪烁存储器中，但在可以控制为4个状态(2位)的闪烁存储器的情况下，可以将16位的数据存储于8个闪烁存储器中。在这里，例如为了检查(check)处于4个状态中的哪个状态，通过与具有作为基准的阈值的闪烁存储器比较，可以进行判断。
然而，具有作为基准的阈值的闪烁存储器，即参考单元被反复存取。例如，如图2所示，参考单元对于全部闪烁存储器是通用的，向参考单元存取的次数，比向某个存储单元的存取要多很多。另外，在编程(写入)时，确认成为规定的阈值用的编程用参考单元，或读取时判断对应于各存储状态的阈值用的读取参考单元，若在测试时一旦设定阈值，则之后进行变更是困难的。因此，通过反复使用，降低参考单元的阈值，有时出现不能进行正常的读取或编程的问题。再有，在多值存储单元中，由于某状态的阈值分布范围狭窄，故成为参考单元的劣化更大的问题。
为了解决该问题，在美国专利5,172,338号中，提出在闪烁存储器的各区段(sector)内设有参考单元，在分块擦除闪烁单元时，同时擦除参考单元，使用独立存在的主参考单元对块内参考单元进行再编程的方法。
随着多级化的发展，与各存储状态对应的电阻值的范围变得狭窄。因此，虽然要求编程用参考单元或读取用参考单元的精度，但通过反复进行读出操作·写入操作(编程)·擦除操作，导致参考单元的劣化成为问题。如上所述，若采用在分块擦除时，同时擦除参考单元，利用主参考单元再编程的构成，虽然在闪烁存储器那样进行分块擦除的存储器的情况下有效，但在以1位为单位进行擦除的存储器中，每擦除1位就必须修正参考单元，存在效率差的问题。
发明内容
本发明的目的在于，为了解决反复进行读出操作·写入操作·擦除操作而导致参考单元劣化的问题，有效地确认参考单元的状态，进行修正，防止干扰等造成的参考单元劣化，高精度地保持参考单元的值。
为了达到上述目的，本发明的半导体存储装置的第1特征构成为，具备：在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元；存储了对在上述存储单元中存储的数据值进行读出时所使用的参考值的参考单元；对上述参考单元的读出次数进行计数的计数器电路；和当由上述计数器电路所计数的上述读出次数达到规定值时，确认在上述参考单元中存储的上述参考值是否在预先设定的范围内的确认机构。
即，一般，在对任意的存储单元进行所谓的读出操作、写入操作、擦除操作的存取时，虽然进行写入是否正常结束、擦除是否正常结束等确认处理，但在此时必须施行参考单元的读出操作。因此，由计数器电路对参考单元的读出次数进行计数，在读出次数达到设想为超出参考值的变动许可范围前的规定值时，若由确认机构确认存储于上述参考单元中的上述参考值是否在预先设定的范围内，则即使不进行每次的确认，也可以保证其间的参考值的精度。再有，在以下的本说明书中，在对任意的存储单元进行所谓的读出操作、写入操作、擦除操作的存取时，将写入是否正常结束、擦除是否正常结束等与参考单元对比而进行判断的确认处理，或判断存储于上述参考单元中的上述参考值是否在预先设定的范围内的确认处理都表现为校验(verify)。
在上述构成中，优选，上述计数器电路，通过对上述存储单元的读出操作、写入操作、擦除操作的至少一个操作中的上述参考单元的读出次数进行计数，可以更有效地确认，例如，在成为阈值变动起因的施加在参考单元上的应力，相对于存储单元的读出操作、写入操作、擦除操作的任何一种操作都不同的情况下，对施加最大的应力的操作中的读出次数进行计数，可以更有效地进行确认操作。
本发明的半导体存储装置的第2特征构成为，具备：在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元；存储了对在上述存储单元中存储的数据值进行读出时所使用的参考值的参考单元；时序产生电路；和与上述时序产生电路输出的同步信号同步，来确认在上述参考单元中存储的上述参考值是否在预先设定的范围内的确认机构。
即，设想参考单元的劣化所导致的误操作的发生，可以设想是由于与从初始状态到规定电平的应力的累积时间之间的相关关系，通过在这种误操作发生前的规定时间内确认参考值，从而即使不进行每次的确认，也可以保证此期间的参考值的精度。
在上述构成的基础上，若构成为当由上述确认机构确认为上述参考值在上述范围外时，修正机构以将该参考值收纳在上述范围内的方式进行修正，则始终可以保障稳定操作。
在这里，使用被固定在与上述参考单元不同的主参考单元中的主参考值来进行上述参考值的修正，可以可靠修正参考值。即，主参考单元存取频度极少，因此劣化几乎不发生。在这里，优选使用由电应力不会导致的劣化产生的固定电阻构成上述主参考单元。
上述存储单元与上述参考单元，优选由电阻根据电应力变化且解除上述电应力后也保持变化后的电阻的非易失性可变电阻元件与选择晶体管构成，上述非易失性可变电阻元件，优选在电极间形成含有锰的钙钛矿结构的氧化物。
为了达到上述目的，本发明的参考单元的第1特征构成为，是一种读出存储于在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元内的数据值时所使用的参考值存储的参考单元的修正方法，其中，对上述参考单元的读出次数进行计数，当所计数的上述读出次数达到规定值时，确认上述参考单元中存储的上述参考值是否在预先设定的范围内，在上述参考值在上述范围外的情况下，以将该参考值收纳在上述范围内的方式进行修正。
本发明的参考单元的修正方法的第2特征构成为，是一种读出存储于在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元内的数据值时所使用的参考值存储的参考单元的修正方法，其中，与时序产生电路输出的同步信号同步，确认上述参考单元中存储的上述参考值是否在预先设定的范围内，在上述参考值在上述范围外的情况下，以将该参考值收纳在上述范围内的方式进行修正。
附图说明
图1是表示本发明的半导体存储装置的一实施方式的电路方框构成图。
图2是现有的闪烁存储器的电路方框构成图。
图3是存储器单元的电阻分布说明图。
图4是本发明的半导体存储装置的主要部分的电路图。
图5是表示本发明的半导体存储装置中的参考单元的修正处理的流程图。
图6是本发明的半导体存储装置的另一实施方式中的主要部分的电路图。
图7是本发明的半导体存储装置的读出操作中的主要部分的电路图。
图8是本发明的半导体存储装置的主要部分的电路方框图。
图9是本发明的半导体存储装置的主要部分的电路方框图。
具体实施方式
以下，参照附图，说明本发明的半导体存储装置及参考单元的修正方法。
如图1所示，半导体存储装置构成为：将芯片内分割为多个区段，在各区段Sl～Sj内包括：在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元1；对上述存储单元1执行读出、写入、擦除等各操作的存储器存取电路7；存储了读出存储于上述存储单元的数据值时所使用的参考值的参考单元2；对上述参考单元2的读出次数进行计数的计数器电路3；当上述计数器电路3所计数的上述读出次数达到规定值时，确认上述参考单元中存储的上述参考值是否在预先设定的范围内的确认机构4；和当由上述确认机构4确认上述参考值在上述范围外时，根据主参考单元6将该参考值修正为收纳在上述范围内的修正机构5。
上述存储单元1、参考单元2及主参考单元6，由电阻根据电压施加等导致的电应力变化且解除上述电应力后也保持变化后的电阻的非易失性可变电阻元件与选择晶体管构成。在本实施方式中，作为非易失性可变电阻元件，使用的是RRAM(Novel resistance control nonvolatile RAM)元件。RRAM元件，是通过根据电应力的施加改变电阻，即使解除电应力后也保持变化后的电阻，而可以以其电阻变化来进行数据存储的非易失性存储元件，例如是利用MOCVD法、旋转镀膜法、激光侵蚀、溅射法等形成用Pr(1-x)CaxMnO3、La(1-x)CaxMnO3或La(1-x-y)CaxPbyMnO3(其中x＜1，y＜1，x+y＜1)表示的任何物质，例如Pr0.7Ca0.3MnO3、La0.65Ca0.35MnO3、La0.65Ca0.175Pb0.175MnO3等的锰氧化膜，来做成的。
以下，在本说明书中，RRAM元件的“增加电阻值”时表现为“写入”，“降低电阻值”时表现为“擦除”，通常进行写入时接通选择晶体管，在位线上施加3V的电压，在源线上施加0V电压，相反进行擦除时接通选择晶体管，在位线上施加0V的电压，在源线上施加3V电压，进行读出时接通选择晶体管，在位线上施加1.5V电压，在源线上施加0V电压。再有，各电压值构成为由电压产生电路交替供给，其值并未限定于上述的值，只要与非易失性可变电阻元件的特性配合进行适当设定即可，并未限定于本实施方式。
各区段内的参考单元2，根据存储伴随上述存取电路7进行的存储单元1的读出操作或写入·擦除各操作而进行的确认操作发生的向参考单元2存取的次数的计数器电路3的信号，该数据被确认。上述确认机构4，在接收到由上述计数器电路3计数的向参考单元2存取的次数达到规定次数的信号之后，查对参考单元的状态是否为被收纳到规定分布范围内。
上述修正机构5，根据上述确认机构4的确认处理的结果，在参考单元2的状态在规定的分布范围外时，利用主参考单元6，以将参考单元2收纳在规定的分布范围内的方式进行修正。该修正存在擦除区段内的参考单元2并进行再写入的情况与只进行再写入的情况。在这里，虽然对上述存储单元1的写入、擦除、读出的全部操作中存取上述参考单元2的次数进行计数，但可以选择只对存储单元1的写入之后确认是否正确写入用的上述参考单元2的存取进行计数；只对擦除之后确认是否正确擦除用的上述参考单元的存取进行计数；只对读出时的存取进行计数；或对这些组合进行计数的情况，例如，成为RRAM元件的电阻值变动的起因的施加在参考单元上的应力，在对存储单元进行读出操作、写入操作、擦除操作的任何一种操作中都不相同的情况下，通过对施加最大应力的操作中的读出次数进行计数，从而可以有效地进行确认操作。
上述主参考单元6，只是在再设定已被擦除的区段参考单元的电阻值时使用。区段参考单元2虽然在向区段内的存储单元1存取的同时被存取，但主参考单元6只在区段参考单元2被擦除进行再编程时被存取。
接着，参照图3，说明设定上述参考单元2的电阻值的方法。在本实施方式中，对可以将4个状态存储于1个存储单元内的RRAM中使用的参考单元2进行举例说明。图中的A、B、C、D表示被存储在存储单元1内的4个状态。为了分别该4个状态，需要3个识别其边界用的参考单元。按照下式(1)所示那样设定3个电阻值中的第1区段参考单元电阻Rref1，同样，第2、第3区段参考单元电阻分别作为Rref2、Rref3，按照下式(2)、(3)所示那样进行设定。再有，由于(R1′-R1)的值越小，越可以形成更多的电阻状态，故对多值化来说是方便的。
R1＜Rref1＜R1′  …  (1)
R2＜Rref2＜R2′  …  (2)
R3＜Rref3＜R3′  …  (3)
接着，根据图4所示的电路详细阐述这些设定方法。作为P型MOSFET的P1与P2的源极分别与电源电压连接，栅极连接在一起，P1的栅极与漏极通过节点S1连接，成为电流反射镜(current mirror)。另外，在P1、P2的漏极上，分别连接作为N型MOSFET的N1与N2的漏极。N1的栅极与计数器电路3的输出连接，计数器电路3输入传送读出、写入校验、擦除校验的信号(Sread)。另外，计数器电路3的输出通过节点S2与N2的栅极连接。再有，在N1的源极上，分别连接由作为各主参考单元的选择开关的N型MOSFET构成的N3～N8的漏极。N3～N8的各源极上连接有作为主参考单元6的RRAM元件的一端，另一端与作为接地电平用的作为开关的由N型MOSFET构成的N12的漏极连接，N12的源极与接地电平连接。另一方面，N2的源极通过节点Sp，与作为各区段参考单元的选择开关的N型MOSFET的N9～N11的漏极和切换输出高电压·接地电平的电压产生电路8的输出连接。还有，在N9～N11的各源极上，连接有作为区段参考单元2的RRAM元件的一端，另一端与可以切换输出接地电平及高电压的电压产生电路9的输出连接。
接着，根据图5说明上述电路的动作。在步骤S1中，判断是否向节点S2输出上述计数器电路3的确认请求信号，在没有确认请求信号的情况下，不进行区段参考单元2的修正就结束，在有确认请求信号的情况下，向步骤S2转移，读出被写入到区段参考单元2中的数据，在步骤S3中判断区段参考单元2的状态是否在期望的分布范围的上限以上。
在为上限以上的情况下，在步骤S4中，擦除区段参考单元(图3的A的状态)，在步骤S6中，进行写入操作，修正区段参考单元2的数据，直到区段参考单元2的状态处在期望的分布范围以内。在不是上限以上的情况下，在步骤S5中，判断区段参考单元2的状态是否在期望的分布范围的下限以下，在为下限以下的情况下，在步骤S6中，进行写入操作，修正区段参考单元的数据，直到区段参考单元2的状态处在期望的分布范围以内，在不是下限以下的情况下，不进行区段参考单元的修正。
若详细阐述，则对将区段参考单元2的电阻值设定为R1＜Rref1＜R1′的情况进行说明。判断是否存在计数器电路3的确认请求信号，在有确认请求信号的情况下，接通作为N型MOSFET的N1、N2、N3、N9、N12、N13，读出区段参考单元Rref1，比较具有电阻R1′的主参考单元与区段参考单元Rref1。即，由上述电流反射镜电路及其外围电路构成确认机构4。根据判定信号判断为R1′＜Rref1的情况下，擦除Rref1(图3的A的状态)。具体地讲，使作为N型MOSFET的N2为断开状态，N9、N13为接通状态之后，将Sp节点维持在接地电平上，从电压产生电路9输出高电压，通过在Rref1上施加电压，来进行擦除。
当R1′＞Rref1时，接通作为N型MOSFET的N1、N2、N4、N9、N12、N13，比较具有电阻R1的主参考单元与区段参考单元Rref1。在根据判定信号判定为R1＞Rref1的情况下，进行写入，提高电阻值。具体讲，断开N2，使N9、N13为接通状态，电压产生电路8输出高电压，通过使电压产生电路9为接地电平，向RRAM元件施加电压，进行写入操作。
反复进行该写入与校验的一系列操作，直到成为R1＜Rref1＜R1′。即，由上述电流反射镜电路与电压产生电路8、9及其外围电路构成修正机构5。同样，为了将区段参考单元的电阻值设定为R2＜Rref2＜R2′，通过控制N1、N2、N5、N6、N10、N12、N13，从而可以实现。
到此为止，虽然阐述了通过采用计数器电路3，来定期地确认区段参考单元的状态，进行修正的情况，但以下根据图6说明另一实施方式。在这里，与图4不同的是，用时序产生电路3′取代计数器电路3。虽然计数器电路3是通过计数对存储单元进行的写入校验、擦除校验、读出，来定期擦除·写入区段参考单元2，但在本实施方式中是具备不根据存取次数，而是定时进行擦除·写入的功能的部件。例如，通过每隔一段时间对区段参考单元进行擦除·再编程，从而可以保持区段参考单元的精度。再有，也可以构成为采用计数器电路3与时序产生电路3′两者，无论哪一个先输出确认请求信号，都进行确认处理、修正处理。
若对上述的存储单元1的数据读出操作进行说明，则如图7所示，对于由存取电路7选择的任意存储单元，将电压产生电路10的输出设定为高阻抗状态，同时将电压产生电路11设定为接地电平，另一方面，对于被选择的参考单元，将电压产生电路8设定为高阻抗状态，同时将电压产生电路9设定为接地电平，通过比较电流反射镜电路中流过的电流，来读出存储单元的数据。
如上所述，虽然可以由电流反射镜电路的电流检测来构成主参考单元6与区段参考单元2的电阻值比较，及存储单元1与区段参考单元2的电阻值比较，但也可以由使用了差动放大电路的电压检测来构成。虽然图8是后者的一例，是由独立的比较器SA构成的结构，但也可以共用存储单元1的读出或编程校验时使用的读出放大器。这种情况下，如图9所示，可以构成为例如，在选择存储单元的读出或编程校验时，开关sw1接通，开关sw2断开，选择存储单元和区段参考单元与读出放大器连接，数据被输出。另一方面，在对区段参考单元进行再编程时，开关sw1断开，开关sw2接通，区段参考单元和主参考单元与读出放大器连接，反复进行编程操作，直到区段参考单元成为规定的电阻值。
在上述的实施方式中，虽然说明了具备在由确认机构判断为参考值在上述范围以外的情况下，以将该参考值收纳在范围内的方式进行修正的修正机构的装置，但在具有实验性地测量应力程度用途或在确认参考单元上有异常的时刻寿命就以完结的产品的半导体存储装置中，只要具备确认机构而可以把握其结果即可，并不一定需要修正机构。
在上述实施方式中，虽然对存储单元、参考单元、主参考单元中使用RRAM元件的示例进行了说明，但作为主参考单元，通过用固定电阻取代RRAM元件，也可以良好地确保主参考单元的精度。
在上述实施方式中，作为写入状态检测机构，虽然说明了使用电压检测型的差动放大电路构成的机构，但作为写入状态检测机构，并未限定于此，可以根据检测对象适宜地构成。例如，也可以使用电流检测型的差动放大电路，来间接检测电阻值。
在上述实施方式中，虽然对存储单元、参考单元、主参考单元中使用RRAM元件的示例进行了说明，但也可以用沿磁化方向改变电阻值的MRAM元件或电阻值由热导致的结晶状态的变化而改变的OUM元件等取代RRAM元件。
如上所述，根据本发明，即使通过反复进行读出操作·写入操作·擦除操作而导致参考单元的劣化产生，也可以有效地确认参考单元的状态，另外，进行修正，可以防止干扰等导致的参考单元劣化，高精度地保持参考单元的变量。
虽然根据优选实施方式说明了本发明，但在不脱离本发明的精神和范围的情况下可以由熟练的技术人员进行各种改进和变更。因此本发明仅被限定在权利要求书的范围内。

Claims (15)

1.一种半导体存储装置，其特征在于，具备：
在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元；
存储了对在所述存储单元中存储的数据值进行读出时所使用的参考值的参考单元；
对所述参考单元的读出次数进行计数的计数器电路；和
当由所述计数器电路所计数的所述读出次数达到规定值时，确认在所述参考单元中存储的所述参考值是否在预先设定的范围内的确认机构。
2.根据权利要求1所述的半导体存储装置，其特征在于，所述计数器电路，对在所述存储单元的读出操作、写入操作、擦除操作的至少一个操作中的所述参考单元的读出次数进行计数。
3.根据权利要求1所述的半导体存储装置，其特征在于，具备在所述确认机构确认为所述参考值在所述范围外的情况下，以将该参考值收纳在所述范围内的方式进行修正的修正机构。
4.根据权利要求3所述的半导体存储装置，其特征在于，所述修正机构，使用被固定在与所述参考单元不同的主参考单元中的主参考值来修正所述参考值。
5.根据权利要求4所述的半导体存储装置，其特征在于，所述主参考单元使用固定电阻构成。
6.根据权利要求1所述的半导体存储装置，其特征在于，所述存储单元与所述参考单元，由电阻根据电应力变化且解除所述电应力后也保持变化后的电阻的非易失性可变电阻元件与选择晶体管构成。
7.根据权利要求6所述的半导体存储装置，其特征在于，所述非易失性可变电阻元件，在电极间形成含有锰的钙钛矿结构的氧化物。
8.一种半导体存储装置，其特征在于，具备：
在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元；
存储了对在所述存储单元中存储的数据值进行读出时所使用的参考值的参考单元；
时序产生电路；和
与所述时序产生电路输出的同步信号同步，来确认在所述参考单元中存储的所述参考值是否在预先设定的范围内的确认机构。
9.根据权利要求8所述的半导体存储装置，其特征在于，具备在所述确认机构确认为所述参考值在所述范围外的情况下，以将该参考值收纳在所述范围内的方式进行修正的修正机构。
10.根据权利要求9所述的半导体存储装置，其特征在于，所述修正机构，使用被固定在与所述参考单元不同的主参考单元中的主参考值来修正所述参考值。
11.根据权利要求10所述的半导体存储装置，其特征在于，所述主参考单元使用固定电阻构成。
12.根据权利要求8所述的半导体存储装置，其特征在于，所述存储单元与所述参考单元，由电阻根据电应力变化且解除所述电应力后也保持变化后的电阻的非易失性可变电阻元件与选择晶体管构成。
13.根据权利要求12中所述的半导体存储装置，其特征在于，所述非易失性可变电阻元件，在电极间形成含有锰的钙钛矿结构的氧化物。
14.一种参考单元的修正方法，其特征在于，包括：
所述参考单元将在读出存储于在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元中的数据值时所使用的参考值存储；
对所述参考单元的读出次数进行计数；
当所计数的所述读出次数达到规定值时，确认在所述参考单元中存储的所述参考值是否在预先设定的范围内；
当所述参考值在所述范围外时，以将该参考值收纳在所述范围内的方式进行修正。
15.一种参考单元的修正方法，其特征在于，包括：
所述参考单元将在读出存储于在1个单元内存储且可改写N值数据(N为2以上的自然数)的多个存储单元中的数据值时所使用的参考值存储；
与所述时序产生电路输出的同步信号同步，确认所述参考单元中存储的所述参考值是否在预先设定的范围内；
当所述参考值在所述范围外时，以将该参考值收纳在所述范围内的方式进行修正。
CNB2003101195920A 2002-12-04 2003-12-04 半导体存储装置及参考单元的修正方法 Expired - Fee Related CN100390902C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002353052 2002-12-04
JP2002353052A JP4113423B2 (ja) 2002-12-04 2002-12-04 半導体記憶装置及びリファレンスセルの補正方法

Publications (2)

Publication Number Publication Date
CN1506977A true CN1506977A (zh) 2004-06-23
CN100390902C CN100390902C (zh) 2008-05-28

Family

ID=32310730

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101195920A Expired - Fee Related CN100390902C (zh) 2002-12-04 2003-12-04 半导体存储装置及参考单元的修正方法

Country Status (6)

Country Link
US (1) US6831872B2 (zh)
EP (1) EP1426970B8 (zh)
JP (1) JP4113423B2 (zh)
KR (1) KR100555273B1 (zh)
CN (1) CN100390902C (zh)
TW (1) TWI232455B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578536A (zh) * 2012-08-09 2014-02-12 北京兆易创新科技股份有限公司 快闪存储器及其参考单元的确定方法
CN101911205B (zh) * 2007-12-26 2014-06-04 株式会社东芝 非易失性半导体存储器件
CN104134458A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种可调的非易失性存储器参考单元
CN104813408A (zh) * 2012-12-14 2015-07-29 桑迪士克科技股份有限公司 跟踪对非易失性存储器的区域的读访问
CN107369471A (zh) * 2016-05-12 2017-11-21 中芯国际集成电路制造(上海)有限公司 存储器及其参考电路的校准方法
CN108022617A (zh) * 2016-11-04 2018-05-11 财团法人工业技术研究院 可变电阻记忆体电路以及可变电阻记忆体电路的写入方法
CN109087679A (zh) * 2018-07-27 2018-12-25 上海华力集成电路制造有限公司 存储单元及其构成的存储阵列和otp

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7652930B2 (en) 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
JP4660249B2 (ja) * 2005-03-31 2011-03-30 株式会社東芝 磁気ランダムアクセスメモリ
US7190621B2 (en) * 2005-06-03 2007-03-13 Infineon Technologies Ag Sensing scheme for a non-volatile semiconductor memory cell
US7259993B2 (en) * 2005-06-03 2007-08-21 Infineon Technologies Ag Reference scheme for a non-volatile semiconductor memory device
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
JP2007026477A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 不揮発性記憶装置
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
JP4942990B2 (ja) * 2005-12-12 2012-05-30 パナソニック株式会社 半導体記憶装置
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
DE602006012825D1 (de) * 2006-07-27 2010-04-22 St Microelectronics Srl Phasenwechsel-Speichervorrichtung
JP5661227B2 (ja) * 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
JP4288376B2 (ja) 2007-04-24 2009-07-01 スパンション エルエルシー 不揮発性記憶装置およびその制御方法
JP2008276858A (ja) 2007-04-27 2008-11-13 Spansion Llc 不揮発性記憶装置及びそのバイアス制御方法
US9471418B2 (en) 2007-06-19 2016-10-18 Samsung Electronics Co., Ltd. Memory system that detects bit errors due to read disturbance and methods thereof
KR100882841B1 (ko) 2007-06-19 2009-02-10 삼성전자주식회사 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법
US7663926B2 (en) * 2007-07-27 2010-02-16 Micron Technology, Inc. Cell deterioration warning apparatus and method
KR20090014036A (ko) 2007-08-03 2009-02-06 삼성전자주식회사 읽기 디스터번스로 인한 에러를 방지하는 메모리 시스템 및그 방법
US7609543B2 (en) * 2007-09-27 2009-10-27 Magic Technologies, Inc. Method and implementation of stress test for MRAM
US7593255B2 (en) * 2007-12-07 2009-09-22 Qimonda North America Corp. Integrated circuit for programming a memory element
US7876599B2 (en) * 2008-10-31 2011-01-25 Seagate Technology Llc Spatial correlation of reference cells in resistive memory array
JP2010134994A (ja) * 2008-12-04 2010-06-17 Elpida Memory Inc 半導体装置及びそのカリブレーション方法
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
WO2012039415A1 (ja) 2010-09-21 2012-03-29 日本電気株式会社 半導体装置およびその制御方法
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
JPWO2012176452A1 (ja) * 2011-06-24 2015-02-23 パナソニック株式会社 半導体記憶装置
US9159381B2 (en) * 2012-05-04 2015-10-13 Qualcomm Incorporated Tunable reference circuit
TWI466122B (zh) * 2012-05-18 2014-12-21 Elite Semiconductor Esmt 具有參考晶胞調整電路的半導體記憶體元件以及包含此元件的並列調整裝置
TWI485713B (zh) * 2012-12-11 2015-05-21 Winbond Electronics Corp 用以產生參考電流之參考單元電路以及方法
US9135970B2 (en) * 2013-02-08 2015-09-15 Everspin Technologies, Inc. Tamper detection and response in a memory device
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9251881B2 (en) * 2013-09-27 2016-02-02 Qualcomm Incorporated System and method to trim reference levels in a resistive memory
FR3029342B1 (fr) * 2014-12-01 2018-01-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de lecture pour memoire resistive
KR102292643B1 (ko) 2015-02-17 2021-08-23 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
JP2016207243A (ja) * 2015-04-24 2016-12-08 株式会社デンソー 半導体記憶装置
KR102354350B1 (ko) * 2015-05-18 2022-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9613693B1 (en) * 2015-10-29 2017-04-04 Adesto Technologies Corporation Methods for setting a resistance of programmable resistance memory cells and devices including the same
US9972383B2 (en) * 2016-03-08 2018-05-15 Macronix International Co., Ltd. Reading memory cells
JP2018147544A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 制御回路、半導体記憶装置、情報処理装置及び制御方法
JP2020077445A (ja) 2018-11-07 2020-05-21 ソニーセミコンダクタソリューションズ株式会社 記憶制御装置、記憶装置、および、情報処理システム
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
DE69521705D1 (de) * 1994-06-02 2001-08-16 Intel Corp Abtastverfahren für einen flash-speicher mit mehrstufigen zellen
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6205056B1 (en) * 2000-03-14 2001-03-20 Advanced Micro Devices, Inc. Automated reference cell trimming verify
JP2001273796A (ja) * 2000-03-29 2001-10-05 Nec Microsystems Ltd センスアンプ回路
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6449190B1 (en) * 2001-01-17 2002-09-10 Advanced Micro Devices, Inc. Adaptive reference cells for a memory device
FR2820539B1 (fr) * 2001-02-02 2003-05-30 St Microelectronics Sa Procede et dispositif de rafraichissement de cellules de reference
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911205B (zh) * 2007-12-26 2014-06-04 株式会社东芝 非易失性半导体存储器件
CN103578536A (zh) * 2012-08-09 2014-02-12 北京兆易创新科技股份有限公司 快闪存储器及其参考单元的确定方法
CN103578536B (zh) * 2012-08-09 2016-12-21 北京兆易创新科技股份有限公司 快闪存储器及其参考单元的确定方法
CN104813408A (zh) * 2012-12-14 2015-07-29 桑迪士克科技股份有限公司 跟踪对非易失性存储器的区域的读访问
CN104813408B (zh) * 2012-12-14 2017-11-10 桑迪士克科技有限责任公司 跟踪对非易失性存储器的区域的读访问
CN104134458A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种可调的非易失性存储器参考单元
CN107369471A (zh) * 2016-05-12 2017-11-21 中芯国际集成电路制造(上海)有限公司 存储器及其参考电路的校准方法
CN108022617A (zh) * 2016-11-04 2018-05-11 财团法人工业技术研究院 可变电阻记忆体电路以及可变电阻记忆体电路的写入方法
CN109087679A (zh) * 2018-07-27 2018-12-25 上海华力集成电路制造有限公司 存储单元及其构成的存储阵列和otp

Also Published As

Publication number Publication date
EP1426970B8 (en) 2013-07-31
EP1426970A3 (en) 2005-11-23
JP2004185745A (ja) 2004-07-02
JP4113423B2 (ja) 2008-07-09
EP1426970A2 (en) 2004-06-09
CN100390902C (zh) 2008-05-28
KR20040048870A (ko) 2004-06-10
US20040109353A1 (en) 2004-06-10
US6831872B2 (en) 2004-12-14
TWI232455B (en) 2005-05-11
TW200418032A (en) 2004-09-16
KR100555273B1 (ko) 2006-03-03
EP1426970B1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
CN1506977A (zh) 半导体存储装置及参考单元的修正方法
US11817155B2 (en) Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
JP4681559B2 (ja) メモリ・システムのトラッキング・セル
JP5307213B2 (ja) 不揮発性記憶装置
CN1505053A (zh) 半导体存储装置及存储单元的存储数据修正方法
US9378830B2 (en) Partial reprogramming of solid-state non-volatile memory cells
US8339864B2 (en) Method of programming nonvolatile memory device
KR100963707B1 (ko) 플래시 메모리 관리 방법, 메모리 장치, 시스템, 컴퓨터판독가능한 기록 매체, 비휘발성 저장 요소 어레이 관리방법
CN1855304B (zh) 集成电路器件、闪存阵列和操作闪存器件的方法
US7542344B2 (en) Non-volatile memory device and self-compensation method thereof
KR100784867B1 (ko) 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
US9099185B2 (en) Using different programming modes to store data to a memory cell
CN1575496A (zh) 块擦除的非易失性存储器
CN1198241A (zh) 非易失性存储器单擦除的多次写入
US20150134885A1 (en) Identification and Operation of Sub-Prime Blocks in Nonvolatile Memory
KR20100016761A (ko) 플래시 메모리 장치의 동작 제어 방법
US7529136B2 (en) Method for compacting the erased threshold voltage distribution of flash memory devices during writing operations
US10803940B2 (en) Method for programming a resistive random access memory
US9576649B2 (en) Charge loss compensation through augmentation of accumulated charge in a memory cell
CN102136295A (zh) 一种或非型闪存的数据擦除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20161222

Address after: Delaware

Patentee after: III Holdings 10 LLC

Address before: Osaka Japan

Patentee before: Sharp Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080528