CN1515947A - 液晶板及投影装置 - Google Patents

液晶板及投影装置 Download PDF

Info

Publication number
CN1515947A
CN1515947A CNA031027415A CN03102741A CN1515947A CN 1515947 A CN1515947 A CN 1515947A CN A031027415 A CNA031027415 A CN A031027415A CN 03102741 A CN03102741 A CN 03102741A CN 1515947 A CN1515947 A CN 1515947A
Authority
CN
China
Prior art keywords
mentioned
liquid crystal
crystal board
film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031027415A
Other languages
English (en)
Other versions
CN1287208C (zh
Inventor
村出正夫
哉
石井贤哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1515947A publication Critical patent/CN1515947A/zh
Application granted granted Critical
Publication of CN1287208C publication Critical patent/CN1287208C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

一种液晶板，其特征在于：具有多条数据线；多条扫描线，与上述多条数据线交叉；多个开关元件，对应上述多条数据线和上述多条扫描线的交叉设置；半导体层，设于上述多个开关元件；多个象素电极，对应上述多个开关元件设置；电容线，沿上述扫描线延伸；第1凹口部，设于上述电容线；第2凹口部，与上述第1凹口部相对而设于上述扫描线；和接触孔，配置于上述第1凹口部和上述第2凹口部之间，用以与上述开关元件的半导体层和上述象素电极电连接。

Description

液晶板及投影装置
本申请是申请号为99102164.9的分案申请。母案的申请日为1999年2月9日，最先的在先申请号为JP98-27663，在先申请日为1998年2月9日。
技术领域
本发明涉及薄膜晶体管(以下称TFT)驱动等有源矩阵驱动方式的液晶板及采用了该液晶板的电子设备。
背景技术
以往，在由作为开关元件的TFT控制多个按矩阵状设置的象素电极的有源矩阵驱动方式的液晶板中，如图16所示，在TFT阵列基板上设置着分别按纵横排列的多条扫描线3a和数据线6a、以及对应于其各交点的多个TFT30′及通过接触孔8与该TFT电气连接的象素电极9a。各TFT30′的结构为，由从扫描线3a延伸的栅电极3a′控制半导体层1a的沟道区1a′(图16中画有朝左上方的斜线的部分)，并将供给图象信号的数据线6a通过接触孔5与半导体层1a的源区电气连接，将象素电极9a与半导体层1a的漏区连接。特别是，由于象素电极9a设置在构成TFT30′、数据线6a及扫描线3a等的配线的各种层上、或用于使该象素电极9a相互绝缘的层间绝缘膜上，所以，象素电极9a可通过在层间绝缘膜等上开孔的接触孔8连接于TFT30′的漏区。
但是，在液晶板的技术领域内，为获得高分辨率的画质，对象素的高精细化的要求越来越强烈，因而象素间距的微细化进程日益加速。这样，当为了能通过提高象素密度显示高精细的图象及为了使液晶板的尺寸小型化而如图16所示缩短象素间距L从而使其微细化时，构成非开孔区域的各种配线间的距离也必然变窄。此外，作为液晶板的重要要素的亮度，可以通过提高与图象显示区域对应的象素的开孔区域比率即象素开孔率来实现，但当使象素微细化时，由于数据线和扫描线之类的配线或作为开关元件的TFT的区域为非开孔区域，所以在象素开孔率的提高上存在一定的限制。因此，即使象素微细化，也会因提高象素开孔率而使连接象素电极和TFT用的接触孔与数据线和扫描线的间隔变窄。所以，存在着使象素电极与各种配线短路并产生致命的象素缺陷的可能性。
另外，重要的是，不仅使数据线和扫描线等配线宽度变细，而且作为开关元件的TFT30′也应微细化，因而必须使半导体层1a的源区与数据线6a的接触孔5及漏区与象素电极9a的接触孔8的尺寸分别实现微细化。图17示出沿图16的D-D′线的断面图、即TFT30′的断面图，指示出接触孔8的开孔工序。在图17(a)中，在漏区1e上形成栅绝缘膜2及层间绝缘膜4和7，然后，如图17(b)所示，在从光掩模303一侧使抗蚀剂302曝光的正型抗蚀剂的情况下，受光照射部分的抗蚀剂302感光，并将抗蚀剂302除去。然而，这里存在的问题是由栅电极3a′在层间绝缘膜4和7上产生的台阶高差。当为使TFT30′的尺寸微细化而将接触孔8开在紧靠栅电极3a′的位置时，在掩模曝光中将因该台阶高差而发生光的不规则反射，从而产生使抗蚀剂沿图中箭头方向后缩这样的不正常情况。因此，使抗蚀剂302被除去的图案直径大于光掩模303上的不设遮光性铬膜304的部分、即接触孔开孔用的图案直径，当如图17(c)所示对其进行蚀刻加工时，开孔直径将大于在光掩模303上形成的接触孔开孔用的图案直径，因而存在着很难使接触孔8微细化的问题。
另外，在液晶板技术领域中的显示图象高品位化及节能化的要求下，必须提高使用微距透镜后的光利用效率，但在图16中示出的象以往的象素那样的光透过区域，是由在对置基板上形成的遮光膜22限定并使光在虚线包围的内侧透过的区域。象上述现有例那样，在光透过区域不是相对于象素开孔部的中心成线对称的情况下，不能最大限度地利用微距透镜的效果，因而不能获得足够的入射光利用效率。
发明内容
本发明是鉴于上述问题而开发的，其目的是提供一种即使采用比较简单的结构而使象素微细化也不会导致加工合格率及象素开孔率降低的液晶板及备有该液晶板的电子设备。
第1项所述的液晶板是一种液晶板，将液晶封入一对第1和第2基板之间，在上述第1基板上，具有多条数据线、与上述多条数据线交叉的多条扫描线、与上述各数据线及上述各扫描线的交叉对应设置的多个薄膜晶体管、及与上述多个薄膜晶体管对应并按矩阵状配置的多个象素电极，上述薄膜晶体管，在半导体层上通过栅绝缘膜配置栅电极，在上述半导体层及上述栅电极上配置层间绝缘膜，上述薄膜晶体管的漏区，通过在上述层间绝缘膜上形成的接触孔与上述象素电极电连接，其特征在于：在与上述接触孔对应的上述半导体层的漏区之下，以多晶硅，高熔点金属膜，高熔点金属合金中的任何一种形成加高膜。
按照第1项所述的液晶板，由于在接触孔下形成加高膜，所以，可以减小扫描线及数据线的至少一方与接触孔的台阶高差，因而能使层间绝缘膜的表面变得平坦。因此，能够防止因台阶高差引起的液晶的旋转位移。此外，为了在层间绝缘膜的规定区域开孔，在不除去层间绝缘膜的区域形成抗蚀掩模，当在光刻工序中使该抗蚀掩模曝光时，可以抑制在膜表面上的光的反射，从而能防止抗蚀剂的后缩，所以，基本上可以按照掩模尺寸形成接触孔。因此，接触孔的开孔形成尺寸不会扩大，所以不会因象素缺陷而导致合格率的降低。此外，由于可以使接触孔的尺寸微细化，所以能使象素微细化，并可以实现液晶板的高精细化及小型化。
第2项所述的液晶板，其特征在于：在第1项所述的液晶板中，上述扫描线及上述数据线的至少一方与上述加高膜，由大致相同的膜厚构成。
按照第2项所述的液晶板，由于扫描线及上述数据线的至少一方与上述加高膜由大致相同的膜厚构成，所以，可以进一步减小台阶高差。因此，对接触孔的微细化及旋转位移的减低更为有效。
第3项所述的液晶板，将液晶封入一对第1和第2基板之间，在上述第1基板上，具有多条数据线、与上述多条数据线交叉的多条扫描线、与上述各数据线及上述各扫描线连接的薄膜晶体管、与上述多个薄膜晶体管连接并按矩阵状配置的多个象素电极及存储电容，上述薄膜晶体管在半导体层上通过栅绝缘膜配置栅电极，在上述半导体层及上述栅电极上配置层间绝缘膜，上述薄膜晶体管的漏区通过在上述层间绝缘层上形成的接触孔与上述象素电极连接，用作上述存储电容的一个电极的电容线与上述扫描线大致平行地配置，该液晶板的特征在于：上述接触孔配置在上述各扫描线与上述各电容线之间，并在上述接触孔下形成加高膜。
按照第3项所述的液晶板，在扫描线与电容线之间形成接触孔，而且，在接触孔下形成加高膜。因此，可以减小扫描线和电容线以及接触孔的台阶高差，因而能使层间绝缘膜的表面变得平坦。由于在扫描线与电容线之间形成接触孔，所以，通过使其与以往因在相邻象素电极之间产生的横向电场造成的旋转位移位于相同的区域内，能有效地将接触孔设置在以往不得不遮光的区域。因此，能防止液晶的旋转位移，同时，当在光刻工序中使抗蚀掩模曝光时，可以抑制接触孔开孔形成尺寸的扩大。
第4项所述的液晶板，其特征在于：在第3项所述的液晶板中，上述扫描线和上述电容线用相同材料同时形成，上述栅绝缘膜和上述存储电容的电介质膜用相同材料同时形成，并用相同材料同时形成上述半导体层和上述存储电容的另一电极。
按照第4项所述的液晶板，扫描线与电容线的高度基本相同。因此，能使扫描线与电容线间的台阶高差变得平缓，由于可以根据其高度形成加高膜，所以扫描线、电容线及接触孔形成区域的台阶高差易于调整，因而能进一步平坦化。因此，对接触孔的微细化及旋转位移的减低更为有效。
第5项所述的液晶板，其特征在于：在第3或第4项所述的液晶板中，上述加高膜的至少一部分围绕上述接触孔形成，上述扫描线和上述电容线中的至少一方，沿着上述加高膜凹下。
按照第5项所述的液晶板，由于加高膜的至少一部分沿着接触孔的形成区域形成、且扫描线和电容线中的至少一方沿着该加高膜凹下。所以，即使将扫描线与电容线接近配置，也能在扫描线与电容线之间形成具有大的开孔面积的接触孔而不会降低开孔率。
第6项所述的液晶板，其特征在于：在第3项～第5项中的任何一项所述的液晶板中，上述加高膜，以与上述扫描线及上述电容线不相重叠的方式形成。
按照第6项所述的液晶板，由于加高膜以与上述扫描线及上述电容线不相重叠的方式形成，所以不会因扫描线或电容线与加高膜重叠而产生台阶高差，因而能变得平坦。因此，可以防止因台阶高差产生的液晶的旋转位移及接触孔开孔形成尺寸的扩大。
第7项所述的液晶板，其特征在于：在第3项～第6项中的任何一项所述的液晶板中，上述加高膜，由与上述扫描线及上述电容线的至少一方大致相同的膜厚构成。
按照第7项所述的液晶板，由于加高膜由与上述扫描线及上述电容线的至少一方大致相同的膜厚构成，所以能够进一步减小加高膜与扫描线和电容线的至少一方之间的台阶高差。
第8项所述的液晶板，其特征在于：在第1项～第7项中的任何一项所述的液晶板中，上述加高膜，是与上述漏区电气连接的导电膜。
按照第8项所述的液晶板，加高膜是与漏区电气连接的导电膜。因此，假如加高膜在漏区上形成，则加高膜在接触孔开孔时可起到蚀刻遮挡层的作用。此外，如加高膜在漏区下形成，则即使万一在接触孔开孔时穿透了漏区，也可以保持与导电膜电气导通，所以能防止象素缺陷。
第9项所述的液晶板，其特征在于：在第8项所述的液晶板中，上述加高膜，是在上述漏区上与上述数据线用相同的材料同时形成的导电膜。
按照第9项所述的液晶板，由于加高膜与数据线用相同的材料同时形成，所以无需增加工序即可形成加高膜。
第10项所述的液晶板，其特征在于：在第8项所述的液晶板中，上述加高膜，是在上述漏区下形成的导电膜。
按照第10项所述的液晶板，即使万一在接触孔开孔时穿透了漏区，也可以保持着电气导通，所以能防止象素缺陷。因此，可以使构成源·漏的半导体层薄膜化并能获得高速的写入特性，所以能够实现对比度高的液晶板。
第11项所述的液晶板，为解决上述课题，其特征在于：将液晶封入一对第1和第2基板之间，在上述第1基板上，设置多条数据线、与该多条数据线交叉的多条扫描线、与上述各数据线及上述各扫描线的交叉对应设置的开关元件、及与上述多个开关元件连接并按矩阵状配置的多个象素电极，上述象素电极通过接触孔与上述开关元件连接，上述接触孔，在用于将图象信号供给上述象素电极的数据线和与该数据线相邻的数据线之间的大致中心位置开孔。
按照第11项所述的液晶板，通过使在层间绝缘膜上开孔的用于将作为开关元件的TFT与象素电极连接的接触孔的形成位置开设在用于将图象信号供给上述象素电极的数据线和与该数据线相邻的扫描线之间的大致中心位置，可以防止数据线与象素电极间的短路，因而即使象素微细化也不会导致加工合格率及象素开孔率的降低。
第12项所述的液晶板，其特征在于：在第11项所述的液晶板中，在上述第1基板上，对上述象素电极分别附加规定的存储电容的电容线，与上述扫描线大致平行设置，上述接触孔，在相邻的电容线与扫描线之间开孔。
按照第12项所述的液晶板，用于将作为开关元件的TFT与象素电极连接的接触孔，因其台阶形状而引起液晶的旋转位移，但由于将接触孔设在扫描线与电容线之间，所以能使其位于由相邻象素电极间的横向电场产生的旋转位移的区域内。因此，可以将以往因发生液晶的旋转位移而不得不遮光的非开孔区域抑制到最小限度。此外，通过将用于形成为保持象素的写入电荷而附加的存储电容的电容线设置在旋转位移的发生区域，可以实现显示品位高的液晶板而不降低象素开孔率。另外，接触孔，利用位于中间不夹开孔区域的相邻电容线与扫描线之间的间隔区域进行开孔，所以，可以在按矩阵状配置的各象素内扩大沿数据线方向的宽度由电容线和扫描线限定的线对称开口区域。因此，与象以往那样在各象素的角部形成接触孔的情况相比，光的利用效率得到改善。
第13项所述的液晶板，其特征在于：在第11项或第12项所述的液晶板中，至少在上述开关元件的下面、在上述接触孔的正下方设置加高膜。
按照第13项所述的液晶板，在用于将作为开关元件的TFT与象素电极连接的接触孔的规定开孔位置上，由于在TFT的半导体层下敷设加高膜，所以，在蚀刻工序中对接触孔进行开孔时，即使将TFT的半导体层穿透也能加以防护而不产生象素缺陷。因此，可以使半导体层薄膜化，并能获得高速的写入特性，所以能够实现对比度高的液晶板。
第14项所述的液晶板，其特征在于：在第11项～第13项中的任何一项所述的液晶板中，上述开关元件由薄膜晶体管构成，该薄膜晶体管的源区与数据线电气连接，该薄膜晶体管的漏区与象素电极连接，上述加高膜与该漏区电气连接并且是导电膜。
按照第14项所述的液晶板，使加高膜与作为开关元件的薄膜晶体管的漏区电气连接。此外，作为加高膜的材质，由多晶硅膜或W(钨)、Ti(钛)、Cr(铬)、Mo(钼)、Ta(钽)等高熔点金属膜或其合金膜之类的导电膜形成，所以，在蚀刻工序中对接触孔进行开孔时，即使万一穿透了半导体层，也可以保持与导电膜电气导通，所以不会产生象素缺陷。
第15项所述的液晶板，其特征在于：在第11项～第14项中的任何一项所述的液晶板中，上述加高膜，设置在与上述扫描线及电容线不相重叠的位置。
按照第15项所述的液晶板，设在TFT半导体层的漏区下的加高膜的敷设，与通过栅绝缘膜设在该半导体层上方的扫描线及电容线不相重叠。这意味着使半导体层的漏区上方的层间绝缘膜的表面可以大致变得平坦。因此，为了在上述层间绝缘膜的规定区域开设接触孔，在不除去层间绝缘膜的区域形成抗蚀掩模，当在光刻工序中使该抗蚀掩模曝光时，如果使层间绝缘膜平坦化，则可以抑制在膜表面上的光的反射，从而能防止抗蚀剂的后缩，所以，基本上可以按照掩模尺寸形成接触孔。因此，接触孔的开孔形成尺寸不会扩大，因而不会因象素缺陷而导致合格率的降低。此外，由于可以使接触孔的尺寸微细化，所以能使象素微细化，并可以实现液晶板的高精细化及小型化。
第16项所述的液晶板，其特征在于：在第11项～第15项中的任何一项所述的液晶板中，上述加高膜的膜厚，与上述扫描线及电容线的膜厚大致相同。
按照第16项所述的液晶板，使加高膜的膜厚以与扫描线及电容线大致相同的膜厚形成，所以能使TFT的漏区上方的层间绝缘膜的表面变得更为平坦。因此，能进一步防止抗蚀剂的后缩，并可以使接触孔的尺寸进一步微细化，从而能使象素进一步微细化，因而有利于液晶板的高精细化及小型化。
第17项所述的液晶板，其特征在于：在第11项～第16项中的任何一项所述的液晶板中，上述开孔区域，具有相对于上接触孔成线对称的平面形状。
按照第17项所述的液晶板，用于将TFT的漏区与象素电极连接的接触孔，在相对于开孔区域的中心线成线对称的位置开孔，所以，可以扩大位于按矩阵状配置且具有四方形平面形状的各象素内的中央附近的线对称的开孔区域。并且，接触孔周围的象素电极的台阶高差，相对于开孔区域成线对称状态。因此，无论是采用右旋液晶还是采用左旋液晶，在易于发生反向倾斜等液晶的定向不良方面几乎变得相同。即当采用其中任何一种旋转模式的液晶时，可以将发生显著的定向不良的情况防止于未然，哪一种旋转模式的液晶都可以同样地采用，因而在实用上是方便的。此外，与在图16的现有例中示出的在各象素角部形成接触孔因而不是线对称的开孔区域内形成圆形等光照射区域的情况相比，光的利用效率得到改善。
第18项所述的液晶板，其特征在于：在第11项～第17项中的任何一项所述的液晶板中，将微距透镜设在与各象素电极相对的位置，并使透镜中心位于上述开口区域的中心点。
按照第18项所述的液晶板，通过使由微距透镜形成的圆形等光照射区域的中心点与象素的开孔区域的中心点一致，可以提高光照射区域相对于该开孔区域所占的比例，并能改善光的利用效率。因此，即使象素微细化也能实现明亮的液晶板。
第19项所述的电子设备，其特征在于：备有第11项～第18项中的任何一项所述的液晶板。
如按照第19项的电子设备，则电子设备具有上述的本发明的液晶板，利用与开孔区域对应的光照射区域宽且光的利用效率得到改善的液晶板，可以进行明亮的高品位显示。
附图说明：
图1是构成液晶板的图象显示区域的象素部的等效电路图。
图2是从对置基板侧观察本发明液晶板第1实施形态的TFT阵列基板上的多个邻接象素群的平面图。
图3是包含对置基板而示出的图2的A-A′断面图。
图4是对图3所示部分按顺序示出液晶板实施形态的制造工艺的工序图(其1)。
图5是对图3所示部分按顺序示出液晶板实施形态的制造工艺的工序图(其2)。
图6是对图3所示部分按顺序示出液晶板实施形态的制造工艺的工序图(其3)。
图7是沿着图2的B-B′断面图对图6的(17)～(20)所示工序更详细地按顺序示出液晶板实施形态的制造工艺的工序图。
图8是从对置基板侧观察本发明液晶板第2实施形态的TFT阵列基板上的多个邻接象素群的平面图。
图9是包含对置基板而示出的图8的C-C′断面图。
图10是从对置基板侧观察本发明液晶板第3实施形态的TFT阵列基板上的多个邻接象素群的平面图。
图11是表示本发明液晶板的实施形态中的液晶板与现有的液晶板的不同象素间距的液晶板图象缺陷不合格率的曲线图。
图12是表示本发明液晶板的总体结构的平面图。
图13是图12的H-H′断面图。
图14是形成了微距透镜一例的象素部的对置基板的放大断面图。
图15是形成了微距透镜的另一例的象素部的对置基板的放大断面图。
图16是从对置基板侧观察现有液晶板的TFT阵列基板上的多个邻接象素群的平面图。
图17是沿着图16的D-D′断面图对图6的(17)～(20)所示工序更详细地按顺序示出现有液晶板的制造工艺的工序图。
图18是表示本发明的电子设备实施形态的简略结构的框图。
图19是表示作为电子设备一例的液晶投影机的断面图。
图20是表示作为电子设备一例的个人计算机的正视图。
图21是表示作为电子设备一例的采用TCP的液晶装置的透视图。
具体实施方式
以下，根据附图说明本发明的实施形态。
(液晶板的第1实施形态)
根据图1～图3说明液晶板的第1实施形态的结构。图1是表示构成液晶板图象显示区域的按矩阵状形成的多个象素的等效电路图。图2是示出构成液晶板的TFT阵列基板上的多个邻接象素群的俯视图，图3是图2中的A-A′间的断面图，表示出作为象素的开关元件的TFT的结构。在图3中，为使各层和各构件的大小都能达到可在图上识别的程度，对各层和每个构件以不同的缩小比例尺表示。
首先，构成本实施形态的液晶板的图象显示区域的按矩阵状形成的多个象素，如图1所示，按矩阵状形成多个用于控制象素电极9a的TFT30，并将供给图象信号的数据线6a与该TFT30的源极电气连接。写入数据线6a的图象信号，可以按S1、S2、...、Sn的顺序对每条线依次供给，也可以对相邻的多条数据线6a按每个组同时供给。此外，在结构上还将扫描线3a与TFT30的栅极电气连接，并在规定的时刻按G1、G2、...、Gn的顺序以脉冲形式对扫描线3a按每条线依次施加扫描信号。象素电极9a，与TFT30的漏极电气连接，并使作为开关元件的TFT30在一定的时间将其开关闭合，从而在规定的时刻写入由数据线供给的图象信号。通过象素电极9a写入液晶的规定电平的图象信号，在对置基板(如后文所述)上形成的对置电极(如后文所述)之间保持一定的时间。液晶，借助于其分子团的定向及顺序随所施加的电压电平而发生的变化，对光进行调制，从而可以进行不同灰度等级的显示。如果是正常白色模式，则根据所施加的电压使入射光不能通过该液晶部分，如果是正常黑色模式，则根据所施加的电压使入射光可以通过该液晶部分，从而作为整体从液晶板射出具有与图象信号对应的对比度的光。这里，为防止所保持的图象信号漏泄，附加一个与在象素电极9a和相对电极之间形成的液晶电容并联的存储电容70。因此，可以实现保持特性得到进一步改善且对比度高的液晶板。另外，作为形成存储电容70的方法，可以设置用于形成电容的配线即电容线3b，当然，也可以在与前级的扫描线3a之间形成电容。
其次，说明液晶板的第1实施形态的结构。
按照第1实施形态，构成液晶板的图象显示区域的象素的平面配置，采用如图2所示的结构。即，设有按矩阵设置的多个象素电极9a、沿X方向排列多条并分别沿Y方向延伸的数据线6a、及沿Y方向排列多条并分别沿X方向延伸的扫描线3a。其中，在第SX条数据线6a与扫描线3a的交叉部形成用于构成TFT30的半导体层1a的沟道区1a′(图2中画有朝左上方的斜线的部分)，该TFT30的源区，在数据线底下通过接触孔5电气连接。而半导体层1a的漏区，延伸到紧靠相邻的第SX+1条数据线6a附近，并形成用于对象素附加电容的第1存储电容电极1f。第1存储电容电极1f，在与电容线3b之间以栅绝缘膜为电介质形成存储电容。电容线3b沿着扫描线3a在X方向上延伸到图象显示区域的外侧。进一步，如果在本级的数据线6a下也同样地从半导体层1a的漏区延伸而形成第1存储电容电极1f，则在配线形成部这样的液晶板的非光透过区域上，能够有效地附加存储电容，所以，可以提高用于保持写入象素的电荷的能力，并能实现对比度高的液晶板。另外，在图2中，如将数据线6a的第SX条和第SX+1条的顺序反过来，也不存在任何问题。
这里，在扫描线3a与电容线3b的配线之间设有用于连接半导体层1a的漏区和象素电极9a的接触孔8。通过使因接触孔8的台阶形状而发生液晶旋转位移的区域与在相邻象素电极9a之间产生的横向电场所造成的旋转位移位于相同的区域，这将能有效地将接触孔8设置在以往不得不遮光的区域。此外，在接触孔8的正下方，在图2中用粗线围出的部分，可以设置用作蚀刻遮挡层的由多晶硅膜或W(钨)、Ti(钛)、Cr(铬)、Mo(钼)、Ta(钽)等高熔点金属膜或其合金膜构成的导电性加高膜13a。这是为了在蚀刻工序中对用于将半导体层1a的漏区和象素电极9a连接的接触孔8进行开孔时即使将半导体层1a穿透也能防止产生致命的象素缺陷，因此，可以实现半导体层的薄膜化，并具有能形成光电效应对晶体管特性的改善及光的影响小的半导体层的优点。在这种情况下，加高膜13a的至少一部分围绕上述接触孔8形成，并使加高膜13a与扫描线3a及电容线3b不相重叠。当接触孔8与扫描线3a及电容线3b之间的余裕间隔很小时，如图2所示，可以使扫描线3a和电容线3b的至少一方沿着设有该导电膜的区域以二维(平面)形式凹下，从而使扫描线3a和电容线3b与加高膜13a不重叠。另外，通过将接触孔8设在相邻的第SX条数据线6a和第SX+1条数据线6a之间的大致中心位置，即使象素微细化，也可以防止数据线6a与象素电极9a短路，并能大幅度地减少因TFT30的不良引起的点缺陷或线缺陷等致命的缺陷。
另外，在第1实施形态的液晶板中，使TFT30的至少沟道区1a′及该沟道区1a′与源·漏区的接合部在数据线6a的下方形成，从而使入射光不能直接照射沟道区1a′及该沟道区1a′与源·漏区的接合部。进一步，在TFT30的下方也通过层间绝缘膜设置由W(钨)、Ti(钛)、Cr(铬)、Mo(钼)、Ta(钽)等高熔点金属膜或其合金膜及多晶硅膜形成的遮光膜11a(图2中画有朝右上方的斜线的部分)，从而使入射光不能直接照射TFT30的至少沟道区1a′及该沟道区1a′与源·漏区的接合部。如采用这种结构，则可以防止因透过象素开孔部的光由偏振片等反射后照射到TFT而产生的漏电流。这意味着即使为提高光利用效率而射入强光也能防止因半导体的光电效应而产生的漏电流，这对用于投影机的液晶板是特别有效的。此外，为防止TFT30的晶体管特性恶化，也可以对遮光膜11a供给接地电位等固定电位。这时，如果连接于对设在图象显示区域外侧的外围驱动电路供电的电源等固定电位线，则不需要专用的外部输入端子及连接配线，所以能有效地利用TFT阵列基板的空间。
图3是沿图2的A-A′线的断面，示出TFT30及存储电容70的三维结构。TFT30具有LDD(轻掺杂漏极)结构，并备有扫描线3a(栅电极)、由来自扫描线3a的电场形成沟道的半导体层1a的沟道区1a′、使扫描线3a与半导体层1a绝缘的栅绝缘膜2、半导体层1a的低浓度源区(源侧LDD区)1b及低浓度漏区(漏侧LDD区)1c、半导体层1a的高浓度源区1d及高浓度漏区1e。数据线6a与高浓度源区1d连接，多个象素电极9a中的对应的一个与高浓度漏区1e连接。如后文所述，根据形成n型还是p型沟道而对半导体层1a掺杂规定浓度的n型用或p型用掺杂剂，从而形成源区1b和1d以及漏区1c和1e。n型沟道的TFT，具有动作快的优点，大多作为象素的开关元件即TFT30使用。特别是，在本实施形态中，数据线6a(源电极)采用Al等金属膜或金属硅化物等合金膜之类的遮光性薄膜构成。此外，在扫描线3a(栅电极)、栅绝缘膜2及第1层间绝缘膜12上，形成在其上分别形成有与高浓度源区1d连通的接触孔5及与高浓度漏区1e连通的接触孔8的第2层间绝缘膜4。通过与高浓度源区1d连通的接触孔5，将数据线6a(源电极)与高浓度源区1d电气连接。进一步，在数据线6a(源电极)及第2层间绝缘膜4上，形成在其上形成有与高浓度漏区1e连通的接触孔8的第3层间绝缘膜7。通过与高浓度漏区1e连通的接触孔8，将象素电极9a与高浓度漏区1e电气连接。上述象素电极9a，设在按上述方式构成的第3层间绝缘膜7的上面。其中，在接触孔8的正下方，设置半导体层1a的高浓度漏区1e及设在高浓度漏区1e下层的导电性加高膜13a。因此，在接触孔8开孔时的蚀刻加工中，即使穿透了半导体层1a的高浓度漏区1e，也可以通过下层的加高膜13a保持电气连接，因而能防止致命的象素缺陷。此外，由于可以使接触孔8的开孔区域尽可能平坦化，所以能使扫描线3a、电容线3b及加高膜13a的膜厚彼此一致。另外，如图2所示，通过将加高膜13a在扫描线3a与电容线3b之间的间隔区域中延伸设置，可以形成尽可能平坦的区域。如采用这种结构，则在接触孔8的周围及扫描线3a与电容线3b的配线之间，由于在象素电极9a下层的层间绝缘膜的表面上不会产生台阶高差，所以能够最大限度地减小液晶旋转位移的发生区域。因此，可以进一步提高象素开孔率。此外，也可以将加高膜13a不设在漏区下而是设在漏区之上并使其与漏区电气连接。这样的加高膜，如与数据线用相同材料同时形成，则不必增加工序数即可形成加高膜。另外，在这种情况下，如使数据线与扫描线或电容线的膜厚基本一致，则对进一步的平坦化是有效的。
TFT30最好具有如上所述的LDD结构，但也可以具有不对低浓度源区1b及低浓度漏区1c进行杂质离子注入的偏置结构，并且还可以是将栅电极3a作为掩模在高浓度下注入杂质离子并以自匹配方式形成高浓度源区和漏区的自调整式TFT。
另外，也可以采用在图3所示的结构中在TFT30的高浓度源区1d和高浓度漏区1e之间设置通过栅绝缘膜2供入同一扫描信号的2个栅电极3a使其作为串联电阻的双栅(双重栅极)结构的TFT。由此，可以减小TFT30的漏电流。此外，如果使双栅结构的TFT具有上述LDD结构或偏置结构，则能进一步减小TFT30的漏电流，并可以实现高的对比度。另外，借助于双栅结构，可以具有冗余性，因而不仅能大幅度地减少象素缺陷，而且在高温动作时因漏电流低所以能实现高对比度的画质。当然，设置在TFT30的高浓度源区1d和高浓度漏区1e之间的栅电极3a，也可以为3个以上。
这里，一般来说，半导体层1a的沟道区1a′、低浓度源区1b及低浓度漏区1c等的多晶硅层，在光照射时将因多晶硅具有的光电变换效应而产生电流并使TFT30的晶体管特性恶化，但在本实施形态中，由于用Al等遮光性金属薄膜形成数据线6a(源电极)，并使其从上侧覆盖扫描线3a(栅电极)，所以至少能有效地防止入射光(即图3中来自上侧的光)照射到半导体层1a的沟道区1a′及LDD区域1b、1c。此外，如上所述，由于在TFT30的下侧设置着遮光膜11a，所以至少能有效地防止回射光(即图3中来自下侧的光)对半导体层1a的沟道区1a′及LDD区域1b、1c的入射。
另外，如图1所示，对象素电极9a分别设置着存储电容70。更具体地说，该存储电容70，包括：由从半导体层1a的高浓度漏区1e延伸的多晶硅膜构成的第1存储电容电极1f、按照与栅绝缘膜2相同的工序形成的电介质膜、按照与扫描线3a(栅电极)相同的工序形成的电容线3b(第2存储电容电极)、第2和第3层间绝缘膜4和7、及通过第2和第3层间绝缘膜4和7与电容线3b相对的象素电极9a的一部分。由于设置着这种存储电容70，所以，即使占空比小也能进行高精细的显示。电容线3b(第2存储电容电极)，如图2所示，在TFT阵列基板10的表面上与扫描线3a(栅电极)大致平行地设置。另外，如本实施形态所示，在第1存储电容电极1f的下方通过第1层间绝缘膜12设置遮光膜11a，从而使第1层间绝缘膜12起着电介质膜的作用，因而能使存储容量增大。因此，可以实现画质品位更高的液晶板。
(液晶板的制造工艺)
以下，参照图4～图7说明具有如上所述结构的液晶板的制造工艺。图4～图6是在各工序中将TFT阵列基板侧的各层与图2的A-A′断面对应地表示的工序图。此外，在图7中是将TFT阵列基板侧的各层与图2的B-B′断面对应地表示的工序图，表示出以图6的(17)为依据的工序。在在图4～图7中，为使各层和各构件的大小都能达到可在图上识别的程度，对各层和每个构件以不同的缩小比例尺表示。
首先，参照图4～图6，说明包括与图2的A-A′断面对应的TFT30的部分的制造工艺。
如图4的工序(1)所示，准备石英基板、硬质玻璃等TFT阵列基板10。这里，最好进行预处理，即在N2(氮)等惰性气体气氛和约900～1300℃的高温下进行退火处理，以便在后面进行高温加工时减小TFT阵列基板10产生的畸变。也就是说，根据在制造工艺的最高温度下进行高温处理时的温度，事先在相同温度或更高的温度下对TFT阵列基板10进行热处理。
在经过上述处理后的TFT阵列基板10的整个表面上，以溅射方式覆盖Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)和Pb(铅)等金属或金属硅化物等的金属合金膜，以形成膜厚为1000～5000埃左右、最好约为2000埃的遮光膜11。而在入射光量达不到发生串扰的程度的用途中使用时，不需要形成遮光膜11。
接着，如工序(2)所示，在所形成的该遮光膜11上，通过光刻形成与遮光膜11的图案对应的掩模，并通过该掩模对遮光膜11进行蚀刻，从而形成遮光膜11a。这时，遮光膜11a，可以按岛状形成，也可以沿着扫描线或数据线按条纹状形成。此外，如按图2所示的栅格状形成，则可以减小遮光膜11a的电阻。
然后，如工序(3)所示，在遮光膜11a上，例如，利用常压或减压CVD法等并使用TEOS(四乙基原硅酸盐)气体、TEB(四乙基硼酸盐)气体、TMOP(四甲基含氧磷酸盐)气体，形成由NSG(不含硼和磷的硅酸盐玻璃膜)、PSG(含磷的硅酸盐玻璃膜)、BSG(含硼的硅酸盐玻璃膜)、BPSG(含磷和硼的硅酸盐玻璃膜)等硅酸盐玻璃膜及氮化硅膜或氧化硅膜等构成的第1层间绝缘膜12。该第1层间绝缘膜12的膜厚约为8000～15000埃。
下一步，如工序(4)所示，通过减压CVD或溅射，形成导电膜13。导电膜13，由多晶硅膜或W(钨)、Ti(钛)、Cr(铬)、Mo(钼)、Ta(钽)等高熔点金属膜或其合金膜等构成，导电膜13的膜厚，可以与在后面的工序中形成的扫描线或电容线的膜厚相同。关于这一点，将在后文中说明。
然后，如工序(5)所示，通过光刻工序和蚀刻工序等，在后面工序中的象素电极9a及半导体层1a的漏区的正下方留下呈岛状的加高膜13a。加高膜13a的敷设，是为了在对用于将象素电极9a与半导体层1a的漏区连接的接触孔8进行蚀刻时即使将该半导体层穿透也能防止产生缺陷，所以，将其敷设在用于将数据线6a与半导体层的源区连接的接触孔5的正下方，也不会有任何问题。
接着，如工序(6)所示，在约450～550℃、最好约为500℃的较低温度的环境中，使用流量约为400～600cc/min的甲硅烷气体、乙硅烷气体等，通过减压CVD(例如，压力约为20～40Pa的CVD)在加高膜13a上形成非晶形硅膜。然后，在氮气气氛中以约600～700℃进行约1～10小时、最好4～6小时的退火处理，从而以固相生长成厚度约为500～2000埃、最好约为1000埃的多晶硅膜1。这时，如形成n沟道型的TFT30，则可通过离子注入等掺杂小剂量的Sb(锑)、As(砷)、P(磷)等V类元素的掺杂剂。如形成p沟道型的TFT30，则可通过离子注入等掺杂小剂量的B(硼)、Ga(镓)、In(铟)等III类元素的掺杂剂。另外，也可以不经过形成非晶形硅膜的步骤，而利用减压CVD法等直接形成多晶硅膜1。或者，也可以通过在利用减压CVD法等淀积的多晶硅膜内注入硅离子而先行非结晶化(非晶形化)，然后通过退火处理等形成再次结晶的多晶硅膜1。此外，还可以通过受激准分子激光器等激光器的照射进行退火处理而以固相生长出硅核。
下一步，如工序(7)所示，通过光刻工序、蚀刻工序等，形成规定图案的岛状半导体层1a。这时，不仅将用作开关元件的沟道区及源·漏区而且将用作为改善象素保持特性而附加电容用的存储电容的一个电极的区域，统一地形成。
然后，如工序(8)所示，在大约900～1300℃的温度、最好约为1000℃的温度下对半导体层1a进行热氧化，从而形成厚度约为100～500埃的比较薄的热氧化膜，进一步，利用减压CVID法等淀积厚度约为100～1000埃的比较薄的高温氧化硅膜(HTO膜)或氮化硅膜，从而形成具有多层结构的栅绝缘膜2。其结果是，使半导体层1a的厚度约为200～1500埃、最好约为350～500埃，栅绝缘膜2的厚度约为200～1500埃、最好约为300～1000埃。特别是，通过缩短上述的高温热氧化时间，可以防止当使用8英寸左右的大型基板时因热而引起的翘曲。但是，也可以通过只对多晶硅层1进行热氧化而形成具有单层结构的栅绝缘膜2。或者，为提高栅绝缘膜2的耐压强度，也可以采用氮化硅膜。此外，使栅绝缘膜2与存储电容的电介质膜在同一工序中形成。
接着，如图5的工序(9)所示，在利用减压CVD法等淀积了多晶硅膜3后，通过磷(P)的热扩散而使多晶硅膜3具有导电性。或者，也可以采用在多晶硅膜3成膜的同时引入P离子的掺杂多晶硅膜。如工序(10)所示，通过使用了掩模的光刻工序、蚀刻工序等，形成如图8所示的规定图案的扫描线3a(栅电极)及电容线3b(第2存储电容电极)。扫描线3a的膜厚，例如，约为1000～8000埃。这时，通过使其与加高膜13a的膜厚大致相等，可以防止接触孔的开孔形状的扩大。
但是，也可以使扫描线3a(栅电极)不是由多晶硅层而是由W或Mo等的高熔点金属膜或金属硅化物膜形成，或者，也可以将这些金属膜或金属硅化物膜与多晶硅膜组合后形成多层结构。在这种情况下，如果将扫描线3a(栅电极)作为与图3所示的第2遮光膜22覆盖区域的一部分或全部对应的遮光膜进行配置，则借助于金属膜或金属硅化物膜具有的遮光性，可以将第2遮光膜22的一部分或全部省略。特别是，这种情况的优点是，能够防止因对置基板20与TFT阵列基板10的粘合偏差而引起的象素开孔率的降低。
下一步，如工序(11)所示，当使TFT30为具有LDD结构的n沟道型TFT时，首先，将扫描线3a(栅电极)作为扩散掩模，并在低浓度下掺杂P等V类元素的掺杂剂300(例如，使P离子为1～3×1013/cm2的剂量)，借以在半导体层1a内形成低浓度源区1b及低浓度漏区1c。因此，在扫描线3a(栅电极)下的半导体层1a，变成沟道区1a′。此外，在电容线3b(第2存储电容电极)下的半导体层1a，变成将栅绝缘膜2作为电介质并形成存储电容70的第1存储电容电极1f。也可以预先对形成第1存储电容电极1f的部分注入P离子等从而使电阻减小。
接着，如工序(12)所示，利用其宽度比扫描线3a(栅电极)宽的掩模在扫描线3a(栅电极)上形成抗蚀层302，然后，同样地在高浓度下掺杂P等V类元素的掺杂剂301(例如，使P离子为1～3×1015/cm2的剂量)，借以形成高浓度源区1d及高浓度漏区1e。而当使TFT为p沟道型时，用抗蚀剂覆盖n沟道型的TFT30的区域而加以保护，并再次重复进行工序(11)和(12)。这时，使用B等III类元素的掺杂剂进行掺杂，借以在半导体层1a上形成低浓度源区1b和低浓度漏区1c以及高浓度源区1d及高浓度漏区1e。在上述LDD结构的情况下，具有能减低短沟道效应的优点。另外，例如，可以不进行低浓度掺杂而形成具有偏置结构的TFT，也可以将扫描线3a(栅电极)作为掩模并借助于采用B离子的离子注入技术形成自调整式的TFT。
在TFT阵列基板10的周边部，可以与上述各工序并行地形成具有由n沟道型TFT和p沟道型TFT构成的互补型结构的外围驱动电路。这样，在本实施形态中，在形成TFT30时能以相同工序形成数据线驱动电路或扫描线驱动电路等外围驱动电路，所以在制造上是有利的。
然后，如工序(13)所示，例如，利用常压或减压CVD法和TEOC气体等形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃薄膜、氮化硅膜或氧化硅膜等构成的第2层间绝缘膜4，使其覆盖扫描线3a(栅电极)及电容线3b(第2存储电容电极)。第2层间绝缘膜4的膜厚，为了不在配线间附加电容，可以比较厚，最好约为5000～15000埃。
下一步，如工序(14)所示，在为了激活高浓度源区1d及高浓度漏区1e而进行了20分钟左右的大约1000℃的退火处理后，通过活性蚀刻、活性离子束蚀刻等干式蚀刻加工，形成与数据线6a(源电极)对应的接触孔5。这时，通过活性蚀刻、活性离子束蚀刻等各向异性蚀刻加工形成接触孔5的方法，具有能使开孔形状与掩模形状基本相同的优点。但是，如果将干式蚀刻与湿式蚀刻组合后进行开孔，则由于能将接触孔5加工成锥孔形状，所以具有在配线连接时能防止断线的优点。此外，还通过与接触孔5相同的工序在第2层间绝缘膜4上开设用于将扫描线3a(栅电极)与图中未示出的配线连接的接触孔。
接着，如图6的工序(15)所示，在第2层间绝缘膜4上，通过溅射处理等以约1000～8000埃、最好约为3000埃的厚度淀积由遮光性的Al等低电阻金属或金属硅化物等构成的含金属膜6。
然后，如工序(16)所示，通过光刻工序、蚀刻工序等，形成数据线6a(源电极)。作为蚀刻工序如采用活性蚀刻、活性离子束蚀刻等干式蚀刻进行加工，则具有能防止蚀刻过度并能按掩模尺寸高精度地形成布线图案的优点。
下一步，如工序(17)所示，例如，利用常压或减压CVD法和TEOC气体等形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃薄膜、氮化硅膜或氧化硅膜等构成的第3层间绝缘膜7，使其覆盖在数据6a(源栅电极)上。第3层间绝缘膜7的膜厚，为了不在数据线6a与在后面工序中形成的象素电极9a之间附加电容，可以比较厚，最好约为5000～15000埃。此外，由于配线和作为开关元件的TFT30的台阶高差有时会使液晶发生旋转位移，所以，也可以旋转镀敷有机膜或SOG(旋装玻璃)、或进行CMP处理而形成平坦的膜，用以代替或覆盖构成第3层间绝缘膜7的硅酸盐玻璃膜。如采用这种结构，则能最大限度地减小液晶旋转位移的发生区域，即使象素微细化，也可以实现高的象素开孔率。
接着，如工序(18)所示，通过活性蚀刻、活性离子束蚀刻等干式蚀刻加工，形成用于将象素电极9a与高浓度漏区1e电气连接的接触孔8。这时，通过活性蚀刻、活性离子束蚀刻等各向异性蚀刻加工形成接触孔8的方法，具有能使开孔形状与掩模形状基本相同的优点。但是，如果将干式蚀刻与湿式蚀刻组合后进行开孔，则由于能将接触孔8加工成锥孔形状，所以具有在配线连接时能防止断线的优点。此外，在接触孔8的开孔区域的正下方，不仅敷设着半导体层的漏区，而且敷设着作为导电膜的加高膜13a，所以，即使万一穿透了半导体层，也不会产生致命的缺陷。由于通过敷设加高膜13a而可以使半导体层1a的沟道区1a′薄膜化，所以能改善元件的特性。
然后，如工序(19)所示，在第3层间绝缘膜7上，通过溅设处理等以约500～2000埃的厚度淀积ITO膜等透明导电性薄膜9，进一步，如工序(20)所示，通过光刻工序、蚀刻工序等，形成象素电极9a。在将该液晶板100应用于反射型液晶装置时，也可以形成由Al等反射率高的不透明材料构成的象素电极9a。在这种情况下，当形成第3层间绝缘膜7时，必须通过CMP处理进行平坦化，使象素电极9a成为镜面状。
接着，在象素电极9a上涂布聚酰亚胺系列的定向膜涂布液，然后，在规定方向上进行研磨处理并使其具有规定的预倾斜角，从而形成图3所示的定向膜23。
另一方面，对于图3所示的对置基板20，首先，准备玻璃基板等，并在溅射了例如金属铬后，通过光刻工序、蚀刻工序而形成第2遮光膜22。此外，第2遮光膜22，除Cr、Ni、Al等金属材料外，也可以由将碳或Ti分散在光抗蚀剂内的黑色树脂等材料构成。如果在TFT阵列基板10上形成遮光膜，则因在TFT阵列基板10上规定开孔区域，所以不需要在对置基板上形成第2遮光膜22，因而能实现透射率均匀的液晶板，而无需考虑TFT阵列基板10与对置基板20的粘合精度。
在这之后，通过在对置基板20的整个表面上进行溅射处理等，以约500～2000埃的厚度淀积ITO等透明导电性薄膜，从而形成对置电极21。进一步，在对置电极21上涂布聚酰亚胺系列的定向膜涂布液，然后，在规定方向上进行研磨处理并使其具有规定的预倾斜角，从而形成图3所示的定向膜23。
最后，利用按规定量混合了由具有规定直径(例如，约1～6μm直径)的玻璃纤维或玻璃珠等构成的间隙材料的密封材料，将已形成了如上所述各层的TFT阵列基板10与对置基板20以定向膜19与22彼此相对的形式粘合，并利用真空吸引等将混合了例如多种向列型液晶等而构成的液晶吸引到两个基板间的空间内，从而形成具有规定膜厚的液晶层50。
这里，说明对设置在扫描线3a和电容线3b之间所夹区域的接触孔8进行开孔时的制造工艺。图7是沿着图2的B-B′线的断面图，图7的工序(a)，与上述的图6的工序(17)相对应。此外，关于图7(a)～(d)的工序，将对照现有例的图17(a)～(d)进行说明。
如图7的工序(a)所示，在本实施形态的液晶板中，通过使扫描线3a、电容线3b及加高膜13a的膜厚基本一致，使接触孔8在第3层间绝缘膜7上的开孔区域为平坦状态。
接着，如图7的工序(b)所示，采用光掩模303并以梯级曝光装置等进行曝光。当抗蚀剂302为正型抗蚀剂时，光掩模303上的不设遮光性铬膜304的部分(即，使光透过的部分)被除去。第3层间绝缘膜7上的抗蚀剂302，由于接触孔8的开孔区域是平坦的，所以，在曝光时不会发生不规则反射，因而能以与光掩模303上的不设遮光性铬膜304的部分、即接触孔开孔用的图案直径相同的尺寸将抗蚀剂302除去。因此，因没有如现有例图17(b)所示那样的抗蚀剂的回缩，故可以按设计值开设接触孔。因此，即使象素微细化，也不会导致加工合格率的降低，因而能实现象素开孔率高的液晶板。
下一步，如图7的工序(c)所示，通过活性蚀刻、活性离子束蚀刻等各向异性的干蚀刻形成接触孔8，从而可以最大限度地防止接触孔8的开孔孔径的扩大。此外，即使为将接触孔8的侧壁形成锥面形状而进行了湿式蚀刻加工，也由于抗蚀剂不会象以往那样后缩，所以开孔孔径不会扩大，因而能形成微细的接触孔。
最后，如图7的工序(d)所示，在设置象素电极9a后，即可形成TFT阵列基板10的图象显示区域内的象素。
(液晶板的第2实施形态)
参照图8和图9说明本发明液晶板的第2实施形态。图8是示出构成液晶板的TFT阵列基板10上的多个邻接象素群的平面图，图9是图8中的C-C′间的断面图，示出作为象素的开关元件的TFT的结构。在图9中，为使各层和各构件的大小都能达到可在图上识别的程度，对各层和每个构件以不同的缩小比例尺表示。另外，在图8和图9中，对于与图2～图7相同的构成要素，标以相同的标号，其说明省略。
在第2实施形态中，液晶板的总体结构，与图2和图3所示的第1实施形态基本相同，如图8所示，其不同之处在于，在TFT30的下方不敷设遮光膜11a′。例如，在如直视型液晶板之类的不需要入射强光的用途中的液晶板的情况下，不需要敷设遮光膜11a′。
因此，如图9所示，在不设遮光膜11a′的情况下，当TFT阵列基板10的表面上没有凸起、且进行了充分清洗时，不需要形成第1层间绝缘膜12。因此，可以将形成遮光膜11a′的工序及淀积第1层间绝缘膜12的工序删去。即，可以将图4的工序(1)～(3)删去，因而在制造合格率及成本方面的效果是一样的。
另外，如按第2实施形态所述形成第3层间绝缘膜7本身、或者在第3层间绝缘膜上进行CMP处理或在其上形成有机膜等平坦化的膜，则在形成接触孔8时的光刻工序中可以防止曝光时的不规则反射，所以能实现微细的接触孔8。如采用这种结构，则无需使加高膜13a的膜厚与扫描线3a及电容线3b的膜厚相同。
(液晶板的第3实施形态)
参照图10说明本发明液晶板的第3实施形态。图10是示出构成液晶板的TFT阵列基板10上的多个邻接象素群的平面图。
在第3实施形态中，液晶板的总体结构，与图2和图3所示的第1实施形态基本相同，给出X方向的象素间距L狭窄时的例。本实施形态，是其象素间距为第1实施形态中示出的象素间距L的三分之一、在对置基板上设有彩色滤光片、并以3个象素形成数据的1个点的液晶板，可以作为仅采用一片装有彩色滤光片的液晶板的单板投影机或笔记本电脑的显示器使用。
这样，如X方向的象素间距L狭窄，则数据线6a间的距离短，所以象素电极9a通过数据线6a及接触孔8形成短路的可能性增加。在用Al(铝)膜形成数据线6a的情况下，其增加尤为显著。其原因是，Al膜的熔点低，所以在高温处理下不能使第3层间绝缘膜7形成多孔状结构。因此，接触孔8开孔时蚀刻速度加快。特别是，为使开孔部的侧壁形成锥面形状而进行湿式蚀刻加工时，接触孔8在第3层间绝缘膜上的开孔孔径有变大的倾向。此外，当象以往那样没有设置作为蚀刻遮挡层的加高膜13a时，如只进行干式蚀刻，则因半导体层1a与层间绝缘膜的选择比低，所以可能被穿透，因此，有时不得不与湿式蚀刻同时进行，因而很难形成细小的开孔孔径。
图11中示出将接触孔8设计为2μm的正方形、数据线6a的宽度为5μm时的象素间距L与不合格率的变化关系的曲线。图11(a)是按现有制造工艺制作的液晶板，图11(b)是按本实施形态的制造工艺制作的液晶板所得到的结果。从图中可以看出，在(a)的现有例中，当象素间距为20μm以下时，由象素缺陷引起的不合格率急剧增加，但在本实施形态中，如不减小到10μm以下则由象素缺陷引起的不合格率不会增加。因此，如采用本实施形态的液晶板，则即使象素进一步微细化或开孔率更高，在数据线6a及扫描线3a或电容线3b与象素电极9a之间也很少发生短路，而且半导体层1a的漏区与象素电极9a间的接触孔8也不会穿透，所以不会导致合格率的降低。
另外，当如第3实施形态所示接触孔8与数据线6a的距离极其接近时，可以将加高膜13a的膜厚设定为与数据线6a的膜厚大致相同。即，可以使数据线6a上的层间绝缘膜与接触孔8的开孔区域基本上变成平坦面。采用这种结构，也能抑制接触孔8的开孔孔径的扩大，并且使台阶高差变得平缓，所以，能减小液晶的旋转位移。
另外，按照本实施形态，接触孔8，在相对于开孔区域的中心线9c(参照图2、图8、图10)成线对称的位置开孔，所以使接触孔8周围的象素电极9a的台阶高差(参照图3)相对于开孔区域成线对称状态。在采用TN液晶时这将发挥特殊的效果，对液晶层50无论是采用右旋液晶还是采用左旋液晶时，在易于发生反向倾斜等液晶的旋转位移方面几乎变得相同。即当采用其中任何一种旋转模式的液晶时，可以将发生显著的旋转位移的情况防止于未然，作为液晶层50，无论是右旋液晶还是左旋液晶都可以同样地采用，因而在实用上是方便的。
按照具有如上所述结构的本实施形态，与通过如图16所示现有例那样在各象素角部形成的接触孔8将象素电极9a与TFT的漏极连接的情况相比，光的利用效率得到改善。特别是，在本实施形态的情况下，开孔区域为近似于正方形的矩形，即具有旋转对称的平面形状，所以，圆形等的光照射区域，相对于该开孔区域所占的比例高，因而使光的利用效率得到改善。当然，也可以使开孔区域为圆形、正十二边形、  正八边形、正六边形、正方形等其他的旋转对称的形状。另外，在本实施形态中，如图2、图8、图10所示，X方向的开孔区域的宽度，由相邻的2条数据线6a限定，Y方向的开孔区域的宽度，由将开孔区域夹在中间的相邻扫描线3a和电容线3b限定。通过将接触孔8在位于中间不夹开孔区域的相邻扫描线3a和电容线3b之间的间隔区域进行开孔，可以有效利用图象显示区域的二维间隔区域。因此，能够有效地扩大开孔区域，从而使光的利用效率得到显著的改善。
(液晶板的结构)
采用了本实施形态的液晶板，作为象素的开关元件的TFT30，是多晶硅(p-Si)型的TFT，所以，在形成TFT30时，可以按同一工序在TFT阵列基板10上形成用于驱动象素的外围驱动电路。参照图12和图13说明这种内装外围驱动电路型的液晶板100的总体结构。图12是对TFT阵列基板10连同在其上形成的各构成要素一起从对置基板侧观察的平面图，图13是包含对置基板而示出的图12的H-H′断面图。
在图12中，在TFT阵列基板10上，设置用于限定图象显示区域的遮光性周边分割框53，在其外侧并行地设置着密封材料52。在密封材料52的外侧区域上，沿着TFT阵列基板10的一边设置数据线驱动电路101及安装端子102，扫描线驱动电路104，沿着与上述的一边邻接的2个边设置。另外，在TFT阵列基板10的其余一个边上，设置着用于在设在图象显示区域两侧的扫描线驱动电路104之间进行连接的多条配线105。当扫描线的信号延迟不存在问题时，扫描线驱动电路104也可以只在一边形成。当然，也可以将数据线驱动电路101设在图象显示区域两侧。此外，在对置基板20的角部的至少一个部位上，设置用于使TFT阵列基板10与对置基板20之间电气导通的上下导通材料106。并且，如图13所示，具有与图12所示密封材料52大致相同的轮廓的对置基板20，用该密封材料52粘合于TFT阵列基板10。
数据线驱动电路101及扫描线驱动电路104，通过配线分别与数据线6a(源电极)及扫描线3a(栅电极)电气连接。在数据线驱动电路101内，包含用于根据时钟信号依次传送起动信号的的移位寄存电路，利用从数据线驱动电路101依次输出的驱动信号控制采样电路，并将由图中未示出的显示信息处理电路变换为可瞬时显示的形式的图象信号通过采样电路供给数据线6a。此外，在扫描线驱动电路104内，包含用于根据时钟信号依次传送起动信号的移位寄存电路，数据线驱动电路101，与以脉冲形式依次将栅电压传送到扫描线3a同步地，将与图象信号对应的信号电压传送到数据线6a。在与数据线6a和扫描线3a的交点对应的各象素部内，设置着用于驱动液晶的TFT30。采样电路，可以在数据线驱动电路内形成，也可以在周边分割框53的区域内形成。这样，通过在以往作为无信号区的周边分割框53内形成采样电路，可以有效地利用空间，并能实现数据线驱动电路101的小型化和高性能化。
在图13中，液晶层50，例如由将一种或多种向列型液晶混合后的液晶构成。密封材料52，是用于将两种基板10和20沿其周边粘合的例如由光固性树脂或热固性树脂构成的粘结剂，其中混入用于使两基板间的距离(基板间的间隙)为规定值的玻璃纤维或玻璃珠等间隙材料(间隔垫)。此外，在对置基板20的面向液晶50的一侧，设有由第2遮光膜22及作为透明导电膜的ITO膜等构成的对置电极21。另外，在图13中虽未示出，但在来自对置基板20的入射光的入射侧及TFT阵列基板10的出射光的出射侧，根据TN(扭转向列)模式、STN(超TN)模式、D-STN(双-STN)模式等动作模式、或正常白色模式/正常黑色模式的不同，按规定方向分别配置偏振膜、相位差膜、偏振片等。
另外，在液晶板100中，作为一例由向列型液晶构成液晶层50，但如采用将液晶作为微小颗粒分散在高分子中的高分子分散型液晶，则不需要设置定向膜23、及上述的偏振膜、偏振片等，并具有因光利用效率提高而使液晶板的亮度提高和耗电量降低的优点。此外，本实施形态可以适用于各种液晶材料(液晶相态)、动作模式、液晶排列、驱动方法等。如上所述，本实施形态的液晶板，可以将用于驱动图象显示区域的外围驱动电路在TFT阵列基板10上整体形成，不需要通过带式封装或COG式安装附加外围驱动电路，所以，能实现超小型的液晶板。此外，还可以大幅度地削减用于驱动液晶板的IC，因而在成本方面也具有显著的优点。
(采用了微距透镜的液晶板)
微距透镜200，例如用特开平6-194502号公报所公开的制造方法形成。图14是其一例，该微距透镜200可按如下方法形成，即，在对置基板20上形成感光材料的膜后，进行光刻图案形成，使其留下与用作各透镜的部分对应的凸部，然后，利用感光材料的热变形及表面张力，在对置基板20上形成由具有各透镜的光滑凸面的阵列图案，接着，将该感光材料的阵列图案作为掩模进行干式蚀刻加工，在对置基板20上雕刻感光材料的阵列图案，从而在表面上形成雕刻出各透镜的光滑凸面的微距透镜200。或者，也可以采用传统的所谓「热变形法」形成微距透镜200。
在微距透镜200的整个表面上，用粘结剂201粘合着防护玻璃202，进一步在其上按顺序形成第2遮光膜22、对置电极(公用电极)21及定向膜23。在这种情况下，第2遮光膜22，按矩阵状沿各微距透镜200的边界设置，使各开孔的中心与各微距透镜200的透镜中心200a重合。
在图14中，对置电极21，在对置基板20的整个表面上形成。这种对置电极21，可在例如通过溅射处理等以约500～2000埃的厚度淀积ITO膜等之后，通过进行光刻工序、蚀刻工序等形成。定向膜23，例如由聚酰亚胺薄膜等有机薄膜构成。这种定向膜23，例如，可在涂布聚酰亚胺系列的涂布液后，在规定方向上进行研磨处理等并使其具有规定的预倾斜角而形成。第2遮光膜22，设置在与TFT30相对的规定区域。这种第2遮光膜22，例如，可通过采用Cr或Ni等金属材料的溅射工序、光刻工序和蚀刻工序形成，或者也可以由将碳或Ti分散在光抗蚀剂内的黑色树脂等材料构成。第2遮光膜22，除对TFT30的半导体层1a进行遮光外，还具有提高对比度、防止着色剂混色等功能。或者，例如，如图15所示，也可以在对置基板20上设置将预先形成了各透镜的凸面的透明板(微距透镜阵列)粘贴于对置基板20的表面而构成的微距透镜200′。另外，还可以将这种微距透镜粘贴在对置基板20的与液晶层50相对一侧的面上。
特别是，在本实施形态中，如图2、图8、图10所示的象素电极9a的开孔区域，具有相对于通过开孔区域的大致中心点9b的中心线9c成线对称的位置。此外，接触孔8，在相对于开孔区域的中心线9c成线对称的位置开孔。进一步，微距透镜200(或200′)，分别在与大致中心点9b相对的位置具有透镜中心点200a(或200a′)。
按照本实施形态，当光从对置基板20侧入射时，该入射光由在与开孔区域的大致中心点9b(重心)相对的位置具有透镜中心点200a(或200a′)的微距透镜200(或200′)以开孔区域的大致中心点9b为中心会聚在象素电极9a上。因此，由以微距透镜200(或200′)会聚后的光在开孔区域内形成圆形(或者近似圆形或椭圆形)的光照射区域。这里，接触孔8，在相对于开孔区域的中心线9c成线对称的位置开孔。因此，可以将位于各象素内中央附近的线对称的开孔区域扩大。并且，由于开孔区域相对于通过开孔区域的大致中心点9b的中心线9c成线对称状态，所以，圆形等的光照射区域，在该线对称的开孔区域内按线对称的位置形成(圆形等的中心与大致中心点9b重合)。因此，光照射区域相对于该开孔区域所占的比例高，因而使光的利用效率得到改善。作为微距透镜的聚光能力，只要能使光照射区域达到正好纳入开孔区域的程度就足够了，无需将光照射区域减小到超过所需要的限度。
另外，在本实施形态中，在结构上利用TFT驱动象素电极9a，但除TFT以外，例如，也可以采用TFD(Thin Film Diode：薄膜二极管)等有源矩阵元件，进一步，还可以将液晶板构成为无源矩阵型液晶板。即使在这种情况下，只要采用以微距透镜将光会聚在象素电极上的结构，则在本实施形态中说明过的使开孔区域线对称或旋转对称并使透镜中心与开孔区域的大致中心点相对的结构，在改善光的利用效率上，也与本实施形态的情况一样有效。
(电子设备)
以下，参照图18～图21说明具有以上详述过的本实施形态的液晶板的电子设备的实施形态。
首先，在图18中示出备有本实施形态的液晶板的电子设备的简略结构。
在图18中，电子设备，在结构上备有显示信息输出源1000、显示信息处理电路1002、驱动电路1004、液晶板100、时钟发生电路1008及电源电路1010。显示信息输出源1000，包含ROM(只读存储器)、RAM(随机存取存储器)、光盘装置等存储器、调谐并输出图象信号的调谐电路等，根据来自时钟发生电路1008的时钟信号，将规定格式的图象信号等显示信息输出到显示信息处理电路1002。显示信息处理电路1002，在结构上包含放大·极性反相电路、相位展开电路、旋转电路、伽玛校正电路、箝位电路等众所周知的各种处理电路，根据时钟信号从所输入的显示信息依次生成数字信号，并将其与时钟信号CLK一起输出到驱动电路1004。驱动电路1004，用于驱动液晶板100。电源电路1010，对上述各电路供给规定电源。另外，可以将驱动电路1004安装在构成液晶板100的TFT阵列基板上，除此以外，还可以安装显示信息处理电路1002。
其次，在图19～图21中，分别示出具有上述结构的电子设备的具体例。
在图19中，作为电子设备一例的液晶投影机1100，备有3个包含在TFT阵列基板上装有上述驱动电路1004的液晶板100的液晶组件，各组件分别构成作为RGB用的光阀100R、100G及100B使用的投影器。在液晶投影机1100中，当从作为金属卤化物灯等白色光源的灯单元1102发出投射光时，由3个反射镜1106及2个分色镜1108分成与RGB3原色对应的光分量R、G、B，并分别导入与各色对应的光阀100R、100G及100B。这时，为防止因长的光路引起的光损失，将B光通过由入射透镜1122、中继透镜1123及出射透镜1124构成的中继透镜系统1121导入。然后，经由光阀100R、100G及100B分别调制过的与3原色对应的光分量，由分色棱镜1112再次合成后，作为彩色图象通过投射透镜1114投射在屏幕1120上。
特别是，在本实施形态中，如在TFT的下侧设置如上所述的遮光膜，则液晶投影机内的投射光学系统根据来自该液晶板100的投射光而产生的反射光、投射光通过时从TFT阵列基板的表面反射的光、从其它液晶板100射出后穿过分色棱镜1112的投射光的一部分(R光和G光的一部分)等，即使作为回射光从TFT阵列基板一侧入射，也能对用于切换象素电极的TFT等的沟道区进行充分的遮光。因此，即使在投射光学系统中采用适合于小型化的棱镜，也由于不需要在各液晶板的TFT阵列基板与棱镜之间粘贴用于防止回射光的AR膜或对偏振片进行AR覆膜处理，所以在使结构小型且简易化上是非常有利的。
另外，通过使构成3个光阀100R、100G及100B的各液晶板的明视方向一致，可以抑制颜色不均及对比度的降低。因此，当作为液晶使用TN液晶时，必须只将光阀100G的液晶明视方向相对于图象显示区域与其他的光阀100R和100B左右反转。这里，如采用备有本实施形态的液晶板的光阀，则不管TN液晶是右旋还是左旋，由于象素的开孔形状在左右基本相同，所以即使发生液晶的旋转位移，也能以同样的方式识别。因此，当由棱镜对液晶旋转方向不同的光阀100R、100G及100B进行合成时，在显示图象上不会发生颜色不均及对比度的降低，所以能实现高品位的投影机。
在图20中，作为电子设备另一例的兼容多媒体的便携式个人计算机(PC)1200，在其上盖壳体内备有上述液晶板100，还备有容纳CPU、存储器、调制解调器等并将键盘1202组装在一起的本体1204。
另外，如图21所示，在未安装驱动电路1004和显示信息处理电路1002的液晶板100的情况下，将包含驱动电路1004和显示信息处理电路1002的IC1324通过设在TFT阵列基板10的周边部的各向异性导电膜以物理和电气方式与安装在聚酰亚胺带1322上的TCP(带式承载组件)连接，并可以作为液晶装置生产、销售、使用等。
除参照图19～图21说明过的电子设备外，作为图18所示的电子设备的例，还可以举出液晶电视机、寻像型或监视器直视型磁带录像机、汽车导向装置、电子笔记本、台式电子计算器、字处理机、工程设计工作站(EWS)、携带式电话机、电视电话机、POS终端、及备有触模盘的装置等。
如上所述，按照本实施形态，通过采用比较简单的结构，可以实现即使象素微细化也不会导致加工合格率及象素开孔率降低的液晶板及备有该液晶板的电子设备。
按照本发明的液晶板，由于在用于将作为开关元件的TFT的漏区与象素电极连接的在层间绝缘膜上开孔的接触孔的下方形成加高膜，所以，可以使层间绝缘膜的表面平坦化。因此，能使形成接触孔的区域的台阶高差变得平缓。所以，可以够防止液晶的旋转位移，并且，在光刻工序中对抗蚀掩模进行曝光时，能抑制接触孔的开孔形状尺寸的扩大。
按照本发明的液晶板，通过使在层间绝缘膜上开孔的用于将作为开关元件的TFT的漏区与象素电极连接的接触孔的形成位置位于用于向对应的象素电极供给图象信号的数据线和与该数据线相邻的数据线之间的大致中心位置，可以防止数据线与象素电极之间发生短路，因而即使象素微细化也不会导致加工合格率的降低。

Claims (6)

1.一种液晶板，其特征在于：具有
多条数据线；
多条扫描线，与上述多条数据线交叉；
多个开关元件，对应上述多条数据线和上述多条扫描线的交叉设置；
半导体层，设于上述多个开关元件；
多个象素电极，对应上述多个开关元件设置；
电容线，沿上述扫描线延伸；
第1凹口部，设于上述电容线；
第2凹口部，与上述第1凹口部相对而设于上述扫描线；和
接触孔，配置于上述第1凹口部和上述第2凹口部之间，用以与上述开关元件的半导体层和上述象素电极电连接。
2.一种液晶板，其特征在于二具有
多条数据线；
多条扫描线，与上述多条数据线交叉；
多个开关元件，对应上述多条数据线和上述多条扫描线的交叉设置；
半导体层，设于上述多个开关元件；
多个象素电极，对应上述多个开关元件设置；
电容线，沿上述扫描线延伸；
第1凹口部，设于上述电容线；
接触孔，与上述电容线确保绝缘地设配置于上述第1凹口部，与上述开关元件的半导体层和上述象素电极电连接。
3.根据权利要求1或2所述的液晶板，其特征在于：
上述半导体层构成与上述电容线相对的电容电极。
4.根据权利要求2所述的电的光学装置，其特征在于：
上述扫描线和上述电容电极在同一层中形成。
5.根据权利要求1所述的电的光学装置，其特征在于：
上述第1凹口部的深度，比上述第2凹口部的深度更深。
6.一种投影装置，其特征在于：具有
权利要求1或2的液晶板；
光源，向上述液晶板照射照明光；和上述光学投影系统，将来自上述液晶板的像投影。
CNB031027415A 1998-02-09 1999-02-09 液晶板及投影装置 Expired - Lifetime CN1287208C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP27663/1998 1998-02-09
JP2766398 1998-02-09
JP27663/98 1998-02-09
JP4603698 1998-02-26
JP46036/98 1998-02-26
JP46036/1998 1998-02-26
JP46048/1998 1998-02-26
JP4604898 1998-02-26
JP46048/98 1998-02-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB991021649A Division CN100362404C (zh) 1998-02-09 1999-02-09 液晶板及电子设备

Publications (2)

Publication Number Publication Date
CN1515947A true CN1515947A (zh) 2004-07-28
CN1287208C CN1287208C (zh) 2006-11-29

Family

ID=27285899

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB031027415A Expired - Lifetime CN1287208C (zh) 1998-02-09 1999-02-09 液晶板及投影装置
CNB991021649A Expired - Lifetime CN100362404C (zh) 1998-02-09 1999-02-09 液晶板及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB991021649A Expired - Lifetime CN100362404C (zh) 1998-02-09 1999-02-09 液晶板及电子设备

Country Status (4)

Country Link
US (3) US6172721B1 (zh)
KR (3) KR100485232B1 (zh)
CN (2) CN1287208C (zh)
TW (3) TW542932B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100368913C (zh) * 2005-01-31 2008-02-13 广辉电子股份有限公司 具有高孔径比的薄膜二极管液晶显示器
CN104521183A (zh) * 2012-06-07 2015-04-15 蒂弗萨Ip公司 利用用于健壮数据监控的交叉对比的bit torrent扫描

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784491B2 (ja) 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US6839108B1 (en) * 1998-05-16 2005-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US6313481B1 (en) * 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
WO2000033285A1 (en) 1998-11-30 2000-06-08 Seiko Epson Corporation Electro-optical device and its manufacturing method
US6344378B1 (en) * 1999-03-01 2002-02-05 Micron Technology, Inc. Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors
JP3575373B2 (ja) * 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
KR100301667B1 (ko) * 1999-05-21 2001-09-26 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
JP4402197B2 (ja) * 1999-05-24 2010-01-20 シャープ株式会社 アクティブマトリクス型表示装置
US6639714B2 (en) * 1999-10-29 2003-10-28 Intel Corporation Integrated circuit with opposed spatial light modulator and processor
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP3596471B2 (ja) 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
TW480725B (en) * 2000-04-04 2002-03-21 Matsushita Electric Ind Co Ltd Thin film semiconductor device and method of producing same
JP2001290007A (ja) * 2000-04-10 2001-10-19 Sony Corp 光学パネル装置のマイクロレンズ位置設計方法
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
JP2002026030A (ja) * 2000-07-05 2002-01-25 Sony Corp 半導体装置およびその製造方法
JP2002189228A (ja) * 2000-09-29 2002-07-05 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP4269542B2 (ja) * 2001-06-04 2009-05-27 日本電気株式会社 トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP4375517B2 (ja) * 2001-07-23 2009-12-02 日本電気株式会社 液晶表示装置
GB0120110D0 (en) * 2001-08-17 2001-10-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2003167534A (ja) * 2001-09-21 2003-06-13 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP3918496B2 (ja) * 2001-10-22 2007-05-23 株式会社日立製作所 液晶表示装置及びその製造方法
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
TW516239B (en) * 2001-11-01 2003-01-01 Chi Mei Optoelectronics Corp Pixel structure with storage capacitor, fabrication method for the same, and liquid crystal display device
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
TW594336B (en) * 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
TWI244571B (en) * 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
KR100787815B1 (ko) * 2002-02-27 2007-12-21 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
JP4338434B2 (ja) * 2002-06-07 2009-10-07 富士フイルム株式会社 透過型２次元光変調素子及びそれを用いた露光装置
TW586144B (en) * 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
JP3938112B2 (ja) * 2002-11-29 2007-06-27 セイコーエプソン株式会社 電気光学装置並びに電子機器
US6979588B2 (en) * 2003-01-29 2005-12-27 Hynix Semiconductor Inc. Method for manufacturing CMOS image sensor having microlens therein with high photosensitivity
CN101312605B (zh) * 2003-02-04 2010-09-29 精工爱普生株式会社 布线基板和电光装置及其制造方法
JP2004260133A (ja) * 2003-02-04 2004-09-16 Seiko Epson Corp 配線基板及び電気光学装置並びにこれらの製造方法並びに電子機器
JP4198485B2 (ja) * 2003-02-17 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示装置用電極基板
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP3767607B2 (ja) * 2003-05-02 2006-04-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4075691B2 (ja) * 2003-05-27 2008-04-16 セイコーエプソン株式会社 電気光学装置の製造方法並びに基板装置の製造方法
KR100571827B1 (ko) * 2003-12-17 2006-04-17 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US7517728B2 (en) * 2004-03-31 2009-04-14 Cree, Inc. Semiconductor light emitting devices including a luminescent conversion element
JP4155227B2 (ja) * 2004-05-07 2008-09-24 セイコーエプソン株式会社 液晶表示装置および電子機器
KR100600878B1 (ko) 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
TW200610059A (en) * 2004-09-01 2006-03-16 Au Optronics Corp Semiconductor device and method of fabricating an LTPS layer
US8134292B2 (en) * 2004-10-29 2012-03-13 Ledengin, Inc. Light emitting device with a thermal insulating and refractive index matching material
US7473933B2 (en) * 2004-10-29 2009-01-06 Ledengin, Inc. (Cayman) High power LED package with universal bonding pads and interconnect arrangement
US7670872B2 (en) * 2004-10-29 2010-03-02 LED Engin, Inc. (Cayman) Method of manufacturing ceramic LED packages
US8816369B2 (en) 2004-10-29 2014-08-26 Led Engin, Inc. LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices
US7772609B2 (en) * 2004-10-29 2010-08-10 Ledengin, Inc. (Cayman) LED package with structure and materials for high heat dissipation
US9929326B2 (en) 2004-10-29 2018-03-27 Ledengin, Inc. LED package having mushroom-shaped lens with volume diffuser
US8324641B2 (en) 2007-06-29 2012-12-04 Ledengin, Inc. Matrix material including an embedded dispersion of beads for a light-emitting device
TW200636820A (en) * 2005-04-04 2006-10-16 Adv Lcd Tech Dev Ct Co Ltd Thin film transistor, integrated circuit, liquid crystal display, method of producing thin film transistor, and method of exposure using attenuated type mask
KR100713985B1 (ko) * 2005-05-16 2007-05-04 삼성에스디아이 주식회사 박막트랜지스터 및 박막트랜지스터 제조방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8350817B2 (en) * 2006-09-11 2013-01-08 Sharp Kabushiki Kaisha Display device provided with touch panel
US8223287B2 (en) * 2006-10-11 2012-07-17 Seiko Epson Corporation Electrooptic device and electronic device
KR101306239B1 (ko) 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
KR20090022116A (ko) * 2007-08-29 2009-03-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
WO2009055621A1 (en) * 2007-10-26 2009-04-30 Applied Materials, Inc. Methods and apparatus for forming color filter on array flat panel displays
US8075165B2 (en) * 2008-10-14 2011-12-13 Ledengin, Inc. Total internal reflection lens and mechanical retention and locating device
US20100117106A1 (en) * 2008-11-07 2010-05-13 Ledengin, Inc. Led with light-conversion layer
US8507300B2 (en) * 2008-12-24 2013-08-13 Ledengin, Inc. Light-emitting diode with light-conversion layer
JP5318560B2 (ja) * 2008-12-26 2013-10-16 富士フイルム株式会社 複屈折パターンを有する包装材
US8384097B2 (en) 2009-04-08 2013-02-26 Ledengin, Inc. Package for multiple light emitting diodes
US8598793B2 (en) 2011-05-12 2013-12-03 Ledengin, Inc. Tuning of emitter with multiple LEDs to a single color bin
US7985000B2 (en) * 2009-04-08 2011-07-26 Ledengin, Inc. Lighting apparatus having multiple light-emitting diodes with individual light-conversion layers
US8766337B2 (en) * 2009-11-27 2014-07-01 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US8303141B2 (en) * 2009-12-17 2012-11-06 Ledengin, Inc. Total internal reflection lens with integrated lamp cover
US9080729B2 (en) 2010-04-08 2015-07-14 Ledengin, Inc. Multiple-LED emitter for A-19 lamps
US8858022B2 (en) 2011-05-05 2014-10-14 Ledengin, Inc. Spot TIR lens system for small high-power emitter
US9345095B2 (en) 2010-04-08 2016-05-17 Ledengin, Inc. Tunable multi-LED emitter module
US8513900B2 (en) 2011-05-12 2013-08-20 Ledengin, Inc. Apparatus for tuning of emitter with multiple LEDs to a single color bin
US9299728B2 (en) 2011-11-30 2016-03-29 Joled Inc. Display panel and method for producing display panel
CN102520555A (zh) * 2011-12-02 2012-06-27 深圳市华星光电技术有限公司 一种像素结构、阵列基板和液晶显示装置
US11032884B2 (en) 2012-03-02 2021-06-08 Ledengin, Inc. Method for making tunable multi-led emitter module
US9897284B2 (en) 2012-03-28 2018-02-20 Ledengin, Inc. LED-based MR16 replacement lamp
KR101994974B1 (ko) 2013-01-10 2019-07-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9234801B2 (en) 2013-03-15 2016-01-12 Ledengin, Inc. Manufacturing method for LED emitter with high color consistency
US9664945B2 (en) * 2013-03-29 2017-05-30 Au Optronics Corporation Display apparatus
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9406654B2 (en) 2014-01-27 2016-08-02 Ledengin, Inc. Package for high-power LED devices
CN107004677B (zh) 2014-11-26 2020-08-25 硅谷光擎 用于温暖调光的且颜色可调谐的灯的紧凑型发射器
US9530943B2 (en) 2015-02-27 2016-12-27 Ledengin, Inc. LED emitter packages with high CRI
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US10219345B2 (en) 2016-11-10 2019-02-26 Ledengin, Inc. Tunable LED emitter with continuous spectrum
JP2018116228A (ja) * 2017-01-20 2018-07-26 株式会社ジャパンディスプレイ 表示装置
KR102548296B1 (ko) * 2017-06-05 2023-06-28 삼성디스플레이 주식회사 표시 장치용 패턴 적층 구조 및 적층 방법
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
US10575374B2 (en) 2018-03-09 2020-02-25 Ledengin, Inc. Package for flip-chip LEDs with close spacing of LED chips
KR102576995B1 (ko) * 2018-07-02 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN109817531B (zh) * 2019-02-02 2021-03-12 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN113703219A (zh) * 2021-08-26 2021-11-26 京东方科技集团股份有限公司 一种显示面板、制作方法以及投影仪

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US5062690A (en) * 1989-06-30 1991-11-05 General Electric Company Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links
JPH03163529A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
EP0438138B1 (en) * 1990-01-17 1995-03-15 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type
US5151806A (en) * 1990-04-27 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus having a series combination of the storage capacitors
JP3039570B2 (ja) * 1991-06-24 2000-05-08 キヤノン株式会社 投写表示装置
JPH05173158A (ja) * 1991-12-26 1993-07-13 Sharp Corp 反射型液晶表示装置およびその製造方法
JP2801104B2 (ja) * 1992-01-29 1998-09-21 シャープ株式会社 アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法
JP3617846B2 (ja) * 1992-12-24 2005-02-09 リコー光学株式会社 マイクロレンズ・マイクロレンズアレイ及びその製造方法
EP0603866B1 (en) * 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
TW344901B (en) * 1995-02-15 1998-11-11 Handotai Energy Kenkyusho Kk Active matrix display device
JP3375814B2 (ja) * 1995-02-15 2003-02-10 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JPH08330283A (ja) * 1995-06-02 1996-12-13 Sony Corp 半導体装置のコンタクトホール形成方法
US5614727A (en) * 1995-06-06 1997-03-25 International Business Machines Corporation Thin film diode having large current capability with low turn-on voltages for integrated devices
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
US5995178A (en) * 1995-10-16 1999-11-30 Sharp Kabushiki Kaisha Active matrix liquid crystal panel and method for repairing defect therein
KR100238206B1 (ko) * 1996-10-05 2000-01-15 윤종용 박막트랜지스터 액정 표시장치및 그 제조방법
JP3332773B2 (ja) * 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JPH1010525A (ja) * 1996-06-19 1998-01-16 Sharp Corp 反射型基板およびその製造方法並びに反射型液晶表示装置
JPH1031231A (ja) * 1996-07-15 1998-02-03 Sony Corp 反射型ゲストホスト液晶表示装置及びその製造方法
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6022803A (en) * 1997-02-26 2000-02-08 Nec Corporation Fabrication method for semiconductor apparatus
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
JP3269787B2 (ja) * 1997-05-27 2002-04-02 シャープ株式会社 液晶表示装置
KR100459482B1 (ko) * 1998-10-02 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100368913C (zh) * 2005-01-31 2008-02-13 广辉电子股份有限公司 具有高孔径比的薄膜二极管液晶显示器
CN104521183A (zh) * 2012-06-07 2015-04-15 蒂弗萨Ip公司 利用用于健壮数据监控的交叉对比的bit torrent扫描

Also Published As

Publication number Publication date
KR100485232B1 (ko) 2005-04-25
CN100362404C (zh) 2008-01-16
TW542932B (en) 2003-07-21
US6249327B1 (en) 2001-06-19
KR100506566B1 (ko) 2005-08-10
KR20030029589A (ko) 2003-04-14
CN1287208C (zh) 2006-11-29
TWI250337B (en) 2006-03-01
US6480244B2 (en) 2002-11-12
CN1233768A (zh) 1999-11-03
US6172721B1 (en) 2001-01-09
KR19990072286A (ko) 1999-09-27
KR100460182B1 (ko) 2004-12-08
KR20040065205A (ko) 2004-07-21
TW583433B (en) 2004-04-11
US20010015778A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
CN1287208C (zh) 液晶板及投影装置
US6611301B2 (en) Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
CN1154012C (zh) 电光学装置及其制造方法和电子机器
JP3736461B2 (ja) 電気光学装置、投射型表示装置及び電気光学装置の製造方法
CN1145072C (zh) 电光装置及其制造方法
JP5663904B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
CN2625931Y (zh) 电光装置以及电子设备
CN1591145A (zh) 电光装置和电子设备
CN1220107C (zh) 电光装置及半导体装置的制造方法
CN2702338Y (zh) 电光学装置和电子设备
JP3786515B2 (ja) 液晶装置及びその製造方法並びに電子機器
CN2567606Y (zh) 电光装置
CN1573438A (zh) 电光装置和电子设备及投射型显示装置
CN1161649C (zh) 液晶装置、投射型显示装置与电子设备
US7119391B2 (en) System and method of manufacturing a substrate device
CN1447153A (zh) 电光装置及其制造方法以及电子机器
JP3791225B2 (ja) 電気光学パネル及び電子機器
CN1519798A (zh) 电光装置及电子设备
CN101089715B (zh) 液晶板及电子设备
JP3731368B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3837951B2 (ja) 電気光学パネル及び電子機器
JPH11183934A (ja) 液晶パネル及びその製造方法並びに電子機器
JP3642326B2 (ja) 液晶パネル、電子機器、及びｔｆｔアレイ基板
JP4522666B2 (ja) Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ
JP3664170B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20061129

CX01 Expiry of patent term