CN1518069A - 经抛光的半导体晶片及其制造方法 - Google Patents

经抛光的半导体晶片及其制造方法 Download PDF

Info

Publication number
CN1518069A
CN1518069A CNA2004100028022A CN200410002802A CN1518069A CN 1518069 A CN1518069 A CN 1518069A CN A2004100028022 A CNA2004100028022 A CN A2004100028022A CN 200410002802 A CN200410002802 A CN 200410002802A CN 1518069 A CN1518069 A CN 1518069A
Authority
CN
China
Prior art keywords
semiconductor wafer
border
edge
etchant
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100028022A
Other languages
English (en)
Other versions
CN1303653C (zh
Inventor
托马斯·托伊施勒
京特·施瓦布
马克西米利安·施塔德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of CN1518069A publication Critical patent/CN1518069A/zh
Application granted granted Critical
Publication of CN1303653C publication Critical patent/CN1303653C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D19/00—Degasification of liquids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D1/00—Evaporating
    • B01D1/30—Accessories for evaporators ; Constructional details thereof
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/20—Treatment of water, waste water, or sewage by degassing, i.e. liberation of dissolved gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2103/00—Nature of the water, waste water, sewage or sludge to be treated
    • C02F2103/08—Seawater, e.g. for desalination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

本发明的涉及具有正面、背面及边缘R的抛光半导体晶片，该边缘R是位于距半导体晶片中心一段距离的半径上且是该半导体晶片经制轮廓的边界的一部分，其中在背面R－6毫米至R－1毫米的范围内背面平整度与理想平面的最大差异是0.7微米或更小。本发明还涉及一种用于制造抛光半导体晶片的方法，其中包括至少一次用液体蚀刻剂处理半导体晶片及至少一次抛光至少半导体晶片正面，在实施处理过程中该蚀刻剂是流至半导体晶片的边界上，面向蚀刻剂流体的半导体晶片边界至少一部分是经屏蔽以免遭受蚀刻剂冲击，其中该半导体晶片的边界是沿一定距离加以屏蔽，该距离是沿半导体晶片厚度d的方向延伸且是至少d+100微米长。

Description

经抛光的半导体晶片及其制造方法
技术领域
本发明涉及用于制作电子元件的经抛光的半导体晶片，其具有正面、背面及边缘，该边缘形成该半导体的圆周且是该晶片所形成轮廓界限的一部分。该半导体晶片具有经抛光的正面，电子元件在该正面内形成。对正面平整度的要求非常严格，如果该晶片是用于容纳线宽0.1微米或以下(≤0.1微米技术)的电子结构，则该要求特别高。为使该晶片可集成最多此类型电路，需确保所要求的平整度尽可能接近该正面的边缘。
背景技术
一般半导体晶片正、背两面尤其正面增加平整度所作的努力一贯集中在影响平整度的半导体晶片制造子步骤上。这些子步骤特别包括诸如一个或两个侧面的精研和/或研磨及抛光的步骤。实际上经常实施的是作为单侧或双侧抛光步骤实施的至少一种抛光步骤。然而，正如EP 1119031A2中清楚显示的，侧面蚀刻的子步骤也可对平整度、尤其该侧面边缘区的平整度具有效果。为除去先前成形操作(例如：半导体晶片的研磨和/或精研)留在表面上的损伤，在实施第一次抛光步骤之前，通常将半导体晶片加以蚀刻。上述专利申请中公开了，如果将半导体晶片暴露于蚀刻过程中流至半导体晶片边界上的液体蚀刻剂流体，经抛光的半导体晶片正面边缘区内容易形成突起部分。为避免此效果，建议在半导体晶片前面放置屏蔽体以防止蚀刻剂能直接冲击半导体晶片的边界。该文献对半导体晶片边缘区内平整度预定影响，尤其使半导体晶片适于≤0.1微米技术方面的任何潜力并未说明。
发明目的
本发明的目的是展示此方面的潜力。
这是因为经发现：通过抛光可达成的半导体晶片边缘区平整度可通过半导体晶片先行蚀刻以预定的方式予以影响。这是令人惊奇的结果，因为迄今为止、即使EP 1119031 A2所揭示的方法，只是假设蚀刻作用对半导体晶片的几何形伙具有不良影响，而且唯有通过优化的抛光作用才可部分消除该项不良影响。
本发明的主题是具有正面、背面及边缘R的经抛光的半导体晶片，该边缘R是位于距半导体晶片中心一段距离的半径上且是该半导体晶片所形成轮廓边界的一部分，其中在背面R-6毫米至R-1毫米的范围内背面平整度与理想平面的最大差异是0.7微米或更小。
如发明人已证实的，本发明的半导体晶片背面几何形状是使半导体晶片适于≤0.1微米技术的一项主要特性。此结果同样也是非预期的，因为就电子结构的可能最低线宽而言，正面平整度是形成兴趣的重点。再者，发明人已证实：制造具有本发明的背面的半导体晶片时，在第一个抛光步骤之前，以一定方式实施蚀刻步骤非常重要。
所以，本发明的另一主题是一种用于制造经抛光的半导体晶片的方法，其中包括至少一次用液体蚀刻剂处理半导体晶片及至少一次抛光至少半导体晶片正面，在实施处理过程中该蚀刻剂流至半导体晶片的边界上，面向蚀刻剂流体的半导体晶片边界至少一部分经屏蔽以免遭受蚀刻剂直接冲击，其中该半导体晶片的边界是沿一定距离加以屏蔽，该距离是沿半导体晶片厚度d的方向延伸且是至少d+100微米长。
此方法中实施蚀刻步骤所制成的半导体晶片，其正面及背面一直到达边缘区均特别平整。在随后抛光过程中至少正面的平整度加以优化，这实际上也可归功于背面的改良平整度能，因为如果半导体晶片背面平整度是相对普通的，则半导体晶片的正面平整度几乎无法通过抛光步骤加以改进。此对本发明极为重要，因为面向蚀刻剂流体的半导体晶片边界不仅至少部分加以屏蔽以防蚀刻剂流入，而且为了覆盖半导体晶片边缘前面区域的屏蔽作用，如沿垂直于蚀刻剂流动方向及平行于半导体晶片厚度的方向所看到的，该边界的最低长度对应于半导体晶片厚度与100微米长度之和。
所以，本发明的另一主题是一种配置，其中包括半导体晶片及屏蔽体，该屏蔽体位于半导体晶片边界的前方且至少部分屏蔽该半导体晶片的边界以防止液体蚀刻剂流至边界上，该半导体晶片的边界具有轮廓，该轮廓由内轮廓端E、通过长度ρ，延伸至半导体晶片的边缘R，该边缘位于距半导体晶片中心一段距离的半径上并形成该半导体晶片的圆周，该屏蔽体具有最接近半导体晶片边界且距内轮廓端E一段距离△的边沿S及位于距半导体晶片边界最远处的边沿，该屏蔽体所屏蔽的半导体晶片边界是沿一距离面向蚀刻剂的流体，该距离是沿半导体晶片厚度d的方向延伸且至少是d+100微米长。
附图说明
将参考以下附图对本发明加以更详细的说明：
图1所示是一部分半导体晶片的截面图。
图2所示的是半导体晶片的边缘区及该边缘区与理想平面的关系。
图3所示是本发明半导体晶片及屏蔽体配置的一般形式。
图4是基于一个比较例及三个实施例的示意图以说明本发明对边缘区内半导体晶片背面平整度的影响。
图5至图12所示是半导体晶片蚀刻过程中半导体晶片及屏蔽体配置的各种实施方式；图5内的配置形成现有技术的一部分。
具体实施方式
在图1内，半导体晶片上的图示仅限于其边缘区，因为本发明对此区域的平整度具有改良效果。半导体晶片1是结合二维坐标系统来说明的，通过该二维坐标系统，随后可将半导体晶片及屏蔽体的相对位置表达清楚。该坐标系统的参考点是半导体晶片的中心，在实施蚀刻过程中，该半导体晶片是围绕该中心转动。该半导体晶片的边缘R是位于距该中心一段距离的半径上且形成该半导体晶片的圆周。该边缘是半导体晶片所形成轮廓的边界4的一部分，该轮廓是利用成形工具(例如：轮廓研磨轮)在公知的圆边步骤内以机械方式制成的。最接近中心的轮廓位置标记为内轮廓端E。该半导体晶片的边界可对称地或非对称地磨圆。本发明特别感兴趣的半导体晶片边缘区是特别位于半导体晶片正面2及背面3上、距半导体晶片中心R-1毫米至R-6毫米处。
在蚀刻过程中，半导体晶片(优选基本上包括硅)是暴露于液体蚀刻剂流体，该液体蚀刻剂是以特定的速度、平行于坐标系统所示的径向流至半导体晶片边界。适当的蚀刻剂是碱性及酸性反应液。然而，优选酸性反应液，因为这些酸性反应液将金属杂质引进半导体材料内的风险大幅减低。特别优选的蚀刻剂含有氟化氢水溶液、至少一种氧化酸(优选硝酸)、及任选其他添加剂，为使通过蚀刻更加均匀地除去材料，优选将小气泡分散在蚀刻剂中。例如，这可依照US 5,451,267中所述来实施。
面向蚀刻剂流体的半导体晶片边界将至少部分地以本发明的方式屏蔽。此意谓位于蚀刻剂流动方向半导体晶片圆周的至少一部分被屏蔽。然而，如果位于蚀刻剂流动方向的半导体晶片圆周是以本发明的方式加以完全屏蔽，屏蔽对半导体晶片侧面平整度的效果则最高。所以此项选择也是特别优选的。另一方面，除最低要求之外，以本发明的方式将半导体晶片加以部分或完全屏蔽也属可能。
由图2可看出：半导体晶片1的边缘区内(尤其R-1毫米至R-4毫米的范围内)显示材料的除去量增加。这导致在此区域与理想平面的或多或少的明显差异，该理想平面是正面及背面成形过程中试图使平整度接近的模式。因随后的抛光作用，仅能对该项差异作有限度的消除，希望在蚀刻步骤之后该差异得以缩小。
由图3可看出，这可通过半导体晶片的边界4利用本发明的方法达成，该边界4面向蚀刻剂流体，且是沿垂直于蚀刻剂流动方向的方向及沿至少为d+100微米长的距离加以屏蔽，此处d是指半导体晶片的厚度。就所示坐标系统而言，此意谓：在蚀刻剂抵达半导体晶片边界之前，其被阻止沿径向流至半导体晶片上，障碍物沿坐标系统垂直方向存在的长度至少对应于半导体晶片厚度d与100微米的距离之和。为达成此目的，建议依照上述EP 119031 A2内所述的方式将屏蔽体5置于半导体晶片边界4的前面。然而，与此现有技术不同，应注意的是，屏蔽体的厚度必须满足一项要求，阻止蚀刻剂流动的长度对应于半导体晶片厚度d与100微米的距离之和。依照图3所示一般说明实施的半导体晶片及屏蔽体的配置特别优选。半导体晶片1的厚度d对应于半导体晶片正面2与背面3之间的距离。该轮廓自内轮廓端E经过长度ρ延伸至半导体晶片的边缘R。该屏蔽体5具有位于距半导体晶片边界最远的后边沿及位于最接近半导体晶片边界的边沿S。该边沿S距内轮廓端E的距离为△，该△的尺寸优选10毫米或更小。依照所示截面图，对坐标系统的垂直方向而言，该后边沿可呈笔直或圆形。再者，依照该截面图，屏蔽体5本体的周边可呈矩形，其恒定厚度为tmax，或依照虚线所示的选择，可设计成朝一个边沿或两个边沿渐细。其渐细度的范围介于厚度tmax与最低厚度tmin之间。在边沿S处，该屏蔽体可具有凹槽6，该凹槽6是沿径向形成且向下延伸深度γ至凹糟的基底G。如果此特性出现，特别优选半导体晶片及屏蔽体的相对位置是经适当选择，使半导体晶片的边界延伸至该凹槽内，例如：甚至到达E-S的差为负值的程度。该屏蔽体的长度(即边沿S与后边沿间的距离)优选为5至200毫米，特别优选30至70毫米。
依照本发明蚀刻的半导体晶片，最显著的事实是：其侧面即使在边缘区也特别平整。此种情形对半导体晶片随后的抛光结果自然也具有正面的效果，因为半导体晶片的平整度也获得进一步改善。随后抛光及在其之前或之后所实施的任何洁净步骤是依照现有技术实施。该半导体晶片的至少正面实施至少一次抛光。该抛光作用可作为单侧抛光或双侧抛光来实施。如果是正面单侧抛光，该半导体晶片的背面是固定在支撑盘上(例如：通过粘结作用)。如果是双面抛光，该半导体晶片是以可自由移动方式置于载具的凹槽内。背面的高度平整(即使其边缘区内)可确保正面的抛光制得此面一直到达边缘区均极为平整的半导体晶片。经依照现有技术蚀刻过的半导体晶片几乎不能达到如此成功的抛光结果而且侧面边缘区较不平整，因为背面边缘区的局部低平整度转移至正面，也造成与理想平面的差异。
如果正面是经抛光多次，有利的是，第一次抛光步骤作为切削抛光实施，最后抛光步骤作为接触抛光实施，此两种抛光的区别主要在于抛光过程中材料的除去量，如果是接触抛光，通常为2微米或更低，如果是切削抛光则可高达10微米及更高。除最后抛光步骤外，该半导体晶片也可经涂覆，例如：将外延层沉积在正面上和/或用多晶材料和/或用氧化物层将背面加以密封。
制造本发明半导体晶片所用的特别优选方法顺序包括：通过锯割单晶将半导体晶片分开，将半导体晶片的边界加以磨圆，任选将半导体晶片研磨(其实施可采用单面研磨或依序或同时双面研磨)，和/或精研，湿化学蚀刻，任选边缘抛光，及半导体晶片抛光(至少实施一次)，清洗步骤(各种加工之间实施)及一次或更多次涂覆加工(于侧面最后抛光之后实施)。
比较例
大量硅半导体晶片是通过钢丝锯自单晶锯割而成，经清洗后并进行边缘磨圆。之后，将这些半导体晶片分组加以研磨、精研并在充有小气泡的酸性蚀刻剂浴内蚀刻、转动。这些半导体晶片的边界总是用屏蔽体加以屏递以防止蚀刻剂直接流至边界上。半导体晶片及其屏蔽体的配置情形如图5所示。在此比较例中(该比较例形成现有技术的一部分)，该屏蔽体的截面呈矩形，其厚度tmax对应于该半导体晶片的厚度d。
实施例1至8
在同样条件下，将与比较例内所用的同型的其他组半导体晶片加以蚀刻，但所用屏蔽体是依照图3所示一般实施方案所设计的。特定使用的实施方案如图6至图12所示。
比较例及诸实施例内配置的重要特性概括如下表所示：
表1
  △(微米)  γ(微米) tmax-d(微米) tmin-d(微米) 渐细度a 渐细度b 屏蔽体磨圆
比例例  350+ρ  0   0   0   否   否   否
实施例1  350+ρ  0   100   100   否   否   否
实施例2  350+ρ  0   950   950   否   否   否
实施例3  100  450+ρ   1250   1250   否   否   否
实施例4  0  350+ρ   1250   1250   否   否   否
实施例5  0  350+ρ   1250   1250   否   否   是
实施例6  0  350+ρ   1250   100   是   否   否
实施例7  0  350+ρ   1250   100   是   否   是
实施例8  0  350+ρ   1250   100   是   是   是
继蚀刻步骤之后，将全部各组半导体晶片加以清洗并施以正面单侧抛光。图4以图解方式将比较例及实施例1至3的半导体晶片边缘区内半导体晶片背面平整度的测量结果加以比较。可清楚地看出，依照现有技术处理过的半导体晶片不能达成背面R-6毫米至R-1毫米范围内背面平整度与理想平面的最大差异为0.7微米或更低的标准。
下表所示是以SFQR 95％表示的比较例及实施例1、2及3半导体晶片局部平整度测量数据(电容测量法，ADE9900，E+模式)。测量数据所用的网格包括面积为22毫米×22毫米的正方格(部位)，周边排除范围为1毫米。这些数据显示：如果使用本发明的方法，可保证特别平整半导体晶片的产率获得大幅改善。此型半导体晶片最适用于≤0.1微米技术。
表2
    比较例     实施例1     实施例2     实施例3
SFQR 95％(微米)蚀刻后     1.91     1.35     1.05     0.62
SFQR 95％(微米)抛光后     0.82     0.65     0.47     0.26

Claims (9)

1.一种经抛光的半导体晶片，其具有正面、背面及边缘R，该边缘R位于距半导体晶片中心一段距离的半径上、形成半导体晶片的圆周且是该半导体晶片所形成轮廓的边界的一部分，其中在背面R-6毫米至R-1毫米的范围内背面平整度与理想平面的最大差异是0.7微米或更小。
2.如权利要求1的半导体晶片，其中在背面R-6毫米至R-1毫米范围内背面平整度与理想平面的最大差异是0.5微米或更小。
3.如权利要求1或2的半导体晶片，其中所述正面由外延沉积层形成。
4.一种用于制造经抛光的半导体晶片的方法，其包括至少一次用液体蚀刻剂处理半导体晶片及至少一次抛光至少半导体晶片正面，在实施处理过程中该蚀刻剂流至半导体晶片的边界上，面向蚀刻剂流体的半导体晶片边界至少一部分经屏蔽以免蚀刻剂直接冲击，其中该半导体晶片的边界是沿一定距离加以屏蔽，该距离是沿半导体晶片厚度d的方向延伸且是至少d+100微米长。
5.一种包括半导体晶片及屏蔽体的配置，该屏蔽体位于半导体晶片边界的前方且至少部分屏蔽该半导体晶片的边界以防止液体蚀刻剂流至边界上，其中该半导体晶片的边界形成轮廓，该轮廓自内轮廓端E，通过长度ρ，延伸至半导体晶片的边缘R，该边缘位于距半导体晶片中心一段距离的半径上并形成该半导体晶片的圆周，该屏蔽体具有最接近半导体晶片边界且距内轮廓端E距离△的边沿S及位于距半导体晶片边界最远处的边沿，该屏蔽体所屏蔽的半导体晶片边界是沿一定距离面向蚀刻剂的流体，该距离是沿半导体晶片厚度d的方向延伸且是至少d+100微米长。
6.如权利要求5的配置，其中所述距离△至多为10毫米。
7.如权利要求5或6的配置，其中所述边沿S具有凹槽，该凹槽向下延伸深度γ至凹槽的基底G，且该半导体晶片的边界延伸至该凹槽内。
8.如权利要求5-7之一的配置，其中距半导体晶片边界最远的屏蔽体边沿被磨圆。
9.如权利要求5-8之一的配置，其中所述屏蔽体的本体朝向该屏蔽体的至少一个边沿渐细。
CNB2004100028022A 2003-01-23 2004-01-18 经抛光的半导体晶片及其制造方法 Expired - Lifetime CN1303653C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10302611.8 2003-01-23
DE10302611A DE10302611B4 (de) 2003-01-23 2003-01-23 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild

Publications (2)

Publication Number Publication Date
CN1518069A true CN1518069A (zh) 2004-08-04
CN1303653C CN1303653C (zh) 2007-03-07

Family

ID=32667783

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100028022A Expired - Lifetime CN1303653C (zh) 2003-01-23 2004-01-18 经抛光的半导体晶片及其制造方法

Country Status (6)

Country Link
US (2) US20040222416A1 (zh)
JP (1) JP2004228586A (zh)
KR (2) KR100677734B1 (zh)
CN (1) CN1303653C (zh)
DE (1) DE10302611B4 (zh)
TW (1) TWI248641B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101838848A (zh) * 2009-03-04 2010-09-22 硅电子股份公司 经外延涂布的硅晶片和经外延涂布的硅晶片的生产方法
CN101996863A (zh) * 2009-08-12 2011-03-30 硅电子股份公司 用于制造抛光的半导体晶片的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2008198906A (ja) * 2007-02-15 2008-08-28 Sumco Corp シリコンウェーハの製造方法
DE102010017751A1 (de) * 2010-07-06 2012-01-12 Infineon Technologies Bipolar Gmbh & Co. Kg Verfahren und Vorrichtung zur Herstellung einer Randstruktur eines Halbleiterbauelements
DE102013204830B4 (de) 2013-03-19 2014-10-09 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102015225663A1 (de) 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838289A (en) * 1982-08-03 1989-06-13 Texas Instruments Incorporated Apparatus and method for edge cleaning
AT389959B (de) * 1987-11-09 1990-02-26 Sez Semiconduct Equip Zubehoer Vorrichtung zum aetzen von scheibenfoermigen gegenstaenden, insbesondere von siliziumscheiben
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
US5365031A (en) * 1992-03-23 1994-11-15 Hughes Aircraft Company Apparatus and method for shielding a workpiece holding mechanism from depreciative effects during workpiece processing
JP2929861B2 (ja) 1992-08-31 1999-08-03 信越半導体株式会社 高精度エッチング方法と装置
DE4316096C1 (de) * 1993-05-13 1994-11-10 Wacker Chemitronic Verfahren zur naßchemischen Behandlung scheibenförmiger Werkstücke
JP3067479B2 (ja) * 1993-07-30 2000-07-17 信越半導体株式会社 ウエーハの高平坦度エッチング方法および装置
AT405225B (de) * 1995-05-02 1999-06-25 Sez Semiconduct Equip Zubehoer Vorrichtung zum behandeln annähernd runder oder kreisscheibenförmiger gegenstände, insbesondere siliziumwafer
DE19622015A1 (de) * 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
KR100277522B1 (ko) * 1996-10-08 2001-01-15 이시다 아키라 기판처리장치
JP2954059B2 (ja) * 1997-01-09 1999-09-27 山形日本電気株式会社 エッジリンス機構
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
US20030213772A9 (en) * 1999-07-09 2003-11-20 Mok Yeuk-Fai Edwin Integrated semiconductor substrate bevel cleaning apparatus and method
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10002354A1 (de) 2000-01-20 2001-08-09 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US7584761B1 (en) * 2000-06-30 2009-09-08 Lam Research Corporation Wafer edge surface treatment with liquid meniscus
US7000622B2 (en) * 2002-09-30 2006-02-21 Lam Research Corporation Methods and systems for processing a bevel edge of a substrate using a dynamic liquid meniscus
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
JP4561950B2 (ja) * 2001-08-08 2010-10-13 信越化学工業株式会社 角形基板
US20030070695A1 (en) * 2001-10-16 2003-04-17 Applied Materials, Inc. N2 splash guard for liquid injection on the rotating substrate
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US6875284B2 (en) * 2002-01-23 2005-04-05 Semitool, Inc. Side-specific cleaning method and apparatus
DE10215960A1 (de) * 2002-04-11 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben
US7350315B2 (en) * 2003-12-22 2008-04-01 Lam Research Corporation Edge wheel dry manifold
WO2006014317A2 (en) * 2004-07-02 2006-02-09 Phase Shift Technology, Inc. Method, system, and software for evaluating characteristics of a surface with reference to its edge
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US20080293253A1 (en) * 2004-12-03 2008-11-27 Herman Itzkowitz Wet etching of the edge and bevel of a silicon wafer
JP4417893B2 (ja) 2005-08-10 2010-02-17 芝浦メカトロニクス株式会社 粘着性テープの貼着装置及び貼着方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101838848A (zh) * 2009-03-04 2010-09-22 硅电子股份公司 经外延涂布的硅晶片和经外延涂布的硅晶片的生产方法
US8304860B2 (en) 2009-03-04 2012-11-06 Siltronic Ag Epitaxially coated silicon wafer and method for producing an epitaxially coated silicon wafer
CN101838848B (zh) * 2009-03-04 2013-04-03 硅电子股份公司 经外延涂布的硅晶片和经外延涂布的硅晶片的生产方法
TWI417955B (zh) * 2009-03-04 2013-12-01 Siltronic Ag 經磊晶塗覆的矽晶圓和製造經磊晶塗覆的矽晶圓的方法
CN101996863A (zh) * 2009-08-12 2011-03-30 硅电子股份公司 用于制造抛光的半导体晶片的方法
CN101996863B (zh) * 2009-08-12 2013-04-10 硅电子股份公司 用于制造抛光的半导体晶片的方法

Also Published As

Publication number Publication date
KR100677734B1 (ko) 2007-02-05
US20040222416A1 (en) 2004-11-11
TWI248641B (en) 2006-02-01
DE10302611B4 (de) 2011-07-07
KR20060024825A (ko) 2006-03-17
CN1303653C (zh) 2007-03-07
US7972963B2 (en) 2011-07-05
KR100664603B1 (ko) 2007-01-04
JP2004228586A (ja) 2004-08-12
US20080057714A1 (en) 2008-03-06
DE10302611A1 (de) 2004-08-05
TW200414341A (en) 2004-08-01
KR20040067899A (ko) 2004-07-30

Similar Documents

Publication Publication Date Title
TWI609742B (zh) 研磨工具
TWI521580B (zh) 薄型半導體片和減薄半導體片的方法
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
EP1755156B1 (en) Process for producing silicon wafers
EP1188516A1 (en) Method and apparatus for polishing outer peripheral chamfered part of wafer
CN109545680B (zh) 一种高平整度、低损伤单晶碳化硅衬底的快速制备方法
EP1464442A1 (en) Chamfered freestanding nitride semiconductor wafer and method of chamfering nitride semiconductor wafer
WO2001026862A1 (en) Conditioner for polishing pad and method for manufacturing the same
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US6679759B2 (en) Method of manufacturing silicon wafer
CN1330797A (zh) 处理半导体晶片内置后表面损伤的方法
US6390891B1 (en) Method and apparatus for improved stability chemical mechanical polishing
CN1303653C (zh) 经抛光的半导体晶片及其制造方法
CN108369895A (zh) 单晶半导体晶片和用于生产半导体晶片的方法
KR20110016822A (ko) 연마 반도체 웨이퍼 제조 방법
CN109623581A (zh) 一种硬质材料的表面抛光方法
JP4133935B2 (ja) シリコンウエハの加工方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP3648239B2 (ja) シリコンウエハの製造方法
EP1004399A2 (en) Surface grinding method and mirror polishing method
CN1949456A (zh) 复合式化学机械抛光法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
WO2022219955A1 (ja) 半導体ウェーハの製造方法
KR100827574B1 (ko) 실리콘 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070307