CN1533594A - 切割方法、集成电路元件的检查方法、基板保持装置和粘接薄膜 - Google Patents

切割方法、集成电路元件的检查方法、基板保持装置和粘接薄膜 Download PDF

Info

Publication number
CN1533594A
CN1533594A CNA038006375A CN03800637A CN1533594A CN 1533594 A CN1533594 A CN 1533594A CN A038006375 A CNA038006375 A CN A038006375A CN 03800637 A CN03800637 A CN 03800637A CN 1533594 A CN1533594 A CN 1533594A
Authority
CN
China
Prior art keywords
integrated circuit
adhering film
cementability
semiconductor substrate
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038006375A
Other languages
English (en)
Other versions
CN1327491C (zh
Inventor
竹腰清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1533594A publication Critical patent/CN1533594A/zh
Application granted granted Critical
Publication of CN1327491C publication Critical patent/CN1327491C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

本发明公布了切割方法、集成电路元件的检查方法、基板保持装置和粘接薄膜。将例如用紫外线减少粘接性的第一粘接薄膜(22)，展开在比晶片尺寸大的环形框架(21)的内侧，在其上面贴附晶片(W)。将通过加热，使两面的粘接性都减小的第二粘接薄膜(4)贴附在板状的夹具(3)上；将该第一薄膜贴附在该薄膜上，然后进行切割。在这种情况下，由于晶片成为贴附在夹具上的状态，因此各芯片的相对位置不偏移。因此，将每个夹具搬入检查装置中，使芯片的电极垫和探测器的位置一致，可以成批地检查多个芯片。

Description

切割方法、集成电路元件的检查方法、基板保持装置和粘接薄膜
本申请根据2002年3月4日提出的、其内容被引入本文的前日本申请2002-057772，具有优先权。
技术领域
本发明涉及多个集成电路元件纵横配置的半导体基板的切割方法、切割后检查集成电路元件的电气特性的方法、这些方法中使用的基板保持装置和可以在该基板保持装置中采用的粘接薄膜。
背景技术
在一系列的制造工序结束的半导体晶片(以下称为“晶片”)上，纵横配置着多个集成电路元件。这些元件利用例如图13所示的先前的切割方法分离成单个的元件。即：在比晶片W尺寸大的环状框架11的一面侧，采用贴附有粘接层(例如，上面12a上粘附有粘接性的薄膜12(100～200微米)的保持件10。在该粘接薄膜12的粘接面12a上贴附有晶片W的该保持件10，安放在夹头台面13上。通过使转动刀片14沿着划分各集成电路芯片C的划线行走，可以分离各个元件C(为方便起见，集成电路元件和芯片均用相同的符号“C”表示)。将保持件10从夹头台面13搬出。在与各个芯片C对应的位置上利用从粘接薄膜12的下面侧突出的装置的突出作用，将芯片C从粘接薄膜上一个一个地剥离。搬运装置将剥下的芯片C搬送至下一个工序。
现有二种情况：检查分离的芯片C的电气特性的情况，和在芯片C上不附着引线框，而直接安装的情况。在这些情况中，搬运装置将芯片C一个一个地送入检查装置内，进行检查。
在从晶片W上分离出来的芯片C上不附加引线框进行检查的情况下，将与粘接薄膜12成粘接状态的多个芯片C，即在切割状态下的多个芯片C作成一批(同时)进行测试，可使检查效率提高。但是，在切割工序中，切断刃14在粘接薄膜12的中间切入。这时，各个芯片C的相对位置偏离最大可达数百个微米(μm)，而且，位置偏移的状况不规则。由于是在粘接薄膜12上加张力的状态下，贴附晶片W，因此当切入粘接薄膜12时，该部位的晶片没有支承，成为变形的主要原因。
由于这样，不能将处在切割状态下的多个芯片编成一批(同时)进行测试。
由于这样，总的检查时间长，使检查效率降低。另外，当搬运装置搬送例如1.5mm左右的四方形的小芯片时，容易产生故障。
本发明是考虑到这些问题而提出的。本发明的实施方式提供了可以提高集成电路芯片的检查效率的切割方法，检查方法，和可在这些方法中使用的基板保持装置和粘接薄膜。
另外，所谓的两面带是众所周知的。但是不知有通过使其两面的粘接性有差别而扩大其用途的技术。
发明内容
本发明的其他目的和优点。在以下的说明书中叙述，其一部分可自己从说明中了解，或在本发明的实行中得到。本发明的该目的和优点，可通过特别指定的装置的组合实现。
根据本发明的第一观点，提供了一种多个集成电路元件纵横配置的半导体基板的切割方法，该方法具有下述特点：
半导体基板背面的至少是配置着集成电路元件的全部区域，通过至少一层具有粘接性的粘接层，与板状的夹具粘接(通过给该粘接层加能量，减少该粘接层的粘接性)；通过用切断装置切断该半导体基板，分离各个集成电路元件。
根据本发明的第二观点，提供了一种在半导体基板上形成的多个集成电路芯片的检查方法，该检查方法具有下述特点：
通过在整个至少是配置着集成电路元件的领域上配置的至少一层粘接层，使多个集成电路元件在其表面配置的半导体基板的背面，与板状的夹具粘接；利用切断装置切断该半导体基板，将该多个集成电路元件分离成单个的集成电路元件(利用该粘接层，该切断的半导体基板粘接在该夹具上)；使粘接在该夹具上的半导体基板与配置在该夹具的上方空间中的探测器位置一致；在使探测器与集成电路元件的电极垫接触的状态下，检查集成电路元件的电气特性。
根据本发明的第三观点，提供了一种保持配置着多个集成电路元件的半导体基板的基板保持装置，该基板保持装置具有：尺寸比半导体基板大的框架；在该框架上展开的粘接薄膜，该粘接薄膜的一个面为与半导体基板的背面粘接的表面；板状的夹具(该粘接薄膜的另一个面与该夹具粘接)。
根据本发明的第一、第二和第三观点提供的半导体基板的切割方法、集成电路芯片的检查方法和基板保持装置，优选分别采用下述(1)-(12)中的任何一点。将(1)-(12)的多个点组合采用也优选。
(1)该至少一层粘接层为两个面都具有粘接性的粘接薄膜。
(2)该粘接薄膜的两面为第一面和第二面，用于减少第一面和第二面的粘接性而加入的能量的种类及其大小中的一项是不同的。
(3)粘接薄膜的第二面为夹具侧，第一面为半导体基板侧，用于减少第二面的粘接性所加入的能量，比用于减少第一面的粘接性而加入的能量小。
(4)该粘接层为第一粘接薄膜和第二粘接薄膜的层叠结构(第一粘接薄膜粘接于半导体基板侧，其半导体基板侧的面的粘接性通过加入规定的能量减小；第二粘接薄膜粘接夹具侧，其两个面的粘接性，由加入与该规定能量不同的能量减小)；
第一粘接薄膜向比半导体基板尺寸大的环状框架内侧展开。
(5)各个集成电路芯片的分离是在将夹具放置在夹头台面上的状态下进行的。
(6)粘接薄膜的一个面的粘接性通过加热减小，另一个面的粘接性通过紫外线照射减小。
(7)粘接薄膜的半导体基板侧的粘接性通过加热减小，夹具侧的粘接性通过紫外线减小。
(8)粘接薄膜的两个面的粘接性利用紫外线减小，使粘接性减小的紫外线的波长不同。
(9)夹具用可透过紫外线的材料制成。
(10)粘接薄膜两个面的粘接性，利用加热减小，为了减小夹具侧的粘接性的加热温度，比为了减小半导体基板侧的粘接性的加热温度低。
(11)粘接薄膜如下薄膜的层叠结构：粘结于半导体基板侧，利用紫外线，半导体基板侧的面的粘接性减少的第一粘接薄膜；和粘结于夹具侧，其二个面的粘接性利用加热而减少的第二粘接薄膜。
(12)粘接薄膜向比半导体基板尺寸大的环形框架的内侧展开。
根据本发明的第2个观点提供的集成电路芯片的检查方法，优选具有下述(13)或(14)。该检查方法，将下述(13)和(14)组合也优选。
(13)在检查了集成电路元件的电气特性后，和在将第一种能量加在粘接薄膜的第二面上以后，从夹具上剥离粘接薄膜；
在将第二种能量加在粘接薄膜的第一面以后，从粘接薄膜上剥离集成电路元件。
(14)在检查集成电路芯片的电气特性后，顺序进行加热夹具，从第二粘接薄膜剥离第一粘接薄膜，和用紫外线照射第一粘接薄膜，从第一粘接薄膜剥离集成电路芯片。
根据本发明的第四观点，提供了集成电路芯片的检查方法。该检查方法优选具有下述(15)-(17)。将(15)-(17)中的任何组合也可以。
(15)将配置着多个集成电路元件的半导体基板的背面吸着在夹头台面上，在该夹头台面的吸附表面上有在与各集成电路元件的位置对应的位置上配置的吸引孔，和多条槽，该槽在与用于使配置在该半导体基板上的多个集成电路元件分离成单个集成电路元件的划线对应的位置形成；
通过利用切断装置切断该半导体基板，将该多个集成电路元件分离为单个的集成电路元件；再将分离的多个集成电路元件吸着在夹头台面上；
使吸着在该夹头台面上的半导体基板，和配置在夹头台面的上方空间中的探测器的位置一致；
在探测器与集成电路元件的电极垫接触的状态下，检查集成电路元件的电气特性。
(16)配置着该多个集成电路元件的半导体基板的背面，通过薄膜，吸附在夹头台面上。
(17)在检查集成电路芯片的电气特性时，在使探测器同时与多个集成电路芯片的电极垫接触的状态下，成批地检查多个集成电路芯片的电气特性。
附图说明
图1A、1B为表示在本发明的方法中使用的晶片保持件的说明图。
图2为表示本发明的方法的实施方式的工序图。
图3A、3B为表示本发明的实施方式中，切断晶片以前的工序的说明图。
图4为表示在本发明的实施方式中，切断晶片的状况的说明图。
图5为表示切断被保持件保持的晶片，分离成各个集成电路芯片后的状态的平面图。
图6为表示本发明的实施方式中，用检查装置检查晶片上的集成电路芯片的情况的说明图。
图7为表示本发明的实施方式中，加热夹具，使晶片保持件的粘接薄膜从夹具上分离的情况的说明图。
图8为表示在本发明的实施方式中，为了将晶片从保持件的粘接薄膜上剥离，将紫外线照射在粘接薄膜上的情况的说明图。
图9为表示在本发明的实施方式中，将集成电路芯片从粘接薄膜上剥下的情况的说明图。
图10为表示本发明的实施方式的另一个例子中所用的晶片保持件的侧视图。
图11为表示在本发明的另一个实施方式中使用的夹头台面的立体图。
图12为表示在本发明的另一个实施方式中所用的装置的概略结构的说明图。
图13为表示现有的切割方法的说明图。
图14为表示本发明的另一个实施方式中所用的装置的概略结构的说明图。
具体实施方式
以下来说明本发明的实施方式。该实施方式包含本发明的切割方法，集成电路元件的基板保持装置和有关粘接带的本发明的实施方式。
现参照图1A、1B来说明本实施方式中所用的基板保持装置(以下称为“保持件”)。保持件2具有比晶片尺寸大的框架21(例如，环状的框架)；和在该框架21上展开的第一粘接层22(例如，第一粘接薄膜)。该粘接薄膜可以与框架的外周边缘的尺寸相同。第一粘接薄膜22的一个面(第一面)22a的粘接性，通过加入能量(例如紫外线)而减小。该面贴附在框架21的一面侧，向框架21的内侧展开。
多个集成电路元件纵横配置的半导体基板例如硅基板(以下称为“晶片W”)的背面侧贴附在该保持件2的中央部(正确地说，是第一粘接薄膜22的中央部)。通过使用该保持件2，作业者和搬运装置可以以握持该保持件2的框架21，搬送晶片W。
图2为表示本实施方式的整个检查方法的流程的图。如图3A所示，在板状的夹具3上(例如，厚度为1mm左右，与框架21的外径大致相同大小的圆形板)，贴附两个表面为粘接层(例如，有粘接性的第二粘接薄膜)4的第四面4b(步骤S1)。第二粘接薄膜4的粘接性，通过加入能量(例如加热)而减小。夹具3的材质优选采用热膨胀与硅晶片的热膨胀近似或比它小的材质。例如，可以使用因瓦合金、氮化铝(AlN)、碳化硅(SiC)或硅等。理由是，各个芯片检查时，有时是在加热状态下放置芯片。通过加热，芯片热膨胀，减小各芯片之间的位置偏移。
如图3B所示，将在具有晶片W的保持件2上展开的第一粘接薄膜22的第二面22b，贴附在夹具3上的第二粘接薄膜4的第三面4a上(步骤S2)。另外，在这个例子中，第一粘接薄膜22和第二粘接薄膜4，形成将晶片W与夹具3粘接的粘接层，各薄膜的厚度为100-200微米。
接着，如图4所示，将具有晶片W的夹具3放置在夹头台面5上。夹具3由吸引泵84通过吸引管8，在吸引孔81中形成的真空吸引力吸引，吸附固定在夹头台面5上。作为切断装置(例如切断刃)的转动刀片51，沿着晶片W上的划线52行走，沿着切入线52切断晶片W。多个集成电路芯片C被分离成单个芯片。当刀片51切断晶片W时，例如给水装置50可向切断部位给水。切入线52可深入到粘接薄膜22的中间。夹头台面5可在X、Y、Z方向移动和在垂直轴周围转动。在刀片51和晶片W的位置一致后，通过夹头台面5相对于转动刀片51正确移动，可进行切割(步骤S3)。相反，也可以使转动的刀片51相对于夹头台面5移动。另外，作为切断装置，可以采用激光切断装置等其他装置。图5为从上看进行过切割的带有晶片的保持件2的图。
然后，将夹具3搬入检查装置(例如，针测机)中，如图6所示，放置在夹头台面6上。夹具3由吸引孔81吸引，吸附固定在夹头台面6上。通过使夹头台面6上升，使设置在探测器卡60上的探测器例如探针61与芯片C的电极垫接触。在这个状态下，测试器62检查各芯片C的电气特性。例如，可使探针61成批地与多个芯片C的多个电极垫接触，同时检查多个芯片C的电气特性(步骤S4)。测试器62可以依次将检查脉冲给予多个芯片C。所谓“同时检查多个芯片C的电气特性”表示多个探针61同时与多个芯片C的多个电极垫接触，这样，依次将检查脉冲给与各探针61时的微秒级的时间滞后也不成问题。
夹头台面6可在X、Y、Z方向移动，而且可以围绕垂直轴转动。在晶片W对于探针61(这里，正确地说，晶片W为由芯片群C构成的集合体)的位置匹配好以后，通过正确地间歇式移动夹头台面6，可依次使探针61和芯片C的电极垫接触。在位置匹配上，例如可改变夹头台面6的位置，使晶片W上的目标记号位于CCD照相机的画面的规定位置处。
当各个芯片C的电气特性检查结束时，将夹具3输送至图7所示的加热装置(例如，加热板)7上，将夹具3加热至大约120℃。通过加热，将能量加在第二粘接薄膜4上，减少其粘接性。结果，可以简单地将第一粘接薄膜22从第二粘接薄膜4上剥离(步骤S5)。图7表示这种剥离的状态。
如图8所示，紫外线照射装置71将紫外线照射在从夹具3剥离的保持件2的第一粘接薄膜22的第二面22b。通过加入紫外线能量，第一粘接薄膜22的粘接力降低(步骤S6)。接着，如图9所示，利用芯片剥离装置剥离第一粘接薄膜22上的各个芯片C。如图9所示，在使用顶出装置(例如突出销)作为芯片剥离装置的情况下，通过将与第一粘接薄膜的芯片C对应的位置的下面侧顶出，可将芯片C从第一粘接薄膜22上剥离。图中没有示出的搬运装置，将剥离的芯片C搬运，安装在回路基板上。在这种情况下，一个一个地顶出剥离进行搬运也可以，同时顶出多个剥离进行搬运也可以。
采用上述实施方式，在保持件2的第一粘接薄膜22粘接在夹具3上的状态下，切断晶片W。结果，即使用切断装置切入第一粘接薄膜22中，该粘接薄膜22也不变形。集成电路芯片C的各位置与分离前相同，各个芯片C的相对位置不偏移。以后，在通过第一粘接薄膜22，将芯片C粘接在夹具3上的状态下，在检查装置中，使探针62和芯片C的电极垫的位置配合，可以检查芯片C的电气特性。因此，检查效率提高。产量增加，成本可降低。特别是，如果同时检查多个芯片C，则效果极大。另外，在一个一个地芯片C从粘接薄膜22上剥离，进行检查时的搬运故障也消除了。
本发明对于在这种切割方法或检查方法中使用的基板保持装置和粘接薄膜也成立。在上述实施方式中，基板保持装置100相当于由框架21、第一粘接薄膜22、第二粘接薄膜4和夹具3构成的构造体。
在上述例子中，作为将晶片W粘接在夹具3上的粘接层，使用第一粘接薄膜22和第二粘接薄膜4。作为基板保持装置的粘接层，也可以使用一片两面粘接的薄膜。图10表示这种例子。作为第一粘接薄膜23，为了减少第一面23a的粘接性而加入的能量，和为了减少第二面23b的粘接性而加入能量的种类及其大小中至少有一个是不同的。在加入的能量为热的情况下，减少第一面的粘接性的温度，和减小第二面的粘接必的温度可以不同。另外，在加入的能量的种类不同的情况下，第一面的粘接性可以用紫外线照射减小，还可采用利用加热减小第二面的粘接性的粘接薄膜23。在后者的情况下，保持件200可以采用将晶片贴附在第一面上，而将夹具3贴附在第二面上的结构。在图10的例子中，与先前的例子同样，设有框架21。但是，通过使夹具3的尺寸与晶片W大致相同，或稍许大一些，可以采用将粘接薄膜23的第二面23b贴附在夹具3上，将晶片W贴附在粘接薄膜23的第一面23a上的结构。这种结构的基板保持装置不使用框架21。
检查后，通过加入与第一面23a对应的能量，减少第一面的粘接性。将贴附在夹具3上的粘接薄膜的第一面上的各个芯片，从第一面上剥离。剥离方法可以采用真空或手工作业等各种方法。作为加入能量的装置，可以采用加热。采用这个例子，粘接薄膜只一种就可以，将晶片W安装在夹具3上的作业简单。
作为粘接薄膜，为了减小粘接性而在粘接表面上加入的能量，在两个面上优选不相同；或者，优选使为了减小夹具侧的粘接性而加入至粘接面上的能量，比为了减小半导体基板的粘接性而加入粘接面上的能量小。其理由是，通常，从粘接薄膜上剥离芯片的工序是从粘接薄膜的下侧顶出进行的。当为了从夹具上剥离粘接薄膜，而减小夹具的第二面的粘接性时，芯片的第一面的粘接性也减小；这时芯片可能会从粘接薄膜上剥落。因此，优选只减少粘接薄膜的第二面的粘接性。
作为这种粘接薄膜，除了一个面的粘接性用加热减少，而另一个面的粘接性用紫外线减少以外，还可在用由紫外线减小两个面的粘接性的同时，用于减少粘接性的紫外线波长在二个面上不相同的紫外线。作为通过选择加热温度，其粘接力减小的粘接带，已知有日东电工株式会社的商品名为“リバアルフア“的带；作为通过照射紫外线，减小粘接性的粘接薄膜，已知有古河电气公司制的商品名为“SP系列”或“UC系列”的切割带、日东电工株式会社制的商品名“エレツプホルダ”。在采用这种粘接薄膜的情况下，可以采用波长不同的二种紫外线照射装置。或者，利用加热减小粘接薄膜两个面的粘接性，用于减小粘接薄膜的夹具侧的第一面的粘接性的加热温度，比用于减小半导体基板侧的第二面的粘接性的加热温度低。在这种情况下，也可以改变加热粘接薄膜的加热装置(例如，加热板、加热用的照明器具)的加热温度。在利用紫外线减小夹具侧的第二面的粘接性的情况下，也可采用紫外线透过性的夹具。通过从这种夹具3的下面照射紫外线，可将晶片W从夹具3上剥离。这里所说的粘接薄膜包含将多块粘接薄膜层叠的薄膜。另外，本发明的粘接层可以使用粘接薄膜或粘接剂等。
如上所述，作为本发明的切割方法，可以使用如图11和图12所示的夹头台面8。该夹头台面8具有在与多个集成电路元件分别对应的位置形成的吸引孔81。另外，还可以具有与在集成电路元件间的划线对应的部位上作出的槽82。将晶片W放置吸着在夹头台面8上，其次，刀片51沿着划线(即沿着该槽82)，切入晶片W，进行切割。这时，刀片51可以切入至槽82的中间。在图12中，83为吸引通路，84为吸引泵。这个例子中，对晶片W切割，在多个芯片分别分离的状态下，使夹头台面8向检查区域移动。在检查区域中，测试器通过探针61检查芯片的电气特性。
另外，在将晶片吸着在这种夹头台面上的方法中，如图14所示，可将如第一粘接薄膜22一样的，用紫外线或加热减少粘接性的单面粘接薄膜贴附在晶片W的背面，然后再将晶片吸附在夹头台面上也可以。在这种情况下，由于粘接薄膜被刀片51切入，不必需要槽82。
如上所述，采用本发明的实施方式，由于在半导体基板粘接在夹具上的状态下，切断半导体基板，因此切断时，集成电路芯片的相对位置不会偏移。以后，由于利用在芯片安装在夹具上的状态由检查装置检查集成电路芯片的电气特性，因此，检查效率高。因为保持切割后搬入检查装置的基板的基板保持装置尺寸小和薄，所以只需对现有的检查切割前的基板的检查装置，加少许变更，仍可使用。
另外，如实施方式那样，采用通过加入能量减少两个面的粘接性的粘接薄膜。可以改善切割和检查作业，在各种用途中都可以有效地采用粘接状态和非粘接状态。
该技术领域内的人员还可设想其他一些特征和变更。因此，从更广泛的观点来看，本发明不是仅限于所详细说明的代表性的实施方式。
在所附权利要求书所定义的广泛的发明概念及其等价文献的解释和范围内，在不偏离上述范围和概念的条件下，可以作各种变更。

Claims (17)

1.一种多个集成电路元件纵横配置的半导体基板的切割方法，其特征为：
将半导体基板背面的至少是配置着集成电路元件的全部区域，通过至少一层具有粘接性的粘接层，与板状的夹具粘接；通过给该粘接层加能量，减少该粘接层的粘接性；
通过用切断装置切断该半导体基板，分离各个集成电路元件。
2.如权利要求1所述的切割方法，其特征为，该至少一层粘接层为其两面都有粘接性的粘接薄膜。
3.如权利要求2所述的切割方法，其特征为，该粘接薄膜的两面为第一面和第二面，用于减少第一面和第二面的粘接性而加入的能量的种类及其大小中的一项是不同的。
4.如权利要求3所述的切割方法，其特征为，粘接薄膜的第二面为夹具侧，第一面为半导体基板侧，用于减少第二面的粘接性所加入的能量，比用于减少第一面的粘接性而加入的能量小。
5.如权利要求1所述的切割方法，其特征为，该粘接层为第一粘接薄膜和第二粘接薄膜的层叠结构，其中，第一粘接薄膜与半导体基板侧粘接，半导体基板侧的面的粘接性通过加入规定的能量而减小；第二粘接薄膜与夹具侧粘接，其两个面的粘接性，通过加入与该规定能量不同的能量减小；
第一粘接薄膜在比半导体基板尺寸大的环状框架内侧展开。
6.一种在半导体基板上形成的多个集成电路芯片的检查方法，其特征为：
通过至少在配置着集成电路元件的整个领域上配置至少一层粘接层，使多个集成电路元件在其表面配置的半导体基板的背面，与板状的夹具粘接；
利用切断装置切断该半导体基板，将该多个集成电路元件分离成单个的集成电路元件，在此，利用该粘接层，将该切断的半导体基板粘接在该夹具上；
使粘接在该夹具上的半导体基板与配置在该夹具上部空间中的探测器位置一致；
在使探测器与集成电路元件的电极垫接触的状态下，检查集成电路元件的电气特性。
7.如权利要求6所述的检查方法，其特征为，该至少一层粘接层为其两面都有粘接性的粘接薄膜。
8.如权利要求7所述的检查方法，其特征为，该粘接薄膜的两面为第一面和第二面，用于减少第一面和第二面的粘接性而加入的能量的种类及其大小中的一项是不同的。
9.如权利要求7所述的检查方法，其特征为，粘接薄膜的第二面为夹具侧，第一面为半导体基板侧，用于减少第二面的粘接性所加入的能量，比用于减少第一面的粘接性而加入的能量小。
10.如权利要求8所述的检查方法，其特征为，
在检查了集成电路元件的电气特性后，和在将第一种能量加在粘接薄膜的第二面上以后，从夹具上剥离粘接薄膜；
在将第二种能量加在粘接薄膜的第一面上以后，从粘接薄膜上剥离集成电路元件。
11.如权利要求10所述的检查方法，其特征为，该粘接层由如下两膜层层叠构成：与半导体基板侧粘接，通过加入规定的能量，半导体基板侧的面的粘接性减少的第一粘接薄膜；和与夹具侧粘接的粘接薄膜，即其两面的粘接性通过加入与该规定能量不同的能量而减少的第二粘接薄膜；
第一粘接薄膜向比半导体基板尺寸大的环状框架的内侧展开。
12.一种集成电路芯片的检查方法，该检查方法具有下述特征：
将配置着多个集成电路元件的半导体基板的背面吸着在夹头台面上，在该夹头台面的吸附面上具有配置在与各集成电路元件的位置对应的位置上的吸引孔，和多条槽，该槽在与用于将配置在该半导体基板上的多个集成电路元件分离成单个的集成电路元件的划线对应的位置上形成；
通过利用切断装置切断该半导体基板，将该多个集成电路元件分离为单个的集成电路元件，再将分离出的多个集成电路元件吸着在夹头台面上；
使吸着在该夹头台面上的半导体基板，和配置在夹头台面上方空间中的探测器的位置一致；
在使探测器与集成电路元件的电极垫的接触状态下，检查集成电路元件的电气特性。
13.如权利要求12所述的检查方法，其特征为，使配置着该多个集成电路元件的半导体基板的背面，通过薄膜，吸附在夹头台面上。
14.一种保持配置着多个集成电路元件的半导体基板的基板保持装置，该基板保持装置具有下列特征：
尺寸比半导体基板大的框架；
在该框架上展开的粘接薄膜，该粘接薄膜的一个面为与半导体基板的背面粘接的面；
板状的夹具，该粘接薄膜的另一个面与该夹具粘接。
15.如权利要求14所述的基板保持装置，其特征为，该粘接薄膜的两面为第一面和第二面，用于减少第一面和第二面的粘接性而加入的能量的种类及其大小中的一项是不同的。
16.如权利要求15所述的基板保持装置，其特征为，粘接薄膜的第二面为夹具侧，第一面为半导体基板侧，用于减少第二面的粘接性所加入的能量，比用于减少第一面的粘接性而加入的能量小。
17.具有第一面和第二面的两个面的粘接薄膜，该粘接薄膜具有下述特征：
第一面和第二面的具有粘接性的粘接层，通过给该粘接层加入能量，减少其粘接性；
用于减小第一面的粘接性而加入的能量和用于减少第二面的粘接性而加入的种类和大小中的一项不同。
CNB038006375A 2002-03-04 2003-02-27 切割方法、集成电路元件的检查方法、基板保持装置和粘接薄膜 Expired - Fee Related CN1327491C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP057772/2002 2002-03-04
JP2002057772A JP4137471B2 (ja) 2002-03-04 2002-03-04 ダイシング方法、集積回路チップの検査方法及び基板保持装置

Publications (2)

Publication Number Publication Date
CN1533594A true CN1533594A (zh) 2004-09-29
CN1327491C CN1327491C (zh) 2007-07-18

Family

ID=27784669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038006375A Expired - Fee Related CN1327491C (zh) 2002-03-04 2003-02-27 切割方法、集成电路元件的检查方法、基板保持装置和粘接薄膜

Country Status (7)

Country Link
US (1) US8101436B2 (zh)
EP (1) EP1484791A4 (zh)
JP (1) JP4137471B2 (zh)
KR (1) KR100691034B1 (zh)
CN (1) CN1327491C (zh)
TW (1) TW200403736A (zh)
WO (1) WO2003075331A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
CN101890668A (zh) * 2009-05-20 2010-11-24 株式会社迪思科 磨削装置
CN101878523B (zh) * 2007-11-28 2012-07-25 东和株式会社 基板的切断方法及装置
CN101577217B (zh) * 2008-05-09 2013-02-27 株式会社迪思科 膜状粘接剂的断裂装置和断裂方法
CN109994416A (zh) * 2019-04-12 2019-07-09 德淮半导体有限公司 蓝膜、蓝膜带及制作方法
TWI665758B (zh) * 2016-07-11 2019-07-11 美科股份有限公司 用於半導體後處理步驟的吸盤、具有吸盤的吸盤結構、和具有吸盤結構的芯片分離裝置
CN110405963A (zh) * 2012-10-29 2019-11-05 三星钻石工业股份有限公司 积层脆性材料基板的裂断装置及其裂断方法
CN110676219A (zh) * 2019-10-31 2020-01-10 江苏汇成光电有限公司 一种应对真空异常的晶圆切割处理方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004096483A1 (ja) * 2003-04-25 2004-11-11 Nitto Denko Corporation レーザー加工品の製造方法、およびそれに用いるレーザー加工用粘着シート
JP4093930B2 (ja) * 2003-07-17 2008-06-04 株式会社東京精密 フレーム搬送プローバ
WO2005063435A1 (ja) * 2003-12-25 2005-07-14 Nitto Denko Corporation レーザー加工用保護シート及びレーザー加工品の製造方法
JP2005223244A (ja) * 2004-02-09 2005-08-18 Tokyo Seimitsu Co Ltd チップの飛び出し位置検出方法
JP4381860B2 (ja) * 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
TWI287838B (en) * 2004-11-11 2007-10-01 Yamaha Corp Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
JP4873863B2 (ja) * 2005-01-14 2012-02-08 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用粘着シート
JP4854061B2 (ja) * 2005-01-14 2012-01-11 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用保護シート
DE102005024431B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007088292A (ja) * 2005-09-22 2007-04-05 Fujifilm Corp 板状部材の切断方法
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
US20070297885A1 (en) * 2006-06-27 2007-12-27 Jean Michel Processe Product designed to be used with handling system
KR100787721B1 (ko) * 2006-07-25 2007-12-24 제일모직주식회사 박막 웨이퍼의 가공에 적합한 다이싱 다이 본드 필름
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP5275834B2 (ja) * 2009-02-04 2013-08-28 古河電気工業株式会社 ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
JP4630377B2 (ja) * 2009-03-11 2011-02-09 古河電気工業株式会社 半導体装置の製造方法
DE102009013353B3 (de) * 2009-03-16 2010-10-07 Siemens Aktiengesellschaft Verfahren zur Bestimmung von Rüstungen für konstante Tische von Bestückautomaten
JP2011047782A (ja) 2009-08-27 2011-03-10 Tokyo Electron Ltd 半導体素子評価方法
JP5368290B2 (ja) * 2009-12-18 2013-12-18 株式会社アドバンテスト キャリア組立装置
JP5695427B2 (ja) * 2011-01-14 2015-04-08 株式会社東京精密 半導体ウエハの割断方法及び割断装置
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
KR20120138517A (ko) 2011-06-15 2012-12-26 삼성전자주식회사 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
TWI549268B (zh) * 2013-02-27 2016-09-11 精材科技股份有限公司 晶圓封裝方法
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
KR101673031B1 (ko) * 2015-07-31 2016-11-07 그래핀스퀘어 주식회사 그래핀 필름의 제조 장치 및 방법
TWI783910B (zh) * 2016-01-15 2022-11-21 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
US10535572B2 (en) * 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
CN109906385A (zh) * 2016-10-27 2019-06-18 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
CN109891253A (zh) * 2016-10-27 2019-06-14 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
CN108291296B (zh) 2016-11-10 2020-12-11 应用材料公司 用于保持基板的保持布置、包括保持布置的载体、采用载体的处理系统和从保持布置释放基板的方法
WO2019031374A1 (ja) * 2017-08-10 2019-02-14 東京エレクトロン株式会社 基板処理方法
JP7119310B2 (ja) * 2017-08-31 2022-08-17 富士電機株式会社 半導体試験装置
JP6886379B2 (ja) * 2017-09-28 2021-06-16 Ｔｏｗａ株式会社 保持部材、保持部材の製造方法、検査装置及び切断装置
JP7209246B2 (ja) * 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN113924639A (zh) * 2019-02-15 2022-01-11 库力索法荷兰有限公司 用于组装离散组件的动态释放带
JP7393921B2 (ja) * 2019-11-13 2023-12-07 三井化学東セロ株式会社 部品製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3399332A (en) * 1965-12-29 1968-08-27 Texas Instruments Inc Heat-dissipating support for semiconductor device
US3512027A (en) * 1967-12-12 1970-05-12 Rca Corp Encapsulated optical semiconductor device
US3842491A (en) * 1972-12-08 1974-10-22 Ibm Manufacture of assorted types of lsi devices on same wafer
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
JPS62249446A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 保持装置およびその使用方法
JPH0831431B2 (ja) 1987-11-11 1996-03-27 東京エレクトロン株式会社 検査方法
CH681286A5 (zh) * 1990-04-23 1993-02-26 Grapha Holding Ag
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
JPH05129431A (ja) * 1991-11-05 1993-05-25 Hitachi Ltd 接着テープ
GB2263195B (en) * 1992-01-08 1996-03-20 Murata Manufacturing Co Component supply method
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JPH05343517A (ja) 1992-06-10 1993-12-24 Hitachi Ltd ダイソータテープ
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0974076A (ja) 1995-09-06 1997-03-18 Rohm Co Ltd 発光半導体ウエハの個別分離方法
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6028436A (en) * 1997-12-02 2000-02-22 Micron Technology, Inc. Method for forming coaxial silicon interconnects
US6093083A (en) * 1998-05-06 2000-07-25 Advanced Imaging, Inc. Row carrier for precision lapping of disk drive heads and for handling of heads during the slider fab operation
JP3341990B2 (ja) 1998-10-27 2002-11-05 株式会社東京精密 被加工材のチャックテーブル
JP2001085364A (ja) * 1999-09-14 2001-03-30 Tokin Corp ダイシング方法
JP4392732B2 (ja) * 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
JP2002075937A (ja) 2000-08-30 2002-03-15 Nitto Denko Corp 半導体ウエハの加工方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
CN101878523B (zh) * 2007-11-28 2012-07-25 东和株式会社 基板的切断方法及装置
CN101577217B (zh) * 2008-05-09 2013-02-27 株式会社迪思科 膜状粘接剂的断裂装置和断裂方法
CN101890668A (zh) * 2009-05-20 2010-11-24 株式会社迪思科 磨削装置
CN110405963A (zh) * 2012-10-29 2019-11-05 三星钻石工业股份有限公司 积层脆性材料基板的裂断装置及其裂断方法
TWI665758B (zh) * 2016-07-11 2019-07-11 美科股份有限公司 用於半導體後處理步驟的吸盤、具有吸盤的吸盤結構、和具有吸盤結構的芯片分離裝置
CN109994416A (zh) * 2019-04-12 2019-07-09 德淮半导体有限公司 蓝膜、蓝膜带及制作方法
CN110676219A (zh) * 2019-10-31 2020-01-10 江苏汇成光电有限公司 一种应对真空异常的晶圆切割处理方法
CN110676219B (zh) * 2019-10-31 2021-05-25 合肥新汇成微电子股份有限公司 一种应对真空异常的晶圆切割处理方法

Also Published As

Publication number Publication date
US20050003635A1 (en) 2005-01-06
KR20040013001A (ko) 2004-02-11
US8101436B2 (en) 2012-01-24
JP2003258067A (ja) 2003-09-12
EP1484791A4 (en) 2008-03-19
JP4137471B2 (ja) 2008-08-20
KR100691034B1 (ko) 2007-03-09
TWI309062B (zh) 2009-04-21
WO2003075331A1 (en) 2003-09-12
EP1484791A1 (en) 2004-12-08
CN1327491C (zh) 2007-07-18
TW200403736A (en) 2004-03-01

Similar Documents

Publication Publication Date Title
CN1533594A (zh) 切割方法、集成电路元件的检查方法、基板保持装置和粘接薄膜
CN100350594C (zh) 分割半导体晶片的方法
CN1210760C (zh) 用可位移接触部件剥离半导体器件的方法和装置
US20020019074A1 (en) Chip pickup device and method of manufacturing semiconductor device
US20090142906A1 (en) Method of dividing wafer
CN1536646A (zh) 半导体器件的制造方法
CN101064242A (zh) 半导体电路器件的制造方法
JP7072977B2 (ja) デバイスの移設方法
CN1645591A (zh) 基板的支承板以及支承板的剥离方法
KR20090025154A (ko) 확장 방법 및 확장 장치
TWI703625B (zh) 晶圓的加工方法
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
KR20140118757A (ko) 웨이퍼 가공 방법
CN1898789A (zh) 半导体预装件的传送机制和传送方法
US9165817B2 (en) Method of grinding substrate and method of manufacturing semiconductor light emitting device using the same
US20120091585A1 (en) Laser release process for very thin si-carrier build
JP7366490B2 (ja) チップの製造方法
JP7143023B2 (ja) ウェーハの加工方法
TW202347464A (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
JP2014011381A (ja) ウエーハの加工方法
JP2005123609A (ja) ダイボンダー設備及びこれを用いた半導体チップ付着方法
US20050145328A1 (en) Die molding for flip chip molded matrix array package using UV curable tape
US20220189908A1 (en) Method and apparatus for debonding temporarily bonded wafers in wafer-level packaging applications
CN1230696C (zh) 光学元件和光学元件晶片
US20230066601A1 (en) Method of processing monocrystalline silicon wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20140227