CN1554099A - 低电压和界面免损聚合物存储器设备 - Google Patents

低电压和界面免损聚合物存储器设备 Download PDF

Info

Publication number
CN1554099A
CN1554099A CNA028118111A CN02811811A CN1554099A CN 1554099 A CN1554099 A CN 1554099A CN A028118111 A CNA028118111 A CN A028118111A CN 02811811 A CN02811811 A CN 02811811A CN 1554099 A CN1554099 A CN 1554099A
Authority
CN
China
Prior art keywords
ferroelectricity
polymeric layer
crystalline state
diaphragm
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028118111A
Other languages
English (en)
Other versions
CN100416838C (zh
Inventor
�ˡ���ɭ
马克·伊森贝格尔
晓春·穆
健·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1554099A publication Critical patent/CN1554099A/zh
Application granted granted Critical
Publication of CN100416838C publication Critical patent/CN100416838C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer

Abstract

本发明的实施例涉及一种聚合物存储器设备及其制造方法。该存储器设备可以包括根据各个实施例提出表面工程技术需要的复层或者单层铁电性聚合物存储器。该铁电性聚合物存储器结构可以包括晶态铁电性聚合物层，例如单聚合物和共聚合物的组合物。该结构可以包括旋压和/或者Langmuir－Blodgett沉积组合物。本发明的一个实施例涉及制造该聚合物存储器设备的实施例的方法。本发明的一个实施例涉及允许存储器设备与各种现有主机连接的存储器系统。

Description

低电压和界面免损聚合物存储器设备
技术领域
本发明一般地涉及微电子设备的制造。更具体地，本发明涉及微电子存储设备的制造。特别地，本发明涉及一种交叉点铁电性聚合物存储器设备。
背景技术
在微电子领域里，一直面临着找到更快捷、更密集和更加节约成本的数据存储解决方案的压力。无论数据存储装置是快速、芯片内建(on-die)的存储器，例如静态随机访问存储器(SRAM)，还是稍微慢些、嵌入式的动态随机访问存储器(eDRAM)，甚至是更慢的芯片外建(off-die)的动态随机访问存储器(DRAM)，或者是海量存储用的磁性或者永磁性的光盘，每一种技术都需要不断发展，以满足增加速度和容量的需求。
据发现，有些聚合物表现出铁磁性。聚偏二氟乙烯(PVDF，重复部分的结构式为(CH2-CF2)n)和它的一些共聚物是这种聚合物中的其中之一。另一持续存在的压力是对非易失数据存储装置更低的耗电要求，尤其是对可能使用诸如闪存或者磁盘驱动器这类的存储介质的可移动式平台数据存储装置。
本领域需要的是一种非易失、低功率的数据存储解决方案。
发明内容
为了以一种方式获知本发明上面所述的和其他的优点，下面将参照本发明的特定实施例，给出以上已经简短描述的本发明的更具体的介绍，其中实施例是根据附图说明的。这些附图仅仅描绘本发明的一般实施例，该实施例没有必要按比例绘制，因此也不要视为是限制它的范围；在理解这点的基础上，通过使用附图，结合其他的特征和细节来描述和解释本发明。其中，
图1是说明本发明的一个实施例中的一个制造阶段的半导体结构的正截面图；
图2是图1中描绘的半导体结构经过进一步处理后的正截面图；
图3是图2中描绘的半导体结构经过进一步处理后的正截面图；
图4是图3中描绘的半导体结构经过进一步处理后的正截面图；
图5是交叉点聚合物存储器单元的正截面图，它表示图4中描绘的半导体结构经过进一步处理后的结构；
图6是交叉点聚合物存储器单元的正截面图，它表示图4中描绘的半导体结构经过进一步处理后的结构；
图7是描述方法实施例的流程图；和
图8是根据本发明一个实施例的存储系统的侧视图。
具体实施方式
本发明涉及铁电性聚合物存储设备，其包括夹在一排电极之间的铁电性聚合物结构，电极用于获取穿过铁电性聚合物结构的电信号。悉知这种聚合物的铁磁性，设计者们大胆地利用这种性能，将铁磁性聚合物分子定向排列作为数据存储设备。通过筛选优选的界面层，可以完成一项精心的设计。这样可以大大提高非易失存储器的可靠性和存储性能。
铁电性聚合物存储设备可以称为交叉点矩阵聚合物存储结构。由于铁电性聚合物组合物实施例的机械敏感性和热敏性，本发明提出了聚合物存储器结构的表面工程解决方案。
交叉点矩阵聚合物存储器结构可以包括第一电极。在所述第一电极上可以设置保护膜。在所述保护膜和衬底上设置铁电性聚合物结构。按与所述第一电极和第一保护膜成交叉布局的结构来设置第二电极和第二保护膜。
下面的描述中包括一些术语，例如上部的、下部的、第一、第二等，它们仅仅用于描述，并不视为是限制性的。这里描述的本发明的装置或者器件的实施例在许多位置和方向都可以被制造、使用或者运送。
现在将参照附图，其中同一结构将用同样的标号表示。为了最清楚地表示本发明的结构，这里包括的附图是集成电路结构的概略图。因而，制造结构的真正外观，例如显微照片中的，可能看起来有些不同，但仍包含了本发明中的基本结构。而且，附图仅仅示出了理解本发明所必不可少的结构。本领域公知的其他结构没有包括在内，以保持视图的清晰。
图1是根据一个实施例在铁电性聚合物(ferroelectric polymer，FEP)存储器的制造过程中的存储器结构10的正截面图。图中描绘的衬底12用掩膜14图案化，通过掩膜14，凹槽16在衬底12中已经形成。如图2中描绘的，凹槽16用于接受第一或者下部电极18。根据本领域公知的电导体，第一电极18可以通过任意适合的电导体材料的化学气相沉积(CVD)形成。在一个实施例中，第一电极18是铝材质。在又一实施例中，第一电极18是铜或者铜合金材质。第一电极18(和在图5中描绘的第二电极34)的厚度取决于具体的光刻技术和设计要求。图2还示出了在掩膜14上及其上方的外部电极材料18’，二者都将移去。
在一个实施例中，如图2中描绘的，利用物理气相沉积(PVD)，一开始沉积第一电极18，形成自对准的结构。第一电极18可以由本领域公知的任意适合的电导体材料组成。当利用PVD形成时，为了少接触或者不接触凹槽16中的第一电极18上表面上方的侧壁20，可以用对准的方式完成电极18。如果视准仪(collimator)的宽高比(aspect ratio)设置为等于或者超过凹槽16的宽高比，对准的PVD将阻止电极材料与已经沉积的材料的上表面上方的侧壁20之间的接触。为了图案化凹槽16和在衬底12上形成第一电极18，掩膜14可以保留在原处。PVD形成第一电极18后，根据公知技术，例如湿法剥离或者灰化掩膜和冲洗衬底，可以移走掩膜14。因此，利用掩膜移除技术，在图2中描绘的掩膜14上的外部电极材料18’也移除了。
图3表示为了形成自对准的电极结构，进一步处理后的存储器结构10。在衬底12和第一电极18上形成保护层22。为了与凹槽16的侧壁20接触，可以通过CVD或者PVD形成保护层22。CVD和PVD操作条件是本领域公知的，并且经常由具体应用、要沉积的材料和被生产物件的热衡算(thermal budget)决定。在一个实施例中，根据公知技术，利用原子层化学气相沉积(ALCVD)形成保护层22。
保护层22可以是金属、难熔金属，或者金属或难熔金属的合金。此外，保护层22还可以是金属、难熔金属及其合金的氮化物、氧化物或者碳化物。而且，可以选用以上物质的组合形成复合保护层。保护层22的一个实施例包括氮化钛层。另一实施例包括氧化钛层。这里详细阐明了保护层22关于材料方面的细节。
图4表示进一步处理后的存储器结构10。保护层22在垂直面上已经被减缩，余下第一电极18上的第一或者下部保护膜24。垂直面的减缩可以通过机械抛光、化学机械抛光(CMP)、化学腐蚀以及类似方法完成。在一个实施例中，虽然衬底12在Z方向上的垂直面是允许有一些减缩的，但CMP采用的是对衬底12有选择性的化学配方。于是，形成了具有衬底12、第一电极18和第一保护膜24的镶嵌(damascene)结构。
第一保护膜24可以由选自金属、难熔金属、它们的合金、它们的氮化物、氧化物、碳化物及其组合中的材料组成。在一个实施例中，第一保护膜24可以是金属，例如铝。在另一实施例中，第一保护膜24可以是难熔金属，例如钛；难熔金属氮化物，如氮化钛(TiN)；或者难熔金属氧化物，如二氧化钛(TiO2)，可以是金红石型或者锐钛矿型。其它难熔金属可以包括钛、锆、铪以及类似金属。其它难熔金属还可以包括钴以及类似金属。其它难熔金属还可以包括铬、钼、钨以及类似金属。其它难熔金属还可以包括钪、钇、镧、铈以及类似金属。
在一个实施例中，第一保护膜24是通过TiN或者TiO2的CVD、PVD或者ALCVD而形成的。第一保护膜24可以具有从约10纳米(nm)到约100nm的厚度范围，优选约20nm到约50nm。随着第一保护膜24的形成，存储器结构10已准备好在衬底12上接受FEP结构。
图5表示进一步处理后的存储器结构10。在一个实施例中，第一或者下部FEP层26通过Langmuir-Blodgett沉积技术，在衬底12和第一保护膜24上形成。所述Langmuir-Blodgett(L-B)沉积技术是本领域中公知的。它通常包括将衬底浸渍在容器中的室温处理工艺，容器中盛有在浸渍过程中将沉淀在衬底上的流体物质。此后，旋压(spin-on)FEP层28在第一FEP层26上及其上方形成。旋压FEP层28可以是这样形成的：将胶浆(puddle prime)中的流体FEP物质沉积在衬底12上大约5到25秒，然后以每分钟约300转(rpm)到6000转的速度旋转衬底12大约5到20秒。
旋压FEP层28形成后，第二或者上部的FEP层30通过L-B沉积技术在旋压FEP层28上及其上方形成。第一FEP层26和第二FEP层30的形成分别代表了旋压FEP层28的表面工程技术，其可以减少FEP结构38分别和第一电极18及第二电极34之间的界面处的损坏。换句话说，为了防止损坏，旋压FEP层28需要与电极隔离时，通过分别形成至少一层第一FEP层26或第二FEP层30的表面工程技术，有助于实现优选的隔离。此外，FEP层26和30的垂直厚度可以在约4.5埃到约45埃的范围内选择。一个有关厚度的实施例是约5个单层或者约23埃。
各种聚合物都可以用来形成第一FEP层26和第二FEP层30。在一个实施例中，FEP层26和30选自聚氟乙烯和聚乙烯氟化物、它们的共聚物以及它们的组合。在另一实施例中，FEP层26和30选自聚氯乙烯和聚乙烯氯化物、它们的共聚物以及它们的组合。在另一实施例中，FEP层26和30选自聚丙烯腈、它的共聚物以及它们的组合。在另一实施例中，FEP层26和30选自聚酰胺、它的共聚物以及它们的组合。其他实施例可以包括以上不同类型物质的交叉组合，例如多氟化物(polyfluoride)和聚酰胺或者多氟化物和聚丙烯腈。
在一个实施例中，第一FEP层26和第二FEP层30是L-B沉积聚合物，其中聚合物选自(CH2-CF2)n，(CHF-CF2)n，(CF2-CF2)m，它们的“(-”相((-phase)和“(-，(-，(-，”相，优选为“(-”相；(CH2-CF2)m-(CHF-CF2)m共聚物，它的“(-，(-，(-，”相和“(-”相，优选为“(-”相的(CH2-CF2)n-(CHF-CF2)m共聚物；及它们的组合。(CH2-CF2)n-(CHF-CF2)m共聚物可以表示为P(VDF-TrFE)或者聚偏二氟乙烯-三氟乙烯。在一个具体的实施例中，第一FEP层26和第二FEP层30是(CH2-CF2)n-(CHF-CF2)m共聚物，其中n加m等于1，且其中n在约0.6-0.9的范围内，优选约0.7-0.8，更优选约0.75。
更可取的是形成晶态铁电性聚合物的第一层26和第二层30。通过“晶态”可以理解，根据Miller-Bravais指数晶格系统或者类似系统，L-B沉积技术可以形成高度有序结构的聚合物，其中基本上首先形成一个单层。在一个实施例中，形成的单层P(VDF-TrFE)共聚物可以有约4.5埃的垂直面。
大多数聚合物体系呈现一定程度的无规立构性，然而L-B技术已经能得到基本上全同立构的聚合物膜。在利用L-B沉积技术形成共聚物时，在相同的沉积条件下，膜比单体更不易趋向全同立构。在某些情况下，可能形成间同立构膜，即使聚合物或者共聚物膜中的官能团比其他的更大。基于同样的原因，L-B沉积技术可以得到间同立构共聚物，但是这种共聚物也趋向于无规立构，这取决于共聚物膜是否形成为无规的、规则的、嵌段的或者接枝的共聚物。
当通过L-B沉积技术形成几个单层的FEP结构时，晶态结构可能开始偏离高度有序(全同立构的或者间同立构的)的晶格结构。在一个实施例中，形成5个单层的结构。在另一实施例中，形成10个单层的结构。因此，在薄层界面上不是形成高度有序的单晶晶格结构，而是形成有位错的单层或者单层组的薄片。5或10个单层的结构的晶体属性可以与假设的高度有序的5或10个单层的结构相比，具有约20％-80％的结晶体。在一个实施例中，FEP结构中结晶度的有序量(全同立构或者间同立构的程度)在约1/3-2/3的范围内，优选大于1/2并且小于等于95％的薄层结构。晶体结构的有序度通过测试技术可以量化，如扫描电子显微镜、X-射线衍射和其他技术。在严格控制的操作条件下，对于5或10个单层的结构以及单层数在5-10之间的结构，结晶度可以高达约95％。
设置在层26和30之间的旋压FEP层28同样可以由以上公开的聚合物、共聚物、它们的组合以及相应比例的其中任意一种制成。旋压FEP层28的厚度可以在约500埃到约2000埃的范围内，优选约600埃到约1500埃之间，更优选约700埃到约1000埃之间。
图5还图示了进一步的处理，其中第二或者上部保护膜32和第二或者上部电极34以一种被称为“交叉点”36阵列的结构形成，这种阵列使第一电极18和第二电极34间的FEP结构38暴露出来。换句话说，如果第二电极34宽度也约为W时，交叉点36或者第一电极18的宽度W向上到第二电极34的投影暴露出了面积约为W的平方的FEP结构。作为存储器元件实施例，在投影区域内的FEP结构38可能是最易于写入和读取的。
存储器结构10的交叉点36在X方向上的尺寸受具体的掩膜技术的最小特征尺寸(minimum-feature)的限制。比方说，光刻技术工艺流程可能有0.25微米、0.18微米、0.13微米和0.11微米的最小特征尺寸。将来可能实现的其他最小特征尺寸也适用于本发明。如这里所述的，第二保护膜32和第二电极34在Z方向的厚度分别与第一保护膜24和第一电极18的厚度匹配。
图6表示本发明的另一实施例。在一个实施例中，通过本领域公知的L-B技术形成单层晶态FEP层126。
图6中，存储器结构110包括衬底112和凹槽116，在凹槽116的侧壁120内设置有第一或者下部电极118和第一保护膜124。单层晶态FEP层126设置在衬底112和第一保护膜124上及其上方。晶态FEP层126上及其上方设置第二保护膜132。因此，设置在第二保护膜132上及其上方的是第二或者上部电极134。约为宽度W的平方的区域定义的交叉点136在第一电极118和第二电极134之间。根据一个实施例，交叉点136包括数据存储用的信号界面。晶态FEP结构138因而在单层FEP层126外形成。结晶度可以在约20％到约95％的范围内，并且在该范围内，优选大于约50％。
对比多层结构，例如图5中描绘的FEP结构38，该实施例存在一些优点。虽然厚约4.5埃、约45埃，或者其2倍，也就是约90埃的厚度可能不足以阻止在第二保护膜32的ALCVD过程中聚合物/电极界面处的较大损坏，但是利用额外的处理时间可以制作更厚的层。
额外的处理时间可以来自于单层晶态铁电性聚合物层126用的权衡(trade-off)过程，其中126可能比图5中描绘的铁电性聚合物结构38更薄。然而，权衡是指：通过L-B沉积技术形成单层FEP层的过程中的沉积时间可能扩展为包括形成图5中描绘的铁电性聚合物结构38以前所需的所有处理时间。
因此，本来可以用于图5中描绘的多层FEP结构的表面工程处理的以下的处理时间可以用于形成图6中描绘的晶态FEP结构138：用于第一FEP层26的开车、沉积和停车时间，用于FEP层28的开车、旋压、固化和停车时间，以及用于第二FEP层30的开车、沉积和停车时间。因而，单层晶态FEP层的厚度可以在约100埃到约2000埃或者更高的范围内，仅仅取决于特定应用的设计要求。其他厚度可以为约200埃到约1500埃的范围。其他厚度还可以为约300埃到约1000埃的范围。
在另一实施例中，旋压FEP层也可以是类似于图6中描绘的单层、晶态FEP结构138的独立(stand-alone)FEP结构。与图6中所描绘的区别仅在于结构138是旋压层，而不是L-B沉积层。应该注意的是：这种旋压FEP结构138的结晶度可能低于通过L-B沉积形成的晶态FEP结构138的结晶度。然而，旋压层优选应该至少具有50％的结晶度。
可能被选定的旋压FEP结构138的厚度可以在约300埃到约2000埃或更大的范围内。在旋压实施例中，可能要详述FEP结构的表面工程技术，即通过ALCVD分别形成第一保护膜124和第二保护膜132，以及使用PVD形成第二电极134。
下面的讨论适用于图5和图6中描绘的结构。根据公知技术，优选ALCVD形成保护膜24和32，或者124和132。由于FEP结构38或者138具有物理接触敏感和温度敏感的特性，通过CVD形成第二电极34或134并不是优选的，但是由于ALCVD要求更低的处理温度，所以可以通过ALCVD形成保护膜24、32或者124、132。第二保护膜32、132形成后，在基本不会损坏FEP结构38、138的条件下，通过PVD分别形成第二电极34、134。
图7是表示工艺流程实施例，描述FEP结构的存储器单元的制造和FEP结构的表面工程技术。工艺700包括各种工艺流程替换方案。首先，工艺700从710在衬底上形成第一电极开始。衬底可以是具有逻辑结构和其他诸如嵌入式存储器结构的硅。逻辑的和/或者嵌入式存储器可以包括诸如n型掺杂金属氧化物硅(n-MOS)、p型掺杂MOS(p-MOS)、互补型MOS(CMOS)、双极性CMOS(BiCMOS)和其他的类似结构。衬底还可以是在边缘上包含有行和列寻址通讯的处理器。如这里所述的，衬底还可以是玻璃纤维树脂(FR)型结构。
在衬底上，发明的实施例是设置为与第一和第二电极在边缘上接触。如这里所述的，710形成第一电极之后，工艺流程继续720形成第一保护膜。然后，工艺流程可以进行如这里所述的各种实施例。在一个实施例中，进行730L-B沉积第一FEP层。接着，732在所述第一FEP层上及其上方形成旋压FEP层。然后，734根据L-B技术沉积第二FEP层。
如这里所述的，在另一工艺流程实施例中，进行740单层、结晶L-B沉积以形成如图6中描绘的晶态FEP层126，累积成晶态FEP结构138。为获得优选的厚度，虽然L-B沉积可能比旋压沉积更慢，但它可以形成1到约1000或者更多的层。如这里所述的，在另一工艺流程实施例中，750形成单层旋压FEP层，累积成如这里所述的FEP结构。
FEP结构形成后，工艺流程继续760，以对齐第二电极的方式形成第二保护膜。如这里所述的，可以在ALCVD条件下形成第二保护膜，这样基本不会损坏FEP结构的整体性。然后，770在第二保护膜上及其上方形成第二电极。
FEP结构的界面损坏可能仅在形成第二保护膜的过程中比较重要。按照一个表面工程工艺流程，可以省略730L-B沉积工艺。因此，工艺流程将这样进行：710形成下部电极、720形成下部保护膜、732旋压形成FEP层、734L-B沉积上部晶态FEP层、760形成上部保护膜和770形成上部电极。根据本实施例，工艺可以在不需要处省略。
本发明的一个实施例是存储器系统。图8是根据本发明的一个实施例的插进主机(未示出)内的存储器系统800的局部侧视图。除了主机(未示出)，存储器系统800可以包括设置在衬底812上的存储器件810，其中衬底可以是微处理器硅或者类似物。或者，衬底812可以是诸如玻璃纤维树脂(FR)卡或者包含有称为FR4的通用型主板一样的板。
图8中，衬底812绘制为微处理器硅，其上可以包含有逻辑电路。主机用的物理界面814也绘制在图8中。在一个实施例中，物理界面814可以是双列直插式(dual in-line)引线框，将其设置在主板、扩展卡、专用集成电路(ASIC)板或者类似的板上。图8中还示出了信号界面816A、816B。在该实施例中，信号界面816A可以是从存储器件810到物理界面814的封装结构之间的连接线。信号界面816B也可以包括引线框，例如用于双列直插式封装的。信号界面的其他实施例可以包括包含有光波导和空间传送器/接收器设备的光界面。
发明的存储器系统800的数据存储部分可以包括设置在衬底812上的存储器件810。如这里所述的，存储器件810可以包括如这里所述的设置在衬底上的第一电极、FEP结构和第二电极。另外，存储器件810可以包括如这里所述的第一和第二晶态FEP膜，作为防止电极-FEP界面损坏的表面工程解决方案。此外，可以采用如这里所述的本发明的存储器系统的更具体的实施例。
本发明的存储器系统800可以使用各种物理界面，这取决于合适的主机。存储器系统800可以具有配置为不同主机类型的物理界面，其中主机类型选自通讯主机，例如PCMCIA卡界面、有或没有无线通讯功能的个人数据助理(PDA)和手持主机，如蜂窝式电话。主机类型还可以是移动数据存储界面，其可以包括闪存卡界面(compact flash card interface)、索尼公司生产的MEMORY STICK界面、Iomega公司生产的HIP ZIP或者PEERLESS界面、英特尔公司生产的POCKET CONCERT界面和其他的。主机类型还可以是可移动式存储介质界面、台式个人计算机扩展槽界面以及类似界面。在每个例子中，特定的物理界面814的外观会变化以适应主机的必需插座等。同样，特定的信号界面816的外观会变化以适应主机的必需插头等。
比方说，PCMCIA卡具有一至少包括该卡的长侧面的物理界面，其中该卡与卡座的连接是由摩擦产生的和可调整的。PCMCIA卡用的信号界面至少包括卡后端的多触点母插座(female multi-contact socket)和卡前端的特定的插入式引出口(plug-in outlets)。
低操作电压是优选的，本发明的实施例实现了这一点。根据实施例，开关电压可以在约0.5V到低于9V的范围内，优选约0.5V到5V的范围。根据实施例，该电压可能涉及破坏性的读取方法和写入方法。象闪存那样的非易失存储器可能要求电荷泵(charge pump)技术获得足够的电压以写入浮栅(floating gate)。本发明提出了非易失存储器用的低电压技术，从而避免了对电荷泵技术和其他高电压存储器技术的需要。
下面是制作本发明实施例的方法例子。可以参考图1-5。首先，提供衬底12，包括本发明的交叉点聚合物存储器结构用的包含有象氧化硅那样的双电性材料的逻辑承载(logic-bearing)硅。在衬底12中，蚀刻凹槽16，并在凹槽16内形成PVD铝第一电极18。通过CVD再形成TiN保护层。另外，由于热衡算的限制，可以用PECVD代替通常更高温度的TiN的CVD。
通过TiN的PECVD，填入凹槽16以形成保护层22之后，再进行减缩存储器结构10的Z方向侧面的CMP过程，将保护层22转化为镶嵌保护膜24。在L-B沉积条件下，从P(VDF-TrFE)形成厚度为约5埃到约45埃、优选约23埃的第一晶态FEP层26。因为铁电性聚合物结构FEP38的表面工程工艺仅对在形成结构38后暴露出来要处理的聚合物材料有意义，所以如这里所述的，可以省略第一晶态铁电性聚合物层26。接着，形成厚度为约500埃到约2000埃的旋压FEP层28，优选约1000埃。旋压FEP层28是这样形成的：将胶浆(puddle prime)中的流体FEP物质首先沉积在衬底12上大约5到25秒，然后以每分钟约300转(rpm)到约6000转的速度旋转衬底12大约5到20秒。旋压FEP层28包括(CH2-CF2)n-(CHF-CF2)m共聚物，其中n加m等于1，且其中n约为0.75。
第二或者上部晶态FEP层26是通过L-B沉积从P(VDF-TrFE)形成的，厚度为约5埃到约45埃，优选约23埃。如果第一晶态FEP层26或第二晶态FEP层30存在，本例中的层包括(CH2-CF2)n-(CHF-CF2)m共聚物，其中n加m等于1，且其中n约为0.75。
然后，在对于第一电极18的交叉点构造中图案化掩膜(未示出)。掩膜图案露出的宽度大致为第一电极宽度。然后，在约100℃或者低于100℃下操作的PVD或者ALCVD条件下，形成厚度为约10纳米到约100纳米的TiN保护层。然后，通过PVD形成第二电极，同样也在约150℃或者低于150℃的条件下操作，以保护FEP结构38。根据该例子，交叉点矩阵聚合物存储器结构在低于9V的范围内操作，优选约0.5V-5V。根据实施例，该电压与破坏性的读取方法和写入方法有关。
本领域的技术人员应该理解到，在不违反附加的权利要求中表达的本发明的原则和范围的情况下，可以对为了解释本发明的特点而描述和详细说明的各部分和方法阶段的具体细节、材料和设置进行各种变换。

Claims (29)

1.一种制造存储设备的方法，包括：
在衬底上形成第一电极；
在所述衬底上形成铁电性聚合物结构；
在所述铁电性聚合物结构上形成上部保护膜；和
在第二保护膜上形成第二电极。
2.如权利要求1所述的方法，其中所述上部保护膜是第二保护膜，并且还包括：
在所述第一电极上形成第一保护膜。
3.如权利要求2所述的方法，其中在所述第一电极上形成第一保护膜还包括：
在所述第一电极上形成自对准的第一保护膜。
4.如权利要求2所述的方法，其中在所述第一电极上形成第一保护膜还包括：
通过选自机械抛光、化学机械抛光、化学腐蚀和它们的组合的方法，从所述第一电极和第一保护膜在衬底内形成镶嵌结构。
5.如权利要求2所述的方法，其中通过选自金属、难熔金属、它们的合金、它们的氮化物、氧化物和碳化物以及它们的组合的物质的原子层化学气相沉积形成所述第一保护膜和所述第二保护膜。
6.如权利要求1所述的方法，其中形成铁电性聚合物结构还包括：
在所述衬底上形成第一铁电性聚合物层；
在所述第一铁电性聚合物层上形成旋压铁电性聚合物层；
在所述旋压铁电性聚合物层上形成第二铁电性聚合物层。
7.如权利要求1所述的方法，其中形成铁电性聚合物结构还包括：
在所述衬底上Langmuir-Blodgett沉积第一晶态铁电性聚合物层；
在所述第一铁电性聚合物层上形成旋压铁电性聚合物层，其中所述旋压铁电性聚合物层选自聚氟乙烯和聚乙烯氟化物、聚氯乙烯和聚乙烯氯化物、聚丙烯腈、聚酰胺、它们的共聚物以及它们的组合；
在所述旋压聚合物层上Langmuir-Blodgett沉积第二晶态铁电性聚合物层；和
其中所述第一和第二晶态铁电性聚合物层选自聚氟乙烯和聚乙烯氟化物、聚氯乙烯和聚乙烯氯化物、聚丙烯腈、聚酰胺、它们的共聚物以及它们的组合。
8.如权利要求2所述的方法，其中通过选自钛金属、钛金属合金、至少一种氮化钛、至少一种碳化钛、至少一种氧化钛及其组合的组合物的原子层化学气相沉积形成所述第一和第二保护膜。
9.如权利要求1所述的方法，其中通过化学气相沉积形成第一电极且通过物理气相沉积形成第二电极。
10.如权利要求1所述的方法，其中在所述衬底上形成铁电性聚合物结构还包括：
在所述衬底上Langmuir-Blodgett沉积单层、晶态铁电性聚合物层。
11.一种存储器件，包括：
设置在衬底上的第一电极；
设置在所述衬底和所述第一保护膜上的铁电性聚合物结构；
设置在所述铁电性聚合物结构上的上部保护膜；和
设置在第二保护膜上及其上方的第二电极。
12.如权利要求11所述的存储器件，其中所述上部保护膜是第二保护膜，并且还包括：
设置在所述第一电极上的第一保护膜。
13.如权利要求11所述的存储器件，其中所述铁电性聚合物结构还包括：
设置在所述衬底上的第一晶态铁电性聚合物层；
设置在所述第一晶态铁电性聚合物层上的旋压铁电性聚合物层；和
设置在所述旋压聚合物层上的第二晶态铁电性聚合物层。
14.如权利要求11所述的存储器件，其中所述铁电性聚合物结构还包括：
设置在所述衬底上的第一晶态铁电性聚合物层，其中所述第一晶态铁电性聚合物层厚度在约5埃到约45埃之间；
设置在所述第一晶态铁电性聚合物层上的旋压铁电性聚合物层，其中所述旋压铁电性聚合物层厚度在约500埃到约2000埃之间；和
设置在所述旋压铁电性聚合物层上的第二晶态铁电性聚合物层，其中所述第二晶态铁电性聚合物层厚度在约5埃到约45埃之间。
15.如权利要求13所述的存储器件，其中所述旋压铁电性聚合物层和所述晶态铁电性聚合物层由同种组合物制成。
16.如权利要求11所述的存储器件，其中所述铁电性聚合物结构还包括：
设置在所述衬底上的第一晶态铁电性聚合物层；
设置在所述第一晶态铁电性聚合物层上的旋压聚合物层；
设置在所述旋压聚合物层上的第二晶态铁电性聚合物层；且
其中所述第一和第二晶态铁电性聚合物层的结晶度在从约1/3到约大于1/2的范围内。
17.如权利要求11所述的存储器件，其中所述铁电性聚合物结构还包括：
设置在所述衬底上的单层、晶态铁电性聚合物层，其中所述单层、晶态铁电性聚合物层的厚度在约100埃到约2000埃的范围内。
18.如权利要求11所述的存储器件，其中所述铁电性聚合物结构还包括选自聚氟乙烯和聚乙烯氟化物、聚氯乙烯和聚乙烯氯化物、聚丙烯腈、聚酰胺、它们的共聚物以及它们的组合的聚合物。
19.如权利要求11所述的存储器件，其中所述铁电性聚合物结构还包括选自(CH2-CF2)n，(CHF-CF2)n，(CF2-CF2)n，它们的“(-，(-，(-，”相和“(-”相；(CH2-CF2)n-(CHF-CF2)m共聚物，  “(-，(-，(-，”相和“(-”相的(CH2-CF2)n-(CHF-CF2)m共聚物；及它们的组合的聚合物。
20.如权利要求11所述的存储器件，其中所述铁电性聚合物结构还包括选自“(-”相的(CH2-CF2)n-(CHF-CF2)m共聚物的共聚物，其中n加m等于1，且其中n在约0.6-0.9的范围内。
21.一种交叉点矩阵聚合物存储器结构，包括：
设置在衬底上的第一铝或者铜电极；
设置在所述第一电极上及其上方的第一难熔金属氮化物或者氧化物保护膜；
设置在所述衬底和所述第一保护膜上的铁电性聚合物结构；
设置在所述铁电性聚合物结构上的第二难熔金属氮化物或者氧化物保护膜；和
设置在所述第二难熔金属氮化物保护膜上及其上方的第二铝或者铜电极。
22.如权利要求21所述的交叉点矩阵聚合物存储器结构，其中所述铁电性聚合物结构还包括：
设置在所述衬底上的第一晶态铁电性聚合物层，其中所述第一晶态铁电性聚合物层厚度在约5埃到约45埃之间；
设置在所述第一晶态铁电性聚合物层上的旋压铁电性聚合物层，其中所述旋压铁电性聚合物层厚度在约500埃到约2000埃之间；和
设置在所述旋压聚合物层上的第二晶态铁电性聚合物层，其中所述第二晶态铁电性聚合物层厚度在约5埃到约45埃之间；和
其中所述第一和第二晶态铁电性聚合物层的结晶度在从约1/3到约大于1/2的范围内。
23.如权利要求21所述的交叉点矩阵聚合物存储器结构，其中所述铁电性聚合物结构还包括：
设置在所述第一难熔金属氮化物或者氧化物保护膜上及其上方，且在所述第二难熔金属氮化物或者氧化物保护膜下及其下方的晶态铁电性聚合物层，其中所述晶态铁电性聚合物层的厚度在约100埃到约2000埃的范围内；且
其中所述第二难熔金属氮化物或者氧化物保护膜设置在所述晶态铁电性聚合物层上及其上方。
24.如权利要求21所述的交叉点矩阵聚合物存储器结构，其中所述铁电性聚合物结构还包括选自(CH2-CF2)n，(CHF-CF2)n，(CF2-CF2)m，它们的“(-，(-，(-，”相和“(-”相；(CH2-CF2)n-(CHF-CF2)m共聚物，“(-，(-，(-，”相和“(-”相的(CH2-CF2)n-(CHF-CF2)m共聚物；及它们的组合的聚合物。
25.如权利要求21所述的交叉点矩阵聚合物存储器结构，其中所述铁电性聚合物结构还包括选自“(-，(-，(-”相和“(-”相的(CH2-CF2)n-(CHF-CF2)m共聚物的共聚物，其中n加m等于1，且其中n在约0.6-0.9的范围内。
26.如权利要求21所述的交叉点矩阵聚合物存储器结构，其中所述铁电性聚合物结构还包括(CH2-CF2)n-(CHF-CF2)m共聚物中的“(-”相的(CH2-CF2)n，其中n加m等于1，且其中n在约0.7-0.8的范围内。
27.一种存储器系统，包括：
设置在主机用的物理界面上的衬底；
设置在所述衬底上的存储器件，所述存储器件包括：
设置在衬底上的第一电极；
设置在所述第一电极上及其上方的第一保护膜；
设置在所述衬底和所述第一保护膜上的FEP结构；
设置在所述FEP结构上的第二保护膜；和
设置在所述第二保护膜上及其上方的第二电极；
所述存储器件和所述主机通讯用的信号界面；和
主机。
28.如权利要求27所述的存储器系统，其中所述物理界面被配置成选自PCMCIA卡界面、闪存卡界面、存储器条式卡界面、台式个人计算机扩展槽界面和可移动式存储介质界面的主机界面。
29.如权利要求27所述的存储器系统，其中所述铁电性聚合物结构包括：
设置在所述衬底上的第一晶态铁电性聚合物层；
设置在所述第一晶态铁电性聚合物层上的旋压铁电性聚合物层；和
设置在所述旋压聚合物层上的第二晶态铁电性聚合物层。
CNB028118111A 2001-06-29 2002-06-28 低电压和界面免损聚合物存储器设备及其制造方法 Expired - Fee Related CN100416838C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/897,174 2001-06-29
US09/897,174 US6756620B2 (en) 2001-06-29 2001-06-29 Low-voltage and interface damage-free polymer memory device

Publications (2)

Publication Number Publication Date
CN1554099A true CN1554099A (zh) 2004-12-08
CN100416838C CN100416838C (zh) 2008-09-03

Family

ID=25407458

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028118111A Expired - Fee Related CN100416838C (zh) 2001-06-29 2002-06-28 低电压和界面免损聚合物存储器设备及其制造方法

Country Status (7)

Country Link
US (2) US6756620B2 (zh)
KR (1) KR100592605B1 (zh)
CN (1) CN100416838C (zh)
AU (1) AU2002345992A1 (zh)
DE (1) DE10296984B4 (zh)
TW (1) TW548769B (zh)
WO (1) WO2003003377A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409626A (zh) * 2014-10-16 2015-03-11 中国科学院上海技术物理研究所 一种pvdf基高压电系数薄膜的制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) * 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US7275135B2 (en) * 2001-08-31 2007-09-25 Intel Corporation Hardware updated metadata for non-volatile mass storage cache
US7152125B2 (en) * 2001-09-25 2006-12-19 Intel Corporation Dynamic master/slave configuration for multiple expansion modules
DE10223113B4 (de) * 2002-05-21 2007-09-13 Infineon Technologies Ag Verfahren zur Herstellung einer photolithographischen Maske
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
US20050146923A1 (en) * 2003-12-24 2005-07-07 Diana Daniel C. Polymer/metal interface with multilayered diffusion barrier
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7173842B2 (en) * 2004-03-31 2007-02-06 Intel Corporation Metal heater for in situ heating and crystallization of ferroelectric polymer memory film
US7205595B2 (en) * 2004-03-31 2007-04-17 Intel Corporation Polymer memory device with electron traps
US7064066B1 (en) * 2004-12-07 2006-06-20 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric and a titanium carbide gate electrode
KR20060070716A (ko) * 2004-12-21 2006-06-26 한국전자통신연구원 유기 메모리 소자 및 제조 방법
NO322202B1 (no) * 2004-12-30 2006-08-28 Thin Film Electronics Asa Fremgangsmate i fremstillingen av en elektronisk innretning
CN100377868C (zh) * 2005-03-24 2008-04-02 中国科学院物理研究所 用于磁性/非磁性/磁性多层薄膜的核心复合膜及其用途
US7323418B1 (en) * 2005-04-08 2008-01-29 Spansion Llc Etch-back process for capping a polymer memory device
NO324539B1 (no) * 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
US20070126001A1 (en) * 2005-12-05 2007-06-07 Sung-Yool Choi Organic semiconductor device and method of fabricating the same
KR100751882B1 (ko) * 2006-01-06 2007-08-23 박철민 고분자강유전체램의 하부전극 표면 개질 방법 및 그 방법에의해 제조된 고분자강유전체램
US8226876B1 (en) * 2006-05-09 2012-07-24 The United States Of America As Represented By The Secretary Of The Navy Solid state extrusion of semi-crystalline fluoro-polymer films
KR20090059811A (ko) * 2007-12-07 2009-06-11 한국전자통신연구원 유기 메모리 소자 및 그의 제조방법
US20130001809A1 (en) * 2009-09-29 2013-01-03 Kolpak Alexie M Ferroelectric Devices including a Layer having Two or More Stable Configurations
KR20110062904A (ko) * 2009-12-04 2011-06-10 한국전자통신연구원 저항형 메모리 장치 및 그 형성 방법

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623038A (en) * 1969-12-19 1971-11-23 Gte Sylvania Inc Pheral layer magnetic thin film element
US4538884A (en) * 1981-07-10 1985-09-03 Canon Kabushiki Kaisha Electro-optical device and method of operating same
US4593456A (en) * 1983-04-25 1986-06-10 Rockwell International Corporation Pyroelectric thermal detector array
DE3788634D1 (de) * 1986-12-17 1994-02-10 Canon Kk Verfahren und Gerät zur optischen Aufnahme.
JPH0828000B2 (ja) 1987-05-27 1996-03-21 株式会社リコー 強誘電性高分子光メモリ−
FR2621757A1 (fr) * 1987-10-09 1989-04-14 Thomson Csf Reseau neuronal programmable a polymere ferroelectrique
US5592643A (en) * 1988-12-22 1997-01-07 Framdrive Ferroelectric storage device emulating a rotating disk drive unit in acomputer system and having a parallel data interface
JP3020529B2 (ja) * 1989-12-29 2000-03-15 富士通株式会社 光駆動量子化装置
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
SE503039C2 (sv) * 1994-07-19 1996-03-11 Forskarpatent I Linkoeping Ab Elektroluminescerande anordning samt sätt att framställa denna
NO303098B1 (no) * 1995-06-23 1998-05-25 Opticom As Optisk datalagringsmedium med diffraktive optiske elementer og fremgangsmÕte til skriving og lesing av data i dette
NO301506B1 (no) * 1995-06-23 1997-11-03 Opticom As Fremgangsmåte ved optisk datalagring samt databærende medium
NO952545D0 (no) * 1995-06-23 1995-06-23 Opticon As Fremgangsmåte til skriving av data i et optisk minne
WO1997001854A1 (en) * 1995-06-28 1997-01-16 Bell Communication Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
JPH0982079A (ja) * 1995-07-10 1997-03-28 Fujitsu Ltd 光学的記憶装置
US6066581A (en) * 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits
NO955337D0 (no) * 1995-12-28 1995-12-28 Hans Gude Gudesen Optisk minneelement
US5777356A (en) * 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5890016A (en) * 1996-05-07 1999-03-30 Intel Corporation Hybrid computer add in device for selectively coupling to personal computer or solely to another add in device for proper functioning
US6005791A (en) * 1996-06-12 1999-12-21 Gudesen; Hans Gude Optical logic element and optical logic device
NO304859B1 (no) * 1997-06-06 1999-02-22 Opticom As Optisk logisk element og fremgangsmÕter til henholdsvis dets preparering og optiske adressering, samt anvendelse derav i en optisk logisk innretning
US5864932A (en) * 1996-08-20 1999-02-02 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
DE19640211A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
NO304956B1 (no) * 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
NO973993L (no) * 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6005707A (en) * 1997-11-21 1999-12-21 Lucent Technologies Inc. Optical devices comprising polymer-dispersed crystalline materials
US5927206A (en) * 1997-12-22 1999-07-27 Eastman Kodak Company Ferroelectric imaging member and methods of use
NO306529B1 (no) * 1998-01-16 1999-11-15 Opticom As Transistor
EP1051745B1 (en) * 1998-01-28 2007-11-07 Thin Film Electronics ASA A method for generating electrical conducting or semiconducting structures in two or three dimensions, a method for erasing the same structures and an electric field generator/modulator for use with the method for generating
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
NO307360B1 (no) * 1998-02-25 2000-03-20 Thin Film Electronics Asa Flersjikts matriseadresserbar logisk innretning med flere individuelt matriseadresserbare og stablede tynnsjikt av et aktivt materiale
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
WO2000038234A1 (en) * 1998-12-04 2000-06-29 Thin Film Electronics Asa Scalable data processing apparatus
KR100329773B1 (ko) * 1998-12-30 2002-05-09 박종섭 에프램 소자 제조 방법
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
JP2000208622A (ja) 1999-01-12 2000-07-28 Tokyo Electron Ltd 半導体装置及びその製造方法
US6242935B1 (en) * 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
JP2000237952A (ja) * 1999-02-19 2000-09-05 Hitachi Ltd 研磨装置および半導体装置の製造方法
KR100313253B1 (ko) * 1999-03-10 2001-11-05 노태원 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
DE60042811D1 (de) * 1999-06-04 2009-10-08 Seiko Epson Corp Herstellungsverfahren für eine ferroelektrische Speichervorrichtung
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6541863B1 (en) * 2000-01-05 2003-04-01 Advanced Micro Devices, Inc. Semiconductor device having a reduced signal processing time and a method of fabricating the same
US6723113B1 (en) * 2000-01-19 2004-04-20 Cordis Neurovascular, Inc. Inflatable balloon catheter seal and method
JP3956190B2 (ja) * 2000-01-28 2007-08-08 セイコーエプソン株式会社 強誘電体キャパシタアレイ及び強誘電体メモリの製造方法
NO312180B1 (no) * 2000-02-29 2002-04-08 Thin Film Electronics Asa Fremgangsmåte til behandling av ultratynne filmer av karbonholdige materialer
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
NO315728B1 (no) * 2000-03-22 2003-10-13 Thin Film Electronics Asa Multidimensjonal adresseringsarkitektur for elektroniske innretninger
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6357056B2 (en) * 2000-04-18 2002-03-19 Control Fluidics, Inc. Water saving toilet system
US6566276B2 (en) * 2000-06-06 2003-05-20 Ekc Technology, Inc. Method of making electronic materials
NO312698B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
NO20004236L (no) * 2000-08-24 2002-02-25 Thin Film Electronics Asa Ikke-flyktig passiv matriseinnretning og fremgangsmåte for utlesing av samme
NO312699B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
US20020024835A1 (en) * 2000-07-07 2002-02-28 Thompson Michael O. Non-volatile passive matrix device and method for readout of the same
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
NO316580B1 (no) 2000-11-27 2004-02-23 Thin Film Electronics Asa Fremgangsmåte til ikke-destruktiv utlesing og apparat til bruk ved fremgangsmåten
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
NO312928B1 (no) * 2001-02-26 2002-07-15 Thin Film Electronics Asa Ikke-destruktiv utlesing
SE520339C2 (sv) * 2001-03-07 2003-06-24 Acreo Ab Elektrokemisk transistoranordning och dess tillverkningsförfarande
US6587250B2 (en) * 2001-03-07 2003-07-01 Acreo Ab Electrochromic device
ATE393411T1 (de) * 2001-03-07 2008-05-15 Acreo Ab Elektrochemische pixel-einrichtung
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
US6466473B2 (en) * 2001-03-30 2002-10-15 Intel Corporation Method and apparatus for increasing signal to sneak ratio in polarizable cross-point matrix memory arrays
WO2002088203A2 (en) * 2001-05-02 2002-11-07 3M Innovative Properties Company Aqueous emulsion polymerization in the presence of ethers as chain transfer agents to produce fluoropolymers
US20020174289A1 (en) * 2001-05-21 2002-11-21 Chow David G. Method and apparatus to enhance testability and validation of memory
JP4587604B2 (ja) * 2001-06-13 2010-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6624457B2 (en) * 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6798003B2 (en) * 2001-07-20 2004-09-28 Intel Corporation Reliable adhesion layer interface structure for polymer memory electrode and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6524887B2 (en) * 2001-07-20 2003-02-25 Intel Corporation Embedded recess in polymer memory package and method of making same
US6522568B1 (en) * 2001-07-24 2003-02-18 Intel Corporation Ferroelectric memory and method for reading the same
US6611448B2 (en) * 2001-07-30 2003-08-26 Intel Corporation Ferroelectric memory and method for reading the same
US6841818B2 (en) * 2001-09-03 2005-01-11 Thin Film Electronics Asa Non-volatile memory device utilizing dueterated materials
US6529398B1 (en) * 2001-09-27 2003-03-04 Intel Corporation Ferroelectric memory and method for reading the same
US6833593B2 (en) * 2001-11-09 2004-12-21 Thin Film Electronics Asa Electrode means, a method for its manufacture, an apparatus comprising the electrode means as well as use of the latter
US6724511B2 (en) * 2001-11-16 2004-04-20 Thin Film Electronics Asa Matrix-addressable optoelectronic apparatus and electrode means in the same
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6775173B2 (en) * 2001-11-28 2004-08-10 Hans Gude Gudesen Matrix-addressable apparatus with one or more memory devices
NO314524B1 (no) * 2001-11-30 2003-03-31 Thin Film Electronics Asa Fremgangsmåte til lesing av celler i en passiv matriseadresserbar innretning, samt innretning for utförelse av fremgangsmåten
US6762950B2 (en) * 2001-11-30 2004-07-13 Thin Film Electronics Asa Folded memory layers
US6646903B2 (en) * 2001-12-03 2003-11-11 Intel Corporation Ferroelectric memory input/output apparatus
US6498746B1 (en) * 2001-12-03 2002-12-24 Intel Corporation Disturbing a ferroelectric memory array in a particular direction
US6724028B2 (en) * 2001-12-10 2004-04-20 Hans Gude Gudesen Matrix-addressable array of integrated transistor/memory structures
US6683803B2 (en) * 2001-12-14 2004-01-27 Thin Film Electronics Asa Apparatus and methods for data storage and retrieval
US6649504B2 (en) * 2001-12-14 2003-11-18 Thin Film Electronics Asa Method for fabricating high aspect ratio electrodes
US6635498B2 (en) * 2001-12-20 2003-10-21 Texas Instruments Incorporated Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch
US6876567B2 (en) * 2001-12-21 2005-04-05 Intel Corporation Ferroelectric memory device and method of reading a ferroelectric memory
US6646904B2 (en) * 2001-12-21 2003-11-11 Intel Corporation Ferroelectric memory and method of reading the same
US6952375B2 (en) * 2001-12-24 2005-10-04 Intel Corporation Self-timed voltage-subtraction sneak current cancellation method and apparatus
US6570440B1 (en) * 2001-12-24 2003-05-27 Intel Corporation Direct-timed sneak current cancellation
US6914839B2 (en) * 2001-12-24 2005-07-05 Intel Corporation Self-timed sneak current cancellation
US20030154426A1 (en) * 2002-02-11 2003-08-14 David Chow Method and apparatus for programmable BIST and an optional error counter
NO316637B1 (no) * 2002-03-25 2004-03-15 Thin Film Electronics Asa Volumetrisk datalagringsapparat
US7203886B2 (en) * 2002-03-27 2007-04-10 Intel Corporation Detecting and correcting corrupted memory cells in a memory
US6842357B2 (en) * 2002-04-23 2005-01-11 Intel Corporation Nondestructive sensing mechanism for polarized materials
US7727777B2 (en) * 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US6920060B2 (en) * 2002-08-14 2005-07-19 Intel Corporation Memory device, circuits and methods for operating a memory device
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US20040102054A1 (en) * 2002-11-25 2004-05-27 Leeson Michael J. Method of removing edge bead during the manufacture of an integrated circuit
US6925015B2 (en) * 2002-11-26 2005-08-02 Intel Corporation Stacked memory device having shared bitlines and method of making the same
US20040214009A1 (en) * 2003-04-28 2004-10-28 Ebrahim Andideh Adhesion promoting technique
US7026670B2 (en) * 2003-04-30 2006-04-11 Intel Corporation Ferroelectric memory device with a conductive polymer layer and a method of formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409626A (zh) * 2014-10-16 2015-03-11 中国科学院上海技术物理研究所 一种pvdf基高压电系数薄膜的制备方法

Also Published As

Publication number Publication date
KR20040015762A (ko) 2004-02-19
US20040150023A1 (en) 2004-08-05
KR100592605B1 (ko) 2006-06-23
DE10296984B4 (de) 2009-01-15
WO2003003377A3 (en) 2004-04-15
US6756620B2 (en) 2004-06-29
US6952017B2 (en) 2005-10-04
US20030001176A1 (en) 2003-01-02
DE10296984T5 (de) 2004-10-14
CN100416838C (zh) 2008-09-03
AU2002345992A1 (en) 2003-03-03
TW548769B (en) 2003-08-21
WO2003003377A2 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
CN100416838C (zh) 低电压和界面免损聚合物存储器设备及其制造方法
US8980649B2 (en) Method for manufacturing non-volatile magnetic memory cell in two facilities
CN1199193C (zh) 只读存储器和只读存储器件
CN1148806C (zh) 电容器及其制造方法
CN1819204A (zh) 使用介孔材料的非易失性纳米沟道存储器件
WO2012034394A1 (zh) 一种三维结构非易失存储器阵列及其制备方法
CN1729538A (zh) 磁阻式随机存取存储器技术中改善磁堆栈表面粗糙度的双层化学机械抛光方法
US6798003B2 (en) Reliable adhesion layer interface structure for polymer memory electrode and method of making same
CN1416173A (zh) 铁电电容器和半导体器件
CN100424818C (zh) 电容器结构及其形成方法
CN1653549A (zh) 于镶嵌结构中制造磁性随机存取内存补偿单元的方法
CN1607668A (zh) Sonos存储器及其制造和操作方法
CN1630040A (zh) 制造凹式栅极结构的方法
CN217544619U (zh) 存储单元及存储器
US20020155666A1 (en) Ferroelectric memory and electronic apparatus
CN1320928A (zh) 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵
CN1294625C (zh) 半导体装置及其制造方法
CN113793852A (zh) 自对准图形工艺方法及金属互连结构
CN112384978A (zh) 采用cpu向3d xpoint芯片键合的新颖集成方案
CN110739395A (zh) 阻变存储器及其制备方法
CN1099702C (zh) 半导体器件的生产方法
CN1889266A (zh) 耐高温单片集成微传感器结构及系统集成方法
CN117616894A (zh) 三维存储装置及其制造方法
CN115835652A (zh) 一种非易失性存储器结构及制备方法
CN117616895A (zh) 三维存储装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20180628