CN1572024A - 晶片堆叠的方法和装置 - Google Patents

晶片堆叠的方法和装置 Download PDF

Info

Publication number
CN1572024A
CN1572024A CNA028204484A CN02820448A CN1572024A CN 1572024 A CN1572024 A CN 1572024A CN A028204484 A CNA028204484 A CN A028204484A CN 02820448 A CN02820448 A CN 02820448A CN 1572024 A CN1572024 A CN 1572024A
Authority
CN
China
Prior art keywords
counterdie
coupled
substrate
welding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028204484A
Other languages
English (en)
Inventor
E·里耶斯
F·厄斯汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN1572024A publication Critical patent/CN1572024A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

通过向其表面上淀积了焊接指的衬底附着下晶片而构成集成电路封装件。一个下模及其相关的焊接指偏离衬底的中心。下模一般用下焊接线与衬底的焊接指电耦合。上晶片至少堆叠在一个下模上。上晶片用焊接线与它所机械耦合的下模进行电耦合。各个下模可以用跨越下焊接线的焊接线桥耦合到另一下模。上晶片可以用焊接线桥与任一或所有下模进行电耦合。

Description

晶片堆叠的方法和装置
                           发明背景
发明领域
本发明一般涉及集成电路，尤其涉及在集成电路衬底上的晶片堆叠。
相关技术描述
硅层上的集成会是昂贵的。一般而言，可以通过降低晶体管的尺寸来提高晶片上晶体管的数目。然而，制造必须由不同类电路(如模拟、数字)组成的集成电路(IC)封装件会造成各种问题。
例如，一个问题在于：用0.25μm技术制造一个电路，而用0.18μm技术制造了另一电路。集成电路设计者必须或者制造两个单独的集成电路，或者试图用0.18μm技术设计0.25μm技术的电路。两种解决方案都是不可接受的，因为第一种提高了用多个集成电路封装件制造的电子产品的尺寸和成本，而第二种解决方案要求额外的时间和成本来设计新电路。
组合电路的另一问题是与在一个晶片上设计不同电路相关联的成本。这要求重新设计晶片并设计附加的处理来制造晶片。
在IC封装件内组合电路的一种解决方案是对包括不同技术的单独晶片进行堆叠。这种印模堆叠处理会限制一个晶片在另一晶片的顶部，因为要求晶片与衬底上的焊接指电耦合。晶片和衬底目前是用它们相应外围的焊垫和焊接指制造的，使得从焊垫到焊接指的连接线在大部分侧面上都围绕晶片。
晶片堆叠的另一难题是把上晶片的电路电耦合到下模的线路而不首先进到衬底。这会在已经密集布局的衬底上要求附加的焊接指。因此需要一种通过晶片堆叠提高IC封装件的电路密度的更有效且较低廉的方法。
                           发明概述
本发明的晶片堆叠方法和集成电路(IC)封装件装置允许制造包括多种电路技术的IC封装件。晶片堆叠方法通过堆叠并耦合多个晶片以产生一集成电路装置，该装置与非堆叠的集成电路大小相同但有更多功能，从而在IC封装件层次上进行集成。
通过在偏离衬底中心的衬底位置处组合多个焊接指，本发明的IC封装件是可能的。这允许向离开第一晶片横向的衬底上添加附加的晶片，第一晶片位于该偏移位置处。
横向晶片和堆叠的晶片各自的焊垫在预定区域内被组合，该区域与第一晶片上特殊组合的焊垫相对应。位于离开第一晶片横向的晶片用跨越多个下焊接线的焊接线桥直接耦合到第一晶片。堆叠的晶片用到一组特殊组合的焊垫的焊接线与第一晶片电耦合。
用于构成集成电路装置的方法包括生成具有多个焊接指的衬底。下模与该衬底相耦合。这种耦合既包括机械地把晶片附着于衬底，又包括用焊接线把晶片电路与焊接指电耦合。
上晶片机械地附着于下晶片。然后把上晶片电耦合到衬底，使得上晶片上的焊垫与多个焊接指相耦合。上晶片可以用附加的焊接线与下模电耦合。
如果第二下模附着于衬底，则焊接线桥把上晶片与第二下模电耦合。焊接线桥还可以把第二下模与第一下模电耦合。
                          附图简述
图1是采用本发明晶片堆叠方法的集成电路装置的一个实施例的切面图。
图2示出按照本发明的晶片堆叠方法和装置的衬底焊接指的图。
图3示出采用本发明晶片堆叠方法的集成电路装置的另一实施例的切面图。
图4示出本发明晶片堆叠方法的流程图。
图5示出结合本发明晶片堆叠方法的移动站的框图。
图6示出采用本发明晶片堆叠方法的集成电路装置的还有一个实施例。
                     优选实施例的详细描述
本发明能够通过堆叠晶片而设计包括各种技术的集成电路。然后，使用晶片到衬底的线焊接把堆叠的晶片耦合到衬底，并且或用晶片到晶片的线焊接、或用跨越任何下线焊接的晶片到晶片线桥使堆叠的晶片彼此耦合。
图1说明了本发明集成电路装置的切面图。该装置包括衬底(101)，衬底(101)具有迹线的电路图案、通路(即通过小孔电镀的通路，耦合了衬底内不同的迹线层)以及焊接指。使用本领域公知的工艺把电路图案蚀刻到衬底上的金属层中。在一实施例中，衬底(101)包括BT树脂(BT-Resin)材料。其它实施例为衬底使用了本领域公知的其它材料。
使用焊球(105)把衬底(101)附着于电路板，焊球(105)与衬底(101)的下侧耦合。这些焊球(105)与衬底迹线的输入/输出焊垫耦合。当要在电路板上装配包括该衬底的集成电路封装件时，焊球(105)被加热到其熔点，使它们粘附于电路板上的相应焊垫。这种装配处理是本领域已知的，因此不再讨论。
本发明的下模(110和112)使用晶片附着环氧树脂层(115和117)与衬底(101)机械地耦合。该环氧树脂(115和117)把晶片(110和112)牢牢地附着于衬底(101)。类似地，堆叠在下模(112)顶部的晶片(111)使用类似的环氧树脂(116)附着于晶片(112)。该环氧树脂(116)也提供了上下模之间的电绝缘。
下模(110和112)用焊接线(126)与衬底焊接指电耦合。焊接线(126)把晶片(112)上的焊垫与焊接指(133)相耦合。
类似地，堆叠的晶片(111)包括通过焊接线(125和128)与下模(112)上的焊垫电耦合的焊垫。堆叠的晶片(111)上的某些焊垫还可以通过焊接线(120)与衬底(101)上的焊接指(130)相耦合。
此外，晶片可以通过焊接线桥(127)彼此耦合。焊接线桥(127)把与衬底(101)耦合的一个晶片(112)耦合到另一晶片(110)，而同时跨越下焊接线(126)。尽管图1说明了从一下模(112)到另一下模(110)的焊接线桥，然而可以在许多不同的实施例中实现焊接线桥。其中一晶片需要与另一晶片电耦合或者通过下焊接线上方电耦合到衬底的任何实施例都会要求焊接线桥。例如，焊接线桥还可以把堆叠的晶片(111)连接到第二下模(110)，而同时跨越第一晶片(112)的下焊接线。
在优选实施例中，与衬底电耦合的晶片是移动站调制解调器(112)和闪存(110)。堆叠在移动站调制解调器(112)上的晶片(111)是带有存储器的模拟电路。其它实施例使用带有其它功能的晶片。
为了简洁，图1中未示出所有所需的焊接线。本领域中公知：要求上百条焊接线来正确地装配集成电路。下面讨论的图2的实施例说明了这一点。
图2说明了带有焊接指(201)的衬底(200)的实施例，衬底(200)可以用在使用本发明晶片堆叠方法的集成电路装置中。在该实施例中，衬底(200)包括224个焊接指(201)，它们用于把衬底(200)顶部的晶片(210、220和225)与迹线和通路相耦合。
为了简洁，图2中未示出迹线和通路。如本领域所公知，迹线把焊接指耦台到通路，通路又耦合到衬底下侧的焊垫。
尽管典型的现有技术衬底的所有焊接指都朝向封装件的中心，然而本发明根据晶片布局使焊接指位于衬底的不同区域。例如，在图2所示的实施例中，焊接指位于衬底(200)的角落(205)。这种布局允许把三个下模(210、220和225)安装在衬底上。第四个晶片(215)堆叠在较大的晶片(210)上，下面将讨论。
参照图2，下模1(210)包括其外部周围的第一行焊垫(226)，这些焊垫使用焊接线(230)耦合到焊接指(201)。堆叠的晶片(215)也通过焊接线(235)与晶片1(210)电耦合，焊接线(235)把堆叠晶片(215)上的焊垫与下模(210)上的内部焊垫相连。堆叠晶片(215)上的附加焊垫组(236、237)用焊接线耦合到衬底(200)上的焊接指。
其余的下模(220和225)用焊接线桥(240和245)耦合到晶片1(210)。晶片3(220)包括在晶片(220)一侧分成组的焊垫(250)。这些焊垫用焊接线(240)桥接到晶片1(210)上的相应焊垫组(251)。
类似地，晶片4(225)包括在离晶片1(210)最近的一侧上成组的焊垫(255)。这些焊垫用焊接线(245)桥接到晶片1(210)上的相应焊垫组(256)，形成与第一行相邻的第二行焊垫。
图2所述的焊接指和晶片的位置仅仅为了说明目的。具有不同电路功能的其它实施例会要求不同数量的焊接指、不同的晶片数量和大小以及不同的晶片布局。例如，如图3所述，另一实施例可能有不止一个堆叠的晶片。
图3说明了本发明集成电路装置的另一实施例的切面图。该装置类似于图1的实施例，除了图1的堆叠的晶片会根据各个晶片的功能而被分成单独的晶片以外。
例如，在优选实施例中，图1的堆叠晶片兼有模拟电路和存储器的功能。如果这两种功能用独立的技术(如0.25μm和0.18μm)来设计，则如图3所述，可以单独地制造晶片，并将其附着于下模。
参展图3，下模(312)通过晶片附着环氧树脂层(317)与衬底(301)耦合。上晶片(311和315)使用基本类似的环氧树脂耦合到下模(312)。单独晶片(310)可以用另一环氧树脂层(315)附着于衬底(301)。
然后使用焊接线(325和335)把上晶片(315和311)耦合到下模(312)。还使用焊接线(326和328)把下模(312)耦合到衬底(301)。
如在前面的实施例中，可以使用焊接线桥(327)来跨越任何下焊接线(326)。在该实施例中，一个焊接线桥(327)把上晶片(311)的电路耦合到最远晶片(310)的电路，而同时跨越下焊接线(326)。
上述实施例仅示出具有堆叠晶片的一个晶片。其它实施例把任何数量的堆叠晶片置于任何数量的下模上。唯一限制是实施例所期望的集成电路封装件的尺寸。
图4说明了本发明的晶片堆叠方法。通过根据要构成的集成电路的功能来设计迹线、通路和焊接指的位置，而首先生成衬底(步骤401)。本发明的焊接指不要求集中在衬底上。
还设计并制造了晶片(步骤405)。晶片设计完全取决子集成电路封装件要执行的功能。在优选实施例中，要求调制解调器功能，因此晶片会包括数字调制解调器晶片、模拟电路晶片、RAM存储器晶片以及闪存晶片。
如图2的实施例中所述，制造某些晶片，其焊垫在一侧分分成组。这简化了线焊接处理。关于哪些晶片的焊垫沿一侧分成组的选择取决于晶片在衬底上的位置。
然后把晶片附着于衬底(步骤410)。在该步骤中，晶片使用前述的晶片附着环氧树脂机械地耦合到衬底。其它实施例可以使用其它方法把晶片机械地连接到衬底。
然后，要被堆叠的晶片机械地耦合到下模(步骤415)，其方式与下模附着于衬底的方式类似。该步骤可以包括把一个晶片耦合到一个晶片的顶部、把多个晶片耦合到一个晶片的顶部或者把多个晶片耦合到多个晶片的顶部。
然后使用晶片到衬底的线焊接处理把下模电耦合到衬底(步骤420)。该处理包括使用线焊接设备在晶片上的焊垫和衬底上的焊接指之间附着一焊接线。
根据需要执行晶片到晶片的线焊接处理(步骤425)。该处理包括线焊接设备在堆叠晶片上的焊垫和堆叠晶片所机械耦合的下模上的焊垫之间附着一焊接线。为要求与下模电连接的每个堆叠晶片执行该处理。
然后可以执行晶片到晶片的焊接线桥处理(步骤430)。该步骤在衬底上分开的晶片之间提供电连接。桥处理包括线焊接设备在衬底一侧上的晶片和衬底另一侧上的晶片之间附着一焊接线。焊接线跨越前面在晶片到衬底处理或晶片到晶片处理中安装的任何下方的焊接线。桥焊接线可以连接与衬底耦合的两个晶片。桥焊接线还可以连接两个晶片，其中一个晶片与衬底耦合，第二个晶片堆叠在晶片上。作为第三实施例，桥焊接线可以连接两个堆叠的晶片。
图5说明了结合本发明集成电路装置的移动站的框图。移动站包括发射机(502)和接收机(501)，两者与移动站调制解调器(510)耦合。然后把调制解调器(510)耦合到天线(503)。
发射机取得来自麦克风(505)的听觉信号，并且为调制解调器处理它们。在某些情况下，根据移动站的类型，发射机(502)可以在调制解调器(510)的调制之前对来自麦克风(505)的听觉信号进行数字化。调制解调器(510)把移动站的数字信号转化成模拟信号，用于由天线(503)进行发送。
调制解调器(510)还把接收到的模拟信号转化成要被移动站的接收机(501)使用的数字信号。然后，接收机(501)为移动站的使用而处理该数据。这种使用包括扬声器(506)把信号作为听觉信号进行发送。
移动站被像微处理器或其它控制设备这样的处理器(504)所控制。处理器耦合到发射机(502)和接收机(501)并且控制它们的功能。
显示屏(507)和键区(508)耦合到处理器(504)，用于显示用户在键区(508)上输入的信息。例如，用户可以使用键区(508)输入一电话号码，该电话号码被显示在显示屏(507)上并随后使用发射机(502)被发送到基站。
在优选实施例中，本发明的集成电路装置是移动站调制解调器。集成电路装置的其它实施例包括要求具有多功能的集成电路封装件的任何电子产品。
图6说明了使用本发明晶片堆叠方法的IC封装件的另一实施例。该IC封装件包括衬底(600)，其具有偏离衬底(600)中心的主要下模(601)的焊接指。然而，在该实施例中，焊接指沿着衬底(600)的中线分成组，但是更朝向衬底的一个边沿。晶片1(601)在该焊接指分组的中心耦合到衬底。
第二下模(603)位于衬底(600)上，在离晶片1(601)的侧面并且与晶片1(601)的一个边沿和衬底(600)的一个边沿平行。在该实施例中，没有焊接指围绕晶片3(603)。然而在其它实施例中，晶片3(603)也由焊接指环绕。
晶片2(602)机械地耦合到晶片1(601)的顶部。在该实施例中，晶片2(602)耦合到晶片1(601)的一个角落。其它实施例把晶片2耦合到晶片1(601)上的其它位置。
晶片4(604)机械地耦合到晶片3(603)的顶部。在该实施例中，晶片4比晶片3(603)较长且较窄。其它实施例为该晶片使用其它尺寸和形状。
如在前面的实施例中，晶片1(601)包括一个外围行的焊接焊垫(610-613)，它们用下焊接线耦合到周围的衬底焊接指。晶片1还具有一组内部的焊接焊垫(605)，它们用焊接线耦合到晶片2(602)。
晶片1(601)另外有第二行外围焊接焊垫(615)，它们沿着最接近于晶片3和4(603和604)的晶片的一侧分成组。这个第二行的外围焊接焊垫(615)基本与晶片该侧的外面行外围焊垫(613)相邻。
晶片2(602)包括沿着晶片三侧的外围焊接焊垫(635-637)。焊接焊垫(635)的一侧耦合到下模1(601)的内部焊接焊垫(605)。焊接焊垫(636和637)的其它两侧耦合到衬底上焊接指(630和631)的一子集部分。
晶片3(603)包括一行焊接焊垫(620)，它们沿着最接近于晶片1(601)的晶片的一侧分成组。这些焊接焊垫与晶片1(601)以及晶片3和4(603和604)之间的衬底上的一行焊接指(621)相耦合。
晶片4(604)包括一行焊接焊垫(625)，它们沿着最接近于晶片1(601)的晶片的一侧分成组。晶片4(604)通过这些焊接焊垫耦合到晶片1(601)，用桥焊接线把晶片3的焊接指(625)耦合到晶片1(601)的第二行外围焊接焊垫(615)。这些桥焊接线跨越下焊接线，所述下焊接线把晶片1(601)和晶片3(603)耦合到衬底的焊接指(621)。
尽管优选实施例使用了晶片来执行移动站调制解调器、存储器和模拟电路的功能，然而其它实施例可以堆叠任何功能的晶片。数模转换器、模数转换器和射频接收机仅仅是可被堆叠的晶片的一些示例。
总之，通过在与衬底耦合的另一晶片顶部堆叠多个较小晶片，可以构成包括多重晶片技术的集成电路装置。然后，晶片可以彼此电耦合，并且/或者通过线焊接处理耦合到衬底。上晶片通过晶片到晶片的线焊接处理耦合到下模。多个下模可以通过线焊接桥处理彼此相连，线焊接桥跨越了下焊接线。

Claims (22)

1.一种构成包括堆叠晶片的集成电路装置的方法，所述方法包括：
生成包括多个焊接指的衬底，多个焊接指被分组在衬底的偏离位置中，所述偏离位置相对于衬底中心而偏离；
把第一下晶片耦合到偏离位置中的衬底，所述第一下晶片具有多个外围焊垫和多个内部焊垫；
用多个内部焊垫把堆叠的晶片耦合到第一下晶片；以及
把堆叠晶片耦合到衬底，使得堆叠晶片与偏离位置中的多个焊接指的一个子集相耦合。
2.如权利要求1所述的方法，其特征在于，所述把第一下模耦合到衬底包括：使用环氧树脂把第一下模机械地耦合到衬底。
3.如权利要求1所述的方法，其特征在于，所述把第一下模耦合到衬底包括：使用下模焊接线把多个外围焊垫与多个焊接指电耦合。
4.如权利要求1所述的方法，其特征在于还包括：把第二下模耦合到衬底，所述第二下模用跨越下焊接线的焊接线桥与第一下模相耦合。
5.如权利要求4所述的方法，其特征在于还包括：用跨越下焊接线的焊接线桥把堆叠晶片耦合到第二下模，所述下焊接线用于把第一或第二下模耦合到衬底。
6.一种构成包括堆叠晶片的集成电路装置的方法，所述方法包括：
生成包括多个焊接指的衬底，多个焊接指被分组在衬底的偏离位置中，所述偏离位置相对于衬底中心而偏离；
把第一和第二下模耦合到衬底，以便用第一组下焊接线使第一下模外围上的焊垫与多个焊接指相耦合，而用第二组下焊接线使第二下模的一个边沿上的焊垫与多个焊接指相耦合；以及
用通过第一下模上内部焊垫用上焊接线把第一堆叠晶片直接耦合到第一下模。
7.如权利要求6所述的方法，其特征在于，所述耦合第一和第二下模包括：
耦合偏离位置中的第一下模，使得它被在偏离位置中分成组的多个焊接指所环绕；以及
通过桥焊接线把第二下模横向地耦合到第一下模。
8.如权利要求6所述的方法，其特征在于还包括：用桥焊接线把第一堆叠晶片与第二下模电耦合，以便使桥焊接线跨越第一和第二组下焊接线中的至少一组。
9.如权利要求6所述的方法，其特征在于还包括：用焊接线把第一堆叠晶片耦合到衬底。
10.如权利要求6所述的方法，其特征在于还包括：把第二上晶片耦合到第一下模。
11.如权利要求10所述的方法，其特征在于还包括：生成第二下模，其多个焊接焊垫在最接近第一下模的预定区域内分成组。
12.如权利要求10所述的方法，其特征在于还包括：用跨越第一和第二组下焊接线中至少一组的桥焊接线把第二堆叠晶片与第二下模电耦合。
13.如权利要求6所述的方法，其特征在于还包括：
把第三下模耦合到衬底，所述第三下模包括沿着最接近第一下模的第一侧的多个焊垫；以及
用跨越第一组下焊接线的桥焊接线把沿着第三下模第一侧的多个焊垫与第一下模电耦合。
14.一种构成包括堆叠晶片的集成电路装置的方法，所述方法包括：
生成包括多个焊接指的焊底，所述多个焊接指位于偏离衬底中心的晶片区域周围的区域中；
把第一下模与衬底电耦合，使得用下焊接线把第一下模上的第一行外围焊垫耦合到多个焊接指，所述第一下模另外包括在至少一侧上并且与第一行外围焊垫相邻的第二行外围焊垫；
用跨越下焊接线的桥焊接线把第二下模与第一下模电耦合，所述下焊接线从第二下模上的一行焊垫到第一下模上的第二行外围焊垫；
用焊接线把第一和第二堆叠晶片与第一下模电耦合；以及
用焊接线至少把第一堆叠晶片与多个焊接指的一个子集电耦合。
15.一种集成电路装置，包括：
包括多个焊接指的衬底，所述多个焊接指位于偏离衬底中心的晶片区域周围的区域中；
与晶片区域中的衬底耦合、并且在其外围有多个焊垫的第一下模，多个焊垫用下焊接线与焊接指电耦合，所述第一下模还包括在至少一侧上的第二行外围焊垫；
从第一下模横向耦合到衬底的第二下模，所述第二下模包括沿着最接近第一下模的第一侧分组的焊垫；
桥焊接线，用于把第二下模的焊垫与第二行外围焊垫相耦合，使得桥焊接线跨越下焊接线；以及
堆叠晶片，用焊接线直接电耦合到第一下模和多个焊接指的一个子集。
16.一种集成电路装置，包括：
包括多个焊接指的衬底，所述多个焊接指位于偏离衬底中心的晶片区域周围的区域中；
与晶片区域中的衬底耦合的第一下模，所述第一下模有多个第一行外围焊垫用下焊接线耦合到多个焊接指，所述第一下模还包括至少沿着第一侧分成组的多个第二行焊垫；
沿着第一下模的第一侧耦合到衬底的第二下模，所述第二下模包括沿着第一侧分成组的多个焊垫，所述多个焊垫使用跨越下焊接线的桥焊接线耦合到第一下模的多个第二行焊垫；以及
机械地耦合到第一下模的堆叠晶片，所述堆叠晶片包括与第一下模的内部焊垫直接耦合的第一组焊垫，所述堆叠晶片还包括用焊接线与多个焊接指的一个子集电耦合的第二组焊垫。
17.如权利要求16所述的装置，其特征在于还包括第三下模，所述第三下模从第一下模横向地耦合到衬底并且沿着第一下模的第二侧，所述第三下模包括沿着第一侧分成组的多个焊垫与沿着第一下模的第二侧分成组的第二行焊垫相耦合，所述第三下模和第一下模是用跨越下焊接线的桥焊接线耦合的。
18.如权利要求16所述的装置，其特征在于，所述第一上晶片用跨越下焊接线的桥焊接线耦合到第二下模。
19.如权利要求16所述的装置，其特征在于，所述第一下模包括移动站调制解调器功能，所述第二下模包括闪存功能，而所述堆叠晶片包括模拟和存储器功能。
20.在包括多个集成电路的移动站内，一种集成电路装置包括：
包括多个焊接指的衬底，所述多个焊接指位于偏离衬底中心的晶片区域周围的区域中；
第一下模，所述第一下模与晶片区域中的衬底相耦合，并且其外部有多个衬底用下焊接线与焊接指电耦合，所述第一下模还包括在至少一侧上的第二行外围焊垫；
从第一下模横向地耦合到衬底的第二下模，所述第二下模包括沿着最接近第一下模的第一侧分成组的焊垫；
桥焊接线，用于把第二下模的焊垫耦合到第二行外围焊垫，以便使桥焊接线跨越下焊接线；以及
堆叠晶片，用焊接线直接地电耦合到第一下模和多个焊接指的一个子集。
21.一种构成包括堆叠晶片的集成电路装置的方法，所述方法包括：
生成包括多个焊接指的衬底，所述多个焊接指在衬底的偏离位置中分成组，所述偏离位置相对于衬底中心偏离，但沿着衬底中线；
把第一下模耦合到偏离位置中的衬底，所述第一下模具有沿着第一下模的至少一侧的多个第一行外围焊垫、多个内部焊垫以及多个第二行外围焊垫；
把第二下模耦合到衬底的一个边沿和第一下模的一个边沿之间位置中的衬底，所述第二下模包括沿着最接近第一下模的第二下模的一个边沿分成组的多个焊接焊垫；
用下焊接线把第一下模耦合到多个焊接指；
把第二下模耦合到多个焊接指的第一焊接指子集；
把第一堆叠晶片耦合到第一下模，所述第一堆叠晶片包括多个外围焊垫，所述外围焊垫的第一子集用焊接线与内部焊垫相耦合，第一堆叠晶片外围焊垫的第二子集与多个焊接指的一个子集相耦合；
把第二堆叠晶片耦合到第二下模，所述第二堆叠晶片包括沿着第二堆叠晶片的一个边沿分成组的多个焊接焊垫；以及
用跨越下焊接线的桥焊接线把第二堆叠晶片耦合到第一下模，并且把多个第二堆叠晶片焊接焊垫耦合到多个第二行外围焊垫。
22.一种集成电路装置，包括：
包括多个焊接指的衬底，所述多个焊接指在衬底的偏离位置中分成组，所述偏离位置相对于衬底中心偏离，但是沿着衬底的中线；
与偏离区域中的衬底相耦合的第一下模，所述第一下模具有沿着第一下模的至少一侧的多个第一行外围焊垫、多个内部焊垫以及多个第二行外围焊垫；
与衬底的一个边沿和第一下模的一个边沿之间位置中的衬底相耦合的第二下模，所述第二下模包括沿着最接近第一下模的第二下模的一个边沿分成组的多个焊接焊垫；
用下焊接线与多个焊接指耦合的第一下模；
与多个焊接指的第一焊接指子集相耦合的第二下模；
与第一下模相耦合的第一堆叠晶片，所述第一堆叠晶片有多个外围焊垫，所述外围焊垫的第一子集用焊接线与内部焊垫相耦合，所述第一堆叠晶片外围焊垫的第二子集与多个焊接指的一个子集相耦合；
与第二下模相耦合的第二堆叠晶片，所述第二堆叠晶片包括沿着第二堆叠晶片的一个边沿分成组的多个焊接焊垫；以及
第二堆叠晶片，用跨越下焊接线的桥焊接线与第一下模相耦合，并且把多个第二堆叠晶片焊接焊垫耦合到多个第二行外围焊垫。
CNA028204484A 2001-08-17 2002-08-15 晶片堆叠的方法和装置 Pending CN1572024A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/932,160 2001-08-17
US09/932,160 US6680219B2 (en) 2001-08-17 2001-08-17 Method and apparatus for die stacking

Publications (1)

Publication Number Publication Date
CN1572024A true CN1572024A (zh) 2005-01-26

Family

ID=25461876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028204484A Pending CN1572024A (zh) 2001-08-17 2002-08-15 晶片堆叠的方法和装置

Country Status (7)

Country Link
US (2) US6680219B2 (zh)
EP (1) EP1417710A2 (zh)
JP (1) JP2005526376A (zh)
KR (1) KR20040036718A (zh)
CN (1) CN1572024A (zh)
AU (1) AU2002323184A1 (zh)
WO (1) WO2003017327A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000588A (zh) * 2011-09-09 2013-03-27 东琳精密股份有限公司 芯片封装结构及其制造方法
CN109040365A (zh) * 2018-08-16 2018-12-18 维沃移动通信有限公司 一种数据传输方法及移动终端

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030488B2 (en) * 2001-10-30 2006-04-18 Intel Corporation Packaged combination memory for electronic devices
US6976236B1 (en) 2002-04-05 2005-12-13 Procket Networks, Inc. Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package
US7055122B1 (en) * 2002-04-05 2006-05-30 Cisco Technology, Inc. Method for automatically connecting top side conductors with bottom side conductors of an integrated circuit package
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US6998709B2 (en) * 2003-11-05 2006-02-14 Broadcom Corp. RFIC die-package configuration
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
US20050212144A1 (en) * 2004-03-25 2005-09-29 Rugg William L Stacked die for inclusion in standard package technology
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
KR100630685B1 (ko) * 2004-06-22 2006-10-02 삼성전자주식회사 다른 칩을 경유하여 입력 신호를 전달하는 집적회로 장치및 집적회로 멀티 칩 패키지
US7588963B2 (en) * 2004-06-30 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming overhang support for a stacked semiconductor device
US7800205B2 (en) * 2005-09-01 2010-09-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Quad flat pack (QFP) package and flexible power distribution method therefor
US8067831B2 (en) * 2005-09-16 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with planar interconnects
US20070164446A1 (en) * 2006-01-13 2007-07-19 Hawk Donald E Jr Integrated circuit having second substrate to facilitate core power and ground distribution
US7665056B1 (en) * 2006-02-16 2010-02-16 Cadence Design Systems, Inc. Method and system for dynamic placement of bond fingers on integrated circuit package
JP4942020B2 (ja) * 2006-05-12 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US8659175B2 (en) * 2006-06-12 2014-02-25 Stats Chippac Ltd. Integrated circuit package system with offset stack
TWI380427B (en) * 2007-01-16 2012-12-21 Advanced Semiconductor Eng Substrate and the semiconductor package comprising the same
DE102007005862A1 (de) 2007-02-06 2008-08-14 Siemens Audiologische Technik Gmbh Schaltungsvorrichtung mit bebondetem SMD-Bauteil
US20090025459A1 (en) * 2007-07-23 2009-01-29 Cardiac Pacemakers, Inc. Implantable viscosity monitoring device and method therefor
US7867819B2 (en) * 2007-12-27 2011-01-11 Sandisk Corporation Semiconductor package including flip chip controller at bottom of die stack
US7677109B2 (en) * 2008-02-27 2010-03-16 Honeywell International Inc. Pressure sense die pad layout and method for direct wire bonding to programmable compensation integrated circuit die
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
US8043894B2 (en) * 2008-08-26 2011-10-25 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
WO2011152820A1 (en) * 2010-06-01 2011-12-08 Halliburton Energy Services, Inc. Fluid resistivity sensor
US20140159758A1 (en) * 2012-12-12 2014-06-12 Qualcomm Incorporated Assembly for optical backside failure analysis of package-on-package (pop) during electrical testing
US9209081B2 (en) * 2013-02-21 2015-12-08 Freescale Semiconductor, Inc. Semiconductor grid array package
US10497669B2 (en) * 2016-12-21 2019-12-03 Intel Corporation Hybrid die stacking
CN109005489B (zh) * 2017-06-07 2021-03-16 美商富迪科技股份有限公司 麦克风装置
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
US10797020B2 (en) * 2017-12-29 2020-10-06 Micron Technology, Inc. Semiconductor device assemblies including multiple stacks of different semiconductor dies
CN110323141B (zh) 2019-04-15 2021-10-12 矽力杰半导体技术(杭州)有限公司 引线框架结构，芯片封装结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143354A (ja) * 1983-02-04 1984-08-16 Mitsubishi Electric Corp 半導体集積回路装置
JPS628534A (ja) * 1985-07-04 1987-01-16 Seiko Epson Corp 半導体実装構造
JPH0499056A (ja) * 1990-08-06 1992-03-31 Seiko Epson Corp 複合集積回路チップ
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5670824A (en) * 1994-12-22 1997-09-23 Pacsetter, Inc. Vertically integrated component assembly incorporating active and passive components
US6014586A (en) * 1995-11-20 2000-01-11 Pacesetter, Inc. Vertically integrated semiconductor package for an implantable medical device
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US6208018B1 (en) * 1997-05-29 2001-03-27 Micron Technology, Inc. Piggyback multiple dice assembly
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000588A (zh) * 2011-09-09 2013-03-27 东琳精密股份有限公司 芯片封装结构及其制造方法
CN109040365A (zh) * 2018-08-16 2018-12-18 维沃移动通信有限公司 一种数据传输方法及移动终端

Also Published As

Publication number Publication date
JP2005526376A (ja) 2005-09-02
EP1417710A2 (en) 2004-05-12
US6787901B2 (en) 2004-09-07
US20030034563A1 (en) 2003-02-20
WO2003017327A2 (en) 2003-02-27
KR20040036718A (ko) 2004-04-30
WO2003017327A3 (en) 2003-11-20
US6680219B2 (en) 2004-01-20
US20030102569A1 (en) 2003-06-05
AU2002323184A1 (en) 2003-03-03

Similar Documents

Publication Publication Date Title
CN1572024A (zh) 晶片堆叠的方法和装置
CN1193424C (zh) 半导体装置
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
CN2664198Y (zh) 多芯片封装结构
CN102386104B (zh) 四边扁平无接脚封装方法
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1577813A (zh) 电路模块及其制造方法
CN101080958A (zh) 部件内置模块及其制造方法
CN101359659A (zh) 半导体封装及制造方法、半导体模块和包括该模块的装置
CN1934704A (zh) 芯片层叠型半导体装置
CN1531085A (zh) 半导体器件
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN102157394A (zh) 高密度系统级封装方法
CN2636411Y (zh) 多芯片封装结构
CN102176450A (zh) 高密度系统级封装结构
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN102157402B (zh) 系统级封装方法
CN102157502B (zh) 系统级封装结构
CN201994292U (zh) 高密度系统级封装结构
CN1314119C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1808711A (zh) 封装体及封装体模块
CN101383302A (zh) 具有悬垂连接堆叠的集成电路封装系统
GB2366079A (en) A module card and a method for manufacturing the same
CN218827104U (zh) 短打线长度的芯片封装结构
CN217214715U (zh) 一种半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1070467

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1070467

Country of ref document: HK