CN1601696A - 深沟槽电容器结构的制造方法 - Google Patents

深沟槽电容器结构的制造方法 Download PDF

Info

Publication number
CN1601696A
CN1601696A CNA2004100797091A CN200410079709A CN1601696A CN 1601696 A CN1601696 A CN 1601696A CN A2004100797091 A CNA2004100797091 A CN A2004100797091A CN 200410079709 A CN200410079709 A CN 200410079709A CN 1601696 A CN1601696 A CN 1601696A
Authority
CN
China
Prior art keywords
titanium nitride
etching process
polysilicon
groove
nitride post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100797091A
Other languages
English (en)
Other versions
CN1320600C (zh
Inventor
尼基·L·埃德莱曼
理查德·S·怀斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1601696A publication Critical patent/CN1601696A/zh
Application granted granted Critical
Publication of CN1320600C publication Critical patent/CN1320600C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

所公开的是一种制造深沟槽电容器结构的方法，此方法在衬底中形成沟槽、用多晶硅衬里对沟槽进行衬垫、以及沿多晶硅衬里形成氮化钛柱。此方法用基本上各向同性的氯基干法化学物质来腐蚀氮化钛柱。此腐蚀工艺清除氮化钛柱的上部而不影响多晶硅衬里。此腐蚀工艺仅仅冲击氮化钛柱的最上部，致使在腐蚀工艺完成之后，留下的氮化钛柱下部基本上不受此腐蚀工艺的影响。然后，此方法用额外的多晶硅材料填充氮化钛柱与沟槽上部之间的空间。填充此空间的工艺同时形成多晶硅栓塞和多晶硅帽。

Description

深沟槽电容器结构的制造方法
技术领域
本发明一般涉及到制造深沟槽电容器的工艺，更确切地说是涉及到比常规制造方法更有效地腐蚀氮化钛沟槽导体的改进了的腐蚀工艺。
背景技术
在半导体制造技术领域中，可以制作沟槽电容器来储存电荷。随着半导体器件小型化的进展，储存沟槽的图形尺寸已经相应地缩小。目前的存储器件采用开口尺寸小于120nm的沟槽。大量电荷必须被置于各个沟槽中，以便补偿从这些沟槽的电荷泄漏。于是，存储器件的保持时间与各个沟槽中储存的总电流成比例。由于这些沟槽的开口尺寸随图形尺寸减小，故过去借助于增加沟槽在单晶硅中的深度，已经增大了可用的储存面积。为了得到适当的电荷储存，现有技术器件的目前状态要求7.5微米的沟槽深度。
发明内容
本发明提供了一种制造深沟槽电容器结构的方法，此方法在衬底中形成沟槽、用多晶硅对沟槽进行衬垫、以及沿多晶硅衬里形成氮化钛柱。本发明用基本上无离子的氯基化学物质来腐蚀氮化钛柱。此腐蚀工艺清除氮化钛柱的上部而不影响多晶硅衬里。此腐蚀工艺仅仅冲击氮化钛柱的最上部，致使在腐蚀工艺完成之后，留下的氮化钛柱下部基本上不受此腐蚀工艺的影响。然后，本发明用额外的多晶硅材料填充氮化钛柱与沟槽上部之间的空间。填充此空间的工艺同时形成多晶硅栓塞和多晶硅帽。
此氯基化学物质基本上是无氟的(例如小于5％的氟)。此腐蚀工艺采用基本上无偏置的去耦电源(例如采用偏置功率小于100W的去耦电源)。于是，能量离子的轰击非常低，且腐蚀速率基本上是各向同性的(大于90％)。如为了防止腐蚀前沿的微掩蔽和提高腐蚀速率所要求的那样，存在着一点低的自偏置。
由于上述的低偏置，此腐蚀工艺的速率受到原子团(例如Cl、Cl+)的可获量的限制。在高深宽比的沟槽内，这些原子团的扩散率受到努森流的限制，从沟槽入口到底部出现可获得的原子团的梯度。由于沟槽中的反应气体被暴露于TiN，故反应变成受到局部反应剂浓度的限制，或由于沟槽中的梯度而受到质量输运的限制。因此，本发明不需要多晶硅栓塞来保护氮化钛柱的侧面。而且，借助于以这种方式改变凹陷腐蚀，本发明使腐蚀对氮化硅和多晶硅(掺杂的或不掺杂的)更有选择性。借助于消除多晶硅栓塞，本发明节省了大量制造工艺步骤。
结合下列描述和附图，本发明的这些和其它的情况和目的将得到更好的理解。但应该理解的是，下列描述虽然指出了本发明的各个优选实施方案及其大量具体的细节，但仅仅是示例性给出的，而不是限制性的。可以在本发明的范围内进行各种改变和修正，而不偏离其构思，且本发明包括所有这些修正。
附图说明
参照附图，从优选实施方案的下列详细描述从，可以更好地理解本发明，其中：
图1是深沟槽电容器的示意图；
图2A-2F是具有氮化钛导体的深沟槽电容器各个制造阶段的示意剖面图；
图3A-3D是具有氮化钛导体的深沟槽电容器各个制造阶段的示意剖面图；
图4是用于制造深沟槽电容器过程中各个阶段的流程图；而
图5是用于制造深沟槽电容器过程中各个阶段的流程图。
具体实施方式
参照附图所示以及下列描述详术的非限制性实施方案，更充分地解释了本发明及其各种特点和优点。应该指出的是，附图所示的各个图形不必按比例绘制。省略了对众所周知组成部分和加工技术的描述，以便不至于使本发明不必要地难以理解。
沟槽深度增大同时出现的沟槽开口尺寸的减小，大幅度增大了沟槽的深宽比(定义为深度/开口尺寸)，增大了沟槽图形化工艺的复杂性。而且，随着沟槽深宽比增大，器件速度一般同时提高，要求更快的读出/写入时间。
图1示出了形成在诸如单晶硅衬底之类的衬底10中的深沟槽电容器。此沟槽电容器16被形成在通常用节点介质衬里的沟槽内。为了提供额外的隔离，这些结构包括衬底10上的衬垫氧化物12和衬垫氮化物14。
许多普通的沟槽采用掺杂的多晶硅(n多晶)作为导体。沟槽导体对储存电流的电阻随沟槽水力学剖面的平方反比增大。由于电阻的这一固有增大，现有技术器件不充分地对可得到的沟槽表面充电，存储器件的保持时间因而随沟槽开口尺寸减小而减小。
为了克服沟槽电导的上述限制，已经采用了金属填充材料。这些材料的选择受到与硅衬底的兼容性、共形淀积在高深宽比图形中的能力、FEOL DRAM工艺典型的高温(例如1000℃)下热稳定性、以及恰当地加工金属以形成电容器结构的能力的限制。容易满足前3个要求的一种材料是TiN，它组合有或不组合有在TiN淀积之前淀积在节点介质上的n多晶(此处是多晶硅衬里)薄层(亦即150-250埃)。可选的CVD或LPCVD淀积的多晶硅衬里用作化学扩散势垒，还有助于平衡节点介质二侧上的功函数。目前的TiN集成方案包括完全TiN填充方案和用n多晶填充其余区域的部分TiN填充方案。
图2A-2F是示意剖面图，示出了在利用氮化钛导体的深沟槽电容器上进行的各种制造工艺步骤。更具体地说，图2A示出了上面所讨论的衬底10、衬垫氧化物12、衬垫氮化物14。此外，图2A示出了多晶硅衬里20、氮化钛柱22、以及多晶硅栓塞24。图2B示出了例如在化学机械抛光(CMP)工艺中被整平之后的结构。在图2C中，在仅仅冲击多晶硅材料而使衬底10、衬垫氧化物12、衬垫氮化物14、以及氮化钛柱22基本上不受影响的选择性腐蚀工艺中，多晶硅栓塞24中的部分多晶硅衬里20被清除。
接着，在图2D中，湿法腐蚀工艺被用来清除氮化钛柱22的暴露部分。然后如图2E所示，多晶硅帽26被形成在已经清除了多晶硅和氮化钛的沟槽上部。最后，如图2F所示，此结构被整平。
此加工以流程的形式被总结在图4中。更具体地说，在项目400中，氮化钛22被淀积在深沟槽中。然后，在项目402中，多晶硅栓塞24被淀积。接着，如图2B所示，执行化学机械抛光，以便整平结构(项目404)。然后，如图2C所示，在多晶硅上进行凹陷腐蚀(项目406)。图2D所示的湿法腐蚀与项目408所示的清除步骤相同。项目410示出了多晶硅帽26的形成(图2E所示)，图2F所示的整平工艺涉及到项目412。
为了有效清除沟槽顶部的沟槽导体(如图2D所示)，此凹陷腐蚀应该仅仅清除直至所希望深度的材料。例如，通常清除1.5微米的材料，以便为沟槽电容器22的栅和布线提供地方。当采用n多晶作为沟槽导体时，用标准的氟基凹陷工艺，可容易地清除此材料。此凹陷腐蚀被要求对晶片顶部上的典型为氮化硅的抛光停止层材料有选择性。当TiN被用作沟槽导体时，此加工组合采用抛光(如上面图2B所示，以便清除多晶硅栓塞24、TiN 22、以及晶片顶部表面上的多晶硅衬里20)，随之以使多晶硅凹陷(如上面图2D所示，以便清除沟槽中的多晶硅衬里20和栓塞24二者)，然后湿法腐蚀以便清除其余的TiN 22柱状物(如上面图2D所示)。此方法存在着许多问题，包括成本和复杂性(CMP)以及由n多晶凹陷步骤之后留下的TiN柱状物形成颗粒的危险。
理论上，更可取的工艺流程可能是对n多晶(以便保留节点介质的完整性)以及顶部氮化硅14二者而言选择性地腐蚀TiN。借助于首先对n多晶选择性地清除TiN，留下的膜(如果使用的话即n多晶衬里)由沟槽侧壁支持，有关的颗粒从而被减少。TiN的现有技术氟基腐蚀工艺(例如SF6)对氮化硅具有高的选择性，但腐蚀速率低，且对n多晶的选择性低。TiN的现有技术氯基金属腐蚀工艺(例如Cl2/BCl3)对氮化硅以及多晶硅的选择性很差，但TiN的腐蚀速率高。考虑到这些问题，本发明提供了使沟槽中的TiN凹陷而无须多晶硅栓塞24(例如其中TiN的腐蚀速率在凹陷深度以下可忽略的凹陷腐蚀)的方法(图3A-3D和图5所示)。此外，此方法提供了对氮化硅和n多晶二者的高(大于100∶1)的选择性，大幅度简化了沟槽结节中TiN的进入，且减少了加工步骤的数目。此方法从图2A-2F和图4所示的沟槽顶部成形工艺流程中取消了一个淀积(多晶硅栓塞24)、一个CMP(项目404)、以及一个湿法腐蚀步骤(项目408)。
更具体地说，如图3A-3D(以及图5)所示，本发明的这一情况开始于图3A所示的结构，此结构具有衬底10、衬垫氧化物12、衬垫氮化物14、以及多晶硅衬里20。如图5中项目500所示，本发明淀积足够量的氮化钛22，以便形成氮化钛柱。但本发明的这一情况不形成上述的多晶硅栓塞24。代之以如图3B中和项目502所示，用由于低的进入离子能量而基本上各向同性的氯基腐蚀工艺来腐蚀氮化钛柱22。此腐蚀工艺清除了氮化钛柱22的上部而不影响可选的多晶硅衬里20。此腐蚀工艺仅仅冲击氮化钛柱22的最上部分，致使在腐蚀工艺完成之后，留下的氮化钛柱下部基本上不受腐蚀工艺的影响。因此，本发明的这一情况无需多晶硅栓塞24。为了完成加工，如图3C所示，本发明淀积了同时形成栓塞和帽的多晶硅30(项目504)。最后，在项目506中整平此结构(图3D)。
用于TiN凹陷腐蚀的氯基化学基本上是无氟的(例如氟含量小于5％)，且由于离子能量低而基本上是各向同性的。由于上述的低偏置，此腐蚀工艺的速率受到原子团(例如Cl、Cl+)的可获量的限制。在高深宽比的沟槽内，这些原子团的扩散率受到努森流的限制，从沟槽入口到底部出现可获得的原子团的梯度。由于沟槽中的反应气体被暴露于TiN，故反应变成受到局部反应剂浓度的限制，或由于沟槽中的梯度而受到质量输运的限制。因此，本发明不需要原来所需的多晶硅栓塞来保护氮化钛柱的侧面。而且，借助于以这种方式改变凹陷腐蚀，本发明使腐蚀对氮化硅和多晶硅更有选择性。借助于消除多晶硅栓塞，本发明节省了大量费钱的制造工艺步骤。
更具体地说，此腐蚀工艺由于氯基原子团的强烈负载效应而仅仅冲击氮化钛柱的最上表面。随着凹陷腐蚀在沟槽中进行，氯基原子团被可获得的TiN表面迅速消耗。由于沟槽中的努森流特性(亦即，与沟槽侧壁的碰撞几率大于气相碰撞)，氯基原子团的这一消耗仅仅使TiN金属的顶部能够被凹陷。利用本发明的这种情况，TiN的腐蚀速率是TiN高度的阶跃函数，且在凹陷水平以下不能够测量到TiN的浸蚀。这再次避免了引入多晶硅栓塞、随后的CMP步骤、以及由多晶凹陷之后留下的TiN柱状物造成的形成颗粒的问题。而且，此效应随沟槽深宽比的增大而增大，致使本发明的工艺变得精确地可按比例缩小。
项目502所示的腐蚀工艺采用了基本上无偏置的去耦电源(例如采用了偏置功率小于100W的去耦电源)。利用氯基化学，本发明提供了适当的TiN金属腐蚀速率，以便缩短加工时间。利用没有离子能量的氯基原子团，仅仅具有许多可用电子的低功函数材料(例如TiN)才被腐蚀。在不存在能量离子轰击的情况下，氮化硅的功函数使表面不提供足以与氯基原子团进行反应的可用电子。重要的是，利用氯基腐蚀化学(而不是电负性更强的氟基气体)，n掺杂多晶硅的腐蚀速率降低到接近0，大幅度简化了工艺流程。亦即，氟原子团能够抽取电子，因而与n掺杂的多晶硅反应，而氯基原子团不是这样。卤素原子团也不能够在不存在能量离子轰击的情况下从氮化硅抽取电子。原材料的去耦气相等离子体激活被用来提供适当的反应原子团流。
因此，如上所述，本发明的这一情况提供了沟槽中TiN的一种氯基腐蚀工艺，此工艺提供了对硅(包括n掺杂的多晶硅)和介质掩模材料(例如氮化硅、二氧化硅)二者的高选择性。此腐蚀工艺采用低的直流偏置，以便提供对掩模材料的选择性。典型的工作范围是1-50mT压力，50-5000W去耦电源，小于100W的晶片偏置功率。反应气体原材料包含少于5％的氟基卤素(例如CF4、SF6、NF3等)和平衡Cl2(Cl2、BCl3、HCl)或Br(HBr、Br2)基原子团。可以加入总量的0-90％范围内的稀释气体，且稀释气体可以包括He、Ar、N2、Kr等。
此氯基化学基本上是无氟的(例如小于5％的氟)。此腐蚀工艺采用基本上无偏置的去耦电源(例如采用偏置功率小于100W的去耦电源)。于是，能量离子的轰击非常低，且腐蚀速率基本上是各向同性的(大于90％)。如为了防止腐蚀前沿的微掩蔽和提高腐蚀速率所要求的那样，存在着一点低的自偏置。
由于上述的低偏置，此腐蚀工艺的速率受到原子团(例如Cl、Cl+)的可获量的限制。在高深宽比的沟槽内，这些原子团的扩散率受到努森流的限制，从沟槽入口到底部出现可获得的原子团的梯度。由于沟槽中的反应气体被暴露于TiN，故反应速率变成受到局部反应剂浓度的限制，或由于沟槽中的梯度而受到质量输运的限制。因此，本发明不需要多晶硅栓塞来保护氮化钛柱的侧面。而且，借助于以这种方式改变凹陷腐蚀，本发明使腐蚀对氮化硅和多晶硅(掺杂的或不掺杂的)更有选择性。借助于消除多晶硅栓塞，本发明节省了大量制造工艺步骤。
虽然就优选实施方案而言已经描述了本发明，但本技术领域的熟练人员可以理解的是，能够用所附权利要求的构思与范围内的修正来实施本发明。

Claims (26)

1.一种制造深沟槽电容器结构的方法，所述方法包括：
在衬底中形成沟槽；
在所述沟槽中形成氮化钛柱；
用基本上各向同性的卤素基气相化学物质，对所述氮化钛柱进行干法腐蚀，以便清除所述氮化钛柱的上部，而不影响周围的材料；以及
用多晶硅材料填充所述氮化钛柱与所述沟槽的所述上部之间的空间。
2.权利要求1的方法，其中，填充所述空间的所述工艺同时形成多晶硅栓塞和多晶硅帽。
3.权利要求1的方法，其中，所述卤素基化学物质基本上是无氟的。
4.权利要求1的方法，其中，所述卤素基化学物质具有少于5％的氟。
5.权利要求1的方法，其中，所述腐蚀工艺包括采用基本上无偏置的去耦电源。
6.权利要求1的方法，其中，所述腐蚀工艺包括采用偏置功率小于100W的去耦电源。
7.权利要求1的方法，其中，所述腐蚀工艺基本上是无离子的。
8.一种制造沟槽电容器结构的方法，所述方法包括：
在沟槽中形成氮化钛柱；
用基本上无离子的卤素基化学物质，对所述氮化钛柱进行腐蚀，以便清除所述氮化钛柱的上部；以及
用多晶硅材料填充所述氮化钛柱与所述沟槽的所述上部之间的空间。
9.权利要求8的方法，其中，填充所述空间的所述工艺同时形成多晶硅栓塞和多晶硅帽。
10.权利要求8的方法，其中，所述卤素基化学物质基本上是无氟的。
11.权利要求8的方法，其中，所述卤素基化学物质具有少于5％的氟。
12.权利要求8的方法，其中，所述腐蚀工艺包括采用基本上无偏置的去耦电源。
13.权利要求8的方法，其中，所述腐蚀工艺包括采用偏置功率小于100W的去耦电源。
14.权利要求8的方法，其中，所述腐蚀工艺基本上是各向同性的。
15.一种制造深沟槽电容器结构的方法，所述方法包括：
在衬底中形成沟槽；
用多晶硅衬里对所述沟槽进行衬垫；
沿所述多晶硅衬里形成氮化钛柱；
用基本上各向同性的卤素基化学物质，对所述氮化钛柱进行干法腐蚀，以便清除所述氮化钛柱的上部，而不影响所述多晶硅衬里，其中，所述腐蚀工艺仅仅冲击所述氮化钛柱的最上部，致使在完成所述腐蚀工艺之后，所述氮化钛柱留下的下部基本上不受所述腐蚀工艺的影响；以及
用额外的多晶硅材料填充所述氮化钛柱与所述沟槽的所述上部之间的空间。
16.权利要求15的方法，其中，填充所述空间的所述工艺同时形成多晶硅栓塞和多晶硅帽。
17.权利要求15的方法，其中，所述卤素基化学物质基本上是无氟的。
18.权利要求15的方法，其中，所述卤素基化学物质具有少于5％的氟。
19.权利要求15的方法，其中，所述腐蚀工艺包括采用基本上无偏置的去耦电源。
20.权利要求15的方法，其中，所述腐蚀工艺包括采用偏置功率小于100W的去耦电源。
21.权利要求15的方法，其中，所述腐蚀工艺基本上是无离子的。
22.一种制造深沟槽电容器结构的方法，所述方法包括：
在衬底中形成沟槽；
用多晶硅衬里对所述沟槽进行衬垫；
沿所述多晶硅衬里形成氮化钛柱；
用基本上无离子的卤素基化学物质，对所述氮化钛柱进行干法腐蚀，以便清除所述氮化钛柱的上部，而不影响所述多晶硅衬里，其中，所述卤素基化学物质包含5-95％的氯类反应剂和少于5％的氟类反应剂；以及
用额外的多晶硅材料填充所述氮化钛柱与所述沟槽的所述上部之间的空间。
23.权利要求22的方法，其中，填充所述空间的所述工艺同时形成多晶硅栓塞和多晶硅帽。
24.权利要求22的方法，其中，所述腐蚀工艺包括采用基本上无偏置的去耦电源。
25.权利要求22的方法，其中，所述腐蚀工艺包括采用偏置功率小于100W的去耦电源。
26.权利要求22的方法，其中，所述腐蚀工艺基本上是各向同性的。
CNB2004100797091A 2003-09-25 2004-09-17 深沟槽电容器结构的制造方法 Expired - Fee Related CN1320600C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/605,362 US6953724B2 (en) 2003-09-25 2003-09-25 Self-limited metal recess for deep trench metal fill
US10/605,362 2003-09-25

Publications (2)

Publication Number Publication Date
CN1601696A true CN1601696A (zh) 2005-03-30
CN1320600C CN1320600C (zh) 2007-06-06

Family

ID=34375636

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100797091A Expired - Fee Related CN1320600C (zh) 2003-09-25 2004-09-17 深沟槽电容器结构的制造方法

Country Status (2)

Country Link
US (1) US6953724B2 (zh)
CN (1) CN1320600C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060016783A1 (en) * 2004-07-22 2006-01-26 Dingjun Wu Process for titanium nitride removal
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7670946B2 (en) * 2006-05-15 2010-03-02 Chartered Semiconductor Manufacturing, Ltd. Methods to eliminate contact plug sidewall slit
US7833872B2 (en) * 2007-10-31 2010-11-16 International Business Machines Corporation Uniform recess of a material in a trench independent of incoming topography
US8642423B2 (en) 2011-11-30 2014-02-04 International Business Machines Corporation Polysilicon/metal contact resistance in deep trench
TWI482202B (zh) * 2013-01-07 2015-04-21 Winbond Electronics Corp 圖案化製程
US9960118B2 (en) 2016-01-20 2018-05-01 Globalfoundries Inc. Contact using multilayer liner
US10410854B2 (en) * 2017-12-28 2019-09-10 Globalfoundries Singapore Pte. Ltd. Method and device for reducing contamination for reliable bond pads

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US5035768A (en) * 1989-11-14 1991-07-30 Intel Corporation Novel etch back process for tungsten contact/via filling
DE4138927C2 (de) * 1991-11-27 2000-01-13 Leybold Ag Vorrichtung zur Bestimmung der Gaskonzentration in einer Vakuumkammer
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
US5948702A (en) * 1996-12-19 1999-09-07 Texas Instruments Incorporated Selective removal of TixNy
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
US6255226B1 (en) * 1998-12-01 2001-07-03 Philips Semiconductor, Inc. Optimized metal etch process to enable the use of aluminum plugs
US6358790B1 (en) * 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor
TW412792B (en) * 1999-02-10 2000-11-21 Applied Materials Inc Etching back process for solving the plug loss
US6750495B1 (en) * 1999-05-12 2004-06-15 Agere Systems Inc. Damascene capacitors for integrated circuits
JP2001015494A (ja) 1999-06-30 2001-01-19 Sony Corp 半導体装置の製造方法およびエッチング方法
US6794694B2 (en) * 2000-12-21 2004-09-21 Agere Systems Inc. Inter-wiring-layer capacitors
US6452224B1 (en) * 2001-07-23 2002-09-17 International Business Machines Corporation Method for manufacture of improved deep trench eDRAM capacitor and structure produced thereby
US6458652B1 (en) * 2001-08-20 2002-10-01 Micron Technology, Inc. Methods of forming capacitor electrodes
US6620701B2 (en) * 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor

Also Published As

Publication number Publication date
CN1320600C (zh) 2007-06-06
US6953724B2 (en) 2005-10-11
US20050070064A1 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
CN111048514B (zh) 具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和系统以及形成方法
US11967556B2 (en) Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems
US20070155089A1 (en) Method of manufacturing a capacitor deep trench and of etching a deep trench opening
US7456086B2 (en) Semiconductor having structure with openings
US20230361053A1 (en) Microelectronic devices with a polysilicon structure above a staircase structure, and related methods
CN111312714A (zh) 包含蚀刻停止材料的微电子装置及电子系统以及相关方法
US7754610B2 (en) Process for etching tungsten silicide overlying polysilicon particularly in a flash memory
CN110021550A (zh) 形成高纵横比开口的方法、形成高纵横比特征的方法及相关半导体装置
CN102347227B (zh) 一种金属栅极的形成方法
CN1320600C (zh) 深沟槽电容器结构的制造方法
US5940713A (en) Method for constructing multiple container capacitor
CN115206886A (zh) 半导体存储器元件及其制备方法
CN106952919A (zh) 快闪存储器及其制作方法
CN102386094B (zh) 形成瓶式沟槽以及瓶式沟槽电容器的方法
US6867089B2 (en) Method of forming a bottle-shaped trench in a semiconductor substrate
US7157328B2 (en) Selective etching to increase trench surface area
WO2013180758A1 (en) Method of fabricating a self-aligned buried bit line for a vertical channel dram
CN113257834A (zh) 在层面结构间包含层面间区域的微电子装置及相关方法
CN1581493A (zh) 半导体电容器结构及其制造方法
US6716696B2 (en) Method of forming a bottle-shaped trench in a semiconductor substrate
US6551942B2 (en) Methods for etching tungsten stack structures
CN1123921C (zh) 高选择性颈圈氧化物腐蚀工艺
US11877434B2 (en) Microelectronic devices having features with a fin portion of different sidewall slope than a lower portion, and related methods and electronic systems
CN1153276C (zh) 单晶体管非易失性存储器元件的制法
TW499714B (en) A process for dry-etching a semiconductor wafer surface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20150917

EXPY Termination of patent right or utility model