CN1606141A - 引线框的制造方法、半导体装置的制造方法及半导体装置 - Google Patents

引线框的制造方法、半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN1606141A
CN1606141A CNA2004100119746A CN200410011974A CN1606141A CN 1606141 A CN1606141 A CN 1606141A CN A2004100119746 A CNA2004100119746 A CN A2004100119746A CN 200410011974 A CN200410011974 A CN 200410011974A CN 1606141 A CN1606141 A CN 1606141A
Authority
CN
China
Prior art keywords
mentioned
leading part
lead frame
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100119746A
Other languages
English (en)
Other versions
CN100397599C (zh
Inventor
岸本一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1606141A publication Critical patent/CN1606141A/zh
Application granted granted Critical
Publication of CN100397599C publication Critical patent/CN100397599C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

一种引线框的制造方法、半导体装置的制造方法及半导体装置，其引线框是用于半导体装置的引导框，其具有在密封树脂内与半导体芯片电连接、并且以至少下面的一部分从上述密封树脂的下面露出的方式密封在上述密封树脂内的引线部。上述方法，具有：通过从下面侧向朝上面侧的方向的冲裁加工而形成引线部的冲裁工序和在冲裁工序后对上述引线部从上面侧进行压扁加工的工序。

Description

引线框的制造方法、半导体装置的制造方法及半导体装置
技术领域
本发明涉及一种树脂密封半导体芯片而制成的半导体装置用的引线框的制造方法和采用其的半导体装置的制造方法、以及如此的半导体装置及具有该半导体装置的便携式设备和电子装置。
背景技术
为了在布线基板上高密度组装半导体装置，以往，采用一种可在布线基板上进行表面组装的高密度组装用的封装，其排除从模树脂封装引出的引线的延伸，在封装下面露出引线框的引线部(与半导体芯片电连接的端子部分)。作为如此的高密度组装用的封装，已知有QFN(Quad FlatNon-leaded Package)或SON(Small Outlined Non-leaded Package)等无引线封装。
在这些方式的封装中，是在封装的下面露出与半导体芯片一同用模树脂封装的引线部的下面的构成，因此存在引线部容易从模树脂脱落的问题。为此，如特开2003-124423号公报的以往例那样，将引线部形成倒锥形，或如特开2003-158234号公报记载那样，使引线部的上面粗面化，或如特开2002-118222号公报所公开那样，在引线部的局部设计偏置，以此防止引线部脱落。
为了形成如此剖面形状的引线部，以往，利用蚀刻进行引线框的加工，但由于加工需要长的时间，也增加成本，所以最近，例如，如特开2003-124423号公报所公开那样，提出了采用精密冲压金属模制造引线框的方法。
在该特开2003-124423号公报的方法中，从引线框的下面侧，通过利用冲头，在作为引线框的原材料的金属板上实施冲裁加工或冲压加工，制作引线框，在其引线部的顶端及侧面部，形成防止脱落的阶梯形状。
可是，在进行从引线框的下面侧的冲裁加工的时候，在引线部的下面侧边缘产生塌边，引线部形成剖面板蒸鱼糕形(大致半圆柱体形)。该塌边，即使通过之后的冲压加工形成相对于侧面部的阶梯形状，也不能排除，引线部下面朝下方形成凸的弯曲面形状。
因此，在与半导体芯片一同树脂密封引线框的时候，密封树脂绕入引线部的下面，有可能覆盖应具有作为外引线部功能的引线部下面的一部分。
该问题，能够通过从引线框的上面侧进行最初的冲裁加工来解决，但在如此的方法中，由于毛刺向引线部的下面侧突出，因此也成为产品不合格的原因。
发明内容
本发明的目的，是提供一种能够防止密封树脂绕入引线部下面的引线框的制造方法及采用其的半导体装置的制造方法。
本发明的其他目的，是提供一种具有能够防止密封树脂绕入引线部下面的引线框的半导体装置。
本发明的另一其他目的，是提供一种具有上述如此的半导体装置的便携式设备。
本发明的另一其他目的，是提供一种具有上述如此的半导体装置的电子装置。
本发明是用于制造具有引线部的半导体装置的引线框的方法，该引线部，以在密封树脂内与半导体芯片电连接并且以至少下面的一部分从上述密封树脂的下面露出的方式密封在上述密封树脂内。该方法包括：通过从下面侧(从密封树脂露出的露出面侧)向朝上面侧(被密封在密封树脂内的密封面侧)的方向的冲裁加工而形成引线部的冲裁工序；在该冲裁工序后，对上述引线部从上面侧进行压扁加工的工序(例如，20μm以上的压扁加工)。
如果采用该方法，通过从下面侧(在最终形式的半导体装置的封装的下面露出的一侧的面)冲裁引线框材料金属板，能够形成引线部。此时，在引线部下面的侧边缘产生塌边，引线部下面成为向下方侧凸的弯曲面，但其后，通过实施从上面侧的压扁加工，能够使引线部下面形成平坦面。由此，由于能够排除引线部下面的塌边，所以在与半导体芯片一同树脂密封引线框的时候，能够减少产品不合格。
即使通过从下面侧的压扁加工，也能够使引线部下面形成平坦面，但如此，由于引线部的下面，相对于引线框的其它部分，向上方偏置，因此有密封树脂绕入引线部的下面侧的顾虑。
例如，通过使上述引线部的下面侧与具有平坦面的压模上对向，用冲头冲压上述引线部的上面侧来进行上述压扁加工。
此外，上述压扁加工工序，优选是相对于引线部的大致整个区域，实施压扁加工的工序，优选：至少对在上述引线部的、与在密封树脂的下面露出的部分(外引线部)对应的区域，实施压扁加工的工序。
上述方法，优选，在该冲裁工序后，还包括对上述引线部的顶端部(在树脂密封后成为半导体芯片侧的顶端部。在有支撑半导体芯片的支撑部的时候，指支撑部侧的顶端部。)，从下面侧进行压扁加工的顶端下面压扁工序。
如果采用该方法，由于对于引线部的顶端部的下面进行压扁加工，因此引线部的顶端部的下面，相对于引线部的其它部分的下面，向下方偏置，能够形成顶端防脱部。由此，因密封树脂向引线部的顶端下面的下方绕入，而能够抑制引线部从密封树脂脱落。
也可以在相对于上述引线部的压扁工序之前进行上述顶端下面压扁工序。
上述方法，优选在该冲裁工序后，还包括从下面侧利用金属模整形上述引线部的侧边缘的侧边缘部整形工序。
如果采用该方法，由于从下面侧整形引线部的下面的侧边缘，因此能够将在半导体装置的密封树脂(封装)的下面露出的露出部(外引线部)形成为所要求的形状、尺寸及配置。由此，能够防止半导体装置的连接不良，能够提高其可靠性。
在从下面侧整形引线部的下面的侧边缘的时候，由于与冲裁金属板时不同，引线部的侧方成为开放的空间，因此接受金属模(冲头)的冲压力的部分能够一边向侧面扩展、一边进行压扁。因此，在该工序中，基本上不会在引线部的下面的侧边缘产生的塌边。
上述侧边缘部整形工序，也可以在上述压扁加工工序后进行。
此外，上述侧边缘部整形工序，也可以是通过对引线部侧边缘的下面侧进行整形，同时形成向引线部的侧面伸出的侧面冲裁防止部的工序。该侧面冲裁防止部，由于能够相对于引线部的下面(外引线部)，向上方偏置，所以密封树脂向其下方绕入。由此，能够抑制引线部的脱落。
上述引线部也可以具有长条形状。此时，上述方法，优选还包括在引线部的上面，利用金属模加工形成沿着与该引线部的长方向交叉的方向的槽状的槽口的工序。如果采用该方法，通过向槽状的槽口部绕入密封树脂，能够抑制引线部在其长方向脱落。
本发明的半导体装置的制造方法，如上所述，包括：制造引线框的工序；电连接上述引线部的上面和半导体芯片的工序；以上述引线部的至少下面的一部分从下面露出的方式，与上述半导体芯片一同树脂密封上述引线框的工序；切除上述引线框的不需要部分的工序。
本发明的半导体装置，是树脂密封半导体芯片的半导体装置，具有：上述半导体芯片；引线框，具有在上述密封树脂内与半导体芯片电连接的、同时以至少下面的一部分从上述密封树脂的下面露出的方式密封在上述密封树脂内的引线部，及搭载上述半导体芯片的支撑部，上述引线部的下面基本上是平坦面，在上述引线部的上面和上述支撑部的上面的之间，通过从上述引线部的上面的压扁加工形成高低差；上述密封树脂，以露出上述引线部的下面的方式，密封上述引线框及半导体芯片。
优选：通过从其上面的压扁加工，而使上述引线部的板厚比上述支撑部的板厚薄。如果采用该构成，作为从引线部的上面的压扁加工的结果，引线部的板厚小于上述支撑部的板厚。
优选在上述引线部的上面形成用于与上述半导体芯片电连接的镀层(例如线接合用的镀层)。通过该构成，能够提高半导体芯片和引线部的电连接的可靠性。
上述镀层，优选是与上述引线部一同实施从上述引线部的上面的压扁加工(例如，20μm以上的压扁加工)的镀层。
在该构成的情况下，在引线部上形成镀层后，相对于引线部，进行从其上面的压扁加工。因此，由于能够以不在引线部的上面产生阶梯差的状态进行镀层处理及不需要镀层的部分的去除处理，所以能够容易在引线部上面形成镀层。
作为在镀层形成后进行从上面的压扁加工的结果，通常，在镀层的表面形成伴随压扁加工的缺陷。
本发明的便携式设备，具有以上的半导体装置。上述的半导体装置，由于能够薄型构成，并且与布线基板的电连接的可靠性也高，所以能够有助于组装有该半导体装置的便携式设备的小型化及薄型化，此外，能够提高其可靠性。
本发明的电子装置，包括布线基板、通过在该布线基板上接合上述引线部而进行表面组装的上述半导体装置、收容组装该半导体装置的上述布线基板的筐体。如此构成的电子装置，能够以小型化及薄型化构成，并且能够具有优良的可靠性。
作为上述的便携式设备或电子装置的例子，能够列举便携式电话机、PDA(个人数字助理)、笔记本电脑等。
下面，参照附图，通过实施方式的说明，阐明本发明的上述的或另外其他的目的、特征及效果。
附图说明
图1是表示本发明的一实施方式的引线框的构成的俯视图。
图2是表示组入了上述引线框的半导体装置的构成的图解剖面图。
图3(a)是引线部的从顶端侧看时的主视图，图3(b)是其仰视图，图3(c)是其侧视图。
图4是说明制造上述引线框所用的精密冲压装置的构成的示意图。
图5(a)～图5(e)是说明上述精密冲压装置的各冲压步骤的构成的图解剖面图。
图6(a)～图6(d)是说明引线框的制作工序中的引线部的形状变化的图。
图7是表示用于顶端下面压扁加工的冲头的构成的图解斜示图。
具体实施方式
图1是表示本发明的一实施方式的引线框的构成的俯视图。在图1中，表示与1个半导体装置对应的单位部分，但在实际中，在图1的左右方向连接设有与多个半导体装置对应的单位，作为整体形成带状的链体。
该引线框10，是通过对金属板(特别是铜板。例如板厚大约200μm)100，实施精密冲压加工制造的。与1个半导体装置对应的单位部分，形成矩形形状(在图1的例中，大致正方形)，在中央具有支撑半导体芯片的支撑部(岛部)1，在其周围，具有呈矩形形状地大致等间隔配置的多根引线部2。
支撑部1，在本实施方式中，在俯视时，具有大致X字形状，在形成多根引线部2的矩形形状的4个角部，借助吊挂引线部4，结合在与金属板100连接的框部5上。各引线部2，具有顶端朝中央配置的长条形状，其基端部结合在框部5上。沿上述矩形形状的各边排列的多根引线部2相互大致平行，其长方向沿着与该边大致垂直的方向。101、102、103，是在精密冲压装置的各冲压步骤的加工工序、半导体芯片的搭载工序、密封树脂的密封工序等中用于定位引线框10的定位孔。
图2是表示组入了上述引线框10的半导体装置的构成的图解剖面图。该半导体装置，具有引线框10、搭载在该引线框10的支撑部1上的半导体芯片6、电连接该半导体芯片6和引线部2的上面的接合线7、密封它们的密封树脂8。引线部2的下面2b，从密封树脂8的下面露出，具有作为焊锡接合在电路基板上的布线图形上的外引线部的功能。此外，引线部2的密封在密封树脂内的部分，起到内引线部的作用，特别是靠近其顶端的部分，是接合接合线7的内部连接部。如此，构成表面组装型的半导体封装(QFN)。
该半导体装置，可通过将引线部2的下面焊锡接合在布线基板91上，进行表面组装。而且，组装该半导体装置的布线基板91，例如，可以收纳在便携式电话机等便携式设备的筐体90内使用。
在组装上述的半导体装置的时候，将半导体芯片6芯片接合在支撑部1的上面，该半导体芯片6的端子和引线部2的上面由接合线7连接。然后，在图1中，以由双点划线所示的密封区域50内进行树脂密封，由此，树脂密封半导体芯片6、接合线7及引线部2，形成封装。之后，沿封装的侧面，切断引线部2及吊挂引线部4，将其从框部5切除。由此，得到单个半导体装置。
图3(a)是引线部2的从顶端侧看时的主视图，图3(b)是其仰视图，图3(c)是其侧视图。在引线部2，在从树脂密封后切断的切断线51靠基端部侧的位置到其顶端的区域从引线部2的上面实施压扁加工，其上面2a低于框部5或支撑部1的上面，同时该区域上的板厚(例如，大约170μm)小于框部5或支撑部1的板厚(例如，大约200μm)(一并参照图2)。另外，在引线部2的上面，沿与该引线部2的长方向大致正交的方向，形成剖面大致V字形的槽口28。该槽口28，能够防止引线部2沿其长方向从密封树脂8脱落。
在该引线部2的上面2a，槽口28的靠顶端部一侧(支撑部1侧)的区域，具有作为接合接合线7的线连接部(内部连接部)的功能。在该线连接部，形成与接合线7良好接合的镀层29(例如，银镀层)。另外，引线部2的下面2b，在与半导体芯片6一同树脂密封后、从密封树脂8的下面露出，具有作为用于在电路基板上表面组装的外部连接部(外引线部)的功能。
在引线部2的顶端区域，实施从引线部2的下面侧的压扁加工，形成从引线部2的下面2b向上方偏置的顶端防脱部21。顶端防脱部21，在引线部2的本体部20的上面附近，向其顶端侧及两侧面侧伸出。在与半导体芯片6一同树脂密封引线部2的状态下，由于密封树脂8绕入顶端防脱部21的下方，所以能够谋求防止引线部2的脱落。
在引线部2的本体部20的两侧面，大致遍及整个区域地形成防脱阶梯部22。该防脱阶梯部22，在本体部20的厚度方向中间位置，以在从顶端防脱部21的后端位置(基端部侧的端缘)到切断线51的区域上延伸的方式形成。该防脱阶梯部22，从本体部20的两侧面向外方伸出，并且，其下面，由引线部2的下面2b向上方偏置。因此，如果与半导体芯片6一同树脂密封该引线部2，密封树脂8向防脱阶梯部22的绕入。由此，能够谋求防止引线部2的脱落。
防脱阶梯部22，通过从引线部2的下面2b侧、采用金属模(冲头)实施冲压加工而形成。因此，下面2b具有规定的尺寸形状及形状，并且，多个引线部2的下面2b具有所希望的配置。因此，多个引线部2的下面2b，具有作为外部连接部的良好功能。
如图3(a)所示，引线部2的下面2b基本上为平坦面。因此，如果与金属模接触地树脂密封引线框10的下面，密封树脂不绕入下面2b，不会产生伴随附着密封树脂8的导通不良。
图4是说明制造上述引线框所用的精密冲压装置的构成的示意图。引线框10，按顺序通过多个(在图4的例中为6个)冲压步骤S1～S6，按顺序的方向(图4的右侧方向)传送。冲压步骤S1，是对材料即带状的金属板100，实施从下侧面的冲裁加工的冲裁加工部。冲压步骤S2，是在引线部2的顶端部从下面侧实施压扁加工(整形)的顶端下面压扁加工部。冲压步骤S3，是从其基端部在规定的切断位置切断引线部2的顶端的切断加工部。冲压步骤S5，是通过从引线部2的两侧面的压扁加工(整形)，对引线部2的下面的形状进行整形的侧面压扁加工部。冲压步骤S5，是在引线部2的上面中间部，形成V字状槽口28的槽口形成加工部。
图5(a)是表示冲压步骤S1(冲裁加工部)的构成的图解剖面图，表示在与引线部2的长方向交叉的平面剖开的剖面。在该冲压步骤S1，对带状的金属板100，从其下面100b侧实施冲裁加工。更具体地，金属板100，插入分别具有与支撑部1及引线部2等的图形对应的开口61a及71a的压模61及阻止部件71的之间。在此状态下，与开口61a及71a吻合的形状的冲头81，以从其下面100b向上面100a冲裁金属板100的方式，按顺序贯通开口61a及71a，其后，上下运动，以避开开口61a及71a。由此，通过从下面2b侧的冲裁加工，形成支撑部1及引线部2。此时，在引线部2的长方向交叉的剖面形状，如图6(a)所示，具有翻转板蒸鱼糕形(大致半圆柱体形)。即，下面2b，朝下方形成凸的弯曲面，在其两侧边缘产生塌边。
图5(b)是表示冲压步骤S2(顶端下面压扁加工部)的构成的图解剖面图，表示在从引线部2的侧面侧看时的状态。在该冲压步骤S2，通过从利用冲裁加工得到的引线部2的顶端部的下面的压扁加工，形成顶端防脱部21。更具体是，在引线部2的上方配置具有平坦下面的压模62，在该金属板100的下方配置阻止部件72。另外，介由形成在该阻止部件72上的开口72A，冲头82按规定的冲程上下运动。
冲头82，如图7所示，具有按与引线部2的宽度大致相等的宽度形成的俯视矩形的凹部82A，在该凹部82A的更深的内部，能与引线部2的顶端部重叠。因此，压扁引线部2的顶端部，由引线部2的下面2b向上方偏置，同时在由该偏置部分稍微靠近基端部的位置，能形成从本体部20的侧面伸出的伸出部。如此，形成上述的顶端防脱部21。
确定冲头82的冲程，以使在该冲头82的上端移动到金属板100的板厚的中途部(例如，由板厚中间位置往上面侧的位置)后下降。因此，顶端防脱部21，在接近引线部2的上面2a的位置，能够向本体部20的顶端侧及两侧方伸出。
图6(b)是表示形成顶端防脱部21后的状态，此时，引线部2的本体部20，还具有翻转板蒸鱼糕形(大致半圆柱体形)形状的剖面，在其下面2b上产生塌边。
图5(c)是表示冲压步骤S4(压扁加工部)的构成的图解剖面图，表示沿引线部2的长方向交叉的平面的剖面。在冲压步骤S3中，在按规定的长度切断顶端防脱部21后，该冲压步骤S4，对引线部2整体实施压扁加工。即，如图5(c)所示，在冲压步骤S4，在引线部2的下方配置具有平坦上面的压模63，同时在该金属板100的上方配置冲压与引线部2以外的支撑部1等对应的部分的阻止部件(未图示)。在该阻止部件，形成露出引线部2的整体的开口，通过该开口，能上下移动地设置具有平坦的下面的冲头83。该冲头83，在下面具有可冲压引线部2整体(至少包括从切断线51到顶端侧的整个区域的区域)的冲压面83a。
冲头83的上下移动的冲程，以冲压面83a的下死点位置为该压扁加工前的引线部2的上面的下方(例如，向下30μm)的方式设定。更具体是，冲压面83a的下死点位置，以能够消除压扁加工前的引线部2的下面2b的塌边，基本上以该下面2b作为平坦面的方式确定。因此，该引线部2的压扁加工后的本体部20的横剖面，如图6(c)所示，大致为矩形。
图5(d)是表示冲压步骤S5(侧面压扁加工部)的构成的图解剖面图，表示沿引线部2的长方向交叉的平面的剖面结构。在冲压步骤S5中，在引线部2的上方配置具有平坦下面的压模65，同时在引线部2的下方配置阻止部件75，该阻止部件75在与相邻的引线部2之间对应的位置分别具有比相邻的引线部2间的间隔宽的开口75a。另外，在阻止部件75的下方配置通过开口75a上下移动的冲头85。该冲头85，在下端具有比相邻的引线部2间的间隔宽的冲压面85A。
确定冲头85的冲程，以使其上死点位置为引线部2的本体部20的厚度范围内(例如板厚中间位置。比顶端防脱部21向下的位置)。因此，通过使冲头85上下移动，从下面2b侧冲压引线部2的本体部20的两侧边部，在本体部20的两侧面，在该本体部20的板厚中间位置，形成防脱阶梯部22。与此同时，本体部20的下面2b，通过整形成相邻的冲头85间的宽度，可具有规定的尺寸、形状及配置。
该侧面压扁加工后的本体部20的横剖面如图6(d)所示。在侧面压扁加工时，如图5(d)所示，引线部2的本体部20的侧方为自由空间，由冲头85压扁的部分容易向侧方扩展。因此，与冲裁加工时不同，不会在下面2b的侧边产生塌边，加工后的下面2b基本上为平坦面。
图5(e)是表示冲压步骤S6(槽口形成加工部)的构成的图解剖面图，表示沿引线部2的长方向交叉的平面的剖面结构。在冲压步骤S6中，在引线部2的下方，配置具有平坦上面的压模64，同时在引线部2的本体部20的长方向中间位置配置具有长条切缝状(与引线部2的长方向大致正交的长条切缝状)的开口的阻止部件(未图示)，并且，设置通过该开口移动的冲头84。冲头84，在顶端(下端)具有楔型的冲压部84a。
设定冲头84的上下移动的冲程，以使其冲压部84a的下端达到引线部2的板厚范围内的位置。因此，通过上下移动的冲头84，能够在引线部2的长方向中间部形成剖面V字形的槽口28。
如此，如果通过冲压步骤S1～S6，形成引线框10，对线连接部进行镀层处理(例如，镀银处理)。
该镀银处理，也可以在冲压步骤S4中的压扁加工处理之前进行。如果如此，在引线部2的上面形成镀层29后，对引线部2进行从其上面的压扁加工。因此，由于能够以不在引线部2的上面产生阶梯差的状态，进行镀层处理及不需要镀层的部分的去除处理，所以容易在引线部2上面形成镀层29。在此情况下，由于镀层29也能够接受从上面的压扁加工，所以一般在镀层29的表面上形成伴随压扁加工的损伤。
以上，说明了本发明的一实施方式，但也能够以其他实施方式实施本发明。例如，在上述实施方式中，说明了介由接合线电连接引线部2和半导体芯片6的例子，但也可以为在半导体芯片的端子部设置凸点，将该凸点接合在引线部2的上面的构成。
此外，在上述实施方式中，在通过加工金属板100制作引线框10的工序中，以使引线框10的上面朝上方、使其下面朝下方的状态，进行利用冲压步骤S1～S6的处理，但也可以，以使引线框10的上面朝下方，其下面朝上方的状态，进行各工序的处理。在此种情况下，只要使冲压步骤S1～S6的冲头及阻止部件、与压模的上下关系相反就可以。
并且，在上述实施方式中，用一台精密冲压装置连续进行制作引线框10的一系列加工工序，但也可以用另外的装置进行部分工序。
详细说明了本发明的实施方式，但这些只不过是为阐明本发明的技术内容而采用的具体例，不应解释为本发明限定于这些具体例，只由所附的技术方案范围限定本发明的精神及范围。
本申请，与2003年10月6日提交给日本国专利厅的特愿2003-347415号对应，本申请的全文，此处是通过引用而形成的。

Claims (11)

1.一种引线框的制造方法，是用于制造具有引线部的半导体装置的引线框的方法，该引线部，以在密封树脂内与半导体芯片电连接并且以至少下面的一部分从上述密封树脂的下面露出的方式密封在上述密封树脂内，其中，包括：
通过朝从下面侧向上面侧的方向的冲裁加工而形成上述引线部的冲裁工序；
在该冲裁工序后，对上述引线部从上面侧进行压扁加工的工序。
2.如权利要求1所述的引线框的制造方法，其中，在上述冲裁工序后，还包括：对上述引线部的顶端部、从下面侧进行压扁加工的顶端下面压扁工序。
3.如权利要求1所述的引线框的制造方法，其中，在该冲裁工序后，还包括：从下面侧利用金属模对上述引线部的侧边缘进行整形的侧边缘部整形工序。
4.如权利要求1所述的引线框的制造方法，其中，上述引线部具有长条形状，还包括：在该引线部的上面，通过金属模加工形成沿着与该引线部的长方向交叉的方向的槽状的槽口的工序。
5.一种半导体装置的制造方法，其中，包括：
通过权利要求1～4中任何一项所述的方法，制造引线框的工序；
电连接上述引线部的上面和半导体芯片的工序；
以上述引线部的至少下面的一部分从下面露出的方式，将上述引线框与上述半导体芯片一同进行树脂密封的工序；
切除上述引线框的不需要部分的工序。
6.一种半导体装置，是树脂密封半导体芯片的半导体装置，其中，包括：
上述半导体芯片；
引线框，具有：在上述密封树脂内与上述半导体芯片电连接、并且以至少下面的一部分从上述密封树脂的下面露出的方式密封在上述密封树脂内的引线部，及用于搭载上述半导体芯片的支撑部，上述引线部的下面基本上是平坦面，在上述引线部的上面和上述支撑部的上面的之间，通过从上述引线部的上面进行压扁加工而形成高低差；
上述密封树脂，以露出上述引线部的下面的方式，密封上述引线框及半导体芯片。
7.如权利要求6所述的半导体装置，其中，通过从上述引线部的上面进行压扁加工，而使上述引线部的板厚比上述支撑部的板厚薄。
8.如权利要求6所述的半导体装置，其中，在上述引线部的上面形成用于与上述半导体芯片电连接的镀层。
9.如权利要求8所述的半导体装置，其中，上述镀层，与上述引线部一同被从上述引线部的上面实施压扁加工。
10.一种便携式设备，其中，具有如权利要求6～9中任何一项所述的半导体装置。
11.一种电子装置，其中，包括：
布线基板；
通过在该布线基板上接合上述引线部而被表面组装的如权利要求6～9中任何一项所述的半导体装置；
收容组装了该半导体装置的上述布线基板的筐体。
CNB2004100119746A 2003-10-06 2004-09-27 引线框的制造方法、半导体装置的制造方法及半导体装置 Active CN100397599C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003347415A JP4372508B2 (ja) 2003-10-06 2003-10-06 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
JP2003347415 2003-10-06

Publications (2)

Publication Number Publication Date
CN1606141A true CN1606141A (zh) 2005-04-13
CN100397599C CN100397599C (zh) 2008-06-25

Family

ID=34539999

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100119746A Active CN100397599C (zh) 2003-10-06 2004-09-27 引线框的制造方法、半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (2) US7354804B2 (zh)
JP (1) JP4372508B2 (zh)
KR (1) KR20050033498A (zh)
CN (1) CN100397599C (zh)
TW (1) TWI355729B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106493B2 (en) 2008-04-04 2012-01-31 Gem Services, Inc. Semiconductor device package having features formed by stamping
CN102437055A (zh) * 2011-12-14 2012-05-02 成都中科精密模具有限公司 基于轴向二极管生产线的压扁贴片塑封二极管的生产方法
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
CN108155119A (zh) * 2016-12-06 2018-06-12 三菱电机株式会社 引线加工装置及使用该引线加工装置制造的半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
WO2008084920A1 (en) * 2007-01-08 2008-07-17 Pusan National University Industryuniversity Cooperation Foundation Curved surface forming method of a metal plate
JP5120037B2 (ja) * 2008-04-10 2013-01-16 住友金属鉱山株式会社 リード露出型パッケージ用リードフレーム
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
CN106129049A (zh) * 2016-07-26 2016-11-16 苏州查斯特电子有限公司 一种矩阵式整流桥堆二极管
JP7408885B2 (ja) * 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US650156A (en) * 1899-10-17 1900-05-22 John Pearson Nut-lock.
US4137546A (en) * 1977-10-14 1979-01-30 Plessey Incorporated Stamped lead frame for semiconductor packages
JP2837064B2 (ja) * 1993-05-25 1998-12-14 ローム株式会社 ボンディングパッド面の圧印加工方法
US5541565A (en) * 1995-05-22 1996-07-30 Trw Inc. High frequency microelectronic circuit enclosure
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
JP2951308B1 (ja) * 1998-03-13 1999-09-20 松下電子工業株式会社 リードフレームの製造方法
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6667541B1 (en) * 1998-10-21 2003-12-23 Matsushita Electric Industrial Co., Ltd. Terminal land frame and method for manufacturing the same
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ
KR20010056618A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
WO2002007275A1 (fr) * 2000-07-17 2002-01-24 Sanyo Electric Co., Ltd. Dispositif laser a semi-conducteur
US6465274B2 (en) * 2000-08-22 2002-10-15 Texas Instruments Incorporated Lead frame tooling design for bleed barrier groove
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
US6864423B2 (en) * 2000-12-15 2005-03-08 Semiconductor Component Industries, L.L.C. Bump chip lead frame and package
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US20020180018A1 (en) * 2001-05-29 2002-12-05 Shermer Charles A. Leadframe locking structures and method therefor
JP2003017645A (ja) * 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP2003158234A (ja) 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
US7087986B1 (en) * 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package
TWI244185B (en) * 2004-06-30 2005-11-21 Advanced Semiconductor Eng Quad flat non leaded package
US7338841B2 (en) * 2005-04-14 2008-03-04 Stats Chippac Ltd. Leadframe with encapsulant guide and method for the fabrication thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106493B2 (en) 2008-04-04 2012-01-31 Gem Services, Inc. Semiconductor device package having features formed by stamping
CN101587849B (zh) * 2008-04-04 2012-04-11 捷敏服务公司 具有通过冲压形成的特征的半导体器件封装
CN102437055A (zh) * 2011-12-14 2012-05-02 成都中科精密模具有限公司 基于轴向二极管生产线的压扁贴片塑封二极管的生产方法
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
CN108155119A (zh) * 2016-12-06 2018-06-12 三菱电机株式会社 引线加工装置及使用该引线加工装置制造的半导体装置
CN108155119B (zh) * 2016-12-06 2022-01-14 三菱电机株式会社 引线加工装置及使用该引线加工装置制造的半导体装置

Also Published As

Publication number Publication date
US20070001276A1 (en) 2007-01-04
KR20050033498A (ko) 2005-04-12
JP2005116705A (ja) 2005-04-28
TW200515574A (en) 2005-05-01
CN100397599C (zh) 2008-06-25
JP4372508B2 (ja) 2009-11-25
US7354804B2 (en) 2008-04-08
TWI355729B (en) 2012-01-01
US20050104174A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
CN1155083C (zh) 电子组件与其制造方法及其所用的引线架
CN1146044C (zh) 具有弯成j-型引线端子的半导体器件
CN1163963C (zh) 引线架及树脂封装型半导体器件的制造方法
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
CN1272837C (zh) 半导体器件和电路基板
CN1842906A (zh) 可颠倒无引线封装及其制造和使用方法
CN1457094A (zh) 半导体器件及其制造方法
CN1606141A (zh) 引线框的制造方法、半导体装置的制造方法及半导体装置
US9373572B2 (en) Semiconductor package having etched foil capacitor integrated into leadframe
US9136208B2 (en) Semiconductor device and method of manufacturing the same
CN1309071C (zh) 引线框架以及制造该引线框架的方法
CN1751390A (zh) 包括无源器件的引线框架
JP2008135688A (ja) 半導体装置および半導体装置の製造方法
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
CN2718782Y (zh) 半导体封装及其引线框架
USRE43818E1 (en) Fabrication of an integrated circuit package
CN1184678C (zh) 半导体器件及其制造方法、电路衬底及电子仪器
CN1559085A (zh) 半导体装置及其制造方法
CN1619806A (zh) 引线框的制造方法及使用该方法的半导体装置的制造方法
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
US20200035587A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN101047171A (zh) 半导体装置
CN2692838Y (zh) 半导体器件
CN1381892A (zh) 交叉堆叠式双芯片封装装置及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant