CN1620215B - 显示器件及其制作方法 - Google Patents

显示器件及其制作方法 Download PDF

Info

Publication number
CN1620215B
CN1620215B CN2004100859825A CN200410085982A CN1620215B CN 1620215 B CN1620215 B CN 1620215B CN 2004100859825 A CN2004100859825 A CN 2004100859825A CN 200410085982 A CN200410085982 A CN 200410085982A CN 1620215 B CN1620215 B CN 1620215B
Authority
CN
China
Prior art keywords
electrode
display device
conductivity type
interlayer dielectric
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100859825A
Other languages
English (en)
Other versions
CN1620215A (zh
Inventor
山崎舜平
中村理
山道亚希
山出直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1620215A publication Critical patent/CN1620215A/zh
Application granted granted Critical
Publication of CN1620215B publication Critical patent/CN1620215B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00Properties of the organic materials covered by group H10K85/00
    • H10K2101/30Highest occupied molecular orbital [HOMO], lowest unoccupied molecular orbital [LUMO] or Fermi energy values
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3031Two-side emission, e.g. transparent OLEDs [TOLED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Abstract

本发明的目的是提供一种可靠性高的显示器件以及高成品率地制作该显示器件的制作方法。本发明的显示器件是一种包括显示区域的显示器件,该显示区域包括第一电极;覆盖该第一电极周围边缘的绝缘层;形成在所述第一电极上的包含有机化合物的层;以及第二电极,其中,给所述第一电极和所述绝缘层中掺杂赋予一个导电型的杂质元素。

Description

显示器件及其制作方法
技术领域
本发明涉及到在电极之间夹持元件(以下称为发光元件)的显示器件以及其制作方法。确切地说,本发明涉及使用能够获取EL(场致发光:Electro Luminescence)的发光材料(以下称为EL材料)的显示器件。
背景技术
近几年,对于利用场致发光(也称为EL)的EL显示器件的研究非常活跃。该EL显示器件和已被实用化的液晶显示器件同样,是将像素排列为矩阵形状从而能够显示图像的器件。众所周知,像素包括单纯矩阵方式和用晶体管驱动的主动矩阵驱动方式。无论是哪一种方式,通过在每个像素中设置用EL材料形成的EL元件使其成为自发光类型,从而能够提高视野角度和对比度这一优势受到注目。
EL元件的发光机理如下:当给夹着有机化合物层的一对电极施加电压时,由阴极注入的电子和由阳极注入的电子空穴在有机化合物层的发光中心相互复合形成分子激发。随后,当分子激发返回基态时,通过释放能量发生发光。在本领域中已知两种类型的激发态,受激单重态和受激三重态。发光可以在任何一种状态中被执行。
但是,构成EL元件的主要部分的EL材料(尤其是有机EL材料)有对水分敏感容易退化的特性。所以,在制作EL显示器件时需要密封技术。熟知的密封结构是形成包围形成有EL元件的显示区域的密封材料,并在中间夹该密封材料的情况下设置密封衬底(例如,参考专利文件1)。
专利文件1
日本专利公开第2003-255845号
发明内容
但是,根据密封结构,密封由EL元件形成的显示区域,即使能够阻断从外界侵入的水分,也不能够完全防止EL显示器件的退化。也就是说,不能消除像素内的点状的非发光区域(包括发光亮度局部降低的区域)的形成以及因该区域的扩大而导致的缺陷(以下也称为暗点)、以及随着时间推移而产生的非发光区域从像素周围扩大的缺陷。
针对上述问题,本发明的目的是提供一种能够抑制EL材料退化的显示器件以及其制作方法。
在本发明中,用于平整化的层间绝缘膜被要求具有高耐热性、高绝缘性和高平整性。所以耐热性平整膜优选被用于层间绝缘膜。作为形成这样的层间绝缘膜的方法,跟CVD法或蒸发淀积法相比,更优选使用以旋涂法为典型的涂敷法。
具体来说,层间绝缘膜以及绝缘层(分隔墙(partition wall))优选使用通过涂敷法获取的耐热性平整膜.层间绝缘膜以及绝缘层(分隔墙)的材料使用由硅(Si)和氧(O)结合的骨骼结构构成,且以氢、氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的涂敷膜.烘烤后的膜被称作为含有烷基的SiOx膜.该含有烷基的SiOx膜具有比丙烯酸树脂更高的透光性,并且能承受300℃以上的加热处理.
在本发明中,根据涂敷法形成的层间绝缘膜以及绝缘层(分隔墙)的形成方法为以下所述:首先,在用纯净水清洁后,执行稀释预湿处理以提高湿润性。将具有硅(Si)和氧(O)结合的低分子成分(前体)溶解于溶剂的被称为清漆的液体原料用旋涂法涂敷在衬底上。之后,将涂敷在衬底上的清漆加热从而挥发(蒸发)溶剂,并通过执行低分子成分的交联反应,可以获取薄膜。然后,清除形成有涂敷膜的衬底周围边缘部分的涂敷膜。另外,当形成绝缘层(分隔墙)时,可以将涂敷膜形成为所希望的图案以形成绝缘层(分隔墙)。另外,根据旋涂的旋转次数、旋转时间、清漆的浓度和粘度来控制涂敷膜的厚度。
层间绝缘膜和绝缘层(分隔墙)如使用相同的材料可以减少制造成本。另外,通用涂敷淀积装置或蚀刻装置等装置可以实现成本的降低。
通常,以含有有机化合物的层为发光层的EL元件使用ITO(氧化铟锡)作为第一电极(阳极或阴极)。但是,ITO的折射率很高,大约为2。因此,本发明使用包含氧化硅的氧化铟锡(以下简称为ITSO)作为第一电极。ITSO即使执行烘烤也不会如ITO那样被晶化,而是维持非晶状态。所以,ITSO比ITO的平整性更高,即使含有有机化合物的层很薄,也很难和第二电极产生短路,适合用作显示元件的电极。另外,通过包含折射率为1.46左右的氧化硅,可以改变作为第一电极的ITSO的折射率。
而且,使用ITSO作为电极,并使用通过涂敷法而获取的耐热性平整膜作为层间绝缘膜的显示器件可以抑制显示器件的发热,从而提高显示器件的可靠性。
根据本发明的显示元件由于发光层的发光在透向衬底的外部时穿过的叠层由透光率高的材料构成,所以可以提高发光效率。
在本发明中,通过掺杂处理给耐热性平整膜、第一电极或绝缘膜(分隔墙)掺杂选自归属于周期表13或15族中的至少一种元素的赋予一个导电型的杂质元素。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,以及可以实现高密度化以防止水分或氧的侵入。另外,借助掺杂处理自身的烘烤效果,可以在处理时释放出水分。通过也给第一电极掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
另外,耐热性平整膜、第一电极以及绝缘层(分隔墙)的掺杂区域(实现高密度化的部分)中所包含的选自周期表13或15族中的至少一种元素的剂量可以是相同程度。具体在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如果倾斜绝缘层的侧面和平整膜的侧面以形成锥形形状,在电场被加速的选自周期表13或15族中的至少一种元素(离子种)可以在该部位发挥作用,从而可以改变侧面的性质。锥形角度优选大于30度小于75度。
另外,本发明中,在形成接触孔之后,如给接触孔的周围掺杂有导电性的元素,不但可以实现接触孔周围的高密度化,而且可以给位于接触孔下面的半导体层也掺杂有导电性的元素。因此,可以在半导体层中自我调整地形成高浓度杂质区。
选自周期表13或15族中的至少一种元素可以被分别掺杂到耐热性平整膜、第一电极、绝缘层(分隔墙),也可以在适当组合后被掺杂.另外,可以给整个表面掺杂,还可以选择性地掺杂从而部分性地形成掺杂区域.换言之,在耐热性平整膜中,可以仅仅给侧面掺杂并用密封材料覆盖,也可以给接触孔部分性地掺杂,当然,还可以给整个表面掺杂,以形成高密度化区域.
另外,在本发明中,包含有机材料的物质可以被用于耐热性平整膜和绝缘层(分隔墙),但是,如给这样的物质掺杂选自周期表13或15族中的至少一种元素,该物质的光透射率降低,并被附着颜色。或者其反射率仍是很低。当给耐热性平整膜掺杂选自周期表13或15族中的至少一种元素时,耐热性平整膜根据该掺杂处理,透射率、反射率被降低,并被附着颜色。借助该被附着的颜色,在顶面发射型显示器件中,可以作为具有保护TFT特性效果的遮光膜而被使用。另外,即使是双面发射类型或底面发射类型的显示器件,如在耐热性平整膜上形成钝化膜,则钝化膜不会因选自周期表13或15族中的至少一种元素而被附着颜色,所以,仅仅暴露出来的接触孔的耐热性平整膜的地方被附着颜色,被高密度化。因此,即使是双面发射类型或底面发射类型的显示器件,也不会妨碍光的透射,能够获取充分的发光。接触孔部分的被高密度化的部分由于有阻断水分的效果,所以可以防止穿过接触孔部分而进入的水分等污染物质,并进一步提高防止显示元件退化的效果。
根据本发明的掺杂选自周期表13或15族中的至少一种元素的掺杂处理,降低了光的透射率,绝缘层(分隔墙)也被附着黑色。所以,控制绝缘层(分隔墙)的透射率以附着黑色,从而可以作为显示器件的黑色矩阵被使用。根据本发明,绝缘层(分隔墙)可以兼有两个功能,一个是因实现高密度化的作为污染物质阻断物的功能,另一个是作为具有低透射率和低反射率的光学特性良好的黑色矩阵的功能。因此,本发明可以以低成本高成品率提供可靠性高的显示器件。
本发明的显示器件之一是,一种显示器件,包括显示区域,该显示区域包括:
在衬底上的第一电极;
覆盖该第一电极周围边缘的绝缘层;
形成在所述第一电极上的包含有机化合物的层;以及
在所述包含有机化合物的层上的第二电极,
其中,给所述第一电极和所述绝缘层中掺杂赋予一个导电型的杂质元素。
本发明的显示器件之一是,一种显示器件,包括:
衬底上的薄膜晶体管;
该薄膜晶体管上的层间绝缘膜;
形成在该层间绝缘膜上且中间夹所述层间绝缘膜和所述薄膜晶体管连接的第一电极;
覆盖该第一电极周围边缘的绝缘层;
形成在所述第一电极上的包含有机化合物的层;以及
所述包含有机化合物的层上的第二电极,
并且,给所述第一电极、所述绝缘层、以及所述层间绝缘膜的侧面中掺杂赋予一个导电型的杂质元素。
本发明的显示器件之一是,一种显示器件,包括:
衬底上的薄膜晶体管;
该薄膜晶体管上的至少具有一个开口部分的层间绝缘膜;
形成在该层间绝缘膜上且中间夹所述层间绝缘膜和所述薄膜晶体管连接的第一电极;
覆盖该第一电极周围边缘的绝缘层;
形成在所述第一电极上的包含有机化合物的层;以及
所述包含有机化合物的层上的第二电极,
其中,给所述第一电极、所述绝缘层、所述层间绝缘膜的侧面、以及所述开口部分的侧面中掺杂赋予一个导电型的杂质元素。
在上述结构中,耐热性平整膜和绝缘层(分隔墙)由相同材料构成,可以是包含烷基的氧化硅(SiOx)膜。使用相同材料有能够以低成本制作的优势。另外,在上述结构中,第一电极也可以是包含氧化硅的氧化铟锡物。
另外,在上述结构中,源电极和漏电极所连接的半导体层也可以是在开口部分被形成后,给耐热性平整膜掺杂选自周期表13或15族中的至少一种元素时形成的高浓度杂质区。
在上述结构中,被掺杂选自周期表13或15族中的至少一种元素的绝缘层(分隔墙)被附着颜色,可以被用作黑色矩阵(遮光膜)。
另外,在上述各个结构中,显示元件的特征是发出红色、绿色、蓝色或白色光。
本发明的显示器件的制作方法之一是,一种显示器件的制作方法,包括以下步骤:
在衬底上形成薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
在所述层间绝缘膜上形成和所述薄膜晶体管电连接的第一电极;
形成覆盖所述第一电极的周围边缘的绝缘层;
给所述第一电极和所述绝缘层中掺杂赋予一个导电型的杂质元素;
在所述第一电极上形成包含有机化合物的层;以及
在所述包含有机化合物的层上形成第二电极。
本发明的显示器件的制作方法之一是,一种显示器件的制作方法,包括以下步骤:
在第一衬底上形成薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
选择性地除去所述层间绝缘膜,从而在衬底的边缘部分上形成具有锥形形状的层间绝缘膜的侧面;
在层间绝缘膜上形成和所述薄膜晶体管电连接的第一电极;
形成覆盖所述第一电极的周围边缘的绝缘层;
给所述第一电极、绝缘层、以及至少所述层间绝缘膜的侧面掺杂赋予一个导电型的杂质元素;
在所述第一电极上形成包含有机化合物的层;以及
在所述包含有机化合物的层上形成第二电极。
本发明的显示器件的制作方法之一是,一种显示器件的制作方法,包括以下步骤:
在第一衬底上形成薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
选择性地除去所述层间绝缘膜,从而在该层间绝缘膜中形成至少一个开口部分,并且在衬底的边缘部分上形成具有锥形形状的侧面的层间绝缘膜;
执行第一掺杂处理,以给所述开口部分和所述层间绝缘膜的侧面掺杂赋予一个导电型的杂质元素;
在所述层间绝缘膜上形成和所述薄膜晶体管电连接的第一电极;
形成覆盖所述第一电极的周围边缘的绝缘层;
执行第二掺杂处理,以给所述第一电极和绝缘层掺杂赋予一个导电型的杂质元素;
在所述第一电极上形成包含有机化合物的层;以及
在所述包含有机化合物的层上形成第二电极,
其中,通过第一掺杂处理,在所述薄膜晶体管的半导体层中形成高浓度杂质区。
在上述结构中,掺杂选自周期表13或15族中的至少一种元素,并使平整膜、第一电极和绝缘层(分隔墙)的被掺杂选自周期表13或15族中的至少一种元素的区域中的选自周期表13或15族中的至少一种元素的剂量相等,更确切地说,掺杂选自周期表13或15族中的至少一种元素,并使平整膜、第一电极和绝缘层(分隔墙)的被掺杂选自周期表13或15族中的至少一种元素的区域中的选自周期表13或15族中的至少一种元素的浓度在1×1018/cm3至5×1021/cm3的浓度范围、典型在2×1019/cm3至2×1021/cm3的浓度范围。在1kV至150kV的能源、优选50kV至80kV的能源,且不少于1×1014/cm2的剂量、优选1×1015/cm2至1×1016/cm2的剂量的条件下执行掺杂。注意,如果倾斜绝缘层的侧面、平整膜的侧面以形成锥形形状,在电场被加速的选自周期表13或15族中的至少一种元素(离子种)可以在该部位发挥作用,从而可以改变侧面的性质。锥形角度优选大于30度小于75度。
作为选自周期表13或15族中的至少一种元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素,典型的是使用磷(P)、硼(B)。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,以及可以实现高密度化以防止水分或氧的侵入。通过也给第一电极掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
在上述结构中,平整膜或绝缘层(分隔墙)可以采用根据涂敷法形成的包含烷基的氧化硅(SiOx)膜。并且,在上述结构中,根据使用包含氧化硅(SiOx)的氧化铟锡构成的靶的溅射法形成所述阳极。
此外,在上述结构中,发光显示器件适用于有源矩阵类型显示器件,也适用于无源矩阵类型显示器件。
注意,作为显示元件的发光元件(EL元件)包括:借助于施加电场而场致发光(Electro Luminescence)的含有有机化合物的层(以下称为EL层)、阳极、以及阴极。有机化合物产生的发光包括从单重激发态返回到基态时产生的荧光以及从三重激发态返回到基态时产生的磷光。根据本发明制作的发光显示器件适用于这两种发光中的任何一种。
具有EL层的发光元件(EL元件)是EL层被夹在成对的电极之间的结构,且EL层通常具有叠层结构.典型的例子是由空穴输运层、发光层、以及电子输运层组成的叠层结构.此EL层的结构具有极高的发光效率,目前正在研究开发的发光显示器件大多采用这种结构.
而且,也可以采用依次层叠阳极、空穴注入层、空穴输运层、发光层、以及电子输运层的结构。还可以采用依次层叠阳极、空穴注入层、空穴输运层、发光层、电子输运层、以及电子注入层的结构。还可以将荧光颜料等掺入到发光层中。而且,可以利用低分子量材料来形成所有这些层,也可以利用聚合物材料来形成所有这些层。而且,也可以采用包含无机材料的层。注意,在本说明书中,形成在阴极与阳极之间的所有的层都被通称为EL层。因此,空穴注入层、空穴输运层、发光层、电子输运层、以及电子注入层都被包括在EL层分类中。
并且,对在本发明的发光显示器件中驱动屏幕显示的方法没有特别的限制。例如,可以采用逐点驱动方法、逐行驱动方法、逐面驱动方法等。典型采用逐行驱动方法,也可以适当地采用时分灰度驱动方法或表面积灰度驱动方法。而且,输入到发光显示器件的源线的图像信号可以是模拟信号或数字信号。可以根据所用的图像信号来适当地设计驱动电路等。
而且,在使用数字视频信号的发光显示器件中,包括两种驱动方法,一种是输入到像素的视频信号为恒压(CV)的驱动方法;一种是输入到像素的视频信号为恒流(CC)的驱动方法。而且,输入到像素的视频信号为恒压(CV)的驱动方法又包括两种驱动方法,一种是施加到发光元件的电压为恒定的驱动方法(CVCV);一种是施加到发光元件的电流为恒定的驱动方法(CVCC)。另外,输入到像素的视频信号为恒流(CC)的驱动方法包括两种驱动方法,一种是施加到发光元件的电压为恒定的驱动方法(CCCV);一种是施加到发光元件的电流为恒定的驱动方法(CCCC)。
在本说明书中,光的取出效率表示相对于元件的发光,透过元件的透明性衬底而释放到大气的发光的比例。
另外,可以应用本发明而与TFT的结构无关。例如,可以应用本发明于顶栅型TFT、底栅型(反交错型)TFT、或交错型TFT。
另外,作为TFT的激活层,可以适当使用非晶质半导体膜、包含结晶结构的半导体膜、包含非晶质结构的化合物半导体膜等。而且作为TFT的激活层,可以使用半晶半导体膜(又称为微晶半导体膜、微晶体半导体膜),该半晶半导体膜具有介于非晶和结晶结构(含有单晶和多晶结构)的中间结构,且自由能源稳定的第三状态的半导体,并且包含近程有序的晶格歪斜的晶质区域。半晶半导体膜至少在膜中的一部分区域中包含0.5nm-20nm的结晶颗粒,拉曼光谱(Raman spectrum)移动到比520cm-1更低的频带。另外,半晶半导体膜在X线衍射可以观察到由来于Si晶格的(111)、(220)的衍射峰。此外,半晶半导体膜至少含有1原子%的氢或卤素作为悬空键(dangling bond)的中和剂。辉光放电分解硅化物气体可以形成半晶半导体膜。典型的硅化物气体为SiH4,其他还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,还可以将该硅化物气体用H2、或H2和选自He、Ar、Kr、Ne中的一种或多种稀有气体元素来稀释。稀释硅化物气体的稀释率在2-1000倍的范围内。压力大约设定为0.1Pa-133Pa的范围,功率频率为1MHz-120MHz,优选13MHz-60MHz。衬底的加热温度优选为300℃或更低,推荐100-250℃的衬底加热温度。作为膜中的杂质元素,理想的是氧、氮、碳等大气成分的杂质在1×1020atoms/cm3或更低的范围。尤其是氧浓度在5×1019atoms/cm3或更低的范围,优选在1×1019atoms/cm3或更低的范围.注意,以半晶半导体膜为激活层的TFT的场效应迁移率μ为1cm2/Vsec至几十cm2/Vsec。
通过给用于分隔墙的绝缘层掺杂选自周期表13或15族中的至少一种元素,改善了绝缘层的表面和侧面的性质使其成为高密度,这样外界进入的水分或包含在绝缘层中的水分被释放,可以防止该水分作用于EL。所以,可以防止暗点或皱缩等各种各样的退化,从而可以提高显示器件的可靠性。
通过也给第一电极掺杂选自周期表13或15族中的至少一种元素,可以控制第一电极的电阻率。所以,可以控制电极的电特性,从而在提高显示器件的发光效率和发光亮度的情况下制作显示器件。
同时,通过给覆盖第一电极的周围边缘的绝缘层掺杂选自周期表13或15族中的至少一种元素,可以减低光透射率,从而该绝缘层可以被用作遮光膜(黑色矩阵)。因此,可以简化工序,以低成本和高成品率制作显示器件。
本发明的各个目的、特征以及优势通过下文的参考附图的详细说明将会更加明确。
附图说明
在附图中:
图1A至1D是表示本发明的结构的图;
图2A和2B是表示本发明的结构的图;
图3A至3D是表示本发明的结构的图;
图4A和4B是表示本发明的结构的图;
图5是表示本发明的结构的图;
图6A至6D是表示本发明的结构的图;
图7是表示本发明的结构的图;
图8是表示本发明的结构的图;
图9A至9D是表示本发明的结构的图;
图10A和10B是表示本发明的结构的图;
图11A至11D是表示本发明的结构的图;
图12A和12B是表示本发明的结构的图;
图13是本发明的显示器件的剖面图;
图14是本发明的显示器件的剖面图;
图15是本发明的显示器件的剖面图;
图16是本发明的显示器件的剖面图;
图17是本发明的显示器件的剖面图;
图18是本发明的显示器件的剖面图;
图19是本发明的显示器件的剖面图;
图20是本发明的显示器件的剖面图;
图21A至21E是显示本发明的显示器件的例子的图;
图22是显示本发明的显示器件的例子的图;
图23是表示反射率的曲线图;
图24是表示电特性的曲线图;
图25是本发明的显示器件的剖面图;
图26是本发明的显示器件的剖面图;
图27是TDS测量曲线图;
图28是SIMS测量曲线图;
图29A和29B是本发明的显示器件的俯视图;
图30是表示透射率的曲线图。
本发明的选择图为图1
具体实施方式
下面解释本发明的实施方案模式。
实施方案模式1
在具有绝缘表面的衬底100上用等离子体CVD法形成厚10-200nm(最好为50-100nm)的氮化氧化硅膜101b和厚50-200nm(最好为100-150nm)的氧化氮化硅膜101a的叠层作为基底膜101。作为衬底100可以使用其表面形成有绝缘膜的玻璃衬底、石英衬底或硅衬底、金属衬底或不锈钢衬底。而且,亦可使用具有能够承受本实施方案模式的处理温度的耐热性塑料衬底,也可使用柔性衬底。另外,作为基底膜可使用2层结构也可使用基底(绝缘)膜的单层膜或层叠2层以上的结构。
然后,在基底膜上形成半导体膜。用众所周知的方法(溅射法、LPCVD法或等离子体CVD法等)形成厚25-200nm(最好为30-150nm)的半导体膜。虽然并无限定半导体膜的材料,但推荐使用硅或SiGe合金等来形成半导体膜。
半导体膜可以采用非晶半导体(典型的是被氢化的非晶硅)、晶质半导体(典型的是多晶硅)作为材料。多晶硅包括以经800℃或更高的工艺温度而形成的多晶硅为主体材料的所谓的高温多晶硅;以及以在600℃或更低的工艺温度下形成的多晶硅为主体材料的所谓的低温多晶硅;或者掺杂促进晶化的元素而被晶化的晶质硅。
此外,作为其他物质,还可以使用半晶半导体或在半导体膜的一部分中包含结晶相的半导体膜。半晶半导体膜是具有介于非晶和结晶结构(含有单晶和多晶结构)的中间结构和自由能源稳定的第三状态,并包含近程有序的晶格歪斜的晶质区域。典型的半晶半导体膜以硅为主要成分,并伴随着晶格歪斜,拉曼光谱移位到520cm-1或更低的波长侧。作为悬空键的中和剂至少含有1原子%的氢或卤素。在此,将这样的半导体称作为半晶半导体(下文中简称为SAS,Semi-Amorphous Semiconductor)。该SAS又被称为微晶(MicroCrystal)半导体(典型的是微晶硅)。
该SAS可以用辉光放电分解硅化物气体而获取。典型的硅化物气体为SiH4,其他还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等.另外,将该硅化物气体用氢、或氢和选自氦、氩、氪、氖中的一种或多种稀有气体元素稀释可以容易地形成SAS.稀释硅化物气体的稀释率优选在例如5-1000倍的流量比范围内.当然,根据辉光放电分解来形成SAS优选在减压的情况下执行,但是也可以在大气压下放电形成SAS.典型的是在形成SAS时的压力大约设定为0.1Pa-133Pa的范围.形成辉光放电的功率频率为1MHz-120MHz,优选13MHz-60MHz.可以适当地设定高频功率.衬底的加热温度优选为300℃或更低,也可以是100-200℃的衬底加热温度.在形成膜时,作为主要的掺杂到膜中的杂质元素,理想的是氧、氮、碳等来自大气成分的杂质在1×1020cm-3或更低的范围。尤其是氧浓度在5×1019cm-3或更低的范围,优选在1×1019cm-3或更低的范围。另外,包含氦、氩、氪、氖等稀有气体元素可以更加促进晶格歪斜,这样可以获取稳定性更高的优质的SAS。
当半导体膜使用晶质半导体膜时,晶质半导体膜的制作方法可以采用众所周知的方法(激光结晶化法、热结晶化法、或使用镍等以促进结晶化的元素的热结晶化法等)。当不导入促进结晶化的元素时,在给非晶硅膜照射激光之前,在氮气气氛中的500℃下对非晶硅膜进行1小时的热处理,以将非晶硅膜的含氢浓度减低到1×1020atoms/cm3以下。这是由于如给含有大量氢的非晶硅膜照射激光则会损坏膜。
作为导入金属元素到非晶质半导体膜的方法,只要该方法是能将金属元素导入非晶质半导体膜的表面或其内部的方法,就无特别限定,例如可使用溅射法,CVD法,等离子体处理法(也包含等离子体CVD法),吸附法,或涂敷金属盐溶液的方法。其中,使用金属盐溶液的方法较为简便且有易于调整金属元素浓度的优点。并且,此时为了改善非晶质半导体膜的表面湿润性以使水溶液涵盖整个非晶质半导体膜的表面,优选在氧分子气体中执行UV光的照射、热氧化法、含有羟自由基(hydroxy radical)的臭氧水或过氧化氢的处理等,从而形成氧化膜。
非晶半导体膜的结晶化可以组合热处理和照射激光的晶化,也可以单独执行多次的热处理或单独执行多次的照射激光。当以热处理和照射激光的两个阶段来执行晶化时,在导入金属元素之后,以500-550℃进行4-20小时的热处理,将非晶质半导体膜结晶化(以下称为第一结晶性半导体膜)。
其次,给第一结晶性半导体膜照射激光束以促进晶化,从而得到第二结晶性半导体膜。激光晶化法是用激光束照射半导体膜。所使用的激光最好为脉冲振荡或连续振荡的固体激光或气体激光或金属激光。而且,前述的固体激光包括YAG激光、YVO4激光、YLF激光、YAlO3激光、玻璃激光、红宝石激光、蓝紫宝石激光、Ti:蓝宝石激光等;前述的气体激光包括受激准分子激光、Ar激光、Kr激光及CO2激光等;而前述的金属激光则可举出氦镉激光、铜蒸气激光、金蒸气激光等。前述的激光束亦可由非线形光学元件变换为谐波。使用于前述的非线性光学元件的结晶,例如,如使用所谓的LBO或BBO或KDP、KTP或KB5、CLBO,则在变换效率上有优势。若将这些非线形光学元件放入激光的共振器中,则可大幅度提高变换效率。通常给前述谐波的激光中掺杂Nd、Yb、Cr等,这些掺杂物激励而使激光振荡。实施者可以适当选择掺杂物的种类。
为了控制TFT的阈值,亦可给根据上述步骤形成的结晶性半导体膜掺杂微量杂质元素(硼或磷)。
制作第一光遮膜,通过执行使用光刻蚀法的图案化处理,形成半导体层102。
然后,形成覆盖半导体层102的栅绝缘膜105。用等离子体CVD法或溅射法形成厚40-150nm且含有硅的绝缘膜作为栅绝缘膜105。当然,栅绝缘膜不局限于氧化氮化硅膜,也可以采用其他的单层或叠层结构的绝缘膜。
其次,在栅绝缘膜105上形成并层叠厚20-100nm的第一导电膜与厚100-400nm的第二导电膜当作栅电极.第一导电膜与第二导电膜是由从Ta、W、Ti、Mo、Al、Cu选出的元素或以前述的元素作为主要成分的合金材料或化合物材料形成.而且,即使是掺杂了磷等杂质元素的以多结晶硅膜为典型的半导体膜或AgPdCu合金亦可作为形成第一导电膜及第二导电膜的材料.并且,本发明不限定于2层结构,例如亦可做成依序层叠厚50nm的钨膜、厚500nm的Al-Si的合金膜、厚30nm的氮化钛膜的3层结构.当是3层结构的情况时,第一导电膜可使用氮化钨来取代钨;第二导电膜可使用铝与钛的合金膜(Al-Ti)来取代铝与硅的合金膜(Al-Si);第三导电膜亦可使用钛膜来取代氮化钛膜.同时,单层结构亦可被采用.
其次,用光刻蚀法形成由抗蚀剂构成的第二光遮膜,之后进行为了形成电极及布线的第一蚀刻处理。使用ICP(Inductively Coupled Plasma:诱导结合型等离子体)蚀刻法,适当调节蚀刻条件(施加于线圈型的电极的电能、施加于衬底侧的电极的电能、衬底侧的电极温度等),可将第一导电膜及第二导电膜蚀刻成所期望的锥形形状。另外,作为蚀刻用的气体,可适当使用以Cl2、BCl3、SiCl4或CCl4为典型的氯气系气体;以CF4、SF6或NF3等为典型的氟元素系气体;或O2
根据第一蚀刻处理,形成由第一导电层及第二导电层构成的第一形状的导电层。
其次,不去除由抗蚀剂构成的掩膜而进行第二蚀刻处理。于此,选择性地蚀刻W膜。此时,根据第二蚀刻处理形成第二导电层。另一方面,第一导电层几乎未被蚀刻而形成第二形状的导电层。据此导电膜106、导电膜107被形成。在本实施方案模式中,导电层的形成可以使用干式蚀刻法也可以使用湿式蚀刻法。
然后,在除去抗蚀掩膜后,用第三光遮膜形成新的抗蚀剂掩膜,在此,为了形成没有图示出的n沟道型TFT,执行以低浓度掺杂赋予半导体n型的杂质元素(典型为磷(P)或砷(As))的第一掺杂工艺。抗蚀剂掩膜覆盖p沟道型TFT的区域和导电层附近。根据该第一掺杂工艺,在中间夹绝缘膜的情况下执行穿透掺杂(through-dope),从而形成低浓度杂质区。一个发光元件使用多个TFT来驱动,但是仅仅用p沟道型TFT来驱动时,就对上述掺杂工艺没有特别需要。
接着,在除去抗蚀掩膜后,用第四光遮膜形成新的抗蚀剂掩膜,执行以高浓度掺杂赋予半导体p型的杂质元素(典型为硼(B))的第二掺杂工艺。根据该第二掺杂工艺,在中间夹栅绝缘膜105的情况下执行穿透掺杂工艺,从而形成p型高浓度杂质区103、104。
之后,用第五光遮膜形成新的抗蚀剂掩膜,在此,为了形成没有图示出的n沟道型TFT,执行以高浓度掺杂赋予半导体n型的杂质元素(典型为磷或砷)的第三掺杂工艺。执行第三掺杂工艺中的离子掺杂法的条件是:剂量,1×1013atoms/cm2-5×1015atoms/cm2;加速电压,60-100keV。抗蚀剂掩膜覆盖p沟道型TFT的区域和导电层附近。根据该第三掺杂工艺,在中间夹栅绝缘膜105的情况下执行穿透掺杂,从而形成n型高浓度杂质区。
根据以上工艺,可以在各半导体层形成杂质区域。
其次,除去由抗蚀剂构成的掩膜,形成包含氢的绝缘膜108作为钝化膜。使用等离子体CVD法或溅射法,形成厚度为100-200nm且包含硅的绝缘膜作为此绝缘膜108。当然,绝缘膜108并非限定于氮化硅膜,亦可使用根据等离子体CVD法形成的氮化氧化硅(SiNO)膜,或者使用其它的包含硅的绝缘膜的单层或叠层结构。
然后,在氮气氛中对半导体层进行300到550℃下持续1到12小时的热处理,以便将半导体层氢化。优选设定为400到500℃。这个工艺利用包含在绝缘膜108中的氢来终止半导体层中的悬挂键。
绝缘膜108由选自氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮气含量多于氧气含量的氮化氧化铝(AlNO)、以及由选自包含氧化铝、类金刚石碳(DLC)、含有氮的碳(CN)的物质的材料而形成.另外,还可以使用由硅(Si)和氧(O)结合的骨骼结构构成,且以至少包含氢的材料作为取代基的材料,或以氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的材料.
为了激活杂质元素,可进行加热处理、强光照射或激光束照射。激活的同时,可恢复栅绝缘膜的等离子损耗或栅绝缘膜与半导体层的界面的等离子损耗。
然后,形成作为层间绝缘膜的耐热性平整膜109。作为耐热性平整膜109,使用根据涂敷法而获取的由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜。
在此,将详细说明耐热性平整膜109的形成步骤。
首先,用纯净水清洗待处理的衬底。也可以执行兆声波(megasonic)清洗。然后,在对衬底执行140℃、110秒的脱氢烘烤(dehydrobaking)后,用水冷板进行120秒的冷却以使衬底温度保持一定。然后,将衬底搬运到旋涂式涂敷装置并安装好衬底。
旋涂式涂敷装置包括喷嘴和涂敷杯,是将涂敷材料液滴出到衬底,在涂敷杯中以水平面收容衬底,旋转涂敷杯整体的结构。另外,涂敷杯中的气氛是可以进行压力控制的结构。
然后,采用稀释剂(混合了芳香族炭化氢(甲苯等)、酒精、醋酸酯等的挥发性混合溶剂)等有机溶剂进行预湿涂敷,以提高衬底的湿润性。一边滴注70ml的稀释剂一边旋转衬底(旋转数为100rpm),稀释剂因远心力被全方向地向衬底表面扩散后,高速旋转(旋转数为450rpm)以甩开稀释剂。
接着,从喷嘴滴注将硅氧烷聚合物溶解于溶剂(propyleneglycolmonomethyl ether,分子式为:CH3OCH2CH(OH)CH3)的液状原料的涂敷材料液,循序渐进地旋转涂敷(旋转数0rpm→1000rpm),涂敷材料液因远心力而被全方向地向衬底表面扩散。根据硅氧烷的结构,硅氧烷聚合物可以分类为:例如,石英玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、氢化倍半硅氧烷聚合物、氢化烷基倍半硅氧烷聚合物等。作为硅氧烷聚合物的一个例子,可以举出日本Toray公司制造的涂敷绝缘膜材料的PSB-K1、PSB-K31或触媒化成工业株式会社(Catalysts&ChemicalsIndustries.Co.,LTD)生产的涂敷绝缘膜材料的ZRS-5PH。然后,保持30秒后,重新循序渐进地旋转涂敷(旋转数0rpm→1400rpm),以平整涂敷膜。
接着,排气并减低涂敷杯中的气压,在1分钟内执行减压干燥。
然后,用配备在旋涂式涂敷装置中的边缘去除器(edge remover)执行涂敷膜的边缘去除处理。边缘去除器是具备沿着衬底的周边平行移动的驱动装置的边缘去除器。边缘去除器中同时设置夹住衬底一边的稀释剂喷吐喷嘴,用由稀释剂喷吐喷嘴喷出的稀释剂溶化涂敷膜的外周边部分,将液体以及气体以图中箭头方向排出,从而除去衬底边缘周围部分的被溶化的涂敷膜。
然后,执行110℃、170秒的预烘烤。
接着,从旋涂式的涂敷装置搬出衬底,在冷却后,进一步执行270℃、1小时的烘烤。这样就形成了厚0.8μm的耐热性平整膜109。用AFM(原子力显微镜)测量获取的耐热性平整膜109的平整性的结果是:在10μm×10μm的范围中P-V值(峰谷值,高度的最大值和最小值的差值)大约为5nm左右,Ra(表面平均粗糙程度)的值为0.3nm左右。
另外,可以通过改变耐热性平整膜109的烘烤温度来改变透射率.测量在两个烘烤温度条件(270℃、410℃)下的厚0.8μm的耐热性平整膜(包含烷基的SiOx膜)的透射率、折射率,跟270℃的温度相比,410℃的温度更能够提高耐热性平整膜的透射率.另外,烘烤温度如果是410℃,则折射率降低.
根据上述步骤形成了耐热性平整膜109。
此外,也可以根据液滴喷出法(喷墨法)形成耐热性平整膜109。使用液滴喷出法(喷墨法)可以节省材料液。
作为耐热性平整膜109除了可以使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜以外,只要具有高耐热性和高平整性,还可以使用由无机材料(氧化硅、氮化硅、氧化氮化硅、氮化氧化硅等)、光敏性有机树脂或非光敏性有机树脂材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯(benzocyclobutene)等)、低介电常数的Low k材料中的一种或多种组成的膜,或这些材料的叠层等。
接着,形成作为钝化膜的绝缘膜111(参考图1A)。使用等离子体CVD法或溅射法,形成厚度为100-200nm且包含硅的绝缘膜作为此绝缘膜111。该绝缘膜111是为了在执行后面的图案化布线112(也使用于漏电极或源电极)的工艺时,作为保护层间绝缘膜的耐热性平整膜109的蚀刻阻挡膜而提供的。
当然,绝缘膜111并非限定于氧化氮化硅膜,亦可使用其它的包含硅的绝缘膜的单层或叠层结构。在本实施方案模式中,使用根据溅射法形成的氮化硅膜,但是也可以使用根据等离子体CVD法形成的氮化氧化硅(SiNO)膜。在本实施方案模式中,绝缘膜111中可以包含Ar,其浓度在5×1018atoms/cm3-5×1020atoms/cm3左右。
绝缘膜111由选自氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮气含量多于氧气含量的氮化氧化铝(AlNO)、以及氧化铝、类金刚石碳(DLC)、含有氮的碳膜(CN)组成。另外,还可以如本实施方案模式那样,使用由硅(Si)和氧(O)结合的骨骼结构构成,且以至少包含氢的材料作为取代基的材料,或以氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的材料。
接着,使用由抗蚀剂构成的掩膜,并在耐热性平整膜109中形成接触孔(开口部分),同时,除去衬底周边部分的耐热性平整膜。在和绝缘膜能够取得选择比的条件下执行蚀刻(湿式蚀刻或干式蚀刻)。并给用于蚀刻的气体掺杂惰性气体。选自He、Ne、Ar、Kr、Xe中的一种或多种可以用于该掺杂的惰性气体。其中优选使用原子半径相对较大且价格低廉的氩。在本实施方案模式中,使用CF4、O2、He、Ar。干式蚀刻在CF4的流量为380sccm、O2的流量为290sccm、He的流量为500sccm、Ar的流量为500sccm、RF(射频)功率为3000W、压力为25Pa的条件下被执行。根据上述条件,可以减少蚀刻残渣。
注意,为了执行蚀刻而不残留残渣于栅绝缘膜105上,可以以10%-20%左右的比例增加蚀刻时间,执行过度蚀刻。可以执行一次蚀刻来形成锥形形状,也可以执行多次蚀刻来形成锥形形状。当形成锥形时,进一步使用CF4、O2、He,在CF4的流量为550sccm、O2的流量为450sccm、He的流量为350sccm、RF(射频)功率为3000W、压力为25Pa的条件下执行第二次干式蚀刻从而形成锥形形状。另外,耐热性平整膜109的边缘的锥形角度优选大于30度小于75度。
可以给耐热性平整膜109的边缘部分掺杂选自归属于周期表13或15族中的至少一种元素,从而在耐热性平整膜的锥形部分形成高密度化部分.掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行.作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素.典型的是使用磷(P)、硼(B).通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入.另外,借助掺杂处理自身的烘烤效果,可以在处理时释放出水分.另外,高密度化的部分中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将衬底边缘部分的耐热性平整膜形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。
当给耐热性平整膜109掺杂选自周期表13或15族中的至少一种元素时,耐热性平整膜根据该掺杂处理,透射率、反射率被降低,并被附着颜色。借助该被附着的颜色,在顶面发射型显示器件中,耐热性平整膜可以作为具有保护TFT特性效果的遮光膜被使用。另外,即使是双面发射类型或底面发射类型的显示器件,如果象本实施方案模式那样在耐热性平整膜109上形成作为钝化膜的绝缘膜111,则根据选自周期表13或15族中的至少一种元素的附着颜色因为钝化膜的存在而不会发生,所以,仅仅暴露出来的接触孔的耐热性平整膜109的地方被附着颜色,被高密度化。因此,即使是双面发射类型或底面发射类型的显示器件,也不会妨碍光的透射,能够获取充分的发光。接触孔部分的被高密度化的部分由于有阻断水分的效果,所以可以防止穿过接触孔部分而进入的水分等污染物质,并进一步提高防止显示元件退化的效果。
蚀刻栅绝缘膜105,以形成到达源区、漏区的开口部分。可以在蚀刻耐热性平整膜109后重新形成的掩膜,或者使用被蚀刻过的耐热性平整膜109作为掩膜。蚀刻绝缘膜108和栅绝缘膜105以形成开口部分。使用CHF3和Ar作为用于蚀刻的气体来蚀刻栅绝缘膜105。根据上述蚀刻条件,可以减少蚀刻残渣,形成凸凹少、平整性高的接触孔。注意,为了执行蚀刻而在不残留残渣于半导体层上,可以以10%-20%左右的比例增加蚀刻时间,执行对栅绝缘膜的过度蚀刻。根据上述工艺,形成了接触孔130(参考图1B)。
形成金属膜并蚀刻该金属膜以形成和各个杂质区分别电连接的布线112。布线112作为源电极、漏电极发挥作用。金属膜是由铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的元素所形成的膜或使用这些元素的合金膜。在本实施方案模式中,将TiN膜、Al膜、TiN膜分别依序层叠100、350、100nm之后,按所希望的形状执行图案化从而形成布线(参考图1C)。注意,TiN是和耐热性平整膜有良好的密接性的材料之一。如在耐热性平整膜上使用包含烷基的氧化硅(SiOx)层叠Ti作为布线,则在其界面产生Si-O-Ti的结合,并产生O-Ti的结合a。另一方面,如果在耐热性平整膜上层叠TiN作为布线,则在其界面产生Si-N-Ti的结合,并在界面产生Si-N的结合b、N-Ti的结合c。由于结合a的O-Ti结合力弱,所以密接性不好。但是,结合b的Si-N以及结合c的N-Ti的结合力强,所以密接性好,不容易发生膜的剥落。而且,为了获取和TFT的源区或漏区的接触,TiN中的N含量优选少于44atomic%。注意,更优选TiN中的N含量多于7atomic%且少于44atomic%。另外,也可以将导电膜形成为TiN/Al的2层结构,从而简化工序。
使用ICP(Inductively Coupled Plasma:诱导结合型等离子体)蚀刻法,并使用Cl2、BCl3,在蚀刻条件为:施加于线圈型的电极的电能为450W、施加于衬底侧的电极的电能为100W、压力1.9Pa的条件下执行蚀刻.在这种情况下,先行形成的绝缘膜111成为蚀刻阻挡体.布线112和绝缘膜111选择具有高选择比的材料,即使在蚀刻布线后,也不在绝缘膜111的表面残留残渣,绝缘膜111的表面为平整性好的状态.而绝缘膜111的表面如果平整性好,即使在绝缘膜111上形成作为像素电极的第一电极,也可以防止电极的断线或短路,从而提高显示器件的可靠性.
根据上述工艺,完成具备TFT的有源矩阵型衬底。注意,在本实施方案模式中,仅仅在像素区域示出了p沟道型TFT的例子,但像素区域也可以包括n沟道型TFT,另外,n沟道型TFT可以是形成有一个沟道形成区的单栅结构,也可以是形成有两个沟道形成区的双栅结构,或者形成有三个沟道形成区的三栅结构。另外驱动电路部分的TFT可以采用单栅结构、双栅结构或三栅结构的TFT。
另外,TFT的制作方法不限于本实施方案模式所示的方法,顶栅型(平面型)、底栅型(反交错型)、以及包括被安排中间夹栅绝缘膜位于沟道区域的上下的两个栅电极的双栅型或其它结构也可适用。
接着,形成和布线112连接的第一电极(也称像素电极)113。第一电极作为阳极或阴极发挥作用,其材料是选自Ti、TiN、TiSiXNY、Ni、W、WSiX、WNX、WSiXNY、NbN、Cr、Pt、Zn、Sn、In或Mo的物质的薄膜,或以这些物质之一作为其主要成分的合金材料或化合物材料的膜,或这些薄膜的叠层,膜的总厚度在100nm-800nm的范围。
在本实施方案模式中,由于是使用发光元件作为显示元件,且来自发光元件的发光从第一电极侧获取的结构,所以第一电极具有透光性。形成透明导电膜并按所希望的形状蚀刻该导电膜以形成第一电极113。作为第一电极113,除了ITO、IZO、ITSO之外,可以使用在氧化铟中混合2-20%的氧化锌(ZnO)的透明导电膜。除上述透明导电膜外,第一电极113还可以使用氮化钛膜或钛膜。在这种情况下,形成透明导电膜后,将氮化钛膜或钛膜的膜形成为能够透射光左右的厚度(优选为5nm-30nm左右)。在本实施方案模式中,使用ITSO作为第一电极113。ITSO即使被烘烤,也不象ITO那样会被晶化,而是保持非晶状态的原状。所以,ITSO比ITO的平整性高,即使含有有机化合物的层很薄,也很难和阴极产生短路。为了实现第一电极113的表面平坦化,也可以使用CMP法、或使用聚乙烯醇系的多孔体擦拭、研磨。另外,使用CMP法研磨后,也可以在第一电极113的表面上照射紫外线,执行氧等离子处理等。
接着,形成覆盖第一电极113的边缘和布线112的绝缘体(称为堤坝、侧壁、障碍墙、势垒等)114。绝缘体114使用通过涂敷法获取的膜厚在0.8μm-1μm范围的SOG(silicon on glass)膜(例如包含烷基的SiOx膜)。绝缘体114的蚀刻可以使用干式蚀刻或湿式蚀刻,但在此采用使用CF4和O2和He的混合气体的干式蚀刻来形成绝缘体114(参考图1D)。干式蚀刻在压力为5Pa;功耗为1500W;CF4的流量为25sccm、O2的流量为25sccm、He的流量为50sccm的条件下被执行。在该干式蚀刻中,如果包含烷基的SiOx膜的蚀刻速度为500-600nm/分钟,另一方面,ITSO膜的蚀刻速度则为10nm/分钟以下,这样可以获取足够的选择比。另外,布线112因为被由包含烷基的SiOx构成的绝缘体114覆盖,所以密接性高的TiN膜成为最上面的面。作为绝缘体114除了可以使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜以外,还可以使用具有高耐热性和高平整性的由无机材料(氧化硅、氮化硅、氧化氮化硅、氮化氧化硅等)、光敏性有机树脂或非光敏性有机树脂材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯等)、低电解数的Low k中的一种或多种组成的膜,或这些材料的叠层等.
在本发明中,执行掺杂处理125以给耐热性平整膜109的边缘部分、第一电极113以及绝缘体114掺杂选自归属于周期表13或15族中的至少一种元素。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。在本实施方案模式中,掺杂包括作为选自周期表13或15族中的至少一种元素的B的气体125,形成掺杂区域116、117、118(参考图2A)。根据本发明,耐热性平整膜和绝缘体的掺杂区域116、117、118成为高密度化的部分。另外,在第一电极的掺杂区域117中,可以控制电阻值等特性。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入。另外,借助掺杂处理自身的烘烤效果,可以在处理时释放出水分。另外,掺杂区域中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将耐热性平整膜的边缘部分形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。掺杂处理可以在1kV至150kV的能源、优选50kV至80kV的能源,且不少于1×1014/cm2的剂量、优选1×1015/cm2至1×1016/cm2的剂量的条件下被执行。当磷(P)被掺杂到耐热性平整膜或绝缘层的表面时,在深度方向上从被掺杂磷的表面,存在的磷不多于当硼(B)被掺杂到耐热性平整膜或绝缘层的表面时,在深度方向上从被掺杂硼的表面,存在的硼不多于
Figure G2004100859825D00212
根据本发明的掺杂选自周期表13或15族中的至少一种元素的掺杂处理,作为分隔墙的绝缘层114的掺杂区域被附着黑色。所以,该绝缘层(分隔墙)可以作为黑色矩阵被使用。因此,根据本发明,绝缘层(分隔墙)可以兼有两个功能,一个是作为被高密度化的污染物质阻断物的功能,另一个是作为具有低透射率和低反射率的在光学特性上良好的黑色矩阵的功能。因此,本发明可以以低成本和高成品率提供可靠性高的显示器件。
为了提高可靠性,优选在形成作为发光层119的含有有机化合物的层之前真空加热以执行脱气。例如,在蒸发淀积有机化合物材料之前,优选执行在减压气氛或惰性气氛下的200℃-300℃的加热处理从而除掉包含在衬底中的气体。在此,因为层间绝缘膜和绝缘层(分隔墙)用有高耐热性的SiOx膜形成,即使执行高温加热处理,也没有问题。所以,可以充分执行为提高可靠性的加热处理。
在第一电极113(掺杂区域117)上形成发光层119。注意,在图2B中虽然仅图示了一个像素,但是,在本实施方案模式中,分别制作了对应于R(红)、G(绿)和B(蓝)的每一种颜色的发光层。另外,每层的发光可以全都是从一重激发态返回到基态时产生的发光(荧光)或全都是从三重激发态返回到基态时产生的发光(磷光),也可以是组合一种颜色是荧光(或磷光)而其他两种颜色是磷光(或荧光)的结构。可以是R仅用磷光而G、B使用荧光。具体来说,提供20nm厚度的铜酞菁(CuPc)膜作为空穴注入层,并且在它上面形成具有70nm厚度的三(8-羟基喹啉)铝(Alq3)膜作为发光层。就是说,这些膜形成为层叠结构。将荧光颜料例如喹吖啶酮、二萘嵌苯、DCM1等掺杂到Alq3就可以控制发光颜色。
然而,适合于发光层的有机发光材料并不限于上述所有的材料.发光层、电荷传输层和电荷注入层可以任意组合以形成发光层(用于发光和用于移动载流子以发光的层).例如,本实施方案模式示出了一个实例,其中低分子量的有机发光材料被用于发光层,但也可以采用中等分子量的有机发光材料或高分子量的有机发光材料.应当注意,在本说明书中,中等分子量的有机发光材料定义为具有未升华的有机发光材料,其分子数不大于20并且它的分子链长度不大于10μm.并且,作为采用高分子量的有机发光材料的一个实例,用旋涂方法将20nm厚度的聚噻吩(PEDOT)膜形成为空穴注入层,并且在其上叠置大约100nm厚度的对苯撑亚乙烯基(PPV)膜作为发光层.应当注意,当采用PPV的π-共轭聚合物时,发光波长可以选自红色至蓝色的范围.此外,还可以采用无机材料例如碳化硅作为电子传输层和电子注入层.可以采用公知的材料用于这些有机发光材料和无机材料.
在发光层119之上形成由导电膜制成的第二电极120。在本实施方案模式中,由于将第一电极作为阳极,将第二电极作为阴极来使用,所以第二电极120可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN)。本实施方案模式中,由于是第二电极120作为阴极发挥作用,且从作为阳极发挥作用的第一电极113侧获取发光的结构,第二电极120优选使用由选自Al、Ag、Li、Ca或这些的合金MgAg、MgIn、AlLi构成的金属膜(膜厚50nm-200nm)。但是,本发明不局限于该结构,n沟道型TFT也可以作为用于像素部分的TFT,并可以将第一电极113作为阴极,将第二电极120作为阳极使用。
提供一个覆盖第二电极120的钝化膜121是很有效的。钝化膜由含氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮含有量多于氧的氮化氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含有氮的碳(CN)的绝缘膜构成,所使用的绝缘膜是单层或组合而成的叠层结构。另外,还可以使用由硅(Si)和氧(O)结合的骨骼结构构成,并以至少包含氢的材料作为取代基的材料,或以包含氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的材料。
此时,最好将覆盖范围良好的膜作为钝化膜来利用,而使用碳素膜,尤其是DLC膜很有效。DLC膜由于可以在从室温到100℃以下的温度范围内形成膜,故可容易地在耐热性较差的发光层119的上方形成膜。DLC膜(类金刚石碳膜)可以用等离子体CVD法(典型地,RF等离子体CVD法,微波CVD法,电子回旋共振(ECR)CVD法),热灯丝CVD法等),燃烧炎法,溅射法,离子束蒸发淀积法,激光蒸发淀积法等形成。作为用于膜形成的反应气体,使用氢气和碳氢型气体(例如,CH4,C2H2,C6H6等)。反应气体然后通过辉光放电被离子化。所得到的离子被加速以碰撞负子偏压的阴极以便形成DLC膜。CN膜可以用C2H4,N2作为反应气体而形成。同时,DLC膜对于氧有较高的阻挡效果,故可抑制发光层119的氧化。因此,可防止在进行其后的密封工程时,发光层119被氧化等问题。
然后,用密封材料124键合密封衬底123,从而密封发光元件.用密封材料粘接元件衬底,并使密封材料覆盖耐热性平整膜109(掺杂区域116)的边缘.因为密封材料可以阻断来自切割面的水分的侵入,所以可以防止发光元件的退化,提高显示器件的可靠性.注意,在密封材料围成的空间中填充填充材料122(参考图2B).在本实施方案模式中,由于是从第一电极113侧获取发光的结构,所以填充材料122没有必要具有透光性,但是当是透过填充材料122获取光的结构时,填充材料122就需要有透光性.典型采用可见光固化的环氧树脂、紫外线固化的环氧树脂、以及热固化的环氧树脂.此处采用抗热性高的紫外线固化环氧树脂(Electrolite公司制造的,产品名为2500Clear),其折射率等于1.50,粘度等于500cps,肖氏D硬度等于90,抗张强度等于3000psi,Tg点为150℃,体电阻率等于1×1015Ωcm,而耐电压为450V/mil。而且,借助于在一对衬底之间填充填充材料122,能够提高整体的透射率。
根据上述步骤制作的显示器件在耐热性平整膜109、典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜(后面成为发光元件的基底膜的膜)、以及绝缘层(分隔墙)114中,将其边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。另外,通过也给第一电极掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
实施方案模式2
以下将利用图3A至图5给出本实施方案模式的详细说明。
在本实施方案模式中,在形成耐热性平整膜、第一电极、绝缘层(分隔墙)后,选自周期表13或15族中的至少一种元素分别被掺杂于其中。
如在实施方案模式1中所述,在衬底300上形成基底膜301a、301b,并形成具有杂质区域303和304的半导体层302。在半导体层302上中间夹栅绝缘膜305形成作为栅电极的导电层306和307,并形成作为钝化膜的绝缘膜308。然后,形成耐热性平整膜309作为层间膜(参考图3A)。关于到此为止的工艺的详细情况(材料、形成条件等)可以参照实施方案模式1。在本实施方案模式中,作为耐热性平整膜309,使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜。
在本实施方案模式中,使用由抗蚀剂构成的掩膜,在耐热性平整膜309中形成接触孔(开口部分)330,同时,除去周边部分的耐热性平整膜。之后,将具有选自周期表13或15族中的至少一种元素的气体315掺杂到耐热性平整膜309中,以形成掺杂区域316(参考图3B)。
掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入。另外,借助掺杂处理自身的烘烤效果,可以在处理时释放出水分。另外,被高密度化的部分(掺杂区域316)中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将边缘部分形成为锥形形状,则容易在耐热性平整膜309的侧面执行掺杂。
另外,在形成接触孔330后,如给接触孔的周围掺杂有导电性的元素,不但可以实现接触孔周围的高密度化,而且可以在相同工艺中给位于接触孔下面的半导体层302也掺杂有导电性的元素。在本实施方案模式中,因为是给具有p沟道型杂质区的半导体层掺杂硼(B)作为选自周期表13或15族中的至少一种元素,所以可以在半导体层中自我调整地形成高浓度杂质区域331。另外,由于可以利用相同工艺在实现耐热性平整膜的高密度化的同时,形成高浓度杂质区域,所以可以在不增加工序的情况下提高显示器件的可靠性,并将电特性控制为所希望的电特性。像这样控制杂质浓度,制作所希望的杂质区域的工艺可以被应用于本发明的其他的实施方案模式1、3至5、实施例1至6。
接着形成布线312,并形成和布线312连接的第一电极313(参考图3C).在本实施方案模式中,将TiN膜、Al膜、TiN膜分别依序层叠100、350、100nm之后,按所希望的形状执行图案化从而形成布线312.注意,TiN是和耐热性平整膜有良好的密接性的材料之一.
在本实施方案模式中,由于是使用发光元件作为显示元件,且来自发光元件的发光从第一电极侧获取的结构,所以第一电极具有透光性。形成透明导电膜并按所希望的形状蚀刻该透明导电膜以形成第一电极313。作为第一电极313,除了ITO、IZO、ITSO之外,可以使用在氧化铟中混合2-20%的氧化锌(ZnO)的透明导电膜。除上述透明导电膜外,在本实施方案模式中,使用ITSO作为第一电极313。ITSO即使被烘烤,也不象ITO那样会被晶化,而是保持非晶状态的原状。所以,ITSO比ITO的平整性高,即使含有有机化合物的层很薄,也很难和阴极产生短路。为了实现第一电极313的表面平坦化,也可以使用CMP法、或使用聚乙烯醇系的多孔体擦拭、研磨。另外,使用CMP法研磨后,也可以在第一电极313的表面上照射紫外线,执行氧等离子处理等。
在本实施方案模式中,在形成第一电极313后,通过掺杂处理给第一电极313和耐热性平整膜309的一部分掺杂具有选自归属于周期表13或15族中的至少一种元素的气体325。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。在本实施方案模式中,掺杂具有硼(B)的气体325作为p沟道型的选自周期表13或15族中的至少一种元素,从而形成掺杂区域317(参考图3D)。根据本发明,在第一电极的掺杂区域317中,因掺杂具有导电性的元素,电阻值等特性发生变化。所以,根据本发明,可以控制电极的电特性。
接着,形成覆盖第一电极313的边缘和布线312的绝缘层(称为堤坝、侧壁、障碍墙、势垒等)314。绝缘层314使用通过涂敷法获取的膜厚在0.8μm-1μm范围的SOG膜(例如包含烷基的SiOx膜)。蚀刻可以使用干式蚀刻或湿式蚀刻,但在此采用使用CF4和O2和He的混合气体的干式蚀刻来形成绝缘层314。干式蚀刻在压力为5Pa;功耗为1500W;CF4的流量为25sccm、O2的流量为25sccm、He的流量为50sccm的条件下被执行。在该干式蚀刻中,如果包含烷基的SiOx膜的蚀刻速度为500-600nm/分钟,另一方面,ITSO膜的蚀刻速度则为10nm/分钟以下,这样可以获取足够的选择比。另外,布线312因为被由包含烷基的SiOx构成的绝缘层314覆盖,所以密接性高的TiN膜成为最上面的面。作为绝缘层314除了可以使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜以外,还可以使用具有高耐热性和高平整性的由无机材料(氧化硅、氮化硅、氧化氮化硅、氮化氧化硅等)、光敏性有机树脂或非光敏性有机树脂材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯等)、低电解数的Low k中的一种或多种组成的膜,或这些材料的叠层等。
在形成绝缘层314后,可以给绝缘层314掺杂选自归属于周期表13或15族中的至少一种元素.作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素.典型的是使用磷(P)、硼(B).掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行.在本实施方案模式中,掺杂包括选自周期表13或15族中的至少一种元素的B的气体335,形成掺杂区域318(参考图4A).根据本发明,耐热性平整膜和绝缘体的掺杂区域318成为高密度化的部分.通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入.另外,掺杂区域中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将耐热性平整膜的边缘部分形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。
根据本发明的掺杂选自周期表13或15族中的至少一种元素的掺杂处理,作为分隔墙的绝缘层314的掺杂区域318被附着黑色。所以,该绝缘层(分隔墙)可以作为黑色矩阵被使用。因此,根据本发明,分隔墙可以兼有两个功能,一个是作为被高密度化的污染物质阻断物的功能,另一个是作为具有低透射率和低反射率的在光学特性上良好的黑色矩阵的功能。因此,本发明可以以低成本和高成品率提供可靠性高的显示器件。
在本实施方案模式中,示出了形成作为分隔墙的绝缘层,执行图案化,给第一电极和分隔墙掺杂选自周期表13或15族中的至少一种元素的例子。但是,也可以在形成作为分隔墙的绝缘膜后,给绝缘膜整体掺杂选自周期表13或15族中的至少一种元素,并附加颜色,之后,执行图案化。在这种情况下,在该掺杂工艺中,不给第一电极掺杂选自周期表13或15族中的至少一种元素,所以掺杂浓度、掺杂区域的场所等可以任意决定,从而扩大了设计的范围。
另外,为了提高可靠性,优选在形成作为发光层319的含有有机化合物的层之前真空加热以执行脱气。例如,在蒸发淀积有机化合物材料之前,优选执行在减压气氛或惰性气氛下的200℃-300℃的加热处理从而除掉包含在衬底中的气体。在此,因为层间绝缘膜和分隔墙用有高耐热性的SiOx膜形成,即使执行高温加热处理,也没有问题。所以,可以充分执行为提高可靠性的加热处理。
在第一电极313(掺杂区域317)上形成发光层319。具体来说,提供20nm厚度的铜酞菁(CuPc)膜作为空穴注入层,并且在它上面形成具有70nm厚度的三(8-羟基喹啉)铝(Alq3)膜作为发光层。就是说,这些膜形成为层叠结构。将荧光颜料例如喹吖啶酮、二萘嵌苯、DCM1等掺杂到Alq3就可以控制发光颜色。
然而,适合于发光层的有机发光材料并不限于上述例子所示的材料。发光层、电荷传输层和电荷注入层可以任意组合以形成发光层(用于发光和用于移动载流子以发光的层)。
接着,在发光层319之上形成由导电膜制成的第二电极320。在本实施方案模式中,由于将第一电极作为阳极,将第二电极作为阴极来使用,所以第二电极320可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、以及化合物CaF2、或CaN)。本实施方案模式中,由于是第二电极320作为阴极发挥作用,且从作为阳极发挥作用的第一电极313侧获取发光的结构,第二电极320优选使用由选自Al、Ag、Li、Ca或这些的合金MgAg、MgIn、AlLi构成的金属膜(膜厚50nm-200nm)。但是,本发明不局限于该结构,n沟道型TFT也可以作为用于像素部分的TFT,并可以将第一电极313作为阴极,将第二电极320作为阳极使用。
提供一个覆盖第二电极320的钝化膜321是很有效的.钝化膜由含氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮含有量多于氧的氮化氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含有氮的碳(CN)的绝缘膜构成,所使用的绝缘膜是单层或组合而成的叠层结构.另外,还可以使用由硅(Si)和氧(O)结合的骨骼结构构成,并以至少包含氢的材料作为取代基的材料,或以包含氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的材料.
然后,用密封材料324键合密封衬底323,从而密封发光元件。用密封材料粘接元件衬底,并使密封材料覆盖耐热性平整膜309(掺杂区域316)的边缘。因为密封材料可以阻断来自切割面的水分的侵入,所以可以防止发光元件的退化,提高显示器件的可靠性。注意,在密封材料围成的空间中填充填充材料322(参考图4B)。在本实施方案模式中,由于是从第一电极313侧获取发光的结构,所以填充材料322没有必要具有透光性,但是当是透过填充材料322获取光的结构时,填充材料322就需要有透光性。此处采用抗热性高的紫外线固化环氧树脂(Electrolite公司制造的,产品名为2500Clear),其折射率等于1.50,粘度等于500cps,肖氏D硬度等于90,抗张强度等于3000psi,Tg点为150℃,体电阻率等于1×1015Ωcm,而耐电压为450V/mil。而且,借助于在一对衬底之间填充填充材料322,能够提高整体的透射率。
根据上述步骤制作的显示器件在耐热性平整膜309、典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜(后面成为发光元件的基底膜的膜)、以及绝缘层(分隔墙)314中,将其边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。另外,通过也给第一电极313掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
图5示出了在形成绝缘层(分隔墙)314后,没有执行掺杂选自周期表13或15族中的至少一种元素的工艺的情况。在该情况中,作为分隔墙的绝缘层314不具有杂质区318。但是,由于耐热性平整膜309具有高密度化的杂质区域316,所以对水分等有阻断效果。因此,可以提供可靠性高的显示器件。
实施方案模式3
以下将利用图6A至6D和图7给出本实施方案模式的详细说明。
在本实施方案模式中,在形成第一电极后,给耐热性平整膜的一部分和第一电极掺杂选自周期表13或15族中的至少一种元素。
如在实施方案模式1中所述,在衬底600上形成基底膜601a、601b,并形成具有杂质区域603和604的半导体层602。在半导体层602上中间夹栅绝缘膜605形成作为栅电极的导电层606和607,并形成作为钝化膜的绝缘膜608。然后,形成耐热性平整膜609作为层间膜(参考图6A)。在本实施方案模式中,作为耐热性平整膜609,使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜。
使用由抗蚀剂构成的掩膜,在耐热性平整膜609中形成接触孔(开口部分)630,同时,除去衬底周边部分的耐热性平整膜(参考图6B)。
接着形成布线612,并形成和布线612连接的第一电极613(参考图6C)。在本实施方案模式中,将TiN膜、Al膜、TiN膜分别依序层叠100、350、100nm之后,按所希望的形状执行图案化从而形成布线612。注意,TiN是和耐热性平整膜有良好的密接性的材料之一。
在本实施方案模式中,由于是使用发光元件作为显示元件,且来自发光元件的发光从第一电极侧获取的结构,所以第一电极具有透光性.形成透明导电膜并按所希望的形状蚀刻该透明导电膜以形成第一电极613.作为第一电极613,除了ITO、IZO、ITSO之外,可以使用在氧化铟中混合2-20%的氧化锌(ZnO)的透明导电膜.在本实施方案模式中,使用ITSO作为第一电极613.ITSO即使被烘烤,也不象ITO那样会被晶化,而是保持非晶状态的原状.所以,ITSO比ITO的平整性高,即使含有有机化合物的层很薄,也很难和阴极产生短路.为了实现第一电极613的表面平坦化,也可以使用CMP法、或使用聚乙烯醇系的多孔体擦拭、研磨.另外,使用CMP法研磨后,也可以在第一电极613的表面上照射紫外线,执行氧等离子处理等.关于到此为止的工艺的详细情况(材料、形成条件等)可以参照实施方案模式1.
在本实施方案模式中,在形成第一电极613后,通过掺杂处理给第一电极613和耐热性平整膜609的一部分掺杂包含选自归属于周期表13或15族中的至少一种元素的气体615。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。在本实施方案模式中,掺杂包含作为选自周期表13或15族中的至少一种元素的硼(B)的气体615,从而形成掺杂区域616、617(参考图6D)。另外,给没有被第一电极覆盖的耐热性平整膜609掺杂选自归属于周期表13或15族中的至少一种元素,从而实现该部分的高密度化。因此,可以阻断水分和脱气,防止显示元素被污染,从而可以提高显示器件的可靠性。根据本发明,在第一电极的掺杂区域617中,可以控制电阻值等特性。
接着,形成覆盖第一电极613的边缘和布线612的绝缘层(称为堤坝、侧壁、障碍墙、势垒等)614。绝缘层614使用通过涂敷法获取的膜厚在0.8μm-1μm范围的SOG膜(例如包含烷基的SiOx膜)。蚀刻可以使用干式蚀刻或湿式蚀刻,但在此采用使用CF4和O2和He的混合气体的干式蚀刻来形成绝缘层614。干式蚀刻在压力为5Pa;功耗为1500W;CF4的流量为25sccm、O2的流量为25sccm、He的流量为50sccm的条件下被执行。在该干式蚀刻中,如果包含烷基的SiOx膜的蚀刻速度为500-600nm/分钟,另一方面,ITSO膜的蚀刻速度则为10nm/分钟以下,这样可以获取足够的选择比。另外,布线612因为被由包含烷基的SiOx构成的绝缘层614覆盖,所以密接性高的TiN膜成为最上面的面。作为绝缘层614除了可以使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜以外,还可以使用具有高耐热性和高平整性的由无机材料(氧化硅、氮化硅、氧化氮化硅、氮化氧化硅等)、光敏性有机树脂或非光敏性有机树脂材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯等)、低电解数的Low k中的一种或多种组成的膜,或这些材料的叠层等。
虽然本实施方案模式示出了不给绝缘层614掺杂杂质的情况,但可以在形成绝缘层614后,给绝缘层614掺杂选自归属于周期表13或15族中的至少一种元素。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。注意,如将边缘部分形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。
根据掺杂选自周期表13或15族中的至少一种元素的掺杂处理,作为分隔墙的绝缘层614的掺杂区域618被附着黑色。所以,该分隔墙可以作为黑色矩阵被使用。
或者,也可以在形成作为分隔墙的绝缘膜后,给绝缘膜整体掺杂选自周期表13或15族中的至少一种元素,并在附加颜色后,执行图案化。在这种情况下,在该掺杂工艺中,不给第一电极掺杂选自周期表13或15族中的至少一种元素,所以掺杂浓度、掺杂区域的场所等可以任意决定,从而扩大了设计的范围。
另外,为了提高可靠性,优选在形成作为发光层619的含有有机化合物的层之前真空加热以执行脱气.例如,在蒸发淀积有机化合物材料之前,优选执行在减压气氛或惰性气氛下的200℃-300℃的加热处理从而除掉包含在衬底中的气体.在此,因为层间绝缘膜和分隔墙用有高耐热性的SiOx膜形成,即使执行高温加热处理,也没有问题.所以,可以充分执行为提高可靠性的加热处理.
在第一电极613(掺杂区域617)上形成发光层619。具体来说,提供20nm厚度的铜酞菁(CuPc)膜作为空穴注入层,并且在它上面形成具有70nm厚度的三(8-羟基喹啉)铝(Alq3)膜作为发光层。就是说,这些膜形成为层叠结构。将荧光颜料例如喹吖啶酮、二萘嵌苯、DCM1等掺杂到Alq3就可以控制发光颜色。
然而,适合于发光层的有机发光材料并不限于上述例子所示的材料。发光层、电荷传输层和电荷注入层可以任意组合以形成发光层(用于发光和用于移动载流子以发光的层)。
接着,在发光层619之上形成由导电膜制成的第二电极620。在本实施方案模式中,由于将第一电极作为阳极,将第二电极作为阴极来使用,所以第二电极620可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN)。本实施方案模式中,由于是第二电极620作为阴极发挥作用,且从作为阳极发挥作用的第一电极613侧获取发光的结构,第二电极620优选使用由选自Al、Ag、Li、Ca或这些的合金MgAg、MgIn、AlLi构成的金属膜(膜厚50nm-200nm)。但是,本发明不局限于该结构,n沟道型TFT也可以作为用于像素部分的TFT,并可以将第一电极613作为阴极,将第二电极620作为阳极使用。
提供一个覆盖第二电极620的钝化膜621是很有效的。钝化膜由含氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮含有量多于氧的氮化氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含有氮的碳(CN)的绝缘膜构成,所使用的绝缘膜是单层或组合而成的叠层结构。另外,还可以使用由硅(Si)和氧(O)结合的骨骼结构构成,并以至少包含氢的材料作为取代基的材料,或以包含氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的材料。
然后,用密封材料624键合密封衬底623,从而密封发光元件(参考图7)。用密封材料624粘接元件衬底,并使密封材料624覆盖耐热性平整膜609(掺杂区域616)的边缘。因为密封材料624可以阻断来自切割面的水分的侵入,所以可以防止发光元件的退化,提高显示器件的可靠性。注意,在被密封材料624围成的空间中填充填充材料622。在本实施方案模式中,由于是从第一电极613侧获取发光的结构,所以填充材料622没有必要具有透光性,但是当是透过填充材料622获取光的结构时,填充材料622就需要有透光性。此处采用抗热性高的紫外线固化环氧树脂(Electrolite公司制造的,产品名为2500Clear),其折射率等于1.50,粘度等于500cps,肖氏D硬度等于90,抗张强度等于3000psi,Tg点为150℃,体电阻率等于1×1015cm,而耐电压为450V/mil。而且,借助于在一对衬底之间填充填充材料622,能够提高整体的透射率。
根据上述步骤制作的显示器件将耐热性平整膜609(典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜,后面成为发光元件的基底膜的膜)的边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性.另外,通过也给第一电极613掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性.
实施方案模式4
以下将利用图9A至图10B给出本实施方案模式的详细说明。
在本实施方案模式中,在形成耐热性平整膜和分隔墙后,分别给耐热性平整膜和分隔墙(绝缘层)掺杂选自周期表13或15族中的至少一种元素。
如在实施方案模式1中所述,在衬底900上形成基底膜901a、901b,并形成具有杂质区域903和904的半导体层902。在半导体层902上中间夹栅绝缘膜905形成作为栅电极的导电层906和907,并形成作为钝化膜的绝缘膜908。然后,形成耐热性平整膜909作为层间膜(参考图9A)。在本实施方案模式中,作为耐热性平整膜909,使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜。
在本实施方案模式中,使用由抗蚀剂构成的掩膜,在耐热性平整膜909中形成接触孔(开口部分)930,同时,除去衬底周边部分的耐热性平整膜。之后,将包含选自周期表13或15族中的至少一种元素的气体915掺杂到耐热性平整膜909中,以形成掺杂区域916(参考图9B)。
掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入。另外,被高密度化的部分(掺杂区域916)中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将边缘部分形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。
接着形成布线912,并形成和布线912连接的第一电极913(参考图9C)。在本实施方案模式中,将TiN膜、Al膜、TiN膜分别依序层叠100、350、100nm之后,按所希望的形状执行图案化从而形成布线912。注意,TiN是和耐热性平整膜有良好的密接性的材料之一。
在本实施方案模式中,由于是使用发光元件作为显示元件,且来自发光元件的发光从第一电极侧获取的结构,所以第一电极具有透光性。形成透明导电膜并按所希望的形状蚀刻该导电膜以形成第一电极913。作为第一电极913,除了ITO、IZO、ITSO之外,可以使用在氧化铟中混合2-20%的氧化锌(ZnO)的透明导电膜。在本实施方案模式中,使用ITSO作为第一电极913。ITSO即使被烘烤,也不象ITO那样会被晶化,而是保持非晶状态的原状。所以,ITSO比ITO的平整性高,即使含有有机化合物的层很薄,也很难和阴极产生短路。为了实现第一电极913的表面平坦化,也可以使用CMP法、或使用聚乙烯醇系的多孔体擦拭、研磨。另外,使用CMP法研磨后,也可以在第一电极913的表面上照射紫外线,执行氧等离子处理等。关于到此为止的工艺的详细情况(材料、形成条件等)可以参照实施方案模式1和实施方案模式2。
接着,形成覆盖第一电极913的边缘和布线912的绝缘体(称为堤坝、侧壁、障碍墙、势垒等)914(参考图9D)。绝缘体914使用通过涂敷法获取的膜厚在0.8μm-1μm范围的SOG膜(例如包含烷基的SiOx膜)。蚀刻可以使用干式蚀刻或湿式蚀刻,但在此采用使用CF4和O2和He的混合气体的干式蚀刻来形成绝缘体914.干式蚀刻在压力为5Pa;功耗为1500W;CF4的流量为25sccm、O2的流量为25sccm、He的流量为50sccm的条件下被执行。在该干式蚀刻中,如果包含烷基的SiOx膜的蚀刻速度为500-600nm/分钟,另一方面,ITSO膜的蚀刻速度则为10nm/分钟以下,这样可以获取足够的选择比。另外,布线912因为被由包含烷基的SiOx构成的绝缘体914覆盖,所以密接性高的TiN膜成为最上面的面。作为绝缘体914除了可以使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜以外,还可以使用具有高耐热性和高平整性的由无机材料(氧化硅、氮化硅、氧化氮化硅、氮化氧化硅等)、光敏性有机树脂或非光敏性有机树脂材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯等)、低电解数的Low k中的一种或多种组成的膜,或这些材料的叠层等。
在形成绝缘体914后,通过掺杂处理给第一电极913和绝缘体914掺杂具有选自归属于周期表13或15族中的至少一种元素。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。在本实施方案模式中,掺杂包含作为选自周期表13或15族中的至少一种元素的硼(B)的气体935,从而形成掺杂区域917和918(参考图10A)。根据本发明,耐热性平整膜和绝缘体的掺杂区域917、918成为被高密度化的部分。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入。另外,掺杂区域中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将耐热性平整膜的边缘部分形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。另外,通过也给第一电极913掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
根据本发明的掺杂选自周期表13或15族中的至少一种元素的掺杂处理,作为分隔墙的绝缘体(绝缘层)914的掺杂区域918被附着黑色。所以,该绝缘层(分隔墙)可以作为黑色矩阵被使用。因此,根据本发明,分隔墙可以兼有两个功能,一个是作为被高密度化的污染物质阻断物的功能,另一个是作为具有低透射率和低反射率的在光学特性上良好的黑色矩阵的功能。因此,本发明可以以低成本和高成品率提供可靠性高的显示器件。
在本实施方案模式中,示出了形成作为分隔墙的绝缘层,执行图案化,给第一电极和分隔墙掺杂选自周期表13或15族中的至少一种元素的例子。但是,也可以在形成作为分隔墙的绝缘层后,给绝缘膜整体掺杂选自周期表13或15族中的至少一种元素,并在附加颜色后,执行图案化。在这种情况下,在该掺杂工艺中,不给第一电极掺杂选自周期表13或15族中的至少一种元素,所以掺杂浓度、掺杂区域的场所等可以任意决定,从而扩大了设计的范围。
另外,为了提高可靠性,优选在形成作为发光层919的含有有机化合物的层之前真空加热以执行脱气。例如,在蒸发淀积有机化合物材料之前,优选执行在减压气氛或惰性气氛下的200℃-300℃的加热处理从而除掉包含在衬底中的气体。在此,因为层间绝缘膜和分隔墙用有高耐热性的SiOx膜形成,即使执行高温加热处理,也没有问题。所以,可以充分执行为提高可靠性的加热处理。
在第一电极913(掺杂区域917)上形成发光层919。具体来说,提供20nm厚度的铜酞菁(CuPc)膜作为空穴注入层,并且在它上面形成具有70nm厚度的三(8-羟基喹啉)铝(Alq3)膜作为发光层.就是说,这些膜形成为层叠结构.将荧光颜料例如喹吖啶酮、二萘嵌苯、DCM1等掺杂到Alq3就可以控制发光颜色。
然而,适合于发光层的有机发光材料并不限于上述例子所示的材料。发光层、电荷传输层和电荷注入层可以任意组合以形成发光层(用于发光和用于移动载流子以发光的层)。
接着,在发光层919之上形成由导电膜制成的第二电极920。在本实施方案模式中,由于将第一电极作为阳极,将第二电极作为阴极来使用,所以第二电极920可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN)。本实施方案模式中,由于是第二电极920作为阴极发挥作用,且从作为阳极发挥作用的第一电极913侧获取发光的结构,第二电极920优选使用由选自Al、Ag、Li、Ca或这些的合金MgAg、MgIn、AlLi构成的金属膜(膜厚50nm-200nm)。但是,本发明不局限于该结构,n沟道型TFT也可以作为用于像素部分的TFT,并可以将第一电极913作为阴极,将第二电极920作为阳极使用。
提供一个覆盖第二电极920的钝化膜921是很有效的。钝化膜由含氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮含有量多于氧的氮化氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含有氮的碳(CN)的绝缘膜构成,所使用的绝缘膜是单层或组合而成的叠层结构。另外,还可以使用由硅(Si)和氧(O)结合的骨骼结构构成,并以至少包含氢的材料作为取代基的材料,或以包含氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的材料。
然后,用密封材料924键合密封衬底923,从而密封发光元件。用密封材料粘接元件衬底,并使密封材料覆盖耐热性平整膜909(掺杂区域916)的边缘。因为可以阻断来自切割面的水分的侵入,所以可以防止发光元件的退化,提高显示器件的可靠性。注意,在被密封材料围成的空间中填充填充材料922(参考图10B)。在本实施方案模式中,由于是从第一电极913侧获取发光的结构,所以填充材料922没有必要具有透光性,但是当是透过填充材料922获取光的结构时,填充材料922就需要有透光性。此处采用抗热性高的紫外线固化环氧树脂(Electrolite公司制造的,产品名为2500Clear),其折射率等于1.50,粘度等于500cps,肖氏D硬度等于90,抗张强度等于3000psi,Tg点为150℃,体电阻率等于1×1015Ωcm,而耐电压为450V/mil。而且,借助于在一对衬底之间填充填充材料922,能够提高整体的透射率。
根据上述步骤制作的显示器件在耐热性平整膜909(典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜,后面成为发光元件的基底膜的膜)、绝缘层914中,将其边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。另外,通过也给第一电极913掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
实施方案模式5
在本实施方案模式中,将利用图11A至11D和图12A、图12B给出本发明的第一电极和布线的连接结构不同的显示器件的例子。
如在实施方案模式1中所述,在衬底1100上形成基底膜1101a、1101b,并形成具有杂质区域1103和1104的半导体层1102.在半导体层1102上中间夹栅绝缘膜1105形成作为栅电极的导电层1106和1107,并形成作为钝化膜的绝缘膜1108.然后,形成耐热性平整膜1109作为层间绝缘膜(参考图11A).关于到此为止的工艺的详细情况(材料、形成条件等)可以参照实施方案模式1.在本实施方案模式中,作为耐热性平整膜1109,使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜.
使用由抗蚀剂构成的掩膜,在耐热性平整膜1109中形成接触孔(开口部分)1130,同时,除去衬底周边部分的耐热性平整膜(参考图11B)。另外,也可以将衬底周边部分的耐热性平整膜蚀刻为如图11那样的锥形形状。
接着,在耐热性平整膜1109上选择性地形成第一电极1113。在本实施方案模式中,由于是使用发光元件作为显示元件,且来自发光元件的发光从第一电极侧获取的结构,所以第一电极具有透光性。形成透明导电膜并按所希望的形状蚀刻该透明导电膜以形成第一电极1113。作为第一电极1113,除了ITO、IZO、ITSO之外,可以使用在氧化铟中混合2-20%的氧化锌(ZnO)的透明导电膜。在本实施方案模式中,使用ITSO作为第一电极1113。ITSO即使被烘烤,也不象ITO那样会被晶化,而是保持非晶状态的原状。所以,ITSO比ITO的平整性高,即使含有有机化合物的层很薄,也很难和阴极产生短路。为了实现第一电极1113的表面平坦化,也可以使用CMP法、或使用聚乙烯醇系的多孔体擦拭、研磨。本实施方案模式中的第一电极由于是在有平整性的耐热性平整膜1109上形成的,所以平整性好,并且研磨处理等表面处理可以被简易、充分地执行。
在形成第一电极1113后,通过掺杂处理给第一电极1113和耐热性平整膜1109的边缘部分掺杂具有选自归属于周期表13或15族中的至少一种元素。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。在本实施方案模式中,掺杂包含作为选自周期表13或15族中的至少一种元素的硼(B)的气体1115,从而形成掺杂区域1116、1117(参考图11D)。根据本发明,耐热性平整膜和接触孔周围的掺杂区域1116成为高密度化的部分。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分等污染物质侵入。另外,掺杂区域中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将耐热性平整膜的边缘部分形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。另外,通过也给第一电极1113掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等电特性。
接着形成和第一电极1113连接的布线1112(参考图12A)。在本实施方案模式中,将TiN膜、Al膜、TiN膜分别依序层叠100、350、100nm之后,按所希望的形状执行图案化从而形成布线1112。注意,TiN是和耐热性平整膜有良好的密接性的材料之一。在本实施方案模式中,可以利用先前形成的第一电极1113作为蚀刻布线1112时的阻挡体,所以可以不必另外重新形成蚀刻阻挡膜,简化了工艺。
接着,形成覆盖第一电极1113的边缘和布线1112的绝缘层(称为堤坝、侧壁、障碍墙、势垒等)1114。绝缘层1114使用通过涂敷法获取的膜厚在0.8μm-1μm范围的SOG膜(例如包含烷基的SiOx膜)。蚀刻可以使用干式蚀刻或湿式蚀刻,但在此采用使用CF4和O2和He的混合气体的干式蚀刻来形成绝缘层1114.干式蚀刻在压力为5Pa;功耗为1500W;CF4的流量为25sccm、O2的流量为25sccm、He的流量为50sccm的条件下被执行。在该干式蚀刻中,如果包含烷基的SiOx膜的蚀刻速度为500-600nm/分钟,另一方面,ITSO膜的蚀刻速度则为10nm/分钟以下,这样可以获取足够的选择比。另外,布线1112因为被由包含烷基的SiOx构成的绝缘层1114覆盖,所以密接性高的TiN膜成为最上面的面。作为绝缘层1114除了可以使用由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜以外,还可以使用具有高耐热性和高平整性的由无机材料(氧化硅、氮化硅、氧化氮化硅、氮化氧化硅等)、光敏性有机树脂或非光敏性有机树脂材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯等)、低电解数的Low k中的一种或多种组成的膜,或这些材料的叠层等。
虽然没有在图示出,但在形成绝缘层1114后,通过掺杂处理给第一电极1113和绝缘层1114掺杂具有选自归属于周期表13或15族中的至少一种元素。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。通过掺杂处理,绝缘层1114的掺杂区域被高密度化,改变了表面(包括侧墙)的性质,从而可以防止水分等污染物质侵入。
根据掺杂选自周期表13或15族中的至少一种元素的掺杂处理,作为分隔墙的绝缘绝缘层1114的掺杂区域被附着黑色。所以,该分隔墙可以作为黑色矩阵被使用。因此,根据本发明,分隔墙可以兼有两个功能,一个是作为被高密度化的污染物质阻断物的功能,另一个是作为具有低透射率和低反射率的在光学特性上良好的黑色矩阵的功能。因此,本发明可以以低成本和高成品率提供可靠性高的显示器件。
可以形成作为分隔墙的绝缘体,并在执行图案化后,给第一电极和分隔墙掺杂选自周期表13或15族中的至少一种元素。也可以在形成作为分隔墙的绝缘膜后,给绝缘膜整体掺杂选自周期表13或15族中的至少一种元素,并在附加颜色后,执行图案化。在这种情况下,在该掺杂工艺中,不给第一电极掺杂选自周期表13或15族中的至少一种元素,所以掺杂浓度、掺杂区域的场所等可以任意决定,从而扩大了设计的范围。
另外,为了提高可靠性,优选在形成作为发光层1119的含有有机化合物的层之前真空加热以执行脱气。例如,在蒸发淀积有机化合物材料之前,优选执行在减压气氛或惰性气氛下的200℃-300℃的加热处理从而除掉包含在衬底中的气体。在此,因为层间绝缘膜和分隔墙用有高耐热性的SiOx膜形成,即使执行高温加热处理,也没有问题。所以,可以充分执行为提高可靠性的加热处理。
在第一电极1113(掺杂区域1117)上形成发光层1119。具体来说,提供20nm厚度的铜酞菁(CuPc)膜作为空穴注入层,并且在它上面形成具有70nm厚度的三(8-羟基喹啉)铝(Alq3)膜作为发光层。就是说,这些膜形成为层叠结构。将荧光颜料例如喹吖啶酮、二萘嵌苯、DCM1等掺杂到Alq3就可以控制发光颜色。
然而,适合于发光层的有机发光材料并不限于上述例子所示的材料。发光层、电荷传输层和电荷注入层可以任意组合以形成发光层(用于发光和用于移动载流子以发光的层)。
接着,在发光层1119之上形成由导电膜制成的第二电极1120。在本实施方案模式中,由于将第一电极作为阳极,将第二电极作为阴极来使用,所以第二电极1120可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN).本实施方案模式中,由于是第二电极1120作为阴极发挥作用,且从作为阳极发挥作用的第一电极1113侧获取发光的结构,第二电极1120优选使用由选自Al、Ag、Li、Ca或这些的合金MgAg、MgIn、AlLi构成的金属膜(膜厚50nm-200nm).但是,本发明不局限于该结构,n沟道型TFT也可以作为用于像素部分的TFT,并可以将第一电极1113作为阴极,将第二电极1120作为阳极使用.
提供一个覆盖第二电极1120的钝化膜1121是很有效的。钝化膜由含氮化硅、氧化硅、氧化氮化硅(SiON)、氮化氧化硅(SiNO)、氮化铝(AlN)、氧化氮化铝(AlON)、氮含有量多于氧的氮化氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含有氮的碳(CN)的绝缘膜构成,所使用的绝缘膜是单层或组合而成的叠层结构。另外,还可以使用由硅(Si)和氧(O)结合的骨骼结构构成,并以至少包含氢的材料作为取代基的材料,或以包含氟、烷基、芳香族碳化氢中的至少一种材料作为取代基的材料。
然后,用密封材料1124键合密封衬底1123,从而密封发光元件。用密封材料粘接元件衬底,并使密封材料覆盖耐热性平整膜1109(掺杂区域1116)的边缘(参考图12B)。因为可以阻断来自切割面的水分的侵入,所以可以防止发光元件的退化,提高显示器件的可靠性。注意,在被密封材料围成的空间中填充填充材料1122。在本实施方案模式中,由于是从第一电极1113侧获取发光的结构,所以填充材料1122没有必要具有透光性,但是当是透过填充材料1122获取光的结构时,填充材料1122就需要有透光性。此处采用抗热性高的紫外线固化环氧树脂(Electrolite公司制造的,产品名为2500Clear),其折射率等于1.50,粘度等于500cps,肖氏D硬度等于90,抗张强度等于3000psi,Tg点为150℃,体电阻率等于1×1015Ωcm,而耐电压为450V/mil。而且,借助于在一对衬底之间填充填充材料1122,能够提高整体的透射率。
根据上述步骤制作的显示器件将耐热性平整膜1109(典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜,后面成为发光元件的基底膜的膜)的边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。另外,通过也给第一电极1113掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等电特性,提高发光效率和亮度。
具有上述结构的本发明的更为详细的解释将由下面所示的各个实施例给出。
实施例1
本实施例将参考图1A至1D、图2A、2B、图8说明在本发明的实施方案模式中描述的显示器件的制作过程。
在由玻璃形成的衬底100上用等离子体CVD法形成50nm的氮化氧化硅膜且层叠100nm的氧化氮化硅膜作为基底膜101。
然后,在基底膜上形成半导体膜。在本实施例中,用等离子体CVD法形成厚54nm的非晶硅膜作为半导体膜。本实施例执行的是激光晶化非晶硅膜的方法,从而形成晶质半导体层。在对非晶硅膜照射激光之前,在氮气气氛中的500℃下进行1小时的热处理,以将非晶硅膜的含氢浓度减低到1×1020atoms/cm3以下。
激兆晶化法是用激光束照射半导体膜的方法。所使用的激光最好为脉冲振荡或连续振荡的固体激光或气体激光或金属激光。而且,前述的固体激光包括YAG激光、YVO4激光、YLF激光、YAlO3激光、玻璃激光、红宝石激光、蓝紫宝石激光、Ti:蓝宝石激光等;前述的气体激光包括受激准分子激光、Ar激光、Kr激光及CO2激光等;而前述的金属激光则可举出氦镉激光等。
给根据上述步骤获取的晶质半导体膜掺杂微量杂质元素(硼或磷)从而控制TFT的阈值。
制作第一光遮膜,并使用光刻蚀法对上述晶质半导体膜进行图案化处理,以形成半导体层102。
然后,形成覆盖半导体层102的栅绝缘膜105。本实施例中,用等离子体CVD法形成115nm厚的氧化氮化硅膜作为栅绝缘膜。
其次,在栅绝缘膜105上形成厚20-100nm的第一导电膜并层叠厚100-400nm的第二导电膜,以该叠层作为栅电极。在本实施例中,在栅绝缘膜105上,依序层叠膜厚30nm的氮化钽膜作为第一导电膜,以及层叠膜厚370nm的钨膜作为第二导电膜。
其次,用光刻蚀法形成由抗蚀剂构成的第二光遮膜,之后进行为了形成电极及布线的第一蚀刻处理。使用ICP(Inductively Coupled Plasma:诱导结合型等离子体)蚀刻法,适当调节蚀刻条件(施加于线圈型的电极的电能、施加于衬底侧的电极的电能、衬底侧的电极温度等),可将第一导电膜及第二导电膜蚀刻成所期望的锥形形状。另外,作为蚀刻用的气体,可适当使用以Cl2、BCl3、SiCl4或CCl4为典型的氯气系气体;以CF4、SF6或NF3等为典型的氟元素系气体;以及O2
根据第一蚀刻处理,形成由第一导电层及第二导电层构成的第一形状的导电层。
其次,不去除由抗蚀剂构成的掩膜而进行第二蚀刻处理。于此,选择性地蚀刻W膜。此时,根据第二蚀刻处理形成第二导电层。另一方面,第一导电层几乎未被蚀刻而形成第二形状的导电层。据此,形成了导电层106、107。在本实施例中,用干式蚀刻形成导电层。
然后,除去抗蚀掩膜后,用第三光遮膜形成新的抗蚀剂掩膜,在此,为了形成没有图示出的n沟道型TFT,执行以低浓度掺杂赋予半导体n型的杂质元素(典型为磷(P)或砷(As))的第一掺杂工艺。抗蚀剂掩膜覆盖p沟道型TFT的区域和导电层附近。根据该第一掺杂工艺,在中间夹绝缘膜的情况下执行穿透掺杂(through-dope),从而形成低浓度杂质区。一个发光元件使用多个TFT来驱动,但是仅仅用p沟道型TFT来驱动时,就不特别需要上述掺杂工艺。
接着,在除去抗蚀掩膜后,用第四光遮膜形成新的抗蚀剂掩膜,执行以高浓度掺杂赋予半导体p型的杂质元素(典型为硼(B))的第二掺杂工艺。根据该第二掺杂工艺,在中间夹栅绝缘膜105的情况下执行穿透掺杂工艺,从而形成p型高浓度杂质区103、104。
之后,用第五光遮膜形成新的抗蚀剂掩膜,在此,为了形成没有图示出的n沟道型TFT,执行以高浓度掺杂赋予半导体n型的杂质元素(典型为磷或砷)的第三掺杂工艺。执行第三掺杂工艺中的离子掺杂法的条件是:剂量,1×1013/cm2-5×1015/cm2;加速电压,60-100keV。抗蚀剂掩膜覆盖p沟道型TFT的区域和导电层附近。根据该第三掺杂工艺,在中间夹栅绝缘膜105的情况下执行穿透掺杂,从而形成n型高浓度杂质区。
根据上述步骤,在每个半导体层形成杂质区。
其次,除去由抗蚀剂构成的掩膜,形成包含氢的绝缘膜108作为钝化膜.在本实施例中,使用根据溅射法形成的氮化硅膜作为绝缘膜108.膜中可以包含Ar,在本实施例中,该膜中包含的Ar的浓度在5×1018atoms/cm3至5×1020atoms/cm3左右。
然后,氢化半导体层。在本实施例中,在氮气氛中对半导体层进行410℃下持续1小时的热处理,以便将半导体层氢化。
然后,形成作为层间绝缘膜的耐热性平整膜109。作为耐热性平整膜109,使用根据涂敷法而获取的由硅(Si)和氧(O)结合的骨骼结构构成的绝缘膜。
在此,因为已在实施方案模式1中说明了耐热性平整膜109的形成步骤,所以在此省略相关说明。
根据上述步骤形成耐热性平整膜109。
接着,形成作为钝化膜的绝缘膜11l(参考图1A)。在本实施例中,使用根据等离子CVD法形成的厚度为100nm的氮化氧化硅(SiNO)膜作为此绝缘膜111。该绝缘膜111是为了在执行后面的布线(也使用于漏电极或源电极)112的图案化工艺时,作为保护层间绝缘膜的耐热性平整膜109的蚀刻阻挡膜而提供的。
接着,使用由抗蚀剂构成的掩膜,在耐热性平整膜109中形成接触孔(开口却分)130,同时,除去衬底周边部分的耐热性平整膜。在本实施例中,首先,在和栅绝缘膜105能够取得选择比的条件下执行蚀刻(湿式蚀刻或干式蚀刻)。在本实施例中,使用CF4、O2、He、Ar。干式蚀刻在CF4的流量为380sccm、O2的流量为290sccm、He的流量为500sccm、Ar的流量为500sccm、RF(射频)功率为3000W、压力为25Pa的条件下被执行。
注意,为了执行蚀刻而不残留残渣于栅绝缘膜105上,可以以10%-20%左右的比例增加蚀刻时间,执行过度蚀刻。可以进一步使用CF4、O2、He,在CF4的流量为550sccm、O2的流量为450sccm、He的流量为350sccm、RF(射频)功率为3000W、压力为25Pa的条件下执行第二次干式蚀刻从而形成锥形形状。另外,耐热性平整膜109的边缘的锥形角度优选大于30度小于75度。
蚀刻栅绝缘膜105,以形成到达源区、漏区的开口部分。在本实施例中,在蚀刻耐热性平整膜109后,以被蚀刻过的耐热性平整膜109作为掩膜,蚀刻栅绝缘膜105以形成开口部分。采用使用CHF3和Ar的蚀刻气体对栅绝缘膜105执行蚀刻处理。注意,为了执行蚀刻而不残留残渣于半导体层上,可以以10%-20%左右的比例增加蚀刻时间,执行对栅绝缘膜的过度蚀刻。根据上述工艺,形成接触孔130(参考图1B)。
形成金属膜并蚀刻该金属膜以形成和各个杂质区分别电连接的布线112(参考图1C)。在本实施例中,将TiN膜、Al膜、TiN膜分别依序层叠100、350、100nm之后,按所希望的形状执行图案化从而形成布线。注意,TiN是和耐热性平整膜有良好的密接性的材料之一。而且,为了获取和TFT的源区或漏区的接触,TiN中的N含量优选少于44atomic%。
使用ICP蚀刻法,并使用Cl2、BCl3,在蚀刻条件为:施加于线圈型的电极的电能为450W、施加于衬底侧的电极的电能为100W、压力为1.9Pa的条件下执行蚀刻。
根据上述工艺,完成具备TFT的有源矩阵型衬底。
接着,形成和布线112连接的第一电极(也称像素电极)113。
在本实施例中,由于使用的是发光元件作为显示元件,且来自发光元件的发光从第一电极侧获取的结构,所以第一电极113具有透光性。在本实施例中,使用ITSO作为第一电极113。ITSO是使用在氧化铟锡(ITO)中混合了2-10重量%的氧化硅(SiO2)的靶,根据溅射法而形成的.为了实现第一电极113的表面平坦化,可以使用CMP法、或使用聚乙烯醇系的多孔体擦拭、研磨.
接着,形成覆盖第一电极113的边缘和布线112的绝缘体(称为堤坝、侧壁、障碍墙、势垒等)114(参考图1D)。绝缘体114使用通过涂敷法获取的膜厚在0.8μm-1μm范围的SOG膜(例如包含烷基的SiOX膜)。采用使用CF4和O2和He的混合气体的干式蚀刻来形成绝缘体114。干式蚀刻在压力为5Pa、功耗为1500W;CF4的流量为25sccm、O2的流量为25sccm、He的流量为50sccm的条件下被执行。另外,布线112因为被由包含烷基的SiOX膜构成的绝缘体114覆盖,所以密接性高的TiN膜成为最上面的面。
在本发明中,给耐热性平整膜109的边缘部分、第一电极113以及绝缘体114掺杂选自归属于周期表13或15族中的至少一种元素。作为归属于周期表13或15族中的元素,可以使用B、Al、Ga、In、Tl、P、As、Sb、Bi的元素。典型的是使用磷(P)、硼(B)。掺杂处理可以用离子掺杂法、等离子体掺杂法或离子注入法来执行。在本实施例中,通过掺杂包含作为选自周期表13或15族中的至少一种元素的P的气体125,从而形成掺杂区域116、117、118(参考图2A)。在1kV至150kV的能源、优选50kV至80kV的能源,且不少于1×1014/cm2的剂量、优选1×1015/cm2至1×1016/cm2的剂量的条件下执行掺杂。在本实施例中,在1×1016/cm2的剂量的条件下执行掺杂。当磷(P)被掺杂到耐热性平整膜或绝缘层的表面时,在深度方向上从被掺杂磷的表面,存在的磷不多于当硼(B)被掺杂到耐热性平整膜或绝缘层的表面时,在深度方向上从被掺杂硼的表面,存在的硼不多于
测量用于耐热性平整膜和分隔墙的包含烷基的氧化硅(SiOx)膜中的水的分量。测量使用热脱附谱(Thermal Desorption Spectroscopy:TDS)法。TDS法指的是加热测定对象的样品并按温度测量从样品中释放出来的气体分子的光谱法。样品使用应用本发明的形成包含烷基的氧化硅(SiOx)膜并执行使用抗蚀剂的图案化,且用剥离液剥离抗蚀剂的样品,以及作为比较例的没有应用本发明的该样品。剥离液使用以2-氨基乙醇HOC2H4NH2(30wt%)、乙二醇乙醚R-(OCH2)2OH(70wt%)为成分的剥离液。应用本发明的膜在形成后,分别以在1×1016/cm2的掺杂剂量掺杂作为选自归属于周期表13或15族中的至少一种元素的P和B。
图27表示测量的结果。应用本发明的被掺杂P的样品表示为白三角点,掺杂B的样品表示为白四角点,没有应用本发明的比较例的样品用白圆圈点表示。水分量作为电流值的增减而显示,在80℃至100℃附近检测出的水分是包含在膜中或附着在膜表面的水分蒸发而形成的水分,在250℃附近检测出的水分是膜被热分解时在膜中产生的水分。如图27所示,相对于没有应用本发明的比较例在80℃至100℃附近以及在250℃附近检测出高水分值,而从应用本发明的膜中检测出的水分量骤减。
作为其他的确认根据本发明的膜的高密度化的效果的方法,可以用次级离子质谱法(SIMS)来测量膜中的水分量。形成包含烷基的氧化硅(SiOx)膜,在270℃下烘烤一小时后,浸在65℃的重水一小时,以这样的膜作为样品。测量两种样品,一是应用本发明的膜,另一是不应用本发明的比较例的膜。在完成烘烤后给应用本发明的膜掺杂1×1016/cm2的掺杂剂量。
图28表示测量的结果.横轴表示样品表面的深度,面向纸面从左边开始是作为样品的膜、衬底,在深度约630nm附近的虚线是作为样品的膜和衬底的边界.注意,衬底使用玻璃衬底.应用本发明的样品表示为黑色圆点,没有应用本发明的比较例的样品表示为白色圆点.没有应用本发明的比较例的膜在深度700nm附近的衬底区域中检测出氘的峰值.比较例的膜使重水透过,并在到衬底和膜的界面之前达到氘.但是,在应用本发明的样品的界面中没有检测出氘.可以得知应用本发明的膜没有透过重水.
根据以上结果,通过给应用本发明的膜掺杂P或B,可以确认出膜被高密度化、细致化,并且膜的质量被提高。因为应用本发明的膜透水性低,可以防止水分等侵入,所以使用本发明,可以防止显示元件的退化,提供可靠性更高的显示器件。
另外,为了调查本发明的第一电极的电特性,测量第一电极的表面电阻。样品使用ITSO膜,分应用本发明的膜和没有应用本发明的比较例的膜。在形成膜后,给应用本发明的膜分别在电压50kV、80kV下掺杂作为选自归属于周期表13或15族中的至少一种元素的P以及B。
图24表示测量的结果。应用本发明的被掺杂P的样品表示为白三角点,被掺杂B的样品表示为白四角点,没有应用本发明的比较例的样品用白圆圈点表示。与比较例的没有掺杂选自归属于周期表13或15族中的至少一种元素的膜比较,本发明的掺杂选自归属于周期表13或15族中的至少一种元素的膜可以在其表面电阻看到变化。不管是掺杂P的膜或掺杂B的膜都随着掺杂的剂量的增加,相对于比较例的表面电阻的变化量增大。
根据以上结果,可以确认出:如给第一电极掺杂具有导电性的元素,则其电特性发生变化。所以,应用本发明,可以控制电极的特性,并提高显示器件的发光效率和发光亮度等。
根据本发明,耐热性平整膜和绝缘体的掺杂区域116、118成为被高密度化的部分。另外,在第一电极的掺杂区域117中,可以控制电阻值等电特性。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入。另外,借助掺杂处理自身的烘烤效果,可以在处理时释放出水分。另外,掺杂区域中所包含的选自周期表13或15族中的至少一种元素的剂量在1×1018/cm3至5×1021/cm3的浓度范围、优选在2×1019/cm3至2×1021/cm3的浓度范围。注意,如将边缘部分形成为锥形形状,则容易在耐热性平整膜的侧面执行掺杂。
本实施例为了提高可靠性,在形成作为发光层119的含有有机化合物的层之前真空加热以执行脱气。在蒸发淀积有机化合物材料之前,执行在减压气氛或惰性气氛下的200℃-300℃的加热处理从而除掉包含在衬底中的气体。因为本实施例的层间绝缘膜和分隔墙用有高耐热性的SiOx膜形成,即使执行高温加热处理,也没有问题。所以,可以充分执行为提高可靠性的加热处理。
在第一电极113(掺杂区域117)上形成发光层119。本实施例因为将第一电极113作为阳极使用,所以在其上提供20nm厚度的铜酞菁(CuPc)膜作为空穴注入层,并且在它上面形成具有70nm厚度的三(8-羟基喹啉)铝(Alq3)膜作为发光层。就是说,这些膜形成为层叠结构。将荧光颜料例如喹吖啶酮、二萘嵌苯、DCM1等掺杂到Alq3就可以控制发光颜色。
在发光层119之上形成由导电膜制成的第二电极120。在本实施例中,由于将第一电极作为阳极,将第二电极作为阴极来使用,所以第二电极120可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN).本实施例中,由于是第二电极120作为阴极发挥作用,且从作为阳极发挥作用的第一电极113侧获取发光的结构,第二电极120优选使用由选自Al、Ag、Li、Ca或这些的合金MgAg、MgIn、AlLi构成的金属膜(膜厚50nm-200nm).
提供覆盖第二电极120的钝化膜121。在本实施例中,使用由硅制成的圆盘状的靶,在由氮气氛或包括氮和氩的气氛构成的淀积室的气氛中,形成氮化硅作为钝化膜。
然后,用密封材料124键合密封衬底123,从而密封发光元件。用密封材料粘接密封衬底123并使密封材料覆盖耐热性平整膜109(也就是被掺杂的高密度化掺杂区域116)的边缘。因为可以阻断来自切割面的水分的侵入,所以可以防止发光元件的退化,提高显示器件的可靠性。注意,在密封材料围成的空间中填充填充材料122(参考图2B)。在本实施例中,由于是从第一电极113侧获取发光的结构,所以填充材料122没有必要具有透光性,但是当是透过填充材料122获取光的结构时,填充材料122就需要有透光性。典型采用可见光固化的环氧树脂、紫外线固化的环氧树脂、以及热固化的环氧树脂。此处采用抗热性高的紫外线固化环氧树脂(Electrolite公司制造的,产品名为2500Clear),其折射率等于1.50,粘度等于500cps,肖氏D硬度等于90,抗张强度等于3000psi,Tg点为150℃,体电阻率等于1×1015Ωcm,而耐电压为450V/mil。而且,借助于在一对衬底之间填充填充材料122,能够提高整体的透射率。
在此,在图8中示出用非透水性保护膜覆盖显示器件周边部分边缘的例子。除周边部分以外,其它部分和先前描述的本实施例的图2B相同,所以在此省略相关详细说明。
在图8中,800表示TFT;817表示被掺杂选自周期表13或15族中的至少一种元素的第一电极;819表示发光层;820表示第二电极;821表示钝化膜;822表示填充剂;823表示密封衬底;824表示密封材料。形成非透水性保护膜830使其覆盖因被掺杂选自周期表13或15族中的至少一种元素而被高密度化的耐热性平整膜中的掺杂区域816的外周边。在本实施例中,非透水性保护膜830使用金属层。非透水性保护膜830可以和源电极或漏电极同时形成,也可以另外执行图案化而形成。
但是,当使用金属层作为非透水性保护膜时,和终端电极连接的引线的部分不被非透水性保护膜830覆盖。在这种情况下,可以使用引线覆盖周围边缘部分。
非透水性保护膜可以使用选自导电性薄膜、绝缘性薄膜中的一种或多种构成的膜。而导电性薄膜可以使用选自Al、Ti、Mo、W或Si的元素中的一种或多种构成的膜。绝缘性薄膜可以使用选自氮化硅、氧化硅、氮化氧化硅、氮化铝、氧化氮化铝、氮化氧化铝、氧化铝、类金刚石碳(DLC)、含有氮的碳(CN)中的一种或多种构成的膜。
另外,在耐热性平整膜中,有台阶差的边缘部分的侧面被非透水性保护膜830覆盖,因为是锥形形状,所以覆盖率好。而且,耐热性平整膜的表面掺杂有选自周期表13或15族中的至少一种元素,形成了高密度化部分816,所以,和金属层有良好的密接性。
本实施例通过掺杂选自周期表13或15族中的至少一种元素,并且用非透水性保护膜覆盖锥形形状的边缘部分的侧面,可以进一步防止水分等的侵入。
另外,图8的实施例可以和实施方案模式中的实施方案模式1至5任意组合。
接下来将用图17和图20对根据本实施例制作的显示器件进行更加详细的说明。
图20是本发明的显示器件的概略俯视图.1500表示元件衬底;1501表示源线驱动电路;1502、1503表示栅线驱动电路;1504表示密封衬底;1505表示密封材料;1506表示像素部分;1507表示扫描线;1508表示信号线;1509表示FPC;1510、1511、1512表示布线;1520表示保护电路.另外,图17表示沿图20的线B-B’切割的剖面图.1700表示元件衬底;1701、1702、1703表示TFT;1704表示第一电极;1705表示发光层;1706表示第二电极;1707表示钝化膜;1708表示填充材料;1709表示密封材料;1710表示耐热性平整膜;1711表示分隔墙;1712表示密封衬底;1720表示绝缘膜;1730表示布线;1740表示、1741表示终端电极;1742表示各向异性导电膜;1743表示FPC.
图18是一个剖面图,表示前面描述的和终端部分连接的引线部分的剖面。其中,1800表示元件衬底;1803表示TFT;1804表示第一电极;1805表示发光层;1806表示第二电极;1807表示钝化膜;1808表示填充材料;1809表示密封材料;1810表示耐热性平整膜;1811表示分隔墙;1812表示密封衬底;1820表示绝缘膜;1830表示引线;1840、1841表示终端电极;1842表示各向异性导电膜;1843表示FPC。本实施例的显示器件的位于周边部分和终端部分的布线覆盖高密度化部分的边缘而形成,所以可以阻断水从外界侵入,具有防止显示元件退化的效果,可靠性更加高。
在本实施例中,虽然形成构成显示器件的上述电路,但本发明并不局限于此,显示器件可以是无源矩阵电路,也可以是有源矩阵电路,并且,可以是通过COG方式或TAB方式安装作为周边驱动电路的IC芯片的显示器件,也可以是集成类型的显示器件。另外,栅线驱动电路、源线驱动电路可以是单个或多个。
图20表示保护电路1520的扩大图。本实施例的保护电路将布线弯曲如扩大图所示形状,并在布线之间形成电容以控制静电,从而可以防止静电破坏给显示器件带来不良影响。保护电路不局限于本实施例表示的结构,也可以适当组合TFT或电容、二极管等。根据该保护电路,更加提高了显示器件的可靠性。
在本实施例中使用发光元件作为显示元件,但是,也可以将使用液晶的液晶显示元件作为显示元件来使用。即使是液晶显示元件,也可以借助依据本发明而改善膜质的高密度化的层间绝缘膜或分隔墙(间隔物),阻断水等污染物质,所以不但可以防止污染物质从显示器件外界进入,而且可以防止来自层间绝缘膜或分隔墙内部的水分或气体的释放。因此,可以防止因水分等导致的液晶显示器件的退化、布线等的退化等显示器件的退化。注意,因掺杂处理而被附着颜色的层间绝缘膜或分隔墙和发光显示器件同样,可以作为良好的黑色矩阵使用。另外,通过给像素电极掺杂选自惰性元素、O、N、C、Si、Ge中的一种或多种,可以控制电极的电特性,并提高发光效率和亮度。
根据上述步骤制作的显示器件在耐热性平整膜(典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜,后面成为发光元件的基底膜的膜)、以及绝缘层(分隔墙)中,将其边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。另外,通过也给第一电极掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
实施例2
在本实施例中,将用图13和图16说明在实施例1制作的显示器件的顶面发射类型和双面发射类型的例子。
在图13中,1300表示元件衬底;1301、1302、1303表示TFT;1304表示第一电极;1305表示发光层;1306表示第二电极;1307表示透明导电膜;1308表示填充材料;1309表示密封材料;1310表示耐热性平整膜;1311表示分隔墙;1312表示密封衬底;1320表示绝缘膜;1330表示布线;1340、1341表示终端电极;1342表示各向异性导电膜;1343表示FPC.
图13所示的发光显示器件是双面发射型,是按箭头方向上下双面发光的结构。注意,在本实施例中,形成透明导电膜并按所希望的形状蚀刻以形成第一电极1304。作为第一电极1304,除了ITO、IZO、ITSO之外,可以使用在氧化铟中混合2-20%的氧化锌(ZnO)的透明导电膜。除上述透明导电膜外,第一电极1304还可以使用氮化钛膜或钛膜。在这种情况下,形成透明导电膜后,将氮化钛膜或钛膜的膜形成为能够透射光左右的厚度(优选为5nm-30nm左右)。在本实施例中,使用ITSO作为第一电极1304。
在发光层1305上形成由导电膜制成的第二电极1306。第二电极1306可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN)。本实施例中,为使光能透射过去,使用厚度薄的金属薄膜(MgAg:膜的厚度为10nm)作为第二电极1306和厚100nm的ITSO作为透明导电膜1307组成的叠层。ITSO膜是使用在氧化铟锡中混合了1-10%的氧化硅(SiO2)的靶,并执行在Ar气体流量为120sccm;O2气体流量为5sccm;压力为0.25Pa;功率3.2kW的条件下的溅射法而形成的膜。在形成ITSO的膜后,执行200℃下持续1小时的加热处理。而透明导电膜1307则可以使用氧化铟锡合金(ITO)、氧化铟锌合金(In2O3-ZnO)、氧化锌(ZnO)、氧化锡或氧化铟等。
当是图13所示的结构时,来自发光元件的发光透过第一电极1304侧以及第二电极1306、透明导电膜1307侧的两侧而被发射出。
在图13所示的显示器件中,给耐热性平整膜1310的边缘部分、作为第一电极1304的透明导电膜和分隔墙1311掺杂选自周期表13或15族中的至少一种元素。因为直到形成图13所示的显示器件的分隔墙1311,并掺杂选自周期表13或15族中的至少一种元素的掺杂步骤,和实施方案模式1的图2A说明的显示器件相同,所以可以参考相关说明。
图16所示的发光显示器件是顶面发射型,是按箭头方向从顶面发射的结构。在图16中,1600表示元件衬底;1601、1602、1603表示TFT;1613表示有反射性的金属膜;1604表示第一电极;1605表示发光层;1606表示第二电极;1607表示透明导电膜;1608表示填充材料;1609表示密封材料;1610表示耐热性平整膜;1611表示分隔墙;1612表示密封衬底;1620表示绝缘膜;1630表示布线;1640、1641表示终端电极;1642表示各向异性导电膜;1643表示FPC。在这种情形中,在上述图13所示的双面发射型显示器件中,在第一电极1604的下方形成反射性的金属膜1613。在有反射性的金属膜1613之上形成作为阳极发挥作用的构成第一电极1604的透明导电膜。金属膜1613只要具有反射性就可以,可以使用Ta、W、Ti、Mo、Al、Cu等。在本实施例中,使用TiN膜。
在发光层1605上形成由导电膜制成的第二电极1606。因作为阴极发挥作用,第二电极1606可使用功函数小的材料(例如Al、Ag、Li、Ca、或这些材料的合金MgAg、MgIn、AlLi、CaF2、或CaN)。本实施例中,为使光能透射过去,使用作为第二电极1606的厚度薄的金属薄膜(MgAg:膜的厚度为10nm)和作为透明导电膜1607的厚110nm的ITSO膜组成的叠层。透明导电膜1607可以使用氧化铟锡合金(ITO)、氧化铟锌合金(In2O3-ZnO)、氧化锌(ZnO)、氧化锡或氧化铟等。
在图16所示的显示器件中,给耐热性平整膜1610、第一电极的透明导电膜1604和分隔墙1611掺杂选自周期表13或15族中的至少一种元素.因为直到形成图16所示的显示器件的分隔墙1611,并掺杂选自周期表13或15族中的至少一种元素的掺杂步骤,和实施方案模式4的图10A说明的显示器件相同,所以可以参考相关说明.
当是图16所示的结构时,来自发光元件的发光被有反射性的金属膜1613反射,透过电极1606和透明导电膜1307侧而从顶面被发射出。因为不用透过耐热性平整膜1610来获取光,所以可以也给耐热性平整膜1610掺杂充分的选自周期表13或15族中的至少一种元素。通过也给形成TFT的电极的接触孔周边掺杂选自周期表13或15族中的至少一种元素,可以实现高密度化并改善膜质,所以即使因布线的覆盖不完善而导致布线的断线,也可以阻断水分。因此,显示元件可以防止因水分而引起的退化,从而提供可靠性更高的显示器件。
根据上述步骤制作的显示器件在耐热性平整膜(典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜,后面成为发光元件的基底膜的膜)、以及绝缘层(分隔墙)中,将其边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。另外,通过也给第一电极掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
实施例3
本实施例将用图14表示反交错型TFT的一个例子。因TFT以外的部分和实施方案模式的实施方案模式1和实施例1所示的图17相同,所以在此将省略相关的详细说明。另外,在图17中,在耐热性平整膜之上形成钝化膜。虽然本实施例将示出不形成该钝化膜的例子,但是当然在本实施例中也可以形成该钝化膜。
图14表示的TFT是沟道截止类型。1400表示元件衬底,1401、1402表示驱动电路部分的TFT,在栅电极1403上层叠栅绝缘膜1404、由非晶半导体膜构成的半导体层1405、n+层1407、金属层1408。沟道截止体1406形成在半导体层1405的沟道形成区的上方。另外,形成源电极或漏电极1411。1409表示绝缘膜;1412表示第一电极;1413表示发光层;1414表示第二电极;1416表示钝化膜;1417表示填充材料;1418表示密封材料;1410表示耐热性平整膜;1415表示分隔墙;1419表示密封衬底;1430表示布线;1440、1441表示终端电极;1442表示各向异性导电膜;1443表示FPC。
图15表示的TFT是沟道蚀刻类型。700表示元件衬底;701、702表示驱动电路部分的TFT;在栅电极703上层叠栅绝缘膜704、由非晶半导体膜构成的半导体层705、n+层706、金属层707。半导体层705的沟道形成区部分被蚀刻得很薄。另外,形成源电极或漏电极709。708表示绝缘膜;712表示第一电极:713表示发光层;714表示第二电极;716表示钝化膜;719表示填充材料;718表示密封材料;710表示耐热性平整膜;715表示分隔墙;717表示密封衬底;730表示布线;740、741表示终端电极;742表示各向异性导电膜;743表示FPC。
另外,可以用半晶半导体膜(微晶半导体膜)来代替非晶半导体膜。该半晶半导体膜是具有介于非晶和结晶结构(含有单晶和多晶结构)的中间结构、且自由能源稳定的第三状态的半导体,并包含近程有序的晶格歪斜的晶质区域。用辉光放电分解硅化物气体可以形成半晶半导体膜。典型的硅化物气体为SiH4,其他还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,还可以将该硅化物气体用H2、或H2和选自He、Ar、Kr、Ne中的一种或多种稀有气体元素来稀释.稀释硅化物气体的稀释率在2-1000倍的范围内.压力大约设定为0.1Pa-133Pa的范围,功率频率为1MHz-120MHz,优选13MHz-60MHz.衬底的加热温度优选为300℃或更低,推荐100-250℃的衬底加热温度.作为膜中的杂质元素,理想的是氧、氮、碳等大气成分的杂质在1×1020cm-3或更低的范围。尤其是氧浓度在5×1019atoms/cm3或更低的范围,优选在1×1019atoms/cm3或更低的范围。注意,以半晶半导体膜为激活层的TFT的场效应迁移率μ为1cm2/Vsec至10cm2/Vsec。
本实施例的图14、图15所示的反错向型TFT的半导体膜使用非晶半导体膜。因此,本实施例的像素部分中的TFT是n沟道型TFT,第一电极(像素电极)1412、712作为阴极发挥作用,第二电极1414、714作为阳极发挥作用。在本实施例中,第一电极和第二电极使用透明导电层的ITSO,本发明的显示器件的结构是:在第一电极(ITSO)上层叠形成电子注入层(在苯并恶唑衍化物(表示为BzOS)中掺杂了Li的BzOS-Li)、电子输运层(Alq)、发光层(掺杂了二甲基喹吖啶酮(简称为DMQd)的Alq)、空穴输运层(4,4’-双〔N-(1-萘基)-N-苯氨基〕联苯(简称为α-NPD))、空穴注入层(氧化钼(MoOx))、第二电极(ITSO)。形成阳极、阴极、发光层的电子注入层、电子输运层、发光层、空穴输运层、空穴注入层等的材料不受本实施例所示材料的限制,可以适当地选择、组合。
图29A表示本实施例的显示器件的像素部分俯视图,而图29B表示的是电路图。2901、2902表示TFT;2903表示发光元件;2904表示电容;2905表示源线;2906表示栅线;2907表示电源线;2908表示连接发光元件2903的第一电极(像素电极)的连接电极。
根据上述步骤制作的显示器件在耐热性平整膜(典型的是由硅(Si)和氧(O)结合的骨骼结构构成的TFT的层间绝缘膜,后面成为发光元件的基底膜的膜)、以及绝缘层(分隔墙)中,将其边缘部分或开口部分形成为锥形形状,而且,通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。另外,通过也给第一电极掺杂选自周期表13或15族中的至少一种元素,可以控制电阻值等特性。
实施例4
本实施例将详细说明使用根据本发明的黑色矩阵的显示器件。
使用发光元件作为显示元件的显示器件为了显示多个颜色,包括红(R)、绿(G)、蓝(B)的像素。在这些像素之间设置被称为黑色矩阵(也称为遮光膜)的黑色薄膜。设置该黑色矩阵的目的是防止TFT的由光导致的退化,并防止来自矩阵方式的相邻电极的漏光,从而提高视觉上的清晰度。
传统上,一般使用蚀刻Cr薄膜的Cr黑色、被染料或颜色附着了颜色的敏光性树脂层、以及能够被蚀刻的分散了黑色颜料的聚合物的膜。但是,金属Cr有毒,在使用上开始有各种限制,另外根据树脂的黑色矩阵不能获取充分的光学功能,问题较多。所以,寻求一种反射率低、透射率低(接近纯黑色)并且容易加工(容易蚀刻)的膜。
本发明的显示器件,如在实施方案模式中的实施方案模式1至4、实施例1至3中使用各个图说明的那样,通过掺杂处理给构成显示器件的分隔墙掺杂选自周期表13或15族中的至少一种元素。通过掺杂原子半径相对较大的选自周期表13或15族中的至少一种元素,可以带来歪斜,改变表面(包括侧墙)的性质,或者实现高密度化以防止水分或氧的侵入,从而提高显示器件的可靠性。
根据本发明,如给用于分隔墙的包含烷基的氧化硅(SIOx)膜、聚酰亚胺、丙烯酸等包含有机材料的膜掺杂选自周期表13或15族中的至少一种元素,可以改变该膜的透射率。因此,根据本发明,可以控制膜的透射率,实现黑色化,从而可以将该膜作为显示器件的黑色矩阵使用。
测量用于分隔墙的包含烷基的氧化硅(SiOx)膜的透射率和反射率。样品使用两种样品,一种是应用本发明的形成包含烷基的氧化硅(SiOx)膜,执行使用抗蚀剂的图案化,并用剥离液剥离抗蚀剂的样品,另一种是没有应用本发明的比较例。剥离液使用以2-氨基乙醇HOC2H4NH2(30wt%)、乙二醇乙醚R-(OCH2)2OH(70wt%)为成分的剥离液。应用本发明的膜在形成后,分别以在1×1016/cm2的掺杂剂量被掺杂作为选自归属于周期表13或15族中的至少一种元素的P和B。
图30、图23表示测量的结果。在图30中,没有应用本发明的比较例的膜在波长约400至800nm的可视区域中的透射率为90%以上,而在应用本发明的掺杂选自归属于周期表13或15族中的至少一种元素的P和B的膜中透射率下降。
另外,在同样的可视区域中,所有的样品都显示出20%以下的低反射率,即使掺杂选自归属于周期表13或15族中的至少一种元素,也可以维持低反射率。
根据上述,可以确认到根据本发明,有机材料被附着颜色,透射率被减低。然而仍可以维持低反射率。所以,应用本发明的有机膜可以作为良好的黑色矩阵被利用。而且,因为是有机膜,所以安全且容易加工。因此,通过使用本发明,分隔墙被高密度化,不但具有阻断水分等效果,而且容易加工,可以兼有作为光学特性良好的黑色矩阵的功能。
在实施方案模式中的实施方案模式1至4、实施例1至3中使用各个图说明的显示器件中示出了形成作为分隔墙的绝缘体,在执行图案化后,给第一电极和分隔墙掺杂选自归属于周期表13或15族中的至少一种元素的例子。但是,也可以在形成作为分隔墙的绝缘膜后,给整个绝缘膜掺杂选自归属于周期表13或15族中的至少一种元素,并在附着颜色后,执行图案化。在这种情况下,在该掺杂工艺中,第一电极不被掺杂选自周期表13或15族中的至少一种元素,所以掺杂浓度、掺杂区域的场所等可以任意决定,从而扩大了设计的范围。
因此,根据本发明,可以以少的工序、低成本和高成品率提供可靠性高的显示器件。
实施例5
本实施例将用图20、图25和图26说明本发明的其他的显示器件。
图20表示本发明的显示器件的俯视图的一个例子。终端部分1509、1512和像素部分1506由布线1510或1511等引线连接。图25表示沿图20的线A-A’切割的剖面图。3500表示元件衬底;3503表示TFT;3504表示第一电极;3505表示发光层;3506表示第二电极;3507表示钝化膜;3508表示填充材料;3509表示密封材料;3510表示耐热性平整膜;3511表示分隔墙;3512表示密封衬底;3520表示绝缘膜(钝化膜)。根据本发明的因掺杂选自周期表13或15族中的至少一种元素的掺杂处理而被高密度化的地方用如3516那样的虚线表示。耐热性平整膜3510的被高密度化的边缘部分3516被引线3530c覆盖,这就更加提高了水分阻断效果。虽然示出了3根引线3530a、3530b、3530c,但是本发明并不局限于此。3530a、3530b、3530c中间夹由绝缘层构成的3531而形成。
图26表示本发明的显示器件的其他例子。3600表示元件衬底;3603表示TFT;3604表示第一电极;3605表示发光层;3606表示第二电极;3607表示钝化膜;3608表示填充材料;3609表示密封材料;3610表示耐热性平整膜;3611表示分隔墙;3612表示密封衬底;3620表示绝缘膜(钝化膜)。根据本发明的因掺杂选自周期表13或15族中的至少一种元素的掺杂处理而被高密度化的地方用如3616那样的虚线表示。耐热性平整膜3610的被高密度化的边缘部分3616被引线3630c覆盖,这就更加提高了水分阻断效果。虽然示出了3根引线3630a、3630b、3630c,但是本发明并不局限于此。在图26的显示器件中,3根引线中间不是夹绝缘层而是夹密封材料3609。
在图26表示的显示器件中,有必要将耐热性平整膜3610的边缘部分3616的圆锥角度形成得较小。这是由于如果圆锥角度大,则当在其上形成作为布线的导电膜后,通过蚀刻来图案化布线时,导电膜作为蚀刻残渣有残留在锥形形状的边缘部分3616的危险。而导电膜如残留在耐热性平整膜边缘部分,则会发生布线短路等缺陷。
如果可以执行湿式蚀刻等各向同性的蚀刻,并如具有蚀刻时的裕度和一定程度的膜的厚度,则可以容易地形成锥形形状。
在本实施例的各向异性的干式蚀刻中,将说明在绝缘膜中形成所希望的锥形角较小的锥形形状的形成方法。
当根据光刻蚀形成掩膜时,在欲要形成锥形形状部分的光掩膜的边缘部分形成比在曝光时使用的曝光装置中的分辨率的极限还要窄的细条。中间夹比曝光装置的分辨率还要窄的细条和图案而被曝光的抗蚀膜等掩膜材料在该部分不被完全曝光,即使用现像液除去曝光部分后,膜的厚度被减薄的掩膜也会被残存下来。
象这样,通过在光掩膜上形成比曝光装置的曝光分辨率还窄的细条或孔眼,并通过在抗蚀剂等的光敏性掩膜材料的非曝光部分和完全曝光部分之间提供上述那样的不完全曝光部分,可以在蚀刻用掩膜的边缘部分形成锥形形状。
如使用该有锥形形状的蚀刻用掩膜,在蚀刻下层对象物和该掩膜双方的条件下,执行以干式蚀刻为典型的各向异性蚀刻,则在蚀刻对象物的同时,蚀刻用掩膜从其膜的厚度薄的地方开始消失,而蚀刻用掩膜一消失,在新的蚀刻气氛中被曝露的对象物按顺序被蚀刻,这样,可以获取所希望的基本能反映蚀刻用掩膜形状的对象物。
根据上述步骤,通过使用在其边缘面有锥形形状的蚀刻用掩膜,可以获取在边缘面有同样锥形形状的对象物,也就是可以获取图26中的耐热性平整膜3610的所希望的具有圆锥角的边缘部分3616。
如图26所示,边缘部分3616是没有布线蚀刻残渣的结构,并且不需要在引线之间形成绝缘层。这样,不但简化了工艺,而且用密封材料将容易成为水分通道的绝缘层完全地密封在显示器件内侧,可以创造出密闭空间,防止显示元件的退化,因此对提高可靠性非常有效。
实施例6
本实施例将用图20、图19说明本发明的其他的显示器件。
图20表示本发明的显示器件的俯视图的一个例子.图19表示沿图20的线B-B’切割的剖面图.图19是表示和终端部分连接的引线部分.其中,1900表示元件衬底;1903表示TFT;1904表示第一电极;1905表示发光层;1906表示第二电极;1907表示钝化膜;1908表示填充材料;1909表示密封材料;1910表示耐热性平整膜;1911表示分隔墙;1912表示密封衬底;1920表示绝缘膜;1930表示引线;1940、1941表示终端电极;1942表示各向异性导电膜;1943表示FPC.在本实施例的显示器件中,周边部分和终端部分中的布线1930、1933进一步覆盖被高密度化的边缘部分1916、1926而形成,所以可以阻断来自外界的水分,有防止显示元件退化的效果,可靠性更高.
在图19中,在形成接触孔以便在耐热性平整膜上形成和半导体层连接的电极1927时,同时除去周边部分的耐热性平整膜。这时,由于在接触孔中半导体层作为蚀刻阻挡体而发挥作用,所以可以平整性良好地蚀刻。但是,在周边部分或终端部分因为没有半导体层,没有蚀刻阻挡体,所以一直蚀刻到基底膜或玻璃衬底。因此,在周边部分或终端部分的基底膜或玻璃衬底上的平整性差,有显著的凸凹。
如在该凸凹上形成布线,则导电膜的覆盖率低,从而引起布线的断线或短路等缺陷。另外,还会发生因该凸凹而导致的布线的反射不均匀,在显示器件的周边部分、终端部分产生白色混浊那样的花纹。
所以,在图19的显示器件中,也在周边部分或终端部分中形成作为蚀刻阻挡层发挥作用的1931、1932。蚀刻阻挡层优选使用硅等用于半导体层的材料或用于栅电极的导电层等和栅绝缘膜在蚀刻时有高选择比的材料。另外,如使用构成TFT的材料,则可以在同一步骤中形成,所以可以简化工艺。
在本实施例中,使用和半导体层相同的材料的硅形成蚀刻阻挡层1931、1932。蚀刻阻挡层1931、1932在当蚀刻终端部分、周边部分的耐热性平整膜等的绝缘层时,作为蚀刻阻挡体发挥作用,从而可以平整性良好地执行蚀刻。所以,在其上形成地布线1930、1933也可以覆盖度完善地形成,并消除因电特性不良或反射不均匀而导致的自混浊化等外观上的缺陷,从而进一步地提高显示器件的可靠性。
另外,由于和半导体层同样,在该蚀刻阻挡层1931、1932的导电膜或半导体膜中掺杂磷或硼等杂质元素,所以,直到中途工艺,显示器件被相对低电阻的半导体层包围,从而使衬底整体保持相同电位。所以,还有防止静电破坏或等离子体损伤等的效果。
因此,依据本发明,可以以高成品率提供可靠性高的显示器件。
实施例7
通过实施本发明可以完成各种各样的显示器件。换言之,本发明适用于将这些显示器件安装在其显示部分的各种电子器件。
上述电子器件的例子包括摄像机、数码相机、投影机、头戴式显示器(风镜式显示器)、汽车导航系统、汽车音响、个人计算机、游戏机、便携式信息终端(移动计算机、手提电话、或电子图书等)、以及包括记录媒质的放像设备(具体地说是能够处理诸如数字万能碟盘(DVD)之类的记录媒质中的数据并具有能够显示数据图像的显示器的装置)。图21A至图22示出了这些电子器件的具体例子。
图21A是表示一种具有20-80英寸大尺寸显示部分的显示器件.包括框架2001、底座2002、显示部分2003、扩音器2004、声频输入终端2005等.本发明适用于显示部分2003.像这样的大尺寸显示器件从生产性和成本的角度看,适合使用所谓的第五代衬底(1000×1200mm)、第六代衬底(1400×1600mm)、第七代衬底(1500×1800mm)那样的一侧是一米或更大的大尺寸衬底来制作.使用本发明,即使使用这样的大衬底,也可以在简化工序、低成本的情况下制作高可靠性的显示器件.
图21B表示笔记本式计算机,包括主体2101、框架2102、显示部分2103、键盘2104、外部连接接口2105、鼠标2106等。本发明适用于显示部分2103的制作。使用本发明,即使是经常被拿到室外的笔记本式计算机,在苛刻的环境中被使用,也可以显示高可靠性、高清晰度的图像。
图21C表示包括记录介质的图像再现装置(更具体地说为DVD再现装置),其包括主体2201、外壳2202、显示部分A 2203、另一显示部分B 2204、记录介质(DVD等)读取部分2205、操作键2206、扬声器部分2207等。显示部分A 2203主要用于显示图像信息,而显示部分B 2204主要用于显示文本信息。本发明适用于显示部分A 2203和显示部分B 2204的制作。使用本发明,可以显示高可靠性、高清晰度的图像。
图21D表示一种手提电话,包括主体2301、声音输出单元2302、声音输入单元2303、显示部分2304、操作键2305、天线2306等。通过将根据本发明制作的显示器件用于显示部分2304,即使是多在室外等高温、多湿的环境下被使用的手提电话,也可以显示高可靠性、高清晰度的图像。
图21E表示摄像机,其包括主体2401、显示部分2402、外壳2403、外部连接口2404、遥控接收部分2405、图像接收部分2406、电池2407、声音输入部分2408、操作键2409等。本发明适用于显示部分2402。通过将根据本发明制作的显示器件用于显示部分2402,即使是多在室外等高温、多湿的环境下被使用的摄像机,也可以显示高可靠性、高清晰度的图像。
图22表示将显示部分搭载到汽车上的例子。在此,虽然使用了汽车作为乘坐物的典型例子,但是本发明不受此限制,本发明同样适用于飞机、火车、电车等。尤其是作为搭载到汽车上的显示器件,即使在严酷的环境(高温多湿的车内),具有高可靠性也被重视。
图22是表示汽车的驾驶者周围的图。仪表盘2507提供声频播放设备,具体是汽车音响设备或汽车导航仪。汽车音响的主体2505包括显示部分2504、操作按钮2508。通过将根据本发明制作的显示器件用于显示部分2504,可以完成有高可靠性的汽车音响设备。
另外,通过将根据本发明制作的显示器件用于汽车导航仪的显示部分2503、以及显示车内的空调状态的显示部分2506,可以完成有高可靠性的汽车导航仪。
此外,虽然在本实施例中举出了搭载于汽车的汽车音响设备和汽车导航仪,但是本发明的显示器件也可以用于其他的乘坐物的显示器或固定型的音响或导航仪。
如上所述,本发明的适用范围极其广泛,可以用于所有领域的电子器件。注意,
本说明书根据2003年10月24日在日本专利局受理的日本专利申请编号2003-365229而制作,所述申请内容包括在本说明书中。
虽然上述实施方案模式和实施例参考附图给出了本发明的全部说明。正如本领域技术人员很容易理解的,本发明包括各种形式,在不脱离本发明的目的和范围的条件下,可以对实施模式及其细节进行更改或修正。所以,对本发明的解释不应认为限制于上述实施方式和实施例中提到的说明。

Claims (77)

1.一种显示器件,包括:
在衬底上的第一电极;
覆盖该第一电极周围边缘的绝缘层;
形成在所述第一电极上的包含有机化合物的层;以及
在所述包含有机化合物的层上的第二电极,
其中,给所述第一电极和所述绝缘层掺杂具有n导电型和p导电型中的一个的杂质元素。
2.根据权利要求1的显示器件,其中所述第一电极和所述绝缘层包含的具有n导电型和p导电型中的一个的杂质元素的剂量相等。
3.根据权利要求1的显示器件,其中所述第一电极、以及所述绝缘层中包含的具有n导电型和p导电型中的一个的杂质元素在1×1018/cm3至5×1021/cm3的浓度范围。
4.根据权利要求1的显示器件,其中所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
5.根据权利要求1的显示器件,其中所述绝缘层是由硅Si和氧O结合的骨骼结构构成的绝缘膜。
6.根据权利要求1的显示器件,其中所述第一电极是一种氧化铟锡膜,该氧化铟锡膜中加入有氧化硅。
7.根据权利要求1的显示器件,其中所述绝缘层被附着颜色,并被当作黑色矩阵使用。
8.根据权利要求1的显示器件,其中所述显示器件被安装在电子器件中,该电子器件选自计算机、图像播放装置、手提电话、摄像机、汽车导航系统、汽车音响、以及搭载到汽车上的显示部分。
9.一种显示器件,包括:
衬底上的薄膜晶体管;
该薄膜晶体管上的层间绝缘膜;
形成在该层间绝缘膜上且中间夹所述层间绝缘膜和所述薄膜晶体管连接的第一电极;
覆盖该第一电极周围边缘的绝缘层;
形成在所述第一电极上的包含有机化合物的层;以及
所述包含有机化合物的层上的第二电极,
其中,给所述第一电极、所述绝缘层、以及所述层间绝缘膜的表面掺杂具有n导电型和p导电型中的一个的杂质元素。
10.根据权利要求9的显示器件,其中所述层间绝缘膜具有平整的上表面。
11.根据权利要求9的显示器件,其中所述层间绝缘膜的侧面是锥形形状。
12.根据权利要求9的显示器件,其中所述层间绝缘膜的侧面是锥形形状,并且,该侧面的锥形角度在大于30度小于75度的范围。
13.根据权利要求9的显示器件,其中所述层间绝缘膜、所述第一电极、以及所述绝缘层中包含的具有n导电型和p导电型中的一个的杂质元素的剂量相等。
14.根据权利要求9的显示器件,其中所述层间绝缘膜、所述第一电极、以及所述绝缘层中包含的具有n导电型和p导电型中的一个的杂质元素在1×1018/cm3至5×1021/cm3的浓度范围.
15.根据权利要求9的显示器件,其中所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
16.根据权利要求9的显示器件,其中所述层间绝缘膜或所述绝缘层是由硅Si和氧O结合的骨骼结构构成的绝缘膜。
17.根据权利要求9的显示器件,其中所述第一电极是氧化铟锡膜,该氧化铟锡膜中加入有氧化硅。
18.根据权利要求9的显示器件,其中所述绝缘层被附着颜色,并被当作黑色矩阵使用。
19.根据权利要求9的显示器件,其中所述显示器件被安装在电子器件中,该电子器件选自计算机、图像播放装置、手提电话、摄像机、汽车导航系统、汽车音响、以及搭载到汽车上的显示部分。
20.一种显示器件,包括:
衬底上的薄膜晶体管;
该薄膜晶体管上的至少具有一个开口部分的层间绝缘膜;
形成在该层间绝缘膜上且中间夹所述层间绝缘膜和所述薄膜晶体管连接的第一电极;
覆盖该第一电极周围边缘的绝缘层;
形成在所述第一电极上的包含有机化合物的层;以及
所述包含有机化合物的层上的第二电极,
其中,给所述第一电极、所述绝缘层、所述层间绝缘膜的侧面、以及所述开口部分的侧面掺杂具有n导电型和p导电型中的一个的杂质元素。
21.根据权利要求20的显示器件,其中所述层间绝缘膜具有平整的上表面。
22.根据权利要求20的显示器件,其中所述层间绝缘膜的侧面是锥形形状。
23.根据权利要求20的显示器件,其中所述层间绝缘膜的侧面是锥形形状,并且,该侧面的锥形角度在大于30度小于75度的范围。
24.根据权利要求20的显示器件,其中所述薄膜晶体管的半导体膜包括高浓度杂质区,并且,源电极或漏电极通过所述开口部分连接到该高浓度杂质区。
25.根据权利要求20的显示器件,其中所述层间绝缘膜、所述第一电极、所述绝缘层、以及所述开口部分中包含的具有n导电型和p导电型中的一个的杂质元素的剂量相等。
26.根据权利要求20的显示器件,其中所述层间绝缘膜、所述第一电极、所述绝缘层、以及所述开口部分中包含的具有n导电型和p导电型中的一个的杂质元素在1×1018/cm3至5×1021/cm3的浓度范围。
27.根据权利要求20的显示器件,其中所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
28.根据权利要求20的显示器件,其中所述层间绝缘膜或所述绝缘层是由硅Si和氧O结合的骨骼结构构成的绝缘膜。
29.根据权利要求20的显示器件,其中所述第一电极是氧化铟锡膜,该氧化铟锡膜中加入有氧化硅。
30.根据权利要求20的显示器件,其中所述绝缘层被附着颜色,并被当作黑色矩阵使用。
31.根据权利要求20的显示器件,其中所述显示器件被安装在电子器件中,该电子器件选自计算机、图像播放装置、手提电话、摄像机、汽车导航系统、汽车音响、以及搭载到汽车上的显示部分。
32.一种显示器件,包括:
衬底上的薄膜晶体管;
该薄膜晶体管上的至少具有一个开口部分的层间绝缘膜;
形成在该层间绝缘膜上且中间夹所述层间绝缘膜和所述薄膜晶体管连接的第一电极;
覆盖该第一电极周围边缘的绝缘层;
形成在所述第一电极上的包含有机化合物的层;以及
所述包含有机化合物的层上的第二电极,
其中,给所述第一电极、所述层间绝缘膜的侧面、以及所述开口部分的侧面掺杂具有n导电型和p导电型中的一个的杂质元素。
33.根据权利要求32的显示器件,其中所述层间绝缘膜具有平整的上表面。
34.根据权利要求32的显示器件,其中所述层间绝缘膜的侧面是锥形形状。
35.根据权利要求32的显示器件,其中所述层间绝缘膜的侧面是锥形形状,并且,该侧面的锥形角度在大于30度小于75度的范围。
36.根据权利要求32的显示器件,其中所述薄膜晶体管的半导体膜包括高浓度杂质区,并且,源电极或漏电极通过所述开口部分连接到该高浓度杂质区。
37.根据权利要求32的显示器件,其中所述层间绝缘膜、所述第一电极、以及所述开口部分中包含的具有n导电型和p导电型中的一个的杂质元素的剂量相等。
38.根据权利要求32的显示器件,其中所述层间绝缘膜、所述第一电极、以及所述开口部分中包含的具有n导电型和p导电型中的一个的杂质元素在1×1018/cm3至5×1021/cm3的浓度范围。
39.根据权利要求32的显示器件,其中所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
40.根据权利要求32的显示器件,其中所述层间绝缘膜或所述绝缘层是由硅Si和氧O结合的骨骼结构构成的绝缘膜。
41.根据权利要求32的显示器件,其中所述第一电极是氧化铟锡膜,该氧化铟锡膜中加入有氧化硅。
42.根据权利要求32的显示器件,其中所述绝缘层被附着颜色,并被当作黑色矩阵使用。
43.根据权利要求32的显示器件,其中所述显示器件被安装在电子器件中,该电子器件选自计算机、图像播放装置、手提电话、摄像机、汽车导航系统、汽车音响、以及搭载到汽车上的显示部分。
44.一种显示器件的制作方法,包括以下步骤:
在衬底上形成薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
在所述层间绝缘膜上形成和所述薄膜晶体管电连接的第一电极;
形成覆盖所述第一电极的周围边缘的绝缘层;
给所述第一电极和所述绝缘层掺杂具有n导电型和p导电型中的一个的杂质元素;
在所述第一电极上形成包含有机化合物的层;以及
在所述包含有机化合物的层上形成第二电极。
45.根据权利要求44的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使所述第一电极和所述绝缘层中的该杂质元素的剂量相等。
46.根据权利要求44的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使所述第一电极、或所述绝缘层中的该杂质元素在1×1018/cm3至5×1021/cm3的浓度范围。
47.根据权利要求44的显示器件的制作方法,其中被掺杂的所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
48.根据权利要求44的显示器件的制作方法,其中所述绝缘层是根据涂敷法而获取的由硅Si和氧O结合的骨骼结构构成的绝缘膜。
49.根据权利要求44的显示器件的制作方法,其中所述第一电极是根据使用氧化铟锡膜的靶的溅射法而形成的,该氧化铟锡膜中加入有氧化硅。
50.根据权利要求44的显示器件的制作方法,其中给所述绝缘层附着颜色,以便当作黑色矩阵来使用。
51.一种显示器件的制作方法,包括以下步骤:
在第一衬底上形成薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
选择性地除去所述层间绝缘膜,从而在所述第一衬底的边缘部分上形成具有锥形形状的侧面的层间绝缘膜;
在所述层间绝缘膜上形成和所述薄膜晶体管电连接的第一电极;
形成覆盖所述第一电极的周围边缘的绝缘层;
给所述第一电极、绝缘层、以及至少所述层间绝缘膜的侧面掺杂具有n导电型和p导电型中的一个的杂质元素;
在所述第一电极上形成包含有机化合物的层;以及
在所述包含有机化合物的层上形成第二电极。
52.根据权利要求51的显示器件的制作方法,其中所述制作方法进一步包括用包围所述层间绝缘膜的外周边的密封材料将第二衬底键合到所述第一衬底上的步骤。
53.根据权利要求51的显示器件的制作方法,其中所述层间绝缘膜的侧面是锥形形状,并且锥形角度在大于30度小于75度的范围。
54.根据权利要求51的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使所述第一电极、所述绝缘层、以及所述层间绝缘膜的侧面中的所述具有n导电型和p导电型中的一个的杂质元素的剂量相等。
55.根据权利要求51的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使所述第一电极、所述绝缘层、以及所述层间绝缘膜的侧面中的该杂质元素在1×1018/cm3至5×1021/cm3的浓度范围。
56.根据权利要求51的显示器件的制作方法,其中被掺杂的所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
57.根据权利要求51的显示器件的制作方法,其中所述层间绝缘膜或所述绝缘层是根据涂敷法而获取的由硅Si和氧O结合的骨骼结构构成的绝缘膜。
58.根据权利要求51的显示器件的制作方法,其中所述第一电极是根据使用氧化铟锡膜的靶的溅射法而形成的,该氧化铟锡膜中加入有氧化硅。
59.根据权利要求51的显示器件的制作方法,其中给所述绝缘层附着颜色,并当作黑色矩阵使用。
60.一种显示器件的制作方法,包括以下步骤:
在第一衬底上形成薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
选择性地除去所述层间绝缘膜,从而在该层间绝缘膜中形成至少一个开口部分,并且在所述第一衬底的边缘部分上形成具有锥形形状的侧面的层间绝缘膜;
执行第一掺杂处理,以给所述开口部分和所述层间绝缘膜的侧面掺杂具有n导电型和p导电型中的一个的杂质元素;
在所述层间绝缘膜上形成和所述薄膜晶体管电连接的第一电极;
形成覆盖所述第一电极的周围边缘的绝缘层;
执行第二掺杂处理,以给所述第一电极和绝缘层掺杂具有n导电型和p导电型中的一个的杂质元素;
在所述第一电极上形成包含有机化合物的层;以及
在所述包含有机化合物的层上形成第二电极,
其中,通过第一掺杂处理,在所述薄膜晶体管的半导体层中形成高浓度杂质区。
61.根据权利要求60的显示器件的制作方法,其中所述制作方法进一步包括用包围所述层间绝缘膜的外周边的密封材料将第二衬底键合到所述第一衬底上的步骤。
62.根据权利要求60的显示器件的制作方法,其中在所述半导体层的源区或漏区形成所述高浓度杂质区。
63.根据权利要求60的显示器件的制作方法,其中所述层间绝缘膜的侧面是锥形形状,且锥形角度在大于30度小于75度的范围。
64.根据权利要求60的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使所述第一电极、以及所述绝缘层中的所述具有n导电型和p导电型中的一个的杂质元素的剂量相等。
65.根据权利要求60的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使该杂质元素在1×1018/cm3至5×1021/cm3的浓度范围。
66.根据权利要求60的显示器件的制作方法,其中被掺杂的所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
67.根据权利要求60的显示器件的制作方法,其中所述层间绝缘膜或所述绝缘层是根据涂敷法而获取的由硅Si和氧O结合的骨骼结构构成的绝缘膜。
68.根据权利要求60的显示器件的制作方法,其中所述第一电极是根据使用氧化铟锡膜的靶的溅射法而形成的,该氧化铟锡膜中加入有氧化硅.
69.根据权利要求60的显示器件的制作方法,其中给所述绝缘层附着颜色,并当作黑色矩阵使用。
70.一种显示器件的制作方法,包括以下步骤:
在衬底上形成薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
选择性地除去所述层间绝缘膜,从而在该层间绝缘膜中形成至少一个开口部分,并且在所述衬底的边缘部分上形成具有锥形形状的侧面的层间绝缘膜;
在所述层间绝缘膜上形成和所述薄膜晶体管电连接的第一电极;
给所述开口部分、所述层间绝缘膜的侧面、以及所述第一电极中掺杂具有n导电型和p导电型中的一个的杂质元素;
形成覆盖所述第一电极的周围边缘的绝缘层;
在所述第一电极上形成包含有机化合物的层;以及
在所述包含有机化合物的层上形成第二电极。
71.根据权利要求70的显示器件的制作方法,其中所述层间绝缘膜的侧面是锥形形状,且锥形角度在大于30度小于75度的范围。
72.根据权利要求70的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使所述第一电极以及所述绝缘层中的该杂质元素的剂量相等。
73.根据权利要求70的显示器件的制作方法,其中掺杂具有n导电型和p导电型中的一个的杂质元素,并使所述第一电极、以及所述绝缘层中的该杂质元素在1×1018/cm3至5×1021/cm3的浓度范围。
74.根据权利要求70的显示器件的制作方法,其中被掺杂的所述具有n导电型和p导电型中的一个的杂质元素是选自归属于周期表13或15族中的至少一种元素。
75.根据权利要求70的显示器件的制作方法,其中所述层间绝缘膜或所述绝缘层是根据涂敷法而获取的由硅Si和氧O结合的骨骼结构构成的绝缘膜。
76.根据权利要求70的显示器件的制作方法,其中所述第一电极是根据使用氧化铟锡膜的靶的溅射法而形成的,该氧化铟锡膜中加入有氧化硅。
77.根据权利要求70的显示器件的制作方法,其中给所述绝缘层附着颜色,并当作黑色矩阵使用。
CN2004100859825A 2003-10-24 2004-10-25 显示器件及其制作方法 Expired - Fee Related CN1620215B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003365229 2003-10-24
JP365229/2003 2003-10-24
JP365229/03 2003-10-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010101427487A Division CN101834201B (zh) 2003-10-24 2004-10-25 显示器件及其制作方法

Publications (2)

Publication Number Publication Date
CN1620215A CN1620215A (zh) 2005-05-25
CN1620215B true CN1620215B (zh) 2010-05-12

Family

ID=34510160

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010101427487A Expired - Fee Related CN101834201B (zh) 2003-10-24 2004-10-25 显示器件及其制作方法
CN2004100859825A Expired - Fee Related CN1620215B (zh) 2003-10-24 2004-10-25 显示器件及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010101427487A Expired - Fee Related CN101834201B (zh) 2003-10-24 2004-10-25 显示器件及其制作方法

Country Status (2)

Country Link
US (3) US7314785B2 (zh)
CN (2) CN101834201B (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006060191A (ja) * 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
TWI247930B (en) * 2004-08-10 2006-01-21 Ind Tech Res Inst Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics
US8217569B2 (en) 2004-12-28 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Low drive voltage light emitting element
KR100903101B1 (ko) * 2005-02-07 2009-06-16 삼성모바일디스플레이주식회사 유기전계 발광표시장치 및 그의 제조방법
US20060222423A1 (en) * 2005-03-31 2006-10-05 Xerox Corporation Heat-pipe fuser roll with internal coating
US7681234B2 (en) * 2005-06-30 2010-03-16 Microsoft Corporation Preventing phishing attacks
US7630741B2 (en) * 2005-07-12 2009-12-08 Microsoft Corporation Compact and durable messenger device
US7676242B2 (en) * 2005-07-12 2010-03-09 Microsoft Corporation Compact and durable thin smartphone
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4795755B2 (ja) * 2005-08-25 2011-10-19 株式会社日立ハイテクノロジーズ 半導体基板の製造装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
EP1949455A1 (en) * 2005-11-18 2008-07-30 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
KR100879207B1 (ko) * 2005-12-30 2009-01-16 주식회사 엘지화학 플렉시블 디스플레이장치 및 이의 제조방법
KR100774950B1 (ko) * 2006-01-19 2007-11-09 엘지전자 주식회사 전계발광소자
US8640231B2 (en) * 2006-02-23 2014-01-28 Microsoft Corporation Client side attack resistant phishing detection
US7861229B2 (en) * 2006-03-16 2010-12-28 Microsoft Corporation Complexity metrics for data schemas
KR100705834B1 (ko) * 2006-03-20 2007-04-09 엘지전자 주식회사 전계발광소자
US7816253B2 (en) * 2006-03-23 2010-10-19 International Business Machines Corporation Surface treatment of inter-layer dielectric
US7838428B2 (en) * 2006-03-23 2010-11-23 International Business Machines Corporation Method of repairing process induced dielectric damage by the use of GCIB surface treatment using gas clusters of organic molecular species
US20070287209A1 (en) * 2006-04-28 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
EP1863094A2 (en) * 2006-06-02 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic apparatus with the light emitting device, and manufacturing method of light emitting device
KR101279324B1 (ko) * 2006-06-26 2013-06-26 엘지디스플레이 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR100833768B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
US20080206997A1 (en) * 2007-02-26 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Insulating Film and Method for Manufacturing Semiconductor Device
WO2008141026A1 (en) * 2007-05-09 2008-11-20 Dow Global Technologies Inc. Ethylene-based polymer compositions, methods of making the same, and articles prepared therefrom
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI521292B (zh) 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
KR100830331B1 (ko) * 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법
KR20090011261A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 표시장치용 어레이 기판 및 이의 제조 방법
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4483917B2 (ja) * 2007-09-12 2010-06-16 ソニー株式会社 有機電界発光素子および有機電界発光素子の製造方法、ならびに表示装置および表示装置の製造方法
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009105279A (ja) * 2007-10-24 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
JP2009128577A (ja) * 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置
KR101482162B1 (ko) * 2008-08-26 2015-01-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 제조방법
US7786481B2 (en) 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
CN102172101B (zh) * 2008-10-06 2015-07-08 旭硝子株式会社 电子器件用基板及其制造方法、使用该基板的电子器件及其制造方法以及有机led元件用基板
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010138811A2 (en) 2009-05-29 2010-12-02 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2010071089A1 (en) 2008-12-17 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
JP5377985B2 (ja) * 2009-01-13 2013-12-25 株式会社東芝 半導体発光素子
JP2010263182A (ja) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR101065403B1 (ko) * 2009-07-28 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
JP5735506B2 (ja) 2010-06-29 2015-06-17 株式会社Joled 有機発光素子の製造方法
TWI457881B (zh) * 2010-12-28 2014-10-21 E Ink Holdings Inc 軟性電子紙顯示裝置及其製造方法
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
KR20120138168A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
TWI498220B (zh) * 2012-10-31 2015-09-01 Au Optronics Corp 顯示面板及其製造方法
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102059167B1 (ko) * 2013-07-30 2020-02-07 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조 방법
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
TWI687143B (zh) 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
EP3143641A4 (en) 2014-05-13 2018-01-17 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Method of providing an electronic device and electronic device thereof
TWI726843B (zh) 2014-05-30 2021-05-11 日商半導體能源研究所股份有限公司 觸控面板
US9391208B2 (en) 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
CN104659038A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
CN104701353A (zh) * 2015-03-27 2015-06-10 京东方科技集团股份有限公司 有机发光显示面板和显示装置
KR102516054B1 (ko) 2015-11-13 2023-03-31 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
TWI577248B (zh) * 2016-07-19 2017-04-01 欣興電子股份有限公司 線路載板及其製作方法
CN109478514A (zh) 2016-07-26 2019-03-15 株式会社半导体能源研究所 半导体装置
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2018178951A1 (en) 2017-03-30 2018-10-04 Vuereal Inc. Vertical solid-state devices
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
WO2019061289A1 (en) * 2017-09-29 2019-04-04 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
KR102449131B1 (ko) * 2017-12-06 2022-09-28 엘지디스플레이 주식회사 유기발광 표시장치
WO2019123644A1 (ja) * 2017-12-22 2019-06-27 堺ディスプレイプロダクト株式会社 表示装置および表示装置の製造方法
JP2019151892A (ja) * 2018-03-02 2019-09-12 東京エレクトロン株式会社 金属部材の処理方法、処理装置及び評価方法
KR20200055992A (ko) * 2018-11-14 2020-05-22 엘지디스플레이 주식회사 표시 장치
CN109728194B (zh) * 2018-12-28 2021-04-02 上海天马微电子有限公司 显示面板和显示装置
KR20200082753A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
US20010048106A1 (en) * 2000-05-18 2001-12-06 Yoshifumi Tanada Electronic device and method of driving the same
US20020113248A1 (en) * 2001-02-19 2002-08-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
CN1375735A (zh) * 2001-02-06 2002-10-23 株式会社日立制作所 显示装置及其制造方法
CN1399165A (zh) * 1995-11-17 2003-02-26 株式会社半导体能源研究所 显示器件
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機el素子
TW364275B (en) 1996-03-12 1999-07-11 Idemitsu Kosan Co Organic electroluminescent element and organic electroluminescent display device
US5981092A (en) 1996-03-25 1999-11-09 Tdk Corporation Organic El device
JP3645642B2 (ja) 1996-03-25 2005-05-11 Tdk株式会社 有機エレクトロルミネセンス素子
JPH1167460A (ja) 1997-08-12 1999-03-09 Tdk Corp 有機el素子およびその製造方法
JP3646510B2 (ja) 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JPH11330239A (ja) 1998-05-15 1999-11-30 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
US6261881B1 (en) 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP3691313B2 (ja) 1998-12-01 2005-09-07 三洋電機株式会社 表示装置
TW439387B (en) 1998-12-01 2001-06-07 Sanyo Electric Co Display device
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP4776769B2 (ja) 1999-11-09 2011-09-21 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2001176673A (ja) 1999-12-14 2001-06-29 Tdk Corp 有機el素子
JP4581187B2 (ja) 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP2002083689A (ja) 2000-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 発光装置
US6528824B2 (en) 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP4223218B2 (ja) 2001-02-19 2009-02-12 株式会社半導体エネルギー研究所 発光装置
JP2003255845A (ja) 2002-02-28 2003-09-10 Sanyo Electric Co Ltd 有機elディスプレイパネル
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
CN100499035C (zh) * 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
JP4785339B2 (ja) 2003-10-24 2011-10-05 株式会社半導体エネルギー研究所 表示装置の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399165A (zh) * 1995-11-17 2003-02-26 株式会社半导体能源研究所 显示器件
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
US20010048106A1 (en) * 2000-05-18 2001-12-06 Yoshifumi Tanada Electronic device and method of driving the same
CN1375735A (zh) * 2001-02-06 2002-10-23 株式会社日立制作所 显示装置及其制造方法
US20020113248A1 (en) * 2001-02-19 2002-08-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Also Published As

Publication number Publication date
CN101834201A (zh) 2010-09-15
US7314785B2 (en) 2008-01-01
CN101834201B (zh) 2012-04-04
US20100201655A1 (en) 2010-08-12
US20080105877A1 (en) 2008-05-08
US7718463B2 (en) 2010-05-18
CN1620215A (zh) 2005-05-25
US20050087769A1 (en) 2005-04-28
US8164099B2 (en) 2012-04-24

Similar Documents

Publication Publication Date Title
CN1620215B (zh) 显示器件及其制作方法
CN1599523B (zh) 显示器件及其制造方法
CN100499035C (zh) 半导体器件的制造方法
CN100405577C (zh) 发光器件及其制造方法
CN103022073B (zh) 显示装置、电子设备及该显示装置的制造方法
CN100557847C (zh) 发光器件及其制造方法
JP2021131560A (ja) 表示装置
CN1578546B (zh) 显示器件及其制作方法
KR101215852B1 (ko) 디스플레이 장치
US8497525B2 (en) Light emitting device and method of manufacturing the same
CN1862848B (zh) 制造显示器的方法
US20060091397A1 (en) Display device and method for manufacturing the same
US20080001156A1 (en) Display device, method for manufacturing the same, and electronic device having the same
JP4704006B2 (ja) 表示装置及びその作製方法、並びに電子機器
JP4860343B2 (ja) 表示装置の作製方法
JP4754795B2 (ja) 表示装置及び表示装置の作製方法
JP4884674B2 (ja) 表示装置の作製方法
JP4785339B2 (ja) 表示装置の作製方法
JP4963156B2 (ja) 半導体装置の作製方法
JP2005108825A (ja) 発光装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20201025