CN1625055A - 字长减少电路 - Google Patents

字长减少电路 Download PDF

Info

Publication number
CN1625055A
CN1625055A CNA2004100590880A CN200410059088A CN1625055A CN 1625055 A CN1625055 A CN 1625055A CN A2004100590880 A CNA2004100590880 A CN A2004100590880A CN 200410059088 A CN200410059088 A CN 200410059088A CN 1625055 A CN1625055 A CN 1625055A
Authority
CN
China
Prior art keywords
sampling
signal
input
circuit
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100590880A
Other languages
English (en)
Other versions
CN100514858C (zh
Inventor
安东尼·詹姆斯·麦葛雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic International UK Ltd
Original Assignee
Wolfson Microelectronics PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfson Microelectronics PLC filed Critical Wolfson Microelectronics PLC
Publication of CN1625055A publication Critical patent/CN1625055A/zh
Application granted granted Critical
Publication of CN100514858C publication Critical patent/CN100514858C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator

Abstract

本发明涉及字长减少电路。本发明提供一种转换器，用于把PCM数字音频信号转换成PWM数字音频信号；所述转换器包括：字长减少电路，用于把字长从N比特输入信号抽样减少到n比特输出信号抽样；所述电路包括：输入端，用于接收所述N比特输入信号抽样；量化器，所述量化器耦连到所述输入端；外反馈环路，包括耦连在量化器的输出端与减法装置之间的环路滤波器，所述环路滤波器具有耦连在环路滤波器的输出端与输入端之间的第二反馈环路；和调制器，用于把PCM信号转换成PWM信号，所述的调制器耦连在量化电路的输出端。还提供一种改进了的线性化电路，所述线性化电路结合一种内插器以确定中间抽样和所有抽样之间的直线近似。

Description

字长减少电路
技术领域
本发明涉及数字字长减少电路，尤其尽管并非专用于处理数字音频信号；且尤其用于数字放大器中的PCM-PWM转换器。
背景技术
数字放大器通常用于高效率应用装置，譬如用在随身听之类的便携装置中的音频放大，其中要着重考虑电池的寿命。它们还用在大功率放大中，在此高效率意味着可以减少电源和散热器的尺寸和成本。这些放大器通常利用脉冲宽度调制(PWM)或者脉冲密度调制(PDM)驱动开关功率级。然而，例如，源信号通常在诸如CD-ROM之类的载体上存储为编码的抽样信号，或者在存储装置上存储为MP3声迹。脉冲编码调制(PCM)是一种编码CD存储的音乐抽样的标准，并且因此需要PCM-PWM转换器把多电平的PCM输入信号转换成两或者三电平的PWM信号。
用于数字音频且使用PCM-PWM转换器的数字放大器的原理图示于图1，放大器包括一个过抽样滤波器1、一个转换器2、一个功率开关3、一个低通滤波器4，和一个耳机或者扬声器负载5。
对数字D类放大器的输入是串列(例如PCM的)表达时间上的信号幅度电平的数字字。过抽样或者说内插滤波器通过在实际的抽样之间内插从输入的音频源抽样添加附加的抽样，从而有效地增加抽样频率，如所公知的。过抽样的音频信号馈送到转换器2，所述的转换器2包含一调制器，用于把这些字转换成串列的比特，(PDM)或者适于切换开关元件3的变宽度的通/断脉冲(PWM)。输入信号在脉冲宽度调制器的情况下调制输出脉冲宽度，或者在∑-Δ调制器的情况下调制输出脉冲(比特)密度。功率开关3把大得多的输出电压切换进低通滤波器4，所述低通滤波器4把该信号转变成模拟信号，以施加在耳机或者扬声器负载5上。开关元件3或完全地导通或者完全地截止，并且以高频切换，带有与输入信号的幅度成比例的占空比。
参见2，图中示出一个PCM-PWM转换器，所述的PCM-PWM转换器接收串列表达在时间上的信号幅度抽样的数字字(PCM)。PCM-PWM转换器2使用一个线性化电路6、一个字长减少电路(WLR)7和一个PWM调制器8。
脉冲宽度调制器8产生一个输出，所述的输出或完全地导通或者完全地截止(在双相位或者双电平的应用中)，并且所述的输出以高频率切换，并且带有与输入信号的幅度成比例的脉冲宽度。调制器8使用锯齿调制波型，所述锯齿调制波型与输入的信号比较以确定输出脉冲的宽度，如图3中的均匀抽样的PWM波型所示。具体地，输入信号的抽样与锯齿波型比较，锯齿波型的竖直部分确定脉冲相应于该抽样的开始。该抽样的脉冲的结束发生在波型的倾斜部分交叉或者等于抽样的值时。可以看出，在输入信号幅度为高时，这只有在接近脉冲的全部脉宽处才发生；从而将输出一宽的脉冲。相反，在输入信号为低时，锯齿波型将较早交叉输入抽样值，产生窄的脉冲宽度。这公知为均匀抽样的脉冲宽度调制。锯齿波用数字计数器电路产生，并且因此包括离散的阶越。
然而伴随数字抽样的信号的PWM转换的问题是，由于把数字抽样要保持到其交叉锯齿波型，而等效的模拟信号这时还在变化，所以产生误差。因此在均匀抽样的PWM中发生宽度误差。这可以在图3中看出，图3还示出自然抽样的脉冲宽度调制，其中相应的模拟输入波型与锯齿波型相比较。这在理论上没有谐波失真。在均匀抽样的PWM中，输入波型已经在所示的点规则地进行抽样，并且因为抽样的幅度与自然抽样的PMW在所保持抽样交叉锯齿波型的点处不同，脉冲的宽度也不同，如图中所示。
因此，抽样过程引进一些抽样误差，导致谐波失真和噪音互调。噪音互调是高频噪音成分互相调制，或者与高频的周期性成分调制的过程，产生折返进基带的噪音产物。这降低了系统的基带信噪比(SNR)。
为了降低谐波失真和噪音互调，常常使用线性化电路6预矫正输入信号，以有效地消除由于输入源的抽样性质引起的失真。线性化电路修改馈入调制器8的抽样的幅度，从而最小化调制器产生的脉冲宽度与由等效的模拟输入的(自然抽样的)调制器应当产生的宽度之间的误差，并且因此最小化上述的交点误差。这通常这样进行：通过确定邻接输入抽样值，推导输入信号的斜率，并且调节这两个值之一或者全部，以得到在交点处更加准确的模拟信号的表达值，并且因此得到相应脉冲的结束点。这使得转换器2较接近于理想的自然抽样的PWM，产生较低的谐波失真和噪音互调电平。
普通类型的线性化算法模拟自然抽样的PWM。首次公开的模拟自然抽样的PWM的技术称为强化抽样，并且是在P.H Mellor、S.P Leigh和B.M.GCheetham等的“Reduction of spectral distortion in class D amplifiers by anenhanced pulse width modulation sampling process(通过强化的脉冲宽度调制抽样过程降低D类放大器中的频谱失真)”(IEE Proceedings G，Circuits，Circuits，Devices and Systems(IEE处理G、电路、装置和系统)，卷138，第4期，441-448页，1991年8月)中介绍的。该算法使用邻接抽样之间的直线插入估算输入信号交叉基准波型的时间。该交叉时间再用于计算每个脉冲的宽度，如图4中所示。可以看出，该脉冲宽度较接近于自然抽样的PWM近似值。
伴随强化抽样的问题是，直线内插在确定准确的交叉时间上不是非常精确。因此这种基本算法已经用多种方式得以加强，例如使用多项式内插，如在M.Sandler、J.Goldberg、R.Hiorns、R.Bowman、W.Watson、P.Ziman的“Ultra Low Distortion Digital Power Amplification(超低失真数字功率放大)”，(1991年10月AES第91次会议，预印本3115)，和C.Pascual、B.Roeckner的“Computationally Efficient Conversion from Pulse-Code Modulation toNaturally Sampled Pulse-Width Modulation(脉冲编码调制向自然抽样的脉冲宽度调制的计算机效率)”(2000年9月AES第109次会议)中所讨论。
在M.S.Pedersen、M.Shajaan的“All Digital Power Amplifier Based onPulse-Width Modulation(基于脉冲宽度调制的全数字功率放大器)”(1994年2月AES第96次会议，预印本3809)中使用内插滤波器导出中心点而增加抽样频率。其后，在中心点和原点之间使用直线内插以推导出更加精确的交点。由此可以使抽样过程更加紧密地匹配原来的自然抽样波型，因此大幅地降低地了谐波失真。
然而伴随数字脉冲宽度调制的问题是，它们需要使用高频率时钟以精确地定时脉冲边缘。时钟的频率取决于PWM输入的字长。因为每个输入幅度都由不同的脉冲宽度表达，对于N比特的输入和过抽样频率Fs，所要求的时钟频率是Fs.2N，在标准的CD音乐应用中这意味着352.8kHz x216＝23GHz。这样高的时钟频率是不可行的。
为了减少输入字长并且因此降低时钟频率，在PWM调制器8前通常使用噪音整形器或者∑-Δ调制器(SDM)结构，作为字长减少电路(WLR)7。两个技术都在WLR内部使用反馈以把由于减少字长引起的量化噪音重新分布到较高的频率，在所述较高的频率不太可听得到，并且在所述较高的频率可以通过功率开关级的输出滤波器4滤除。
为了确保通过这种噪音重新分布把足够的量化噪音从基带中铲除，优选WLR中的高阶环路滤波器，通常是第四或第五阶。对于这样高的阶，环路滤波器的实施效率变得重要。
在高阶，通常使用∑-Δ调制，所述的∑-Δ调制对于环路滤波器通常使用级联积分器结构，这对于系数量化有非常低的灵敏度。实践中，可量化系数到只有1或2个比特而无损于调制器的性能。然后，可以用少量加法替代乘法器，降低硅片设计的复杂性。
然而，在线性化电路6和调制器8之间使用SDM WLR电路7时，线性化算法失效，并且在输出信号中存在失真。这是因为SDM(7)过滤输入信号，有效地修改已经用线性化算法计算出的交点。
这个问题已经通过结合∑-Δ调制器和线性化电路应对，从而线性化电路直接“审视”SDM的输出，并且可因此提供必要的幅度校正，如P.Craven的“Towards the 24-bit DAC.Novel Noise-Shaping Topologies IncorporatingCorrection for the Nonlinearity in a PWM Output Stage(结合PWM输出级中的非线性矫正的向24比特DAC进发的新型噪音整形技术。”(AES，41卷，1993年5月第5期)。然而该方案实施复杂。
可选择地，可以使用一种噪音整形器，这种噪音整器不滤波输入信号，并且从而不影响线性化电路的性能。一种普遍使用的高阶类噪音整形器WLR电路讨论于S.K.Terwkersbury的“Oversampled，Linear Predictive andNoise-Shaping Coders ofOrder N＞1(过抽样、线性预测和阶N＞1的噪音整形编码器)”(IEEE Trans.Circuits and Systems(IEEE传输电路与系统)，CAS-25卷，436-477页，1978年7月。)尽管可以有效地实施，这种WLR电路的缺点是在高频率处具有高增益，产生高电平的带外噪音。这增加了PWM调制器8引起的噪音互调量，在转换器2的输出产生较差的SNR。
较普通的IIR滤波器可以在噪音整形WLR电路中用作环路滤波器，例如直接式实施，这种实施可以设计成在高频率有低增益。然而这些滤波器具有高的系数灵敏度，因此需要有较大系数字长的完全乘法器，这种乘法器实施费用高并且要求额外的硅片投资。
发明内容
总而言之，本发明的一个方面提供一种PCM-PWM转换器的字长减少电路(WLR)，所述的字长减少电路包括一种结合基于∑-Δ调制器滤波器的反馈通路的、基于噪音整形器的信号通路。设有噪音整形器电路结构，所述的噪音整形电路结构带有外部反馈回路中的闭环滤波器，所述的外部反馈环路另外具有围绕所述环路滤波器的局部环路或者说内部反馈环路。
这具有把环路滤波器G(z)取出输入信号通路的作用，如在基于噪音整形器结构的WLR的情况那样。换言之，所述的WLR结构具有对输入信号的非滤波的传输函数，因而不影响线性化电路的交点计算，从而减少失真。同时，它提供1/(1+G(z))的噪音传输函数(NTF)，在此G(z)是环路滤波器。这是与基于∑-Δ结构的WLR相同的NTF，但是使得能够使用易于实施的环路滤波器G(z)，诸如其用于基于∑-Δ的结构中，而没有其对输入信号通路的有害影响，并且具体来说没有其对线路化电路的预矫形作用的有害影响。换言之，用简单的环路滤波器利用误差反馈整形量化噪音。
在一个实施例中，这使得能够用基于积分器的滤波器电路作为噪音整形环路滤波器，并且因此提供由噪音整形器结构中的这样的滤波器结构提供的实施优势。例如，级联积分器结构提供非常低的系数量化灵敏度。这意味着可以用单个移位器，或者附加2或3个移位器输出，替换乘法器，大大地减少了设计的硅片面积。
具体地，在本发明的一个方面提供了一种用于把N比特的输入信号抽样量化成n比特的输出信号抽样的字长减少电路，所述电路包括：一个输入端，用于接收所述N比特输入信号抽样；一个量化器，所述量化器耦连于所述输入端，并且安排用于输出对应于N比特抽样信号的n比特信号；一个外反馈环路，所述的外反馈环路包括耦连在量化器的输出端与减法装置之间的环路滤波器，所述的减法装置耦连在字长减少电路的输入端，并且用于从输入信号中减去反馈信号，环路滤波器具有耦连在其输出端与输入端之间的内部反馈环路。
优选地，所述环路滤波器是级联积分器类型的。优选地，这是∑-Δ类型的环路滤波器。优选地用移位器实施环路滤波器系数。这是一种方便实施和低成本实施的滤波器类型，并且提供对系数的低灵敏度。
具体在另一个方面，本发明提供一种用于减少数字音频放大器的字长的噪音整形器电路，所述电路包括在带有环路滤波器的反馈环路中的量化器，所述电路安排得使输入信号不被滤波，并且噪音传输函数是1/(1+G(z))，其中G(z)是环路滤波器。环路滤波器优选地在基带频率有高增益，并且在高或者说非基带的频率有高的衰减。所述环路滤波器优选地是级联积分器类型。优选地所述环路滤波器位于反馈环路中并且具有耦连在其输入和输出之间的内部反馈环路。
还提供了一种减少抽样字长的相应方法，特别是用于数字放大器的转换器中的应用。还提供了用于实施所提供的方法的相应的计算机程序。
总之，在本发明的另一个方面提供了一种用于PWM数字音频放大器用转换器的线性化电路，所述的线性化电路安排用于，确定在其由两个输入抽样定义的输入信号波型交叉或者等于与PWM调制器使用的波型等效的基准波型的点上的交点幅度。然后，相对所述交点幅度调节输入信号波型抽样幅度。例如，这通过使用内插滤波器，确定两个另外的邻接输入信号抽样之间的中点抽样或者中间抽样实现。然后，取决于中点抽样的极性用中点抽样或者输入抽样之一进行计算，以确定由所述输入抽样和中点抽样确定的波型之间的交点。这个计算取决于中点抽样幅度的极性进行，即对于负的中点抽样幅度有一种计算公式或者算法，而对于正的中点抽样幅度有另一种计算公式或者算法。这样，输入抽样具有调节到相应于交点的幅度的幅度。
由于使用调节的或者说线性化了的抽样与基准波型比较得出与用自然抽样可达到的脉冲宽度较接近的脉冲宽度，这在调制器中确定交点时提供了提高的精确度。
具体地，在本发明的一个方面提供了一种转换器用的线性化电路，其中所述的线性化电路接收输入信号抽样，并且包括：
用于内插所述的输入信号以确定两个邻接的输入信号抽样之间的中间抽样的装置；
用于确定中间点的极性的装置；
用于通过取决于中间抽样的极性施加两个估算法之一，确定在什么信号幅度由输入和中间抽样的定义的输入信号波型交叉基准波型的装置；
用于输出与所述输入信号抽样对应的输出信号抽样的装置，其中输出抽样之一具有对应于所确定的信号幅度的值。
具体地，在另一个方面，本发明提供一种用于转换器的线性化电路，其中所述线性化电路接收输入信号抽样，并且包括：
用于内插所述的输入信号以产生内插的抽样的装置；
用于确定内插点之间的线性近似的装置；
确定在什么信号幅度由线性内插确定的输入信号波型交叉基准波型的装置；
用于输出与所述输入信号抽样对应的输出信号抽样的装置，其中输出抽样具有对应于所确定的信号幅度的值。
还提供有相应于以上的定义的线性化数字输入信号的方法，以及相应的软件或者说计算机程序。
有利地，例如，以上定义的线性化电路和以上定义的字长减少电路可以结合在用于以基于PWM的数字放大器的转换器中。
附图说明
下面参照附图，以举例而非限制的方式，说明实施形式，在附图中：
图1是数字放大器的原理图；
图2是结合在图1所示的转换器中中的PCM-PWM转换器的原理图；
图3是示出自然和均匀抽样的PWM的图表；
图4是示出自然抽样的PWM和模拟自然抽样的PWM的图表；
图5示出∑-Δ调制器字长减少电路结构的原理图；
图6示出噪音整形器字长减少电路结构的原理图；
图7示出根据本发明一个实施例的字长减少电路的原理图；
图8a、8b、8c分别示出∑-Δ环路滤波器、噪音整形器滤波器、和IIR滤波器；
图9示出图7的字长减少电路的4阶实施；
图10说明线性化算法；及
图11示出实施10所示算法的电路。
具体实施方式
对于脉冲宽度调制的情况请再次参见图1和2，图中示出从CD播放器或者类似物接收PCM源信号的数字放大器。该信号由内插滤波器1过抽样或者内插，所述的内插滤波器通过在实际抽样之间内插对输入音频源抽样而添加附加的抽样。这有效地提高了抽样频率，从而为噪音整形提供额外的带宽。
过抽样的音频信号馈送到PCM-PWM转换器2，所述的PCM-PWM转换器2包括脉冲宽度调制器8。调制器8把所述信号转换成串列脉冲，即输入信号调制输出脉冲的脉冲宽度。如上所述，这通常使用锯齿调制波型实现，所述锯齿调制波型与当前抽样比较以确定其相应的输出脉冲宽度。该脉冲串列或者说比特控制功率开关3，所述的功率开关3把大得多的输出电压切换进低通滤波器4，所述低通滤波器4把该信号转换成模拟信号，如所公知地，用于施加在耳机或者扬声器负载5上。
转换器2优选地还包括线性化电路6，所述线性化电路6调节PCM字的输入抽样流，以改进如以上所述根据多种线性化算法之一得出的模拟波型的PWM表达。具体地，所述线性化电路6修改馈入调制器8的抽样的幅度，从而最小化调制器产生的脉冲宽度与由等效的模拟输入(自然抽样的)调制器应当产生的脉冲宽度之间的误差。
因为高的抽样频率和输入信号的字长，PCM-PWM转换器2还需要字长减少电路(WLR)7，用以减少抽样的字长，并且因此降低对如前文所讨论的PWM调制器8的时钟频率要求。如下文要讨论的，可以得到各种WLR电路7结构。这些包括噪音整形器和∑-Δ结构，这两个技术都在WLR中使用反馈，用于把由于字长减少产生的量化噪音重新分布到不太可听到、并且可以通过功率开关级的输出滤波器滤除的较高的频率。
尽管时钟速度要求对于PWM调制器是最繁重的，在脉冲密度调制器中还是可以由在PCM-PDM转换器电路中包括WLR电路7而受益。在此情况下，PDM调制器8可以具有∑-Δ调制器结构，并且类似地WLR电路也可以具有∑-Δ调制器或者噪音整形器结构。对于两个电路可选择的替换包括比特翻转的∑-Δ调制器。
图5示出用于WLR电路7的∑-Δ结构。输出的n比特信号从输入的N比特信号中减去，并且得出的误差传送经过环路滤波器G(z)，然后由量化器Q从N比特中减去，成为n比特表达，通常只是通过截去最不重要的比特，引起输入和Q的输出之间的误差E(z)。对于输入X(z)，调制器的输出由下式给出：
Y ( z ) = X ( z ) G ( z ) 1 + G ( z ) + E ( z ) 1 1 + G ( z )
从式中可见，误差由传输函数1/(1+G(z))滤波，传输函数1/(1+G(z))是提供低频(基带)信号衰减的噪音整形函数。然而输入信号通过传输函数G(z)/(1+G(z))滤波，由于它干扰线性化电路6对输入信号的作用，该传输函数G(z)/(1+G(z))是有问题的。由于线性化电路的输出由∑-Δ调制器滤波，有效地修改了用线性化算法计算出的交点。由于移动了交点，消除了否则将通过由于线性化电路在输入信号上的预矫形作用提供的PWM性能的改善，导致失真增加。
图6示出WLR电路7的噪音整形器结构。在此结构中，由于内部量化器电路Q中的字长截取引起的误差E(z)在从输入信号中减去以前通过环路滤波器H(z)滤除。对于输入X(z)，该调制器的输出为：
Y(z)＝X(z)+E(z)(1-H(z))
请注意来自线性化电路6的信号不再被滤波。然而与性能对环路滤波器G(z)中的系数平滑不太灵敏的∑-Δ调制器WLR结构比较，事实表明，在环路滤波器复杂性或者系数字长与噪音整形器结构中对环路滤波器H(z)要求的性能之间存在更好的使用折衷。如果使用带有诸如(1-Z-1)N这样的传输函数的简单环路滤波器，得出的量化噪音传输函数(1-H(z))具有在高频有高噪音增益的缺点，引起高电平的带外噪音。这增加了由PWM调制器8引起的噪音互调的量，在转换器2的输出产生较差的SNR。较普通的IIR滤波器，例如可以设计成在高频率有低增益的直接式实施，可以用于减轻这种问题。然而这些滤波器具有高的系数灵敏度，并且因此需要完全乘法器，完全乘法器实施费用高并且需要额外的硅片投资。
图7示出根据一个实施例的修改的WLR电路。噪音整形电路结构修改成结合这样一种环路滤波器G(z)，所述的环路滤波器G(z)与本来在∑-Δ实施中，会在其自身的(内部)的反馈环路中在WLR电路7的(外部)反馈环路或者噪音环路中用的相同。从而通常的噪音整形器环路滤波器H(z)由局部的或者说内部的反馈环路中的∑-Δ环路滤波器替代。这修改了噪音整形器的传输函数，根据公式：
Y ( z ) = X ( z ) + E ( z ) 1 1 + G ( z )
从该式可以看出，该噪音传输函数与∑-Δ调制器的噪音传输函数相同，并且还没有滤波(来自线性化电路的)输入信号。从而，由于使用了误差反馈(而不是在标准∑-Δ调制器情况下的信号反馈)，线性化算法的性能不受影响。这使得∑-Δ环路滤波器G(z)及其良好的高频增益性能易于(并且因此低费用)实现，可用于代替较难实现的(或较高高频增益的)噪音整形器环路滤波器。
具体地，这种安排使之能够有效使用实施积分器级联结构，所述的积分器级联结构可以利用移位器取代乘法器，并且因此使用较少的硅片面积。它还提供较低的系数灵敏度，使之能够方便和低费用地实施。另外，∑-Δ结构提供良好的高频增益响应，从而不同于噪音整形环路滤波器，没有产生互调和较差的SNR的同样的高电平的带外噪音。另一个优点是，公知的设计∑-Δ环路滤波器的技术可以直接地用于该新型的WLR电路技术。
因此，该WLR电路对PWM提供减少了字长的PCM字，同时最小化量化噪音。同时还最少化了噪音整形对线性化电路的预矫形作用的影响。并且这都用相对易于实施的电路结构实现。
在图8a、8b和8c中可以看到标准的二阶滤波器结构，分别是∑-Δ环路滤波器G(z)、噪音环路滤波器H(z)和IIR滤波器，所述的IIR滤波器也可以用在噪音整形器电路结构中。
图8a示出一种∑-Δ环路滤波器G(z)，所述的∑-Δ环路滤波器G(z)包括两个积分器结构(在反馈环路中的延迟的z-1)和多个系数a1、a0和b1。由于积分结构，这样的滤波器结构G(z)通常在低频率具有的高增益，这是所要求的，因为这转化为在低(基带)频率的高量化噪音衰减。而且这样的安排具有对系数改变的低灵敏度，这意味着诸如1.2334这样的高字长系数可以量化成1之类的整数系数或者1.25之类的简单分数，这可以用移位器实施而不是用乘法器，使这样的结构易于实施。
图8b示出具有两个延迟和两个系数a1和a0的噪音整形环路滤波器H(z)结构。这些系数通常也是易于实施的数字，在此情况下是1和2，从而可以用移位器实施，因此降低了实施成本。然而这样的滤波器结构具有较大的高频增益，导致以上讨论的互调问题。
图8c示出有限脉冲响应滤波器结构H’(z)，所述的有限脉冲响应滤波器结构H’(z)可以在噪音整形器WLR电路中用作环路滤波器。使用这样的直接式滤波器的优点是降低了高频增益，从而类似地减少了互调问题。然而实施其所要求的系数通常是棘手或难于实施的数(例如1.05896)，因此需要乘法器实施此系数。然而乘法器实施费用高，因此，这样的电路成本较高并且实施需要较多的硅片面积。
在这些实施例的反馈安排中可以采用各种公知的∑-Δ类型环路滤波器实施方式。例如，对于SDM所公知的多重反馈(MFB)环路滤波器结构，譬如在Steven R.Norsworthy、Richard Schreies、Gbor Temes的“∑-Δdata Converters，Theory，Design，and Simulation(∑-Δ数据转换器，理论、设计和模拟)”(IEEE出版社-ISBN0-7803-1045-4)中的图10.24中所示。
可选择地，还可以使用各种其它的滤波器结构，特别是那些使用积分器结构的滤波器结构，所述的积分结构通常使得能够用移位器代替乘法器实现，并且因此降低实施复杂性和成本。其它的基于积分器的滤波器结构包括Zolzer结构和Kingsbury结构。
尽管优选基于积分器的滤波器，也可以使用其它滤波器结构，然而会降低实施优势。在一个极端的例子中可以实施直接式滤波器。量化电路的误差传输函数应当在基带上提供高的衰减，并且在噪音整形器反馈环路内部的围绕环路滤波器电路G(z)的“内部”反馈安排提供这样做所需要的1/(1+G(z))项。这种内部反馈安排还有利地提供要集成到如图7所示的噪音整形器电路结构中的、易于实施的滤波器电路。基于积分器的滤波器电路G(z)通常提供低频率处的高增益，低频率处的高增益显然适用于基于∑-Δ的WLR电路，在基于∑-Δ的WLR电路中环路滤波器是信号通路，然而这些不太适用于反馈环路中的噪音整形器环路滤波器电路。然而，所述电路具有以上讨论的有利的实施特性，并且在噪音整形器内部使用内部反馈环路或者使用外部反馈环路使得这些滤波器电路可以在本文的意义上使用。这与通常地对噪音整形器量化电路结构所要求直接式IIR类型滤波器的公知方法相比是较为有利的，并且公知的方法一般需要实施乘法器，以施加所要求的系数。
图9示出根据一个实施例优选的四阶调制器的实施。A0是输入加法器，而A10是形成绕环路滤波器G(z)的环路的附加的加法器。来自量化器的误差信号直接从量化器LSB确定，即这些比特不传送到输出端。使用来自量化器的最不重要比特(LSB)作反馈信号，并用来自量化器的最重要比特(MSB)作为减少的字长信号，这等效于取量化器的输入和输出之间的差作反馈信号(如图6和7所示)。环路滤波器函数G(z)由其余的加法器A1-A9和相关的延迟实施，如对基于积分器级联的结构所公知的那样。这提供对系数量化的低灵敏度并且可以不用乘法器得以实施。系数b实施噪音整形函数的极点，而系数a实施零点。限幅器防止电路变得不稳定，例如如果超过最大输入电平时。比例因数标定信号的动态范围，从而每个节点具有相似的最高信号电平。环路滤波器G(z)的内部或局部反馈环路由标号1-f-b标示出。
即使随着增加直接式滤波器的阶而增加实施复杂性，可以看出，随着阶的增加，实施优势也在增加。例如十阶调制器用直接式滤波器极难实施，但是通过扩展上述实施形式相对易于实施。实施上，任何大于一的阶都可以通过施用实施例中所示的安排而有所受益。
尽管相对PCM-PWM转换器讨论了实施例，但还可以用其它数字放大器安排，例如包括接收超级音频编码的抽样信号的和/或使用PDM来驱动功率开关3的转换器。
此外，尽管相对数字放大器系统讨论了多个WLR电路的实施例，WLR电路还可以用在其它的应用中，譬如用于DSD(直接流数字)调制。在此情况下电路结构应当使用1比特量化器。
本发明还提供了一种线性化电路或者线性化算法，所述线性化电路或者线性化算法可有利地与与以上讨论的WLR安排和转换器的脉冲宽度调制器结合。线性化电路调节发来的输入信号抽样的值，以在PWM调制器提供较好的交点计算，并且因此提供较接近于用自然抽样本可以得到的脉冲宽度调制信号的脉冲宽度调制信号，如前所讨论。这是通过估计交点应当在由两个邻接的输入信号的输入抽样之间、并且把(第一)抽样的幅度调节到交点的幅度而实现。所述的交点是在该处输入波型交叉基准波型(通常锯齿波型或者三角波型)的点(在时间上和幅度上)，对应于调制器使用的基准波型，确定抽样的脉冲持续时间或者说宽度。
公知的各种方法，包括确定两个抽样点之间的直线波型，再确定在此波型与基准波型之间的交点。一个实施例参照图10和11进行说明，并涉及抽样周期为T的第一插入输入抽样…、w(n-1)、w(n)、…，以推导出一组周期为T/2的抽样…、x(n-1)、xm(n)、x(n)…。然后在这些抽样之间使用分段线性信号近似，以得出对通过自然抽样应在交点得到的信号的幅度的良好近似。一种简单的实施可以通过使用泰勒级数近似计算以避免除法(除法用硅片实施费用高)，及通过融合内插和交点估算要求的计算或者硬件而得到。
图10示出一种交点算法，其中，中间点抽样xm(n)通过两个邻接的相应于x(n-1)的输入抽样w(n-1)和相应于x(n)的输入抽样w(n)推导出。然后用这些(x)值确定交点(y(n)，t2)或(y(n)，t1)，以及其相应的幅度，以线性化输入抽样。图中示出一从t＝0至tT的持续时间为T的一个输入抽样周期。假定把输入信号标称化以处于-1与+1之间。该输入信号由在t＝0的输入抽样x(n-1)和在t＝T的输入抽样x(n)确定，以及通过内插在t＝T/2的中点或者中间“抽样”xm(n)而确定，如以下所讨论。该输入信号还进一步由这些点之间的分段线性近似表达。在同一个图中示出两个可能性：实线示出xm(n)＞0的情况，而虚线示出xm(n)＜0的情景。锯齿基准波型s(t)对应于将由调制器用于确定每个抽样的脉冲宽度的波型：即信号的值y(n)对应于对信号的分段线性近似的s(t)的插入。
因为x(n-1)＞-1，它将处在直线s(t)上方。类似地x(n)＜1，所以它将处在s(t)的另一侧。如果xm(n)＝0，交点将在T/2。如果xm(n)＜0，那么xm(n)处在直线s(t)下方，即与x(n)在s(t)的同侧，但是对于x(n-1)在s(t)的对侧，从而交点必须处在连接x(n-1)和xm(n)的直线的线段上。类似地，如果xm(n)＞0，交点必须处在连接xm(n)和x(n)线的线段上。从图10的几何状态可见，因为直线的各个线段的公式不同，在每种情况下可能够会需要不同的计算。从直线公式可见，对于两个各自的交点t1和t2，可以得出以下的两个公式。
t 1 = ( T / 2 ) 2 x m ( n ) - x ( n ) + 1 1 - x ( n ) + x m ( n )
t 2 = x ( n - 1 ) + 1 1 - x m ( n ) + x ( n - 1 )
这些公式可以代回s(t)的公式中，以推导对应于交点的抽样幅度的公式。
y ( m ) = x m ( n ) 1 - x ( n ) + x m ( n ) 如果xm(n)<0
y ( n ) = x m ( n ) 1 - x m ( n ) + x ( n - 1 ) 否则
为了简单化，最好是单个中间点，对于精确度增加的实施例，可以得到采用两个或多个中间抽样点并且在每个点之间使用不同的直线公式的实施例。
为了避免在硬件实施中就部件数量和芯片面积而言高费用的除法，所述表达式可以通过使用泰勒级数的三个项扩充以上表达式，得出表达式：
y(n)＝xm(n)(1-(xm(n)-x(n)+xm(n)-x(n))2)如果xm(n)＜0
y(n)＝xm(n)(1-x(n-1)-xm(n))+(x(n-1)-xm(n))2)否则
从而基于值x(n-1)、xm(n)、x(n)，可以推导出信号抽样y(n)的“线性化的”值。
对于从输入信号抽样w(n)推导出内插的抽样xm(n)，使用简单的二阶线性内插器达到可接受的性能。这通过零插入输入实施内插，优选地按照用以下传输函数的滤波进行：
V ( z ) = ( 1 + z - 1 ) 2 4
需要注意的是，对三个输入全部滤波就能达到最佳的性能，而不是只用以上公式从x(n-1)和x(n)计算xm(n)。优选地输入序列是零插入的，从而使进入滤波器的输入序列是…、w(n-1)、0、w(n)、0、…，然后传送过滤波器V(z)以推导出输出抽样序列。这些输出抽样的三项形成x(n-1)、xm(n)和x(n)。
可以示出对于内插器的输入w(n)，可以用以下表达式计算这三个输出：
x ( n - 1 ) = w ( n - 1 ) + 3 w ( n - 2 ) 4
x m ( n ) = 3 &CenterDot; w ( n - 1 ) + w ( n - 2 ) 4
x ( n ) = w ( n ) + 3 w ( n - 1 ) 4
请注意这些计算只需要每输入抽样计算一次。
把这些公式代回y(n)的公式中我们得到公式：
Figure A20041005908800233
式中：
a = w ( n - 1 ) - w ( n - 2 ) 2
b＝w(n-1)-a/2
c = w ( n ) - w ( n - 2 ) 4
请注意到通过取泰勒级数表达式中更多的项可以得到改进的精确度，例如使得在y的计算中使用b(1+c(1+c(1+c)))。
通过内插原输入抽样w(n)和通过使用内插的抽样之间的线性近似，并确定基准波型交叉这些抽样之一处的交点估算，可以达到精确、简单实施的线性化电路。在一个中间抽样点的简单情况下，该点的极性可以用于确定使用哪个线性近似。使用泰勒级数近似进一步地简化计算。从而通过结合内插和交点估算公式，提供了一种算法以得到适用于对PWM调制器的输入的、修正的估算自然抽样的信号抽样y(n)的序列。所述的算法提供比直线近似方法更加精确的交点计算，同时，因为暗含地融合了内插和交点估算硬件，因此实施简单且成本低。
该线性化算法的实施示于图11中。该实施使用非常低复杂性的内插滤波器推导中点。内插滤波器和交点算法相结合产生低的实施成本。输人交点W(n)传送到两个延迟器中，以产生信号w(n-1)和w(n-2)。加法器A0、A1、A2和相关联的右移位实施用于a、b和c的公式。乘法器根据b的符号实施判断逻辑。乘法器M1、M2和加法器A3、A4实施泰勒级数表达式。
本领域的技术人员将认识到上述的装置和方法可以体现为处理器控制代码，例如在诸如磁盘、CD或DVD-ROM之类的载体上、诸如只读存储器(固件)之类的编程存储器上，或者在诸如光或电信号载体之类的数据载体上。对于许多应用，本发明的实施例将实施在DSP(数字信号处理器)、ASIC(应用特定集成电路)或者FPGA(场可编程门阵列)上的代码。从而，所述代码可以包括常规程序代码或者微代码或，例如设定或控制ASIC或者FPGA。所述代码还可以包括用于动态地配置诸如可再编程的逻辑门阵列之类的可再配置装置的代码。类似地，所述代码还可以包括用于VerilogTM或VHDL(非常高速度集成电路硬件说明语言)之类的硬件说明语言的代码。如本领域的技术人员将能够理解，所述的代码可以分布在多个相互通信地耦连的部件之间。在适当的场合，所述实施例还可以使用运行在场-可(再)编程的模拟阵列或者类似装置上的代码得以实施，以配置模拟硬件。
本领域的技术人员还将理解，各个实施例和相对它们说明的具体特征可以自由地与其它实施例，或者与大体根据上述说明的具体特征结合。本领域的技术人员还将认识到，可以对所说明的具体例子进行各种改变和修改而不偏离所附权利要求书的范围。

Claims (31)

1.一种字长减少电路，用于把N比特输入信号抽样量化成n比特输出信号抽样，所述电路包括：
输入端，用于接收所述N比特输入信号抽样；
量化器，所述量化器耦连到所述输入端，并且安排用于输出对应于N比特抽样信号的n比特信号；
外反馈环路，所述的外反馈环路包括耦连在所述量化器的输出端与一减法装置之间的环路滤波器，所述的减法装置耦连在所述字长减少电路的输入端，并且用于从输入信号中减去反馈信号，所述环路滤波器具有耦连在所述环路滤波器的输出端与输入端之间的内部反馈环路。
2.如权利要求1所述的电路，其特征在于，所述环路滤波器包括积分器结构。
3.如权利要求1所述的电路，其特征在于，所述环路滤波器是∑-Δ环路滤波器。
4.如权利要求1所述的电路，其特征在于，第一反馈环路安排用于接收输入信号抽样的最不重要的N-n比特。
5.如权利要求1所述的电路，其特征在于，用于进行减法的器件是用于把外部反馈环路耦连到电路输入端的加法器。
6.如权利要求5所述的电路，其特征在于，还包括用于把所述外部反馈环路耦连到所述环路滤波器的输入端的第二加法器，从而使得从量化器发出的反馈信号中减掉第二反馈环路信号。
7.如权利要求1所述的电路，其特征在于，用移位器实施环路滤波器系数。
8.如权利要求1所述的电路，其特征在于，所述环路滤波器还包括限制信号电平的限幅器和标称化信号动态范围的比例系数。
9.一种转换器，用于把脉冲编码调制(PCM)数字音频信号转换成脉冲宽度调制(PWM)的数字音频信号，以在数字放大器中放大；所述转换器包含：
如权利要求1所述的字长减少电路；
调制器，用于把PCM信号转换成PWM信号，所述的调制器耦连在量化电路的输出端。
10.如权利要求9所述的转换器，其特征在于，还包括线性化电路及输出端，所述线性化电路用于接收输入信号抽样，所述输出端耦连到所述字长减少电路的输入端，用于提供线性化了的信号抽样。
11.如权利要求10所述的转换器，其特征在于，所述的线性化电路包括：
用于确定两个邻接的输入信号抽样之间的中间抽样的装置；
用于确定中间抽样的极性的装置；
用于通过取决于中间抽样的极性施加两个估算法之一，确定在什么信号幅度由所述输入抽样和中间抽样的确定的输入信号波型交叉基准波型的装置；
用于输出幅度与所确定的交叉幅度对应的、线性化了的信号抽样的装置。
12.如权利要求11所述的转换器，其特征在于，所述中间抽样确定装置是内插器。
13.如权利要求12所述的转换器，其特征在于，所述内插器是带有零插入的输入端的滤波器。
14.如权利要求11所述的转换器，其特征在于，所述估算法是线性近似或者说直线近似。
15.如权利要求14所述的转换器，其特征在于，所述确定中间抽样的装置和所述确定的信号幅度的装置通过实施以下的估算法融合：
式中：
a = w ( m - 1 ) - w ( n - 2 ) 2
b＝w(n-1)-a/2
c = w ( n ) - w ( n - 2 ) 4
w(n)＝在抽样时间n的输入信号抽样。
16.如权利要求11所述的转换器，其特征在于，所述信号幅度确定装置包括实施泰勒级数计算。
17.一种数字放大器，其包括如权利要求1所述的字长减少电路或者如权利要求9所述的转换器。
18一种字长减少方法，用于把N比特输入信号抽样量化成n比特输出信号抽样，包括：
接收所述N比特输入信号抽样；
量化输入信号抽样，以输出对应于N比特抽样信号的n比特信号；
从输入信号中减去反馈信号，所述反馈信号从量化器的输出得出，并且用环路滤波器滤波反馈信号，所述的环路滤波器具有耦连在环路滤波器的输出端与输入端之间的内部反馈环路。
19.如权利要求18所述的方法，其特征在于，所述环路滤波器包括积分器结构。
20.如权利要求18所述的方法，其特征在于，所述环路滤波器是∑-Δ环路滤波器。
21.如权利要求18所述的方法，其特征在于，反馈信号从输入信号抽样的最不重要的N-n比特得出。
22.一种方法，用于把脉冲编码调制(PCM)数字音频信号转换成脉冲宽度调制(PWM)的数字音频信号，以在数字放大器中放大；所述方法包括：
如权利要求18所述的把字长从N比特输入信号抽样减少到n比特输出信号抽样；
把所述字长减少了的PCM信号调制成PWM信号。
23.如权利要求22所述的方法，其特征在于，还包括在所述的字长减少以前线性化所述接收的输入信号抽样。
24.如权利要求23所述的方法，其特征在于，所述线性化包括：
确定两个邻接的输入信号抽样之间的中间抽样；
确定中间抽样的极性；
通过取决于中间抽样的极性施加两个估算法之一，确定在什么信号幅度由所述输入抽样和中间抽样的定义的输入信号波型交叉基准波型；
输出幅度与所确定交叉幅度对应的、线性化了的信号抽样。
25.如权利要求24所述的方法，其特征在于，所述中间抽样确定包括内插。
26.如权利要求24所述的方法，其特征在于，所述估算法是线性近似或者说直线近似。
27.如权利要求26所述的方法，其特征在于，所述确定中间抽样和确定的信号幅度通过实施以下的估算法融合：
式中：
a = w ( m - 1 ) - w ( n - 2 ) 2
b＝w(n-1)-a/2
c = w ( n ) - w ( n - 2 ) 4
w(n)＝在抽样时间n的输入信号抽样。
28.如权利要求24所述的方法，其特征在于，所述信号幅度确定包括实施泰勒级数计算。
29.一种数字放大音频信号的方法，包括如权利要求18所述的字长减少方法或者如权利要求22所述的转换方法。
30.一种承载控制处理器执行如权利要求18所述方法的处理器可读代码的载体媒介。
31.一种噪音整形器电路，用于减少数字音频放大器的字长，所述电路包括在带有环路滤波器的反馈环路中的量化器，所述电路安排得使输入信号不被滤波，并且噪音传输函数是1/(1+G(z))，其中G(z)是环路滤波器。
CNB2004100590880A 2003-12-05 2004-07-22 字长减少电路 Expired - Fee Related CN100514858C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0328298A GB2408858B (en) 2003-12-05 2003-12-05 Word length reduction circuit
GB0328298.5 2003-12-05

Publications (2)

Publication Number Publication Date
CN1625055A true CN1625055A (zh) 2005-06-08
CN100514858C CN100514858C (zh) 2009-07-15

Family

ID=29764693

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100590880A Expired - Fee Related CN100514858C (zh) 2003-12-05 2004-07-22 字长减少电路

Country Status (4)

Country Link
US (1) US7061415B2 (zh)
CN (1) CN100514858C (zh)
GB (1) GB2408858B (zh)
TW (1) TW200520371A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857176A (zh) * 2012-07-10 2013-01-02 清华大学 用于数字音频的d类功率放大器的调制器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746935B2 (en) * 2005-05-13 2010-06-29 Xienetics, Inc. Digital amplifier system for driving a capacitive load
US20090287493A1 (en) * 2005-05-30 2009-11-19 Koninklijke Philips Electronics, N.V. Direct stream digital audio with minimal storage requirement
GB2438657A (en) 2006-06-02 2007-12-05 Ubidyne Inc Sigma delta modulator utilising systolic array
US7626519B2 (en) * 2007-05-30 2009-12-01 Texas Instruments Incorporated Pulse-width modulation of pulse-code modulated signals at selectable or dynamically varying sample rates
GB2451474B (en) * 2007-07-31 2012-03-28 Wolfson Microelectronics Plc word length reduction circuit
EP3678294B1 (en) * 2007-09-14 2022-02-02 Telefonaktiebolaget LM Ericsson (publ) Method for notch filtering a digital signal, and corresponding electronic device
US8098948B1 (en) 2007-12-21 2012-01-17 Zoran Corporation Method, apparatus, and system for reducing blurring in an image
JP2010199970A (ja) * 2009-02-25 2010-09-09 Fujitsu Semiconductor Ltd Δς変調回路およびシステム
WO2011150964A1 (en) 2010-06-01 2011-12-08 Abb Technology Ag Precision switching for carrier based pwm
US8755447B2 (en) * 2010-12-22 2014-06-17 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system
US8390495B2 (en) * 2011-07-15 2013-03-05 Mediatek Singapore Pte. Ltd. MIMO delta-sigma delta analog-to-digital converter using noise canceling
WO2016110809A2 (en) * 2015-01-06 2016-07-14 VASSILKOV, Alfred Digital audio amplifying system
US9979281B2 (en) * 2016-10-07 2018-05-22 Excelitas Technologies Corp. Apparatus and method for dynamic adjustment of the bandwidth of a power converter
CN109644004B (zh) * 2017-08-08 2023-05-26 深圳市汇顶科技股份有限公司 转换模块以及转换电路
US11706062B1 (en) * 2021-11-24 2023-07-18 Dialog Semiconductor B.V. Digital filter

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467291A (en) * 1981-11-23 1984-08-21 U.S. Philips Corporation Delta modulator having optimized loop filter
NL8600862A (nl) * 1986-04-04 1987-11-02 Philips Nv Kodeerinrichting.
DE68927483T2 (de) * 1988-02-29 1997-04-03 Sony Corp Verfahren und Einrichtung zur Digitalsignalverarbeitung
ATE86811T1 (de) * 1988-08-30 1993-03-15 Siemens Ag Verfahren und schaltungsanordnung fuer eine digitale regelung der frequenz und/oder der phase von abtasttaktimpulsen.
FR2646978B1 (fr) * 1989-05-11 1991-08-23 France Etat Procede et installation a codage de signaux sonores
JP2754741B2 (ja) * 1989-06-09 1998-05-20 キヤノン株式会社 符号化装置
GB9103777D0 (en) * 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
US5461422A (en) * 1994-05-23 1995-10-24 Industrial Technology Research Institute Quantizer with automatic pre-threshold
US5559467A (en) * 1995-01-27 1996-09-24 The Regents Of The University Of California Digital, pulse width modulation audio power amplifier with noise and ripple shaping
US5654711A (en) * 1995-06-07 1997-08-05 Asahi Kasei Microsystems Ltd. Analog-to-digital converter with local feedback
US5959562A (en) * 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator
US6184812B1 (en) * 1998-12-14 2001-02-06 Qualcomm Incorporated Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters
US6404369B1 (en) * 2000-09-29 2002-06-11 Teradyne, Inc. Digital to analog converter employing sigma-delta loop and feedback DAC model
JP3813125B2 (ja) * 2001-02-08 2006-08-23 アナログ デバイスズ インコーポレイテッド 可変フルスケールを有するマルチビット・シグマデルタ・アナログ・ディジタル変換器
US6724332B1 (en) * 2002-08-13 2004-04-20 Cirrus Logic, Inc. Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
US6744392B2 (en) * 2002-08-02 2004-06-01 Cirrus Logic, Inc. Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same
US6738004B2 (en) * 2002-08-15 2004-05-18 Cirrus Logic, Inc. Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator
US6741123B1 (en) * 2002-12-26 2004-05-25 Cirrus Logic, Inc. Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same
DE10337782B4 (de) * 2003-07-14 2007-03-01 Micronas Gmbh Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten
US6885330B2 (en) * 2003-09-05 2005-04-26 Cirrus Logic, Inc. Data converters with ternary pulse width modulation output stages and methods and systems using the same
US7515072B2 (en) * 2003-09-25 2009-04-07 International Rectifier Corporation Method and apparatus for converting PCM to PWM
US6822594B1 (en) * 2003-10-09 2004-11-23 Cirrus Logic, Inc. Overload protection and stability for high order 1-bit delta-sigma modulators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857176A (zh) * 2012-07-10 2013-01-02 清华大学 用于数字音频的d类功率放大器的调制器

Also Published As

Publication number Publication date
GB2408858A (en) 2005-06-08
GB2408858B (en) 2006-11-29
US7061415B2 (en) 2006-06-13
CN100514858C (zh) 2009-07-15
TW200520371A (en) 2005-06-16
US20050122241A1 (en) 2005-06-09
GB0328298D0 (en) 2004-01-07

Similar Documents

Publication Publication Date Title
US7276963B2 (en) Switching power amplifier and method for amplifying a digital input signal
US6414613B1 (en) Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor
US7058464B2 (en) Device and method for signal processing
CN1625055A (zh) 字长减少电路
JP4708159B2 (ja) デジタルアンプ
CN1476672A (zh) △-∑调制装置和信号放大设备
US9337821B2 (en) System and method for generating a pulse-width modulated signal
KR20040071289A (ko) 펄스폭 변조 신호를 생성하기 위한 방법 및 장치
CN1808895A (zh) 脉宽调制器量化电路
WO1997048185A1 (en) Delta-sigma pwm dac for reduced switching
CN102195615A (zh) 控制回路电路
EP1653605B1 (en) Noise shaper for shaping a power spectral density of an error signal and method therefor
JP4699510B2 (ja) Ｄ／ａ変換器
US7317758B2 (en) PCM-to-PWM converter
TWI504161B (zh) 數位類比轉換系統與方法
TWI523413B (zh) 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
US6940437B2 (en) Multibit delta-sigma modulator with variable-level quantizer
JP4579133B2 (ja) デルタシグマ変調回路
Yu et al. A pseudo-natural sampling algorithm for low-cost low-distortion asymmetric double-edge PWM modulators
JP6401929B2 (ja) Δσｄ／ａコンバータおよびそれを用いた信号処理回路および電子機器
JPH09307447A (ja) 高次δς変調器とδς変調型コンバータ
JP4704328B2 (ja) Δς変調器、および、δς変調型デジタルアナログ変換器
JP3558911B2 (ja) Ｄ／ａ変換装置
Chakraborty Modeling & analysis of a closed loop class D audio amplifier for PSR improvement
JPH1168570A (ja) デルタ・シグマ型ｄ／ａ変換器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20140722

EXPY Termination of patent right or utility model