CN1637929B - 铁电体随机存取存储器器件和驱动方法 - Google Patents

铁电体随机存取存储器器件和驱动方法 Download PDF

Info

Publication number
CN1637929B
CN1637929B CN2004100820257A CN200410082025A CN1637929B CN 1637929 B CN1637929 B CN 1637929B CN 2004100820257 A CN2004100820257 A CN 2004100820257A CN 200410082025 A CN200410082025 A CN 200410082025A CN 1637929 B CN1637929 B CN 1637929B
Authority
CN
China
Prior art keywords
word line
access transistor
ferroelectric capacitor
line
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100820257A
Other languages
English (en)
Other versions
CN1637929A (zh
Inventor
田炳吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1637929A publication Critical patent/CN1637929A/zh
Application granted granted Critical
Publication of CN1637929B publication Critical patent/CN1637929B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

本发明涉及一种铁电体随机存取存储器件，包括：至少一个存储器单元，它包括通过字线使能信号操作的一个访问晶体管和在一个位线和所述访问晶体管之间连接的一个铁电体电容器。所述器件具有基于存储器单元的重复阵列的单元阵列结构。所述器件还包括字线驱动器，适合于高度集成和降低功耗。在所述铁电体随机存取存储器器件中的驱动方法产生具有电源电压电平的字线使能信号以读取和写入数据。所述方法具有以下优点：适合于高度集成，提高操作速度，降低功耗，提供稳定的读取和写入操作。

Description

铁电体随机存取存储器器件和驱动方法
本申请要求2003年12月22日提交的韩国专利申请第2003-0094383号的优先权，其内容以引用方式被包含在此以用于各种目的。
技术领域
本发明的实施例涉及一种半导体存储器件，具体涉及包括适合于高度集成的单元阵列和字线驱动器的铁电体RAM(随机存取存储器)器件、驱动所述字线驱动器的方法和用于读取和写入数据的驱动方法。
背景技术
近来，使用铁电体薄膜来用于电容器的介电层以改善用于大容量存储器的DRAM(动态随机存取存储器)器件所需要的刷新的限制。使用这样的铁电体薄膜的铁电体随机存取存储器(FeRAM)具有优点：作为非易失性存储器件在断电状态下保留存储信息，并且具有高访问、降低功耗和抗击冲击的强度的优点。因此，铁电体随机存取存储器预期在具有文件存储和搜索功能的各种电子仪器和设备中被用作主存储器件，所述各种电子仪器和设备诸如便携计算机、蜂窝电话、游戏机等，所述铁电体随机存取存储器或者预期被用作用于记录声音或图像的记录媒体。
在铁电体DRAM器件中，作为具有逻辑状态的数据的“1”或“0”与铁电体电容器的电极化状态相一致地被存储在存储器单元，所述存储器单元被配置铁电体电容器和访问晶体管。当电压被施加到铁电体电容器的两端时，通过电场的方向来极化铁电体材料，并且改变铁电体材料的极化状态的转换门限电压被称为矫顽性电压。为了读取在存储器单元中存储的数据，在铁电体电容器的两个电极之间施加电压，以便产生电势差，因此通过被激励到位线的电荷量的改变来读出在存储器单元中存储的数据的状态。
图1图解了铁电体材料的一般磁滞曲线。在所述磁滞曲线中，X轴指示被施加到铁电体材料的电压，即在下述假设下被施加到电容器的两端的电压：在铁电体电容器的两个电极中，连接到板线的一个电极被称为正电极，另一个电极被称为负电极。Y轴指示按照铁电体材料的自发极化、即极化度(μC/cm2)被分布到其表面的电荷量。
参见图1，当施加地电压Vss或0V并且因此没有电场被施加到铁电体材料时，不产生极化。当在铁电体电容器中的两端的电压向正方向提高时，极化度或电荷量从零提高到正极化区域的状态点A。在状态点A的极化在一个方向中被产生，并且在状态点A的极化度达到最大值。此时，由于在铁电体材料保持的电荷量而导致的极化度被表示为Qs。其后，即使在电容器的两端中的电压再次下降到地电压Vss，所述极化度也不降到零，而是保持在状态点B。由于在铁电体材料中包括的电荷量而导致的残余极化、即残余极化度被指示为+Qr。接着，当电容器的两端的电压在负方向中提高时，所述极化度从状态点B向在负电荷极化区域中提供的状态点C改变。在状态点C，铁电体材料与在状态点A极化的方向相反的方向中被极化，并且这个极化度被表示为-Qs。然后，即使电容器的两端的电压再次下降到地电压Vss，所述极化度也不降到零，而是保持在状态点D。此时，所述残余极化度被指示为-Qr。当被施加到电容器的两端的电压的幅度再次在正方向提高时，铁电体材料的极化度从状态点D改变到状态点A。
如上所述，当用于产生电场的电压被一次施加到其中铁电体材料被插入两个电极中的铁电体电容器时，根据自发极化来保持极化方向，即使所述电极被确定为浮置状态。通过自发极化的铁电体材料的表面的电荷不通过漏电等自然丢失。如果不在相反方向施加电压以便极化度变为零，则极化方向保持不变。
当电压在正方向被施加到铁电体电容器并且然后被去除时，构成铁电体电容器的铁电体材料的残余极化变为+Qr的状态。当电压在负方向被施加到铁电体电容器并且然后被去除时，铁电体材料的残余极化变为-Qr的状态。由此，假定在残余极化中，+Qr状态的逻辑状态指示数据‘0’，-Qr状态的逻辑状态指示数据‘1’。
图2图解了在按照现有技术的铁电体随机存取存储器器件中构成存储器单元阵列的一个存储器单元。
参见图2，所述存储器单元由一个访问晶体管N1和一个铁电体电容器C1构成。所述访问晶体管N1具有两个端子，即，源极端和漏极端，它们每个连接在铁电体电容器C1的一个电极和位线BL之间，其栅极连接到一个字线。一个连接到访问晶体管N1的铁电体电容器C1的另一个电极连接到板线PL。
通过上述极化的反转来执行在包括单元阵列的铁电体随机存取存储器器件中的读取和写入操作，所述单元阵列具有以行和列布置的多个存储器单元。因此，通过极化反转时间来确定铁电体随机存取存储器的操作速度，并且通过电容器的面积、铁电体薄膜厚度和被施加的电压等来确定极化反转速度。
图3和4是按照现有技术的铁电体随机存取存储器中的一个单元阵列的电路图。图3是基于开放或共享的位线结构的铁电体随机存取存储器单元阵列的电路图。图4是基于折叠的位线结构的铁电体随机存取存储器单元阵列的电路图。
如图3和4所示，铁电体单元阵列的结构类似于DRAM(动态随机存取存储器)的单元阵列的结构，除了在其中将铁电体材料用作电介质的数据存储电容器的使用上。即，铁电体随机存取存储器单元阵列根据读出存储器单元的数据位线结构被划分为开放的和折叠的类型。
在图3的开放类型的位线结构中，存储器单元10以矩阵被布置，存储器单元10具有连接在位线BLi和铁电体电容器C2之间的晶体管N2，其中电容器N2的栅极连接到字线WLi。连接到同一位线的多个存储器单元每个连接到相互不同的板线PLi和PLi+1。相反，在图4的折叠类型的位线结构中，阵列单元20以矩阵被布置，以便具有更显著的集成度，由此，每个存储器单元连接到两个相邻的位线BLi和BLi+1，并且存储器单元中的每一个连接到字线WLi和WLi+1。而且，形成存储器单元的多个铁电体电容器C3公共地连接到一个板线。
用于这样的开放类型结构的一个示例被公开在美国专利第6,137,711号中，所述专利被授予Agilent技术公司，发明人为Charles M.C.Tan。折叠类型结构的一个示例被公开在美国专利第6,151,243号中，所述专利被授予现代电子公司，发明人为Jae Whan Kim。
图5图解了在现有技术的铁电体随机存取存储器器件中使用的字线驱动器电路。
如图5所示，字线驱动器电路由四个晶体管和控制信号组成。字线解码信号MWL通过由电源电压VCC操作的晶体管N4被传送到晶体管N5的栅极，于是操作晶体管N5。晶体管N5向字线传送具有高于电源电压的电平的外部电源电压VPP。由控制信号WL_PDB操作的放电晶体管N7连接到字线WL。
在字线驱动器操作之前，除了控制信号WL_PDB之外的图5所示的所有控制信号具有地电压Vss。当操作开始时，字线解码信号MWL首先作为电源VCC被施加。因此，在晶体管N4和N5之间的节点电压提高到电压VCC-Vth，它是通过从电源电压VCC减去晶体管N4的门限电压Vth而被获得的。不久，控制信号WL_DRV作为外部电源电压VPP的电平被施加，以便通过在晶体管N5的漏极和栅极之间的电容将所述节点电压升压到VCC-Vth+VPP。于是，晶体管N5具有足够的栅极电压VCC-Vth+VPP，并且通过控制信号WL_DRV向字线提供足够的电流。因此，字线WL电压达到外部电源电压VPP的电平。通过具有外部电源电压VPP的字线使能信号来操作连接到字线WL的存储器单元的访问晶体管。
参照图1和2，在现有技术的铁电体随机存取存储器器件中的读取和写入操作被描述如下。
为了说明读取操作，假定数据‘1’被存储在铁电体电容器C1中，铁电体电容器C1的极化状态存在于状态点D。位线BL的状态被确定为地电压Vss，并且所述字线使能信号被施加到字线WL，以接通访问晶体管N1。当电源电压VCC通过连接到铁电体电容器C1的正电极的板线被施加到铁电体电容器C1时，铁电体电容器C1的极化从状态点D被改变到状态点A。对应于状态过渡的电荷dQ1通过访问晶体管N1被传送到位线BL。通过诸如读出放大器等的连接到位线BL的读出电路的读出放大来检测所述电荷传送，并且这指定了在存储器单元中读取数据值‘1’。位线BL的电压通过读出放大器的放大而提高到电源电压VCC，因此铁电体电容器C1的极化从状态点A被改变到状态点B。
在从存储器单元读取数据‘1’后，在位线BL上的同一数据‘1’去除被施加到板线PL的电压，因此产生从状态点B向状态点C的反向状态过渡。而且，通过将位线BL电压确定为地电压Vss而将状态点C改变到状态点D来恢复数据‘1’。
同时，当数据‘0’被存储在其极化状态存在于状态点B的铁电体电容器C1中的时候，所述字线使能信号被施加到字线WL以接通访问晶体管N1，并且电源电压VCC被施加到连接到铁电体电容器C1的正电极的板线。然后，铁电体电容器C1的极化从状态点B被改变到状态点A。对应于这样的状态过渡的电荷dQ0通过访问晶体管N1被传送到位线BL。通过诸如读出放大器等的连接到位线BL的读出电路的读出放大来检测所述电荷传送，并且这指定了从存储器单元中读取数据值‘0’。
位线BL的电压通过读出放大器的放大操作被确定为地电压Vss，然后，通过去除板线PL的电压，铁电体电容器C1的极化从状态点A被改变为状态点B，保持数据‘0’的逻辑状态。
接着，在写入操作中，为了在铁电体电容器C1中存储数据‘1’，电源电压VCC通过位线BL被施加到铁电体电容器C1，然后被去除，然后铁电体电容器C1的极化通过状态点C被改变到状态点D。在状态点D形成极化的状态指示数据‘1’的存储状态。而且，为了在铁电体电容器C1中存储数据‘0’，当电源电压VCC通过板线PL被施加到铁电体电容器C1、然后被去除时，铁电体电容器C1的极化通过状态点A被改变为状态点B。在状态点B形成极化的状态指示数据‘0’的存储状态。
按照现有技术的铁电体随机存取存储器器件的一般结构和操作被公开在美国专利第4,873,664号和第5,978,251号中，所述美国专利第4,873,664号被授予Ramtron公司，其发明人是Eaton、Jr等，所述美国专利第5,978,251号被授予Ramtron国际公司，其发明人是William F.Kraus等。
在现有技术的铁电体随机存取存储器器件中，可能期望将多个存储器单元连接到一个板线，以便制造高集成度的铁电体随机存取存储器器件。但是，铁电体电容器具有大电容，因此对于具有大电容的电容器的操作，大电荷脉冲是必要的。即，从这个大电容产生较大的RC延迟。这个延迟问题限制了连接到一个板线的存储器单元的数量。所述延迟问题也要求在高集成度的铁电体随机存取存储器中更多的板线驱动器。换句话说，存储器芯片的大小变大，功耗提高，并且操作时间延长。而且，现有技术的字线驱动器操作许多晶体管和几个控制信号，这不适合于高集成，并且存在高功耗的缺点。另外，通过板线电压和位线电压来控制读取和写入操作，即，不可以在一个时间间隔中使用数据‘1’或‘0’，因此也延长了操作时间。
发明内容
本发明的一些实施例提供了一种铁电体RAM(随机存取存储器)器件及其驱动方法，它们适合于高集成。本发明提高了操作速度，并且降低了功耗，并且具有稳定的读取和写入操作。
附图说明
通过参照附图下面的说明，本发明的上述和其他特点将会变得更加清楚，其中：
图1图解了按照现有技术的铁电体材料的磁滞曲线。
图2是按照现有技术的、用于构成铁电体存储器单元阵列的一个存储器单元的电路图。
图3是按照现有技术的、具有开放位线的铁电体存储器单元阵列的电路图。
图4是按照现有技术的、具有折叠位线结构的铁电体存储器单元阵列的电路图。
图5是按照现有技术的在铁电体随机存取存储器器件中的字线驱动器的电路图。
图6是图解按照本发明的一个例证实施例的、用于构成在铁电体随机存取存储器器件中的存储器单元阵列的一个存储器单元的结构的电路图。
图7是图解按照本发明的一个例证实施例的存储器单元阵列的结构的电路图。
图8是按照本发明的一个例证实施例的、具有折叠结构的存储器单元阵列的电路图。
图9是按照本发明的一个例证实施例的、具有开放结构以便两个单元共享一个源极或漏极区域的存储器单元阵列的电路图。
图10是按照本发明的一个例证实施例的、具有开放结构以便四个存储器单元共享一个源极或漏极区域的存储器单元阵列的电路图。
图11是按照本发明的一个例证实施例的、在铁电体随机存取存储器器件中的字线驱动器的电路图。
图12是示意地图解按照本发明的一个例证实施例的、用于读取和写入操作的铁电体随机存取存储器器件的电路图。
图13是图解在图12中引用的器件中的写入操作的时序图。
图14是图解在图12中引用的器件中的读取操作的时序图。
具体实施方式
参照图6-14来更详细说明本发明的例证实施例。本发明可以以许多不同的形式被实现，并且不应当被理解为限于在此给出的例证实施例。而是，这些例证实施例被给出，以便本公开是彻底的和完整的，并且将本发明的思想传输给本领域内的技术人员。
图6图解了按照本发明的一个例证实施例的、构成在铁电体RAM(随机存取存储器)器件中的存储器单元阵列的存储器单元的结构。
首先参见图6，一个存储器单元由一个访问晶体管N101和一个铁电体电容器C101构成。对于铁电体电容器C101，第一电极连接到位线BL，第二电极连接到访问晶体管N101的第一端。对于访问晶体管N101，第一端连接到铁电体电容器C101的第二电极，第二端连接到板线PL，并且栅极连接到字线WL。
本发明的存储器单元结构被配置为与构成在铁电体存储器的典型实现方式中的一个单元阵列的存储器单元不同。访问晶体管N101通过经由字线WL被施加的字线使能信号而工作。虽然也可能期望向板线PL施加固定电压，但是可以向其施加脉冲。所述固定电压可以期望是电源电压VCC的一半。
下面说明被施加到板线的、是VCC的电源电压的一半的固定电压的情况。
图7图解了存储器单元阵列结构的一个例证实施例，其中基于图6的结构的存储器单元以行和列排列。
如图7所示，以下述方式来配置单元阵列：多个字线WLi和WLi+1、多个位线BLi、BLi+1和BLi+2与多个存储器单元在矩阵结构中以行和列被重复地排列。
构成存储器单元阵列的存储器单元200每个包括一个访问晶体管N201和一个铁电体电容器C201，如图6所示。对于铁电体电容器C201，第一电极连接到位线BL，第二电极连接到访问晶体管N201的第一端。对于访问晶体管N201，第一端连接到铁电体电容器C201的第二电极，第二端连接到板线PL，并且栅极连接到字线WL。
所述存储器单元阵列具有矩阵结构，以便在行和列方向上排列的相应存储器单元与在行方向上排列的字线WLi和WLi+1和与在列方向上排列的位线BLi、BLi+1和BLi+2连接。共享一个位线BL的一些存储器单元独立地连接到各自的字线WLi和WLi+1。共享一个字线的存储器单元独立地连接到其它位线。被施加了固定电压的板线PL可以每个独立地连接到由存储器单元构成的每个存储器块。而且，一个公共板线可以被配置和连接到构成一个存储器单元阵列的所有存储器单元。而且，共享一个位线BL或字线WL的存储器单元可以共享一个板线PL。施加到板线PL的固定电压可以是电源电压VCC的一半。
图8图解了按照本发明的一个例证实施例的具有折叠结构的存储器单元阵列。
如图8所示，每个由第一存储器单元301和第二存储器单元302组成的多个阵列单元300以行和列排列。
所述存储器单元阵列具有矩阵结构，以便在行和列方向上排列的多个相应的阵列单元300通过重复的阵列与在行方向上排列的字线WLi、WLi+1、WLi+2和WLi+3连接，并且与在列方向上排列的位线BLi、BLi+1、BLi+2和BLi+3连接。
构成阵列单元300的第一存储器单元301和第二存储器单元302彼此相邻。阵列单元300由通过字线使能信号工作的访问晶体管N301和N302和在位线和访问晶体管之间连接的铁电体电容器C301和C302构成。
对于构成第一存储器单元301的第一铁电体电容器C301，第一电极连接到第一位线BLi，第二电极连接到第一访问晶体管N301的第一端。对于第一访问晶体管N301，第一端连接到第一铁电体电容器C301的第二电极，栅极连接到第一字线WLi。
对于构成第二存储器单元302的第二铁电体电容器C302，第一电极连接到第二位线BLi+1，第二电极连接到第二访问晶体管N302的第一端。对于第二访问晶体管N302，第一端连接到第二铁电体电容器C302的第二电极，栅极连接到第二字线WLi+1。
构成第一存储器单元301的第一访问晶体管N301的第二端和构成第二存储器单元302的第二访问晶体管302的第二端被共享，并且连接到被施加了固定板电压VCC/2的板线PL。
在板线PL和阵列单元300之间的关联中，相应的阵列单元共享一个板线并且与其连接，或所述板线可以被独立地连接到相应的阵列单元，或可以使用另一种连接方法。
图9图解了按照本发明的一个例证实施例的、开放类型的存储器单元阵列结构以便两个单元共享一个源极或漏极区域。
如图9所示，每个由第一存储器单元401和第二存储器单元402构成的多个阵列单元400以行和列排列。
所述存储器单元阵列具有矩阵结构，以便在行和列方向上排列的相应阵列单元400通过重复的阵列与在行方向上排列的字线WLi、WLi+1、WLi+2和WLi+3连接，并且与在列方向上排列的位线BLi、BLi+1、BLi+2和BLi+3连接。
构成阵列单元400的第一存储器单元401和第二存储器单元402彼此相邻。阵列单元400由通过字线使能信号工作的访问晶体管N401和N402与在位线和相应的访问晶体管之间连接的铁电体电容器C401和C402构成。
对于构成第一存储器单元401的第一铁电体电容器C401，第一电极连接到一个位线BLi，第二电极连接到第一访问晶体管N401的第一端。对于第一访问晶体管N401，第一端连接到第一铁电体电容器C401的第二电极，栅极连接到第一字线WLi。
对于构成第二存储器单元402的第二铁电体电容器C402，第一电极连接到所述位线BLi，第二电极连接到第二访问晶体管N402的第一端。对于第二访问晶体管N402，第一端连接到第二铁电体电容器C402的第二电极，栅极连接到第二字线WLi+1。
构成第一存储器单元401的第一访问晶体管N401的第二端和构成第二存储器单元402的第二访问晶体管N402的第二端被共享，并且连接到被施加了固定板电压VCC/2的板线PL。
在板线PL和阵列单元400之间的关联中，相应的阵列单元共享一个板线并且与其连接，或所述板线可以被独立地连接到相应的阵列单元，或可以使用另一种连接方法。
图10图解了按照本发明的一个例证实施例的、开放类型的存储器单元阵列结构以便四个存储器单元共享源极或漏极区域。
如图10所示，每个由第一存储器单元501、第二存储器单元502、第三存储器单元503和第四存储器单元504组成的多个阵列单元500以行和列排列。
所述存储器单元阵列具有矩阵结构，以便在行和列方向上排列的多个相应的阵列单元500通过重复的阵列与在行方向上排列的字线WLi、WLi+1、WLi+2和WLi+3连接，并且与在列方向上排列的位线BLi、BLi+1、BLi+2和BLi+3连接。
构成阵列单元500的第一存储器单元501、第二存储器单元502、第三存储器单元503和第四存储器单元504彼此相邻。阵列单元500由通过字线使能信号工作的访问晶体管N501到N504与在位线和相应的访问晶体管之间连接的铁电体电容器C501到C504构成。
对于构成第一存储器单元501的第一铁电体电容器C501，第一电极连接到第一位线BLi，第二电极连接到第一访问晶体管N501的第一端。对于第一访问晶体管N501，第一端连接到第一铁电体电容器C501的第二电极，栅极连接到第一字线WLi。
对于构成第二存储器单元502的第二铁电体电容器C502，第一电极连接到第二位线BLi+1，第二电极连接到第二访问晶体管N502的第一端。对于第二访问晶体管N502，第一端连接到第二铁电体电容器C502的第二电极，栅极连接到第一字线WLi。
对于构成第三存储器单元503的第一铁电体电容器C503，第一电极连接到第一位线BLi，第二电极连接到第三访问晶体管N503的第一端。对于第三访问晶体管N503，第一端连接到第三铁电体电容器C503的第二电极，栅极连接到第二字线WLi+1。
对于构成第四存储器单元504的第四铁电体电容器C504，第一电极连接到第二位线BLi+1，第二电极连接到第四访问晶体管N504的第一端。对于第四访问晶体管N504，第一端连接到第四铁电体电容器C504的第二电极，栅极连接到第二字线WLi+1。
构成第一存储器单元501的第一访问晶体管N501的第二端和构成第三存储器单元503的第三访问晶体管N503的第二端被共享。构成第二存储器单元502的第二访问晶体管N502的第二端和构成第四存储器单元504的第四访问晶体管N504的第二端被共享。而且，分别构成第一存储器单元501和第三存储器单元503的第一访问晶体管N501和第三访问晶体管N503共享第二公共端，所述第二公共端随即被连接到被施加了固定板电压VCC/2的板线PL。
在板线PL和阵列单元500之间的关联中，相应的阵列单元共享一个板线并且与其连接，或所述板线可以被独立地连接到相应的阵列单元，或可以使用另一种连接方法。
图11是按照本发明的一个例证实施例的、在铁电体随机存取存储器器件中的字线驱动器的电路图。
参见图11，字线驱动器电路包括作为开关器件的晶体管N601和放电晶体管N602。晶体管N601连接在与字线解码单元(未示出)连接的主字线MWL和字线WL之间，并且通过字线使能信号WL_PD工作。放电晶体管N602连接到字线WL，并且通过字线禁止信号WL_PDB工作。具有诸如图6的结构的存储器单元可以连接到字线WL，或者具有诸如图2所示的结构的存储器单元可以连接到字线WL。固定电压VCC/2或脉冲信号可被施加到与存储器单元连接的板线。
为了驱动字线驱动器，使用外部电源电压VPP和作为内部电源电压的电源电压VCC，并且所述外部电源电压VPP具有大于所述电源电压的电平。所述外部电源电压VPP可以按照期望具有比所述电源电压高1.5倍的电平。
假定使用构成存储器单元的铁电体电容器，用于完全地分离铁电体电容器的铁电体材料的极化的电压低于电源电压VCC的电压。这可以按照期望地是具有电源电压的1/2倍的电平的VCC/2。
当字线驱动器在待命状态下时，主字线MWL电压和字线使能信号WL_PD被设置为地电压Vss，并且字线禁止信号WL_PDB被设置为电源电压VCC，因此放电晶体管N602工作来禁止字线WL。为了执行读取和写入操作，在字线解码电路中，具有电源电压VCC的电平的字线解码信号被施加到主字线MWL。同时，字线禁止信号WL_PDB被设置到地电压Vss，以停止字线WL的放电。然后，当字线使能信号WL_PD在外部电源电压VPP的电平被施加时，开关晶体管N601被接通，以向字线WL传送具有电源VCC的电平的主字线MWL被传送到字线WL的电压操作构成连接到所述字线的存储器单元的访问晶体管。接着，当执行了全部所需操作时，所有的信号再次被设置在地电压Vss，并且仅仅字线禁止信号WL_PDB被设置到电源电压VCC，以放电和禁止所述字线。
对于字线驱动器，不必具有通过构成存储器单元的访问晶体管被施加到铁电体电容器的电源电压VCC的电平。而且，不必具有在字线上的外部电源电压VPP的电平。因此，在本发明的所述例证实施例中的字线驱动器可以被简单地配置为与惯例相反的两个晶体管，以便有益于高集成和提供快的操作速度和小的功耗。
图12是示意地图解在图7的示例单元阵列结构中、具有连接到读出放大器的存储器单元阵列的铁电体随机存取存储器器件的电路图，以描述读取和写入操作。图13是图解在图12中引用的电路的写入操作的时序图。图14是图解在图12中引用的电路的读取操作的时序图。在铁电体随机存取存储器器件中的单元阵列结构可以不仅使用图7-10中所示的单元阵列结构，而且可使用各种类型单元阵列结构。
如图12所示，在单元阵列中，沿着对应的行表示多个字线WLi和WLi+1和板电压PL，并且沿着对应的列表示多个位线BLi和BLi+1。
构成单元阵列的存储器单元100被配置为串联在一个访问晶体管N101和一个铁电体电容器C101之间。未连接到铁电体电容器C101的所述访问晶体管的另一个导电区域可以连接到被施加了固定电压VCC/2的板线或连接到脉冲产生器，并且栅极连接到字线WLi。而且，访问晶体管N101未连接的铁电体电容器C101的另一个电极连接到位线BLi。
读出放大器连接到位线，并且通过读出放大器使能信号SAEN来工作，以读出和放大位线的电压电平。完全地分离铁电体电容器的铁电体材料的极化所需要的电压假定低于电源电压VCC。这可以按照期望是具有电源电压的一半的电平的电压VCC/2。在下面，假定用于完全地分离铁电体材料的极化的电压是电源电压VCC的一半。
首先，在存储器单元阵列内的多个存储器单元中的一个存储器单元100中写入数据‘1’或‘0’时，将参照图13所示的时序图来说明在存储器件中的写入操作。
如图13所示，在写入初始操作中，位线电压BL被位线预充电电路(未示出)设置为地电压Vss或0V。对于间隔‘I’，板线电压PL被设置到固定电压，诸如电源电压VCC的一半。
当从字线驱动器施加的字线电压WL被使能为电源电压VCC时，构成存储器单元100的访问晶体管N101被字线电压WL接通，并且节点Va提高到与板电压PL具有相同电平的固定电压VCC/2。而且，在间隔‘II’中读出在存储器单元100中存储的数据。在所述间隔‘II’期间，固定电压VCC/2，作为完全地分离对应于所选择的字线WLi的铁电体电容器C101的铁电体材料的极化所需要的电平，被施加到铁电体电容器C101。当数据‘0’被存储在存储器单元100中时，在图1的迟滞曲线中，铁电体电容器C101的极化度从状态点B向状态点A改变。对应于电荷dQ0的电压VD0从铁电体电容器C101被引到位线BLi，所述电荷dQ0对应于这样的状态过渡。对应于数据‘0’的电压VD0具有大致等于地电压Vss的电平。同时，当数据‘1’被存储在存储器单元100中，铁电体电容器C101的极化度从状态点D向状态点A改变。因此，对应于这样的状态过渡的电荷dQ1从铁电体电容器C101给予位线BLi上。即，当存储数据‘1’时，在位线BLi上的电压BL提高基于对应于所述状态过渡的电荷dQ1的电压VD1，诸如大约100mV，它大于地电压Vss。
在间隔‘III’期间，读出放大器通过读出放大器使能信号SAEN工作，因此读出位线BLi的被放大的电平VD0或VD1。通过铁电体材料的极化在位线BLi上改变的电压与高于地电压Vss的、诸如50mV的参考电压VREF相比较。此时，如果在位线BLi上的改变的电压VD0小于所述参考电压VREF，则位线电压BL被设置到地电压Vss以施加到铁电体电容器C101。相反，如果在位线BLi上的改变的电压VD1大于参考电压VREF，则诸如VCC的一个电压，它改变铁电体电容器C101的极化并且也大于参考电压VREF，被施加到铁电体电容器C101。
结果，当存储数据‘0’时，在图1的迟滞曲线中，铁电体电容器C101的极化度保持状态点A，并且当存储数据‘1’时，铁电体电容器C101的极化度从状态点A向状态点C改变。
在间隔‘IV’中，执行实际的写入操作。在这个间隔中，在假定例如对应于数据‘0’的电压是Vss并且对应于数据‘1’的电压是VCC时，施加一个电压，它对应于从外部通过数据输入/输出电路(未示出)输入的数据DIN0和DIN1。同时，对应于数据‘0’的电压Vss或对应于数据‘1’的电压VCC被传送到所选择的位线BLi。在此，在存储器单元100中写入数据‘0’的情况下，对应于数据‘0’的电压Vss被施加到所选择的位线，在写入数据‘1’的情况下，对应于数据‘1’的电压VCC被施加到所选择的位线。因此，在间隔‘IV’中，当数据‘1’被写入在存储器单元100中时，铁电体电容器C101的极化度位于状态点C，当写入数据‘0’时，它位于状态点A。
在本发明的例证实施例中的写入操作与惯例不同地具有位线BL的电压电平，并且也可以控制铁电体电容器的极化度。换句话说，可以在一个时间间隔‘IV’中写入数据‘1’或‘0’，这增加了操作速度。
在间隔‘V’中，字线WLi被禁止，然后读出放大器被禁止。接着，位线电压BL被设置为地电压Vss。即，在写入数据‘1’中，在存储器单元100中被充电为固定电压VCC/2的节点Va通过禁止字线WLi而浮置。然后，当位线电压BL被设置为地电压并且从对应于数据‘1’的电压VCC改变到地电压Vss时，通过铁电体电容器来产生耦合，以便防止被施加到铁电体电容器C101的两端的反向电压。这可以提供在写入数据中的稳定操作。
铁电体电容器C101在上述的间隔‘II’中通过连接到铁电体电容器C101的节点Va的电压VCC/2来存储数据‘0’，该铁电体电容器C101的极化度从状态点B向状态点A改变。其中存储了数据‘1’的铁电体电容器C101的极化度从状态点D向状态点A改变。这在共享一个所选择的字线的所有存储器单元中被产生。这要求恢复操作，以便存储了数据‘1’的未被选择的铁电体电容器的数据被恢复到原始状态。在这些存储器单元中，在图13所示的时间间隔‘III’、‘IV’和‘V’执行恢复操作。
在上述的写入操作后，所有信号在间隔‘VI’中被设置到待命状态。在间隔‘VI’后，写入数据‘1’的情况下的铁电体电容器的极化度位于状态点D，在写入数据‘0’的情况下，它位于状态点B。在此，完成了数据的写入操作。
接着，为了读取在存储器单元阵列内的多个存储器单元中的一个存储器单元100中存储的数据‘1’或‘0’，将参照图14的时序图来说明存储器件的读取操作。
如图14所示，在初始读取操作，在位线预充电电路中位线BLi被设置为地电压Vss或0V。而且，板电压在间隔‘I’被设置到固定电压，诸如电源电压VCC的一半。
在间隔‘II’期间，固定电压VCC/2，作为完全地分离对应于所选择的字线WLi的铁电体电容器C101的铁电体材料的极化所需要的电平，被施加到铁电体电容器C101。当数据‘0’被存储在存储器单元100中时，在图1的迟滞曲线中，铁电体电容器C101的极化度从状态点B向状态点A改变。对应于电荷dQ0的电压VD0从铁电体电容器C101被引到位线BLi，所述电荷dQ0对应于这样的状态过渡。对应于数据‘0’的电压VD0具有大致等于地电压Vss的电平。同时，当数据‘1’被存储在存储器单元100中，铁电体电容器C101的极化度从状态点D向状态点A改变。因此，对应于这样的状态过渡的电荷dQ1从铁电体电容器C101给予位线BLi。即，当存储数据‘1’时，在位线BLi上的电压BL提高基于对应于所述状态过渡的电荷dQ1的电压VD1，诸如大约100mV，它大于地电压Vss。
在间隔‘III’期间，读出放大器通过读出放大器使能信号SAEN工作，因此读出位线BLi的被放大的电平VD0或VD1。通过铁电体材料的极化在位线BLi上改变的电压与高于地电压Vss的、诸如50mV的参考电压VREF相比较。此时，如果在位线BLi上的改变的电压VD0小于所述参考电压VREF，则位线电压BL被设置到地电压Vss以施加到铁电体电容器C101。相反，如果在位线BLi上的改变的电压VD1大于参考电压VREF，则诸如VCC的一个大于参考电压VREF的电压被施加到铁电体电容器C101，改变铁电体电容器C101的极化度。
即，当存储数据‘0’时，在图1的迟滞曲线中，铁电体电容器C101的极化度保持状态点A，并且当存储数据‘1’时，铁电体电容器C101的极化度从状态点A向状态点C改变。
在间隔‘IV’中，分别对应于在读出放大器中放大的数据‘1’的电压VCC或数据‘0’的电压的数据DOUT0和DOUT1通过数据输入/输出电路被向外输出。
在间隔‘V’中，字线WLi被禁止，然后读出放大器被禁止，接着，位线电压BL被设置为地电压Vss。在读取数据‘1’中，在存储器单元100中被固定电压VCC/2充电的节点Va通过禁止字线WLi而浮置。然后，当位线电压BL被确定为地电压以便位线电压BL从对应于数据‘1’的电压VCC改变到地电压Vss时，通过铁电体电容器来产生耦合，以便防止反向电压被施加到铁电体电容器C101的两端。
在上述的间隔‘II’中，存储了数据‘0’的铁电体电容器C101的极化度通过连接到铁电体电容器C101的节点Va的电压VCC/2而从状态点B向状态点A改变，并且存储了数据‘1’的铁电体电容器C101的极化度从状态点D向状态点A改变。这也产生在共享一个所选择的字线的所有存储器单元中。这导致要求恢复操作，以便将存储了数据‘1’的未被选择的铁电体电容器的数据恢复到原始状态。这些存储器单元在图14所示的时间间隔‘III’、‘IV’和‘V’中执行恢复操作。
在这样的读取操作后，所有信号在间隔‘VI’中被确定为待命状态。在间隔‘VI’后，当读取数据‘1’时铁电体电容器的极化度位于状态点D，当读取数据‘0’时，它位于状态点B。在此，完成了数据的读取操作。
虽然在本发明的例证实施例中，数据‘0’对应于在图1中引用的迟滞环的状态点B，并且数据‘1’对应于状态点D，但是容易通过本领域内的技术人员，使得数据‘1’可以对应于状态点B，并且数据‘0’可以对应于状态点D。
如上所述，按照本发明的一个例证实施例，不向板线施加脉冲而施加固定电压，由此可以降低连接到铁电体随机存取存储器器件的板线的数量，获得适合于高集成度的铁电体随机存取存储器器件。而且，降低了引起速度降低的脉冲类型的信号，增强了操作速度。而且，可以简单地配置字线驱动器，有助于高集成和降低功耗并且增加操作速度。
可以稳定地执行读取和写入操作，并且可以在一个时间线写入数据‘1’或‘0’，增加了操作速度。可以通过在禁止字线后将位线设置到地电压来防止通过铁电体电容器的两个电极的反向电压，获得稳定的读取和写入操作。
本发明的实施例可以以许多方式来实践。下面是这些实施例的一些的例证的、非限定性说明。
本发明的一个例证实施例提供了一种铁电体随机存取存储器器件，它包括至少一个存储器单元，所述存储器单元由字线使能信号操作的一个访问晶体管和在位线和所述访问晶体管之间连接的一个铁电体电容器构成。
在所述访问晶体管中，第一端连接到在第一电极连接到位线的铁电体电容器的第二电极，第二端连接到板线。栅极可以连接到字线，并且固定电压或脉冲可以被施加到板线。
本发明的另一个例证实施例提供了在铁电体半导体存储器件中的铁电体随机存取存储器器件，所述铁电体半导体存储器件具有存储器单元阵列，其中多个阵列单元以矩阵结构以行和列重复地排列，所述阵列单元由存储器单元构成。在此，阵列单元包括：第一存储器单元，它由第一字线使能信号操作的第一访问晶体管和在第一位线和第一访问晶体管之间连接的第一铁电体电容器构成；第二存储器单元，它由第二字线使能信号操作的第二访问晶体管和在第二位线和第二访问晶体管之间连接的第二铁电体电容器构成，并且所述第二存储器单元与所述第一存储器单元相邻。
第一存储器单元和第二存储器单元可以连接到一个板线。第一访问晶体管的第一端连接到其中第一电极连接到第一位线的第一铁电体电容器的第二电极。第二访问晶体管的第一端连接到其中第一电极连接到第二位线的第二铁电体电容器的第二端。第一访问晶体管的第二端和第二访问晶体管的第二端被公共地共享，并且可以连接到板线。
本发明的另一个例证实施例提供了在铁电体半导体存储器件中的铁电体随机存取存储器器件，所述铁电体半导体存储器件具有存储器单元阵列，其中多个阵列单元以矩阵结构以行和列重复地排列，所述阵列单元由存储器单元构成。在此，所述阵列单元包括：第一存储器单元，它由第一字线使能信号操作的第一访问晶体管和在一个位线和第一访问晶体管之间连接的第一铁电体电容器构成；第二存储器单元，它由第二字线使能信号操作的第二访问晶体管和在所述一个位线和第二访问晶体管之间连接的第二铁电体电容器构成，并且所述第二存储器单元与所述第一存储器单元相邻，所述一个位线连接到第一存储器单元。
第一存储器单元和第二存储器单元可以连接到一个板线。第一访问晶体管的第一端连接到其中第一电极连接到所述一个位线的第一铁电体电容器的第二电极。第二访问晶体管的第一端连接到其中第一电极连接到所述一个位线的第二铁电体电容器的第二端。第一访问晶体管的第二端和第二访问晶体管的第二端被公共地共享，并且可以连接到板线。
本发明的另一个例证实施例提供了在铁电体半导体存储器件中的铁电体随机存取存储器器件，所述铁电体半导体存储器件具有存储器单元阵列，其中多个阵列单元以矩阵结构以行和列重复地排列，所述阵列单元由存储器单元构成。在此，所述阵列单元包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元。
在此，第一存储器单元由通过第一字线使能信号操作的第一访问晶体管和在第一位线和第一访问晶体管之间连接的第一铁电体电容器构成。
第二存储器单元由通过第一字线使能信号操作的第二访问晶体管和在第二位线和第二访问晶体管之间连接的第二铁电体电容器构成。第二存储器单元与第一存储器单元相邻。
第三存储器单元由通过第二字线使能信号操作的第三访问晶体管和在第一位线和第三访问晶体管之间连接的第三铁电体电容器构成。第三存储器单元与第一存储器单元和第二存储器单元相邻。
第四存储器单元的构成由通过第二字线使能信号操作的第四访问晶体管和在第二位线和第四访问晶体管之间连接的第四铁电体电容器构成。第四存储器单元与第一到第三存储器单元相邻。
第一到第四存储器单元可以连接到一个板线。
本发明的另一个例证实施例提供了一种铁电体随机存取存储器器件，包括：至少一个存储器单元，它由至少一个其中栅极连接到字线的一个访问晶体管和在所述访问晶体管和位线之间连接的一个铁电体电容器构成；字线驱动器，用于经由响应于被施加的字线使能信号的开关器件、通过向所述字线传送主字线电压来操作所述存储器单元的所述访问晶体管。
一个放电器件还连接到所述字线，所述放电器件用于响应于被施加的字线禁止信号而放电和禁止所述字线。
本发明的另一个例证实施例提供了一种驱动方法，用于在具有基于多个存储器单元的矩阵结构的存储器单元阵列的铁电体随机存取存储器器件中写入数据，所述驱动方法包括：向铁电体电容器施加被施加到由字线使能信号选择的访问晶体管的第一端的固定电压，因此向一个位线施加对应于在铁电体电容器中存储的数据的电压，所述铁电体电容器连接在所述位线和所述访问晶体管的第二端之间；在读出放大器中读出放大被施加到所述位线的电压；向所述位线施加对应于写入的数据的电压，以在铁电体电容器中存储所述数据；禁止所述字线，并且将所述位线设置为地电压。
固定电压可以是施加到板线的电源电压的一半。
本发明的另一个例证实施例提供了一种驱动方法，用于在具有基于多个存储器单元的矩阵结构的存储器单元阵列的铁电体随机存取存储器器件中读取存储的数据，所述驱动方法包括：向铁电体电容器施加被施加到由字线使能信号选择的访问晶体管的第一端的固定电压，因此向一个位线施加对应于在铁电体电容器中存储的数据的电压，所述铁电体电容器连接在所述位线和所述访问晶体管的第二端之间；在读出放大器中读出放大被施加到所述位线的电压，并且输出它；禁止所述字线，并且将所述位线设置为地电压。
固定电压可以是施加到板线的电源电压的一半。上述的器件和方法增加了操作速度以获得铁电体随机存取存储器器件的高度集成，降低功耗和提供稳定的读取和写入操作。
对于本领域内的技术人员显然，在不脱离本发明的精神或范围的情况下，可以在本发明中进行修改和改变。因此，意欲本发明包括对于本发明的任何这样的修改和改变，只要它们在所附的权利要求及其等同内容的范围内。例如，在晶体管的形成程序中，可以改变基底形状、栅极电极的形状、散热片的形状或层材料的配置，或者可以增加或减少制造处理。

Claims (26)

1.一种铁电体随机存取存储器件，包括：
第一存储单元，第一存储单元包括：
单个铁电体电容器；以及
第一访问晶体管，连接在所述铁电体电容器和独立板线之间，并由字线上的字线使能信号操作，该铁电体电容器连接在位线和第一访问晶体管之间；
第二存储单元，紧邻第一存储单元，具有第二访问晶体管，所述第二访问晶体管连接到独立板线；以及
字线驱动器，耦接到该字线和字线解码器，字线驱动器包括：
耦接在该字线和字线解码器之间的一晶体管，该晶体管响应于字线使能信号；
该晶体管被配置为响应于具有等于第二电源电平的电平的该字线使能信号向该字线传递具有小于或等于来自字线解码器的第一电源的电平的电平的主字线信号，第一电源电平小于第二电源电平。
2.按照权利要求1的器件，其中所述第一访问晶体管配置有第一端、第二端和栅极，所述第一端连接到其中第一电极连接到所述位线的铁电体电容器的第二电极，所述第二端连接到独立板线，而所述栅极连接到字线。
3.按照权利要求2的器件，其中所述独立板线具有电源电压一半的被施加的固定电压。
4.一种铁电体随机存取存储器器件，具有矩阵结构的存储器单元阵列，在所述矩阵结构中，多个阵列单元以行和列重复地排列，所述阵列单元由多个存储器单元构成，所述器件的特征在于所述阵列单元包括：
第一存储器单元，它由通过第一字线使能信号操作的第一访问晶体管和在第一位线和第一访问晶体管之间连接的第一铁电体电容器构成；
第二存储器单元，它由通过第二字线使能信号操作的第二访问晶体管和在第二位线和第二访问晶体管之间连接的第二铁电体电容器构成，第二存储器单元与第一存储器单元相邻。
5.按照权利要求4的器件，其中第一存储器单元和第二存储器单元连接到一个板线。
6.按照权利要求5的器件，其中第一访问晶体管的第一端连接到其中第一电极连接到第一位线的第一铁电体电容器的第二电极；第二访问晶体管的第一端连接到其中第一电极连接到第二位线的第二铁电体电容器的第二电极；第一访问晶体管的第二端和第二访问晶体管的第二端彼此共享，并且连接到板线。
7.按照权利要求6的器件，其中板线具有电源电压一半的被施加的固定电压。
8.一种铁电体随机存取存储器器件，具有矩阵结构的存储器单元阵列，在所述矩阵结构中，多个阵列单元以行和列重复地排列，所述阵列单元由多个存储器单元构成，所述器件的特征在于：
所述阵列单元包括：
第一存储器单元，它由通过第一字线使能信号操作的第一访问晶体管和在一个位线和第一访问晶体管之间连接的第一铁电体电容器构成；
第二存储器单元，它由通过第二字线使能信号操作的第二访问晶体管和在所述一个位线和第二访问晶体管之间连接的第二铁电体电容器构成，第二存储器单元与第一存储器单元相邻，所述一个位线连接到第一存储器单元。
9.按照权利要求8的器件，其中第一存储器单元和第二存储器单元连接到一个板线。
10.按照权利要求8的器件，其中第一存储器单元和第二存储器单元分别连接到独立的板线。
11.按照权利要求9的器件，其中，第一访问晶体管的第一端连接到其中第一电极连接到所述一个位线的第一铁电体电容器的第二电极；第二访问晶体管的第一端连接到其中第一电极连接到所述一个位线的第二铁电体电容器的第二电极；第一访问晶体管的第二端和第二访问晶体管的第二端彼此共享，并且连接到板线。
12.按照权利要求10的器件，其中板线具有电源电压一半的被施加的固定电压。
13.一种铁电体随机存取存储器器件，具有矩阵结构的存储器单元阵列，在所述矩阵结构中，多个阵列单元以行和列重复地排列，所述阵列单元由多个存储器单元构成，所述器件的特征在于：
所述阵列单元包括：
第一存储器单元，它由通过第一字线使能信号操作的第一访问晶体管和在第一位线和第一访问晶体管之间连接的第一铁电体电容器构成；
第二存储器单元，它由通过第一字线使能信号操作的第二访问晶体管和在第二位线和第二访问晶体管之间连接的第二铁电体电容器构成，第二存储器单元与第一存储器单元相邻；
第三存储器单元，它由通过第二字线使能信号操作的第三访问晶体管和在第一位线和第三访问晶体管之间连接的第三铁电体电容器构成，第三存储器单元与第一存储器单元和第二存储器单元相邻；
第四存储器单元，它由通过第二字线使能信号操作的第四访问晶体管和在第二位线和第四访问晶体管之间连接的第四铁电体电容器构成，第四存储器单元与第一到第三存储器单元相邻。
14.按照权利要求13的器件，其中，第一到第四存储器单元连接到一个板线。
15.按照权利要求14的器件，其中，板线具有电源电压的一半的被施加的固定电压。
16.一种铁电体随机存取存储器器件，包括：
至少一个存储器单元，它由其中栅极连接到一个字线的访问晶体管和在所述访问晶体管和位线之间连接的铁电体电容器构成；
字线驱动器，耦接到字线和字线解码器，字线驱动器包括：
耦接在该字线和字线解码器之间的一晶体管，该晶体管响应于字线使能信号；该晶体管被配置为响应于具有等于第二电源电平的电平的该字线使能信号向该字线传递具有小于或等于来自字线解码器的第一电源的电平的电平的主字线信号，第一电源电平小于第二电源电平。
17.按照权利要求16的器件，其中所述字线还连接到一个放电器件，所述放电器件用于响应于字线禁止信号而放电和禁止所述字线。
18.按照权利要求17的器件，其中主字线电压和字线的电压具有电源电压的电平。
19.按照权利要求16的器件，其中所述访问晶体管包括第一端和第二端，其中，第一端连接到所述铁电体电容器的第二电极，第二端连接到一个板线，所述铁电体电容器的第一电极连接到一个位线。
20.按照权利要求19的器件，其中所述字线使能信号具有外部电源电压的电平。
21.一种驱动方法，用于在具有基于多个存储器单元的矩阵结构的存储器单元阵列的铁电体随机存取存储器器件中写入数据，所述驱动方法包括：
向铁电体电容器施加被施加到由字线使能信号选择的访问晶体管的第一端的固定电压，因此向一个位线施加对应于在铁电体电容器中存储的数据的电压，所述铁电体电容器连接在所述位线和所述访问晶体管的第二端之间；
在读出放大器中读出放大施加到所述位线的电压；
向所述位线施加对应于写入的数据的电压，以在铁电体电容器中存储所述数据；
禁止所述字线，并且将所述位线设置为地电压，
其中，响应于具有等于第二电源电平的电平的该字线使能信号向该字线传递具有小于或等于来自字线解码器的第一电源的电平的电平的主字线信号，第一电源电平小于第二电源电平。
22.按照权利要求21的方法，其中所述固定电压是通过连接到访问晶体管的一端的板线来施加的。
23.按照权利要求22的方法，其中通过板线施加的固定电压具有电源电压的一半的电平。
24.一种驱动方法，用于在具有基于多个存储器单元的矩阵结构的存储器单元阵列的铁电体随机存取存储器器件中读取存储的数据，所述驱动方法包括：
向铁电体电容器施加被施加到由字线使能信号选择的访问晶体管的第一端的固定电压，因此向一个位线施加对应于在铁电体电容器中存储的数据的电压，所述铁电体电容器连接在所述位线和所述访问晶体管的第二端之间；
在读出放大器中读出放大被施加到所述位线的电压，并且输出它；
禁止所述字线，并且将所述位线设置为地电压，
其中，响应于具有等于第二电源电平的电平的该字线使能信号向该字线传递具有小于或等于来自字线解码器的第一电源的电平的电平的主字线信号，第一电源电平小于第二电源电平。
25.按照权利要求24的方法，其中通过板线施加所述固定电压。
26.按照权利要求25的方法，其中通过板线施加的固定电压是电源电压的一半的电平。
CN2004100820257A 2003-12-22 2004-12-22 铁电体随机存取存储器器件和驱动方法 Expired - Fee Related CN1637929B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR94383/2003 2003-12-22
KR94383/03 2003-12-22
KR1020030094383A KR100597629B1 (ko) 2003-12-22 2003-12-22 강유전체 메모리 장치 및 그에 따른 구동방법

Publications (2)

Publication Number Publication Date
CN1637929A CN1637929A (zh) 2005-07-13
CN1637929B true CN1637929B (zh) 2011-03-16

Family

ID=34675894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100820257A Expired - Fee Related CN1637929B (zh) 2003-12-22 2004-12-22 铁电体随机存取存储器器件和驱动方法

Country Status (4)

Country Link
US (1) US7426130B2 (zh)
JP (1) JP2005182978A (zh)
KR (1) KR100597629B1 (zh)
CN (1) CN1637929B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955156B2 (en) 2016-04-20 2024-04-09 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745902B1 (ko) * 2005-10-24 2007-08-02 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치
CN100390901C (zh) * 2006-04-21 2008-05-28 北京大学深圳研究生院 铁电动态随机存储器单管单元阵列的编程方法
US7667997B2 (en) * 2007-12-27 2010-02-23 Texas Instruments Incorporated Method to improve ferroelectronic memory performance and reliability
KR20090090597A (ko) * 2008-02-21 2009-08-26 삼성전자주식회사 강유전체 메모리 소자 및 그 제조 방법
JP5185098B2 (ja) * 2008-12-22 2013-04-17 株式会社東芝 強誘電体メモリ
US8724367B2 (en) * 2010-12-30 2014-05-13 Texas Instruments Incorporated Method and apparatus pertaining to a ferroelectric random access memory
US8717800B2 (en) * 2010-12-30 2014-05-06 Texas Instruments Incorporated Method and apparatus pertaining to a ferroelectric random access memory
US9767879B2 (en) * 2015-02-17 2017-09-19 Texas Instruments Incorporated Setting of reference voltage for data sensing in ferroelectric memories
US10373665B2 (en) * 2016-03-10 2019-08-06 Micron Technology, Inc. Parallel access techniques within memory sections through section independence
KR102506791B1 (ko) * 2016-09-05 2023-03-08 에스케이하이닉스 주식회사 파워 분배 네트워크 개선을 위한 반도체 장치
US10504909B2 (en) * 2017-05-10 2019-12-10 Micron Technology, Inc. Plate node configurations and operations for a memory array
US10074422B1 (en) * 2017-06-13 2018-09-11 Cypress Semiconductor Corporation 2T1C ferro-electric random access memory cell
CN109087674A (zh) 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电内存及其数据读取、写入与制造方法和电容结构
CN107946461B (zh) * 2017-11-17 2021-10-19 南方科技大学 一种铁电阻变存储器及其写入方法、读取方法和制备方法
US10529410B2 (en) 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10818334B2 (en) * 2018-06-26 2020-10-27 AUCMOS Technologies USA, Inc. Ferroelectric memory array with variable plate-line architecture
US11232838B2 (en) * 2020-01-24 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric FET-based content addressable memory
US11309034B2 (en) * 2020-07-15 2022-04-19 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11688457B2 (en) * 2020-12-26 2023-06-27 International Business Machines Corporation Using ferroelectric field-effect transistors (FeFETs) as capacitive processing units for in-memory computing
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11705185B2 (en) * 2021-06-29 2023-07-18 Micron Technology, Inc. Apparatus for differential memory cells
US11735249B2 (en) * 2021-06-29 2023-08-22 Micron Technology, Inc. Sensing techniques for differential memory cells
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US11903219B1 (en) 2022-03-07 2024-02-13 Kepler Computing Inc. Multi-element ferroelectric gain memory bit-cell having stacked and folded planar capacitors
US11749329B1 (en) * 2022-05-20 2023-09-05 Micron Technology, Inc. Off-state word line voltage control for fixed plate voltage operation
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724283A (en) * 1996-06-14 1998-03-03 Motorola, Inc. Data storage element and method for restoring data
US5774392A (en) * 1996-03-28 1998-06-30 Ramtron International Corporation Bootstrapping circuit utilizing a ferroelectric capacitor
US5978250A (en) * 1996-12-13 1999-11-02 Samsung Electronics Co., Ltd. Ferroelectric memory devices having reconfigurable bit lines and methods of operating same
US6560138B2 (en) * 2000-03-24 2003-05-06 Fujitsu Limited Semiconductor memory device with reduced power consumption and with reduced test time

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873664A (en) 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US5406510A (en) * 1993-07-15 1995-04-11 Symetrix Corporation Non-volatile memory
JPH08203266A (ja) * 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
JPH1011977A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体記憶装置
US5978251A (en) 1997-11-14 1999-11-02 Ramtron International Corporation Plate line driver circuit for a 1T/1C ferroelectric memory
KR100363104B1 (ko) * 1998-10-28 2003-02-19 주식회사 하이닉스반도체 강유전체 기억소자의 셀 구조
KR100291182B1 (ko) 1998-10-28 2001-07-12 박종섭 강유전체메모리장치
JP2000187990A (ja) 1998-12-24 2000-07-04 Nec Corp センスアンプ回路及びそれを用いた記憶装置並びにそれに用いる読出し方法
JP4421009B2 (ja) 1999-06-02 2010-02-24 株式会社東芝 強誘電体メモリ
JP3319437B2 (ja) * 1999-06-04 2002-09-03 ソニー株式会社 強誘電体メモリおよびそのアクセス方法
US6137711A (en) 1999-06-17 2000-10-24 Agilent Technologies Inc. Ferroelectric random access memory device including shared bit lines and fragmented plate lines
KR100339413B1 (ko) * 1999-08-16 2002-05-31 박종섭 불휘발성 강유전체 메모리 소자의 구동회로
KR100314472B1 (ko) * 1999-09-04 2001-11-22 한신혁 강유전체 메모리
KR100407578B1 (ko) * 2001-01-08 2003-12-01 삼성전자주식회사 강유전체 메모리 장치
KR100434317B1 (ko) * 2001-06-30 2004-06-04 주식회사 하이닉스반도체 강유전체 메모리 및 그의 구동 방법
US6574134B1 (en) * 2002-01-18 2003-06-03 Macronix International Co., Ltd. Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774392A (en) * 1996-03-28 1998-06-30 Ramtron International Corporation Bootstrapping circuit utilizing a ferroelectric capacitor
US5724283A (en) * 1996-06-14 1998-03-03 Motorola, Inc. Data storage element and method for restoring data
US5978250A (en) * 1996-12-13 1999-11-02 Samsung Electronics Co., Ltd. Ferroelectric memory devices having reconfigurable bit lines and methods of operating same
US6560138B2 (en) * 2000-03-24 2003-05-06 Fujitsu Limited Semiconductor memory device with reduced power consumption and with reduced test time

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP平10-302481A 1998.11.13
说明书0016-0019、附图1,3.
说明书第2栏45-67行,第4栏32-50行、附图1.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955156B2 (en) 2016-04-20 2024-04-09 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays

Also Published As

Publication number Publication date
US7426130B2 (en) 2008-09-16
KR20050062716A (ko) 2005-06-27
US20050135143A1 (en) 2005-06-23
KR100597629B1 (ko) 2006-07-07
CN1637929A (zh) 2005-07-13
JP2005182978A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
CN1637929B (zh) 铁电体随机存取存储器器件和驱动方法
EP1154436B1 (en) Semiconductor memory device
KR100351594B1 (ko) 강유전체 메모리 및 반도체 메모리
US6728128B2 (en) Dummy cell structure for 1T1C FeRAM cell array
US6775172B2 (en) Nonvolatile ferroelectric memory and method for driving the same
JP2003151265A (ja) 不揮発性強誘電体メモリ装置並びにその駆動方法
US6504748B2 (en) Ferroelectric random access memory device
US6240007B1 (en) Nonvolatile ferroelectric memory device having global and local bitlines and split workline driver
CN100530421C (zh) 具有板线控制电路的铁电存储器件及其操作方法
JPH10302469A (ja) 半導体記憶装置
US6201727B1 (en) Nonvolatile ferroelectric random access memory device with segmented plate line scheme and a method for driving a plate line segment therein
US6972983B2 (en) Increasing the read signal in ferroelectric memories
US6721199B2 (en) Nonvolatile ferroelectric memory device and method for operating main bitline load controller thereof
US6856535B2 (en) Reference voltage generator for ferroelectric memory
CN100433183C (zh) 铁电存储器及其电压施加方法
US6906945B2 (en) Bitline precharge timing scheme to improve signal margin
US7120045B2 (en) Reference voltage generating apparatus for use in a ferroelectric random access memory (FRAM) and a driving method therefor
US20050146913A1 (en) Zero cancellation scheme to reduce plateline voltage in ferroelectric memory
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
KR100622757B1 (ko) 불휘발성 강유전체 메모리 장치
KR100568861B1 (ko) 레퍼런스 전압 발생 회로를 갖는 강유전체 메모리 장치
US6903959B2 (en) Sensing of memory integrated circuits
JP2005100487A (ja) 半導体記憶装置の駆動方法
KR19990026117A (ko) 강유전체 메모리 셀을 구비한 불 휘발성 메모리 장치
KR19990021586A (ko) 강유전체 메모리 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20141222

EXPY Termination of patent right or utility model