CN1652665A - 制造利用x光识别基准的内层板和印刷线路板的方法 - Google Patents

制造利用x光识别基准的内层板和印刷线路板的方法 Download PDF

Info

Publication number
CN1652665A
CN1652665A CNA2004100997308A CN200410099730A CN1652665A CN 1652665 A CN1652665 A CN 1652665A CN A2004100997308 A CNA2004100997308 A CN A2004100997308A CN 200410099730 A CN200410099730 A CN 200410099730A CN 1652665 A CN1652665 A CN 1652665A
Authority
CN
China
Prior art keywords
benchmark
parts
inner plating
paper tinsel
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100997308A
Other languages
English (en)
Other versions
CN100536636C (zh
Inventor
W·J·伯兰德
S·弗古逊
D·马居达
M·C·斯诺格林
R·H·斯诺格林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1652665A publication Critical patent/CN1652665A/zh
Application granted granted Critical
Publication of CN100536636C publication Critical patent/CN100536636C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

在制造期间具有高密度基准的内层板。在没有蚀刻去除部分内层板以暴露基准的情况下，可以利用X光识别该基准。

Description

制造利用X光识别 基准的内层板和印刷线路板的方法
相关申请
本申请涉及以下案卷：代理人案卷目录号为EL-0495所指定的、于2002年10月11日在美国专利商标局申请的美国临时申请序列号为60/418045的、现在已转为2003年8月29日在美国专利商标局申请、名称为“共烧结陶瓷电容器和用于形成用在印刷线路板中的陶瓷电容器的方法”的美国国家申请序列号为10/651367的申请；代理人案卷目录号为EL-0496所指定的、于2002年12月13日申请的美国临时申请序列号为60/433105的、现在已转为于2003年9月16日在美国专利商标局申请、名称为“具有低电感嵌入式电容器的印刷线路板和制造该印刷线路板的方法”的美国国家申请序列号为10/663551的申请；代理人案卷目录号为EL-0497所指定的、于2003年3月7日申请、名称为“具有电容器的印刷线路板和制造该印刷电路板的方法”的美国申请序列号为60/453129的申请；代理人案卷目录号为EL-0499所指定的、于2003年9月18日申请、名称为“高公差嵌入式电容器”的美国申请序列号为10/664638的申请。
背景
技术领域
本技术领域是内层印刷线路板中部件(features)的对准。更具体地，本技术领域包括部件的X光校准，该部件被埋入它们的电气终端和其他的结合线路。
背景技术
在印刷线路板(PWB)中埋入无源电路元件和其他部件的操作允许减小电路尺寸、提高电路性能并将附加的半导体放置在线路板表面。诸如无源电路元件和其他元件的部件通常地埋入在堆叠并由互连线路连接的板中，该板的堆叠形成该印刷线路板。该板通常被称为“内层板”。
无源电路元件可由多种方法制造。例如，诸如电阻的“箔上形成(formed-on-foil)”元件就是通过有选择地将厚膜电阻设置在金属箔上而形成。通过沉积厚膜电介质和导体的组合将电容形成在箔上。这样的元件可以在厚膜焙烧条件下焙烧或在低温下凝固。然后，将所得到的无源元件层压到电介质再层压到一第二箔，从而形成内层板。该箔设置在内层板的外部，并且用于形成线路。
通过在内层板的外部上光刻该箔以形成线路然后堆叠和层压这些板，而形成印刷线路板。为了合适地互连印刷线路板中堆叠板的线路，该线路必须精确地定位在内层板上。通过在每个内层板中的特定位置冲压记录孔来形成线路并且采用记录针定位光刻工具(photo-tool)。采用该光刻工具将线路成像在板的外部。因此，在层压成型期间内层板的线路被正确地安装。
在内层板中埋入的线路、元件和其他部件还必须精确地互连到内层板外部上的线路。然而，这个安装工艺是困难的，因为埋入的部件看不见。安装工艺包括基准(fiducials)的采用，该基准作为在内层板中的位置定位器。在内层板的形成期间埋入部件的同时，将该基准印刷在箔上。为了暴露基准，箔容纳该基准的区域在基准附近被选择性地蚀刻去除。然后，在内层板中的相对于目前可见的基准的已知位置上冲压记录孔。该记录孔用来定位光刻工具以进一步蚀刻箔从而在内层板的外部形成线路。
考虑到具有内层板其他线路的埋入部件的安装，蚀刻去除箔以暴露基准。然而，该蚀刻工艺增加了安装工艺的时间和成本。
概要
根据第一实施例，一种制造内层板的方法，包括在金属箔上形成部件和基准。基准的位置用于将埋入的部件与内层板的线路对准。X光用来确定基准的位置，其可穿过金属箔识别。在一实施例中，基准由厚膜胶形成，该胶包括诸如钨的高密度元件。
根据第一实施例，当构成印刷线路板时，埋入的部件可以被精确地对准到线路。因为基准的位置可以用X光确定，所以不需要蚀刻去除部分内层板以暴露基准。
当读了下面参考下列附图的实施便的详细的说明后，本领域技术人员将理解本发明的上述优点。
根据惯例，下面讨论的附图的各个部件不必度量。附图中的各个部件和元件的尺寸可以扩大或减小以更清楚地解释本发明的实施例。
附图说明
图1A是根据第一实施例制造内层板的第一阶段的俯视平面图；
图1B是沿图1A中的线1B-1B切开的正面截面图；
图1C是根据第一实施例制造内层板的第二阶段的正面截面图；
图1D说明了在第一实施例的制造期间得到的基准的X光图像；
图1E说明了在第一实施例的制造期间在内层板中冲压记录孔；
图1F是在并入印刷线路板之前、完成的内层板的正面截面图；
图2是印刷线路板的部分正视截面图。
具体实施方式
本发明的实施例指导制造内层板的方法和用该内层板形成印刷线路板的方法。内层板包括基准，其用来排列电气终端和埋入部件用结合线路。例如，该部件可以是在印刷线路板中箔上形成(formed-on-foil)元件和埋入元件或线路。该基准具有这样的形状和密度，以致于可采用X光穿过内层板的金属箔来识别它们。
根据第一实施例，通过采用含高密度材料的胶将基准印刷在金属箔上，从而形成内层板。可以在埋入部件印刷在箔上之前或之后印刷该基准。高密度胶基准的位置可以采用X光穿过金属箔来识别。根据第一实施例制造内层板的方法在下面参考图1A-1E来描述。
图1A是制造内层板的第一阶段的俯视平面图。图1B是沿图1A中的线1B-1B切开的截面图。在图1A和图1B中，提供金属箔10。该箔10是在工业中广泛采用的类型。例如，该箔10可以是铜、铜-不变钢-铜、不变钢、镍、镍涂层铜或其他金属。优选的箔包括主要包含铜的箔，例如反向处理铜箔、双重处理铜箔和在多层印刷电路板工业中常使用的其他铜箔。该箔10的厚度可以在例如大约1-100微米的范围内，优选地是3-75微米，最优选地是12-36微米，相当于大约1/3盎斯(oz)到1盎斯之间的铜箔。
基准20形成在箔10上。该基准20例如可通过丝网印刷形成。该基准20这样形成，以致于采用X光穿过内层板的金属箔可以识别它们。该基准20可在一个或多个丝网印刷步骤中形成。该基准20的尺寸和厚度的例子将在下面的1-4实施例中详细讨论。
接下来，部件12形成在箔10上的相对于基准20位置的已知位置。在图1A和1B中示出的部件12是电阻，但根据本发明的原则任何其他形式的电路或元件都可以形成在箔10上。例如，诸如电容的无源电路元件也可以形成在箔10上。如果部件12是电阻，那么电阻12例如可通过丝网印刷厚膜胶形成，该厚膜胶在本技术领域中已知的。如果形成的是电容，那么可以利用箔10形成第一电极，可以利用已知的工艺和材料在箔10上形成附加电介质和导电层。其他部件也可形成在箔10上。
得到的产品在厚膜焙烧条件下焙烧。可以同时或在分开的步骤中焙烧基准20和部件12。焙烧之后，可以在部件12和基准20之上形成封装25。该封装25用于防止基准20黑氧化过程。黑氧化过程是酸化化学过程，其导致铜氧化并且产生氧化面膜。当采用铜箔10时，该氧化表膜从而在层压期间提高了箔10对于环氧半固化片的粘性。然而，黑氧化过程可以溶解例如钨的金属，该金属用在基准20的某些实施例中。该封装可以是有机系统，例如环氧化物，其可印刷在基准之上并且在100℃和200℃之间的温度下硬化，从而达到想到的特性。该封装也可以是厚膜玻璃混合物，其特性通过在厚膜焙烧条件下焙烧而得到。可采用相同的封装25印刷在部件12和基准20之上，并且部件12可单独印刷封装。
图1C是制造内层板的第二阶段的正面截面图。参考图1C，图1B中得到的产品被层压到电介质材料30。图1C中，箔10的元件表面侧被层压到电介质30。例如，在标准印刷线路板工艺中可采用FR4半固化片执行层压。例如可以采和106环氧半固化片。合适的层压条件是在抽空到28英寸汞柱的真空室中，在208表压下185℃持续1小时。硅橡胶压垫和平滑的PTFE填充玻璃释放片可以与箔10接触从而防止环氧化物与叠层板粘合到一起。可以将金属箔40应用到层压材料30以为制造线路提供第二表面。
层压之后，得到的产品被传送到X光钻机。X光钻机利用X光定位基准20。图1D一般性地示出了通过X光该层压的产品而得到的图像。基准20可以具有这样的形状尺寸和密度，以致于可采用X光穿过箔10或40来检测它们。部件12没有这样的密度，这样的密度足以从金属箔10或40中区分而在X光图像中显像。
图1E说明了在层压产品中记录孔35的形成。利用基准20的位置来定位该层压产品，所以记录孔35可以形成在相对于埋入层压产品中的任何部件的已知位置。记录孔35可以通过例如打孔或冲压形成。
图1F是蚀刻箔10和40之后(附图标记10和40在图1E中没有出现)层压产品的截面图。内层板100通过蚀刻工艺得到。电阻终端50由箔10形成，附加线路42由箔40形成。在形成终端50和线路42中，将感光性树脂应用到箔10、40，感光性树脂被成像显影，箔10、40被蚀刻并且利用标准印刷线路板工艺条件使感光性树脂成条带状。利用光刻工具使箔10、40成像。利用记录孔35连同记录针定位光刻工具。该定位步骤确保了，成像工艺和随后的蚀刻工艺产生与部件12精确地对齐的元件箔终端50和相关的线路。
根据上述实施例，蚀刻步骤不需暴露基准20，而在已知的定位方法中是要求的。
图2示出了印刷线路板1000的部分正视截面图。印刷线路板1000包括内层板1100和附加内层板1200、1300……。图1F中的内层板100并入印刷电路板1000之后，该内层板1100示意性地表示该内层板100。印刷线路板1000还可以包括电源层和接地层(未示出)。如图所示，示例性的设备D结合到连接线路1021、1022。例如，设备D可以是半导体芯片。该连接线路1021、1022也连接到部件12，其可代表内层板100的任何部件12。例如，部件12可以是连接到设备D的电容器。
用于形成印刷线路板1000的内层板可以以层压工艺层压到一起。形成在内层板上的记录孔35(图1F中示出)可以与记录针一起使用，从而在层压工艺中定位板。根据本发明，记录孔的形成不需要蚀刻暴露基准。可以采用例如电介质半固化片将内层板结合在一起。印刷线路板1000可以在多个阶段层压。例如，为了形成最终的印刷线路板1000，内层板的组件可以被处理或分层，随后一个或多个组件可以被层压到一起。
例如，可以在所有内层板层压到一起以后，形成连接线路1021、1022。可替换地，可以在将所有的内层板1100、1200、1300……结合成完整的印刷线路板1000之前，在内层板的组件中或在单个板中形成连接线路。
内层板之间的连接线路可以包括，例如，一个或多个导电通孔，延伸穿过所有或部分印刷线路板1000。在图2中，连接线路1021、1022延伸穿过整个印刷线路板1000，并且具有通孔导电孔形式。例如可以通过激光或机械地穿过层压的内层板钻孔来形成连接线路1021、1022。然后，给该孔镀上金属材料。得到的导电通孔1021、1022，其延伸穿过整个印刷线路板1000，典型地被称为“电镀通孔”，并且通常在所有的内层板层压到一起之后形成。
连接线路还延伸穿过内层板的组件或穿过单个板。仅延伸穿过部分印刷线路板1000的导电通孔通常被称为“掩埋通路”。在内层板组件通过层压并入印刷线路板之前，通常穿过内层板组件钻出和电镀掩埋通路。形成在单个内层板中的小尺寸导电通孔通常被称为“微孔”，并且可以被用来例如终止内层板内的电容。
所有互连形成并且内层板或单个内层板的所有组件层压到一起以及形成外层之后，印刷线路板1000完成。在图2中，印刷线路板1000示例性地包括在堆叠结构中的内层板1100、1200、1300……，其被层压并且被连接线路1021、1022连接。然而，根据本发明印刷线路板中可以包括任何数量的内层板。另外，图2中只示出了印刷线路板1000的小部分，印刷线路板1000中可有更多的部件和连接线路。
每个内层板可以具有不同的设计，包括电路元件的不同安装。术语“内层板”并不意味着该板必须是被夹在印刷线路板1000的内部，该内层板也可以位于印刷线路板1000的端部。
上述实施例中示出的基准20可以具有，允许可靠地识别穿过内层板l00的基准20的任何厚度、密度和形状。通常，基准20应该具有相对高的密度。在基准20中高密度材料的使用允许X光穿过低密度层来识别基准的位置，该低密度层例如是板100中用于形成部件的箔。
在一实施例中，基准20由高密度胶形成。在电子材料工业中，术语“胶”通常是指厚膜合成物。通常，厚膜胶包括陶瓷、玻璃、金属或其他固体的细微分开的粒子，其在溶解于有机媒介中的聚合物中分散，该有机媒介包括增塑剂、分散剂和有机溶剂的混合物。在前中的玻璃例如可以是，Ca-Al硼硅酸盐、Pb-Ba硼硅酸盐、Pb硼硅酸盐、Mg-Al硅酸盐、稀土硼酸盐和其他类似的玻璃混合物。媒介通常包括非常少量的树脂，例如高分子量的乙基纤维素，其中只有少量必需产生适合丝网印刷的粘性。固体与媒介混合，然后在三滚筒碾磨机中分散以形成适合丝网印刷的胶状混合物。任何本质惰性的液体可以作为媒介使用。例如，各种有机液体，无论有无加厚和/或稳定剂和/或其他普通的添加剂，都可用作媒介。
高密度胶的一实施例包括钨粉和少量的玻璃，其分散在有机媒介中。有机媒介在氮气中可很好的烧尽。该胶特别适合与铜箔一起使用。含高密度胶的钨可以这样制造，例如在丝网印刷介质中分散钨粉。高温焙烧之后，玻璃粉是一种添加剂，可促进其与钨粉的凝聚以及钨粉与铜箔的粘合。
基准20可以具有与形成在箔10上的部件12相同或稍大一点的厚度(见图1B)。这种设置是合适的，因为这样才可采用丝网印刷工艺。对于X光检测有利的、干燥后的基准厚度通常是15微米或更大。
包括高密度金属的胶典型地适合于形成基准。高密度金属通常被限定为具有16g/cc或更高的密度。高密度金属的例子有：钨、铱、铂、铼、钽、锇、铀或金。
钨是用于形成基准的优选金属，因为其不能与铜合金。当包括钨的基准形成在铜衬底上时，在铜和钨之间具有突变的界面，其允许通过X光的基准的更好检测。而且细粉形式的钨还相对便宜和有效。
钨的细粉形式可以结合到媒介中以形成可印刷的胶。含胶的钨，例如，可以通过将钨粉与玻璃粉混合形成。如果在内层板的制造期间焙烧，胶中的玻璃形成钨和铜衬底之间的粘合剂。合适的焙烧湿度可以在大约900℃的范围内。
含钨的胶还可以配制为“聚合厚膜”胶混合物。这样的聚合厚膜胶混合物可以包括大量的钨，例如分散在环氧媒介系统中的重量大于80％。当聚合厚膜元件形成在铜箔上时，聚合厚膜钨胶是优选的。该聚合厚膜钨胶可以在150-200℃、约1/2-1小时下固化，例如使沉积的胶固化和硬化。含钨的聚合厚膜胶可防止黑色氧化过程。
下面的例子将描述本发明的实施例。
例子1
形成胶的成分如下：
媒介                    8.85％
TEXANOL溶剂           5.23％
玻璃粉                  27.50％
钨粉                    58.42％
媒介由11％的乙基纤维素N200溶解在89％的TEXANOL中组成，TEXANOL可从Eastman Chemical Co.得到。玻璃粉由5.4％的SiO2、4.1％的Al2O3、78.1％的PbO和12.4％的B2O3组成，并且被研磨到约1微米的粒子尺寸。玻璃粉软化点是约472℃。钨粉的直径为1-5微米。无机固体含量(玻璃和钨粉)为85.92重量％。
含钨的胶用来印刷环形基准，该基准具有约1cm的外径和1/2cm的内径。基准印刷到1盎司(36微米)的铜箔上，该铜箔上印刷有无源陶瓷元件。这种设置通常在图1A中示出。环形基准印刷在相对于无源陶瓷元件位置的特定位置。在印刷无源陶瓷元件之前，在铜箔上的与无源陶瓷元件的同一侧印刷基准。
含钨的胶的干燥后的印刷厚度约为21微米。在900℃的氮气中将铜箔上的无源陶瓷部件和含钨的基准最多焙烧10分钟。焙烧后的含钨的胶具有与铜箔的好粘性。环氧保护封装被应用到无源陶瓷元件和印刷的基准。箔的元件侧表面被层压到电介质半固化片和另一铜箔，如图1C所示。
基准可清楚地被X光识别。识别了该基准位置之后，在所需的位置钻出与记录针一起使用的记录孔。蚀该箔之后，相对于元件的终端位置就可被很好地找到。
例子2
形成胶的成分如下：
媒介                          16.65％
TEXANOL溶剂                 4.37％
玻璃粉                        25.26％
钨粉                          53.72％
媒介由11％的溶解在89％的TEXANOL中的乙基纤维素N200组成。玻璃粉由5.4％的SiO2、4.1％的Al2O3、78.1％的PbO和12.4％的B2O3组成，并且被研磨到约1微米的粒子尺寸。玻璃粉软化点是约472℃。钨粉的直径为1-5微米。胶的无机固体含量为78.98重量％。
含钨的胶用来印刷环形基准，该基准具有约1cm的外径和1/2cm的内径。基准印刷到1盎司(36微米)的铜箔上，该铜箔上印刷有无源陶瓷元件。这种设置通常在图1A中示出。环形基准印刷在相对于无源陶瓷元件位置的特定位置。在印刷无源陶瓷元件之前，在铜箔上的与无源陶瓷元件的同一侧印刷基准。
含钨的胶的干燥后的印刷厚度约为15微米。在900℃的氮气中将铜箔上的无源陶瓷部件和含钨的基准最多焙烧10分钟。焙烧后的含钨的胶具有与铜箔的好粘性。环氧保护封装被应用到无源陶瓷元件和印刷的基准。箔的元件侧表面被层压到电介质半固化片和另一铜箔，如图1C所示。
在这种情况下，含钨的基准可被X光识别。然而，在对基准边缘的精确定位上有些下降，这增加了在寻找钻出记录孔的合适位置上的难度。
例子3
形成胶的成分如下：
媒介                      29.51％
TEXANOL溶剂             4.8％
玻璃粉                    21.01％
钨粉                      44.67％
媒介由11％的溶解在89％的TEXANOL中的乙基纤维素N200组成。玻璃粉由5.4％的SiO2、4.1％的Al2O3、78.1％的PbO和12.4％的B2O3组成，并且被研磨到约1微米的粒子尺寸。玻璃粉软化点是约472℃。钨粉的直径为1-5微米。含钨的胶的无机含量为65.68重量％。
含钨的胶用来印刷环形基准，该基准具有约1cm的外径和1/2cm的内径。基准印刷到1盎司(36微米)的铜箔上，该铜箔上印刷有无源陶瓷元件。这种设置通常在图1A中示出。环形基准印刷在相对于无源陶瓷元件位置的特定位置。在印刷无源陶瓷元件之前，在铜箔上的与无源陶瓷元件的同一侧印刷基准。
含钨的胶干燥后的印刷厚度约为10-12微米。在90℃的氮气中将铜箔上的无源陶瓷部件和含钨的基准最多焙烧10分钟。焙烧后的含钨的胶具有与铜箔的好粘性。环氧保护封装被应用到无源陶瓷元件和印刷的基准。箔的元件侧表面被层压到电介质半固化片和另一铜箔，如图1C所示。
在这种情况下，含钨的基准不可被X光识别，并且不能钻出记录孔。
例子4
形成胶的成分如下：
媒介                          8.85％
TEXANOL溶剂                 5.23％
玻璃粉                        20.92％
钨粉                          65.00％
媒介由11％的溶解在89％的TEXANOL中的乙基纤维素N200组成。玻璃粉由5.4％的SiO2、4.1％的Al2O3、78.1％的PbO和12.4％的B2O3组成，并且被研磨到约1微米的粒子尺寸。玻璃粉软化点是约472℃。钨粉的直径为1-5微米。含钨的胶的无机固体含量为85.92重量％。
含钨的胶用来印刷环形基准，该基准具有约1cm的外径和1/2cm的内径。基准印刷到1盎司(36微米)的铜箔上，该铜箔上印刷有无源陶瓷元件。这种设置通常在图1A中示出。环形基准印刷在相对于无源陶瓷元件位置的特定位置。在印刷无源陶瓷元件之前，在铜箔上的与无源陶瓷元件的同一侧印刷基准。
含钨的胶的干燥后的印刷厚度约为20-22微米。在900℃的氮气中将铜箔上的无源陶瓷部件和含钨的基准最多焙烧10分钟。焙烧后的含钨的胶具有与铜箔的差的粘性。环氧保护封装被应用到无源陶瓷元件和印刷的基准。箔的元件侧表面被层压到电介质半固化片和另一铜箔，如图1C所示。
在样品中保护有机封装不应用到钨胶，这样在黑色氧化过程期间，含钨的基准被蚀刻去除。
在有机保护封装应用到X光胶的情况中，层压了无源陶瓷元件之后，含钨的基准在黑色氧化处理中幸存下来并且被X光清楚地识别。因此，层压之后可以钻出X光记录孔。更高钨玻璃率的基准可被X光识别。
在上述的实施例中，电介质半固化件和层压材料可以是任何类型的电介质材料以及提供线路层之间绝缘的叠片，电介质材料例如，标准环氧树脂、高Tg环氧树脂、聚酰亚胺、聚四氟乙烯、氰酸酯树脂、充满树脂的系统、BT环氧树脂和其他树脂。
部件12可以是电容、电阻或其他电路组件或元件。也可以是诸如预成型的转接块(via bump)的部件，其需要与线路对齐。
在本说明中描述的实施例具有许多应用。例如，一个或多个电容实施例可用在有机印刷线路板、IC组件、去耦应用系统中这种结构的应用、诸如IC模块的设备或手动设备母板，以及其他系统中。
印刷线路板1000中的每个内层板可以具有不同的设计，包括线路元件不同的安装。
前述的说明解释和描述了本发明的优选实施例。可以理解，与上述教授和/或相关技术的技术或知识相匹配地，本发明能够在各种其他实施例、变形和环境中使用，并且本发明能够在此陈述的创造性概念的范围内改变或修改。
在上文描述的实施例中还企图解释，实施本发明的已知的最好的模式，以及使其他本领域技术人员能够利用在这些或其他实施例中的本发明以及由本发明的特定应用和使用所需的各种修改。因此，详细的说明并不意味着将本发明限定于在此公开的形式。同样，还意味着所附权利要求被解释为包括可替代的
实施例。

Claims (17)

1、一种制造内层板的方法，包括：
提供一金属箔；
在该箔上形成至少一个基准；
在该箔上形成至少一个部件；
在至少一个部件和至少一个基准上施加介质，从而将至少一个基准和至少一个部件埋入；
利用X光识别该至少一个基准的位置。
2、权利要求1的方法，其中提供金属箔包括：
提供一包括铜的箔。
3、权利要求1的方法，其中形成至少一个基准包括：
形成至少一个包括钨的基准。
4、权利要求3的方法，其中所述至少一个基准由胶形成，该胶包括：
玻璃；以及
重量比超过53％的钨。
5、权利要求3的方法，其中：
所述至少一个基准的干燥后印刷厚度是至少15微米。
6、权利要求1的方法，其中：
形成至少一个部件和形成至少一个基准包括至少一个焙烧步骤。
7、权利要求1的方法，其中：
形成至少一个基准包括厚膜聚合胶的固化。
8、权利要求1的方法，还包括：
在识别所述至少一个基准的位置之前，将第二箔施加到电介质；
根据所述至少一个基准的识别位置，在内层板中形成至少一个记录孔；
根据所述至少一个记录孔的位置定位光刻工具；
用所述光刻工具将箔成像；
蚀刻该箔，其中蚀刻得到埋入的至少一个部件的终端。
9、权利要求1的方法，其中：
所述至少一个部件包括至少一个电容或电阻。
10、权利要求1的方法，还包括：
在施加电介质之前，将封装施加到所述至少一个基准之上。
11、权利要求1的方法，其中：
所述电介质是半固化件。
12、一种印刷线路板，包括由权利要求1的方法形成的多个堆叠的内层板。
13、一种内层板，包括：
电介质；
至少一个部件，其至少部分地埋入电介质内；
至少一个基准，其至少部分地埋入电介质内，该基准包括从下列组中选择的至少一种元素，即：钨、钽、金、铱、铼、锇、铀和铂；以及
至少一个导电终端或接合线路，其与电介质接触并且电连接到所述至少一个部件。
14、权利要求13的内层板，其中：
所述至少一个基准还包括玻璃。
15、权利要求13的内层板，其中：
所述至少一个部件包括至少一个电容和电阻。
16、权利要求13的内层板，还包括：
设置在所述至少一个部件和电介质之间的封装。
17、一种印刷线路板，包括多个堆叠的权利要求13的内层板。
CNB2004100997308A 2003-11-20 2004-11-19 制造利用x光识别基准的内层板和印刷线路板的方法 Expired - Fee Related CN100536636C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/718,044 2003-11-20
US10/718,044 US7178229B2 (en) 2003-11-20 2003-11-20 Method of making interlayer panels

Publications (2)

Publication Number Publication Date
CN1652665A true CN1652665A (zh) 2005-08-10
CN100536636C CN100536636C (zh) 2009-09-02

Family

ID=34435773

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100997308A Expired - Fee Related CN100536636C (zh) 2003-11-20 2004-11-19 制造利用x光识别基准的内层板和印刷线路板的方法

Country Status (6)

Country Link
US (2) US7178229B2 (zh)
EP (1) EP1534051B1 (zh)
JP (1) JP4551191B2 (zh)
KR (1) KR100687689B1 (zh)
CN (1) CN100536636C (zh)
TW (1) TWI347808B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103125151A (zh) * 2010-10-01 2013-05-29 名幸电子有限公司 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN108770240A (zh) * 2018-05-03 2018-11-06 江门崇达电路技术有限公司 一种pcb压合后快速识别出料号的工具及方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
JP2008016758A (ja) * 2006-07-10 2008-01-24 Adtec Engineeng Co Ltd 多層回路基板製造におけるマーキング装置
KR100882261B1 (ko) * 2007-07-25 2009-02-06 삼성전기주식회사 인쇄회로기판의 제조 방법 및 장치
CN101472404B (zh) * 2007-12-25 2011-12-07 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
US8921706B2 (en) * 2010-10-01 2014-12-30 Meiko Electronics Co., Ltd. Component-embedded substrate, and method of manufacturing the component-embedded substrate
TWI404472B (zh) * 2011-01-05 2013-08-01 Zhen Ding Technology Co Ltd 電路板之製作方法
US9526182B2 (en) 2011-10-31 2016-12-20 Meiko Electronics Co., Ltd. Component-embedded substrate manufacturing method
US9596765B2 (en) 2012-09-11 2017-03-14 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
EP2903399A4 (en) * 2012-09-26 2016-07-27 Meiko Electronics Co Ltd METHOD FOR MANUFACTURING INTEGRATED COMPONENT SUBSTRATE AND INTEGRATED COMPONENT SUBSTRATE MADE USING THE SAME
US8847078B2 (en) * 2012-09-27 2014-09-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2017175219A1 (en) * 2016-04-04 2017-10-12 Soreq Nuclear Research Center A method and a system for xrf marking and reading xrf marks of electronic systems
US11029267B2 (en) * 2016-04-04 2021-06-08 Security Matters Ltd. Method and a system for XRF marking and reading XRF marks of electronic systems
US20170323708A1 (en) * 2016-05-03 2017-11-09 Texas Instruments Incorporated Component sheet and method of singulating
JP2019165072A (ja) * 2018-03-19 2019-09-26 富士通株式会社 配線基板、半導体モジュール及び配線基板の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US179329A (en) * 1876-06-27 Improvement in combined portmanteaus and shawl-straps
US154592A (en) * 1874-09-01 Improvement in wooden shoes
US4190854A (en) 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
JPH02153589A (ja) 1988-12-05 1990-06-13 Ibiden Co Ltd 厚膜素子付プリント配線板
DE69218344T2 (de) * 1991-11-29 1997-10-23 Hitachi Chemical Co Ltd Herstellungsverfahren für eine gedruckte Schaltung
JP2985045B2 (ja) * 1994-11-30 1999-11-29 セイコープレシジョン株式会社 Ｘ線を用いた穴明け方法及びｘ線穴明け装置
JPH1051143A (ja) 1996-07-29 1998-02-20 Oki Purintetsudo Circuit Kk 多層プリント配線板の製造方法
KR100198460B1 (ko) * 1996-10-29 1999-06-15 이계철 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법
WO1998033366A1 (fr) 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
CN101094565A (zh) * 1997-12-11 2007-12-26 伊比登株式会社 多层印刷电路板的制造方法
JPH11330316A (ja) 1998-05-19 1999-11-30 Nec Tohoku Ltd 電子部品
US6317026B1 (en) * 1998-06-12 2001-11-13 Michael L Brodine Vehicle part identification system and method
JP3471616B2 (ja) * 1998-06-19 2003-12-02 松下電器産業株式会社 多層プリント配線板の製造方法
US6631551B1 (en) 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
JP2001022099A (ja) 1999-07-08 2001-01-26 Adtec Engineeng Co Ltd 露光装置
JP2001035946A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd 電子部品、この電子部品の認識方法およびこの電子部品を用いた電子機器
JP2001135941A (ja) 1999-08-26 2001-05-18 Matsushita Electric Works Ltd プリント配線板の製造方法
US6317023B1 (en) 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
JP3964085B2 (ja) 1999-12-09 2007-08-22 大日本印刷株式会社 プリント配線基板、及びプリント配線基板の製造方法
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP3946578B2 (ja) 2001-06-05 2007-07-18 大日本印刷株式会社 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
EP1265466A3 (en) 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP2003131401A (ja) * 2001-10-26 2003-05-09 Adtec Engineeng Co Ltd 多層回路基板製造におけるマーキング装置
US6860000B2 (en) 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103125151A (zh) * 2010-10-01 2013-05-29 名幸电子有限公司 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN103125151B (zh) * 2010-10-01 2016-09-07 名幸电子有限公司 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN108770240A (zh) * 2018-05-03 2018-11-06 江门崇达电路技术有限公司 一种pcb压合后快速识别出料号的工具及方法

Also Published As

Publication number Publication date
CN100536636C (zh) 2009-09-02
TWI347808B (en) 2011-08-21
JP4551191B2 (ja) 2010-09-22
KR20050049366A (ko) 2005-05-25
KR100687689B1 (ko) 2007-03-02
US7178229B2 (en) 2007-02-20
US20060101639A1 (en) 2006-05-18
EP1534051A1 (en) 2005-05-25
JP2005159345A (ja) 2005-06-16
TW200527993A (en) 2005-08-16
US7586198B2 (en) 2009-09-08
US20050111206A1 (en) 2005-05-26
EP1534051B1 (en) 2012-12-26

Similar Documents

Publication Publication Date Title
CN1652665A (zh) 制造利用x光识别基准的内层板和印刷线路板的方法
CN1293790C (zh) 元件内置模块及其制造方法
CN1812689A (zh) 多层电路基板及其制造方法
CN1263354C (zh) 部件内置模块及其制造方法
KR100478984B1 (ko) 절연 시트 및 다층배선 기판과 그 제조방법
EP0907205B1 (en) Semiconductor package and method for manufacturing the same
CN1056490C (zh) 制造印刷电路基板的方法和用该方法制造的基板
US20030124326A1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
CN1809251A (zh) 制造刚性的柔性印刷电路板的方法
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
KR101248738B1 (ko) 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
CN1577813A (zh) 电路模块及其制造方法
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1497627A (zh) 用于印刷线路板的共同烧制的陶瓷电容器及其制造方法
CN1337145A (zh) 多层印刷电路板及其制造方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
CN1717149A (zh) 电路化衬底
CN1489429A (zh) 制造电路板和通信设备的方法
CN101031981A (zh) 导电性糊剂和使用其制造多层印刷布线板的方法
CN1601713A (zh) 半导体装置的制造方法
CN1751547A (zh) 多层基板及其制造方法
JP2004146495A (ja) プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
JP2006186058A (ja) 部品内蔵モジュールとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20101119