CN1653874A - 多层集成电路封装 - Google Patents

多层集成电路封装 Download PDF

Info

Publication number
CN1653874A
CN1653874A CNA03811318XA CN03811318A CN1653874A CN 1653874 A CN1653874 A CN 1653874A CN A03811318X A CNA03811318X A CN A03811318XA CN 03811318 A CN03811318 A CN 03811318A CN 1653874 A CN1653874 A CN 1653874A
Authority
CN
China
Prior art keywords
layer
core layer
conductive region
built
contact body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03811318XA
Other languages
English (en)
Other versions
CN100441074C (zh
Inventor
博伊德·库马
迈克尔·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1653874A publication Critical patent/CN1653874A/zh
Application granted granted Critical
Publication of CN100441074C publication Critical patent/CN100441074C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Abstract

粘结材料被施加到金属核心层的表面上。从所述金属核心层的导电区域中去除所述粘结材料。在所述金属核心层的导电区域上提供金属接触体。所述金属核心层被层压到压印内建层，该内建层具有介电区域和导电区域，其中所述金属核心层的非导电区域被结合到所述内建层的介电区域，并且所述金属核心层的导电区域被结合到所述压印内建层的导电区域。

Description

多层集成电路封装
技术领域
本发明的实施方案一般涉及集成电路封装领域，更具体地，涉及用于创建多层集成电路封装的方法和装置。
在现有技术中，多芯片模块(MCM)是一类公知的集成电路封装，并且具有复合的多层结构，该复合的多层结构包括导电区域及非导电区域，这些区域被用来形成布线或电路线路以连接半导体器件，比如超大规模集成电路(VLSI)芯片和/或分立电路元件等。
背景技术
目前，使用各种多步骤工艺来制备集成电路封装。生产集成电路封装的成本随着完成集成电路封装所需步骤数目的增加而增加。当前，用于处理有机衬底(比如环氧树脂)的基本工艺是按照一系列依次的步骤进行的。例如，环氧树脂衬底被层压到铜薄片上。在铜薄片上施加光刻胶。使用照像工具在铜上曝光所想要的电路图案。对光刻胶进行显影以形成光刻胶掩模，并且所述铜层与光刻胶掩模一起被蚀刻，在没有被光刻胶掩模保护的区域中保留了附着在下面的环氧树脂衬底上的铜电路迹线(trace)。剥去光刻胶，并且对组件进行清洁(clean)。
通过机械或激光钻孔在衬底中形成通孔。对这些通孔进行清洁，并在其中填充金属以在衬底内提供通路(via)。如上所述，当前的工艺需要独立的步骤来形成铜迹线和通路，由此增加了生产成品电路封装的成本。由于必须对所创建的铜的每个深度都需要进行施加、固化和去除光刻胶，所以创建不同深度的电路迹线也需要独立的步骤。于是，随着组合后电路的复杂性增加，生产多层集成电路封装的成本也在快速上升。
目前创建通路的方法(比如机械或激光钻孔)使得需要焊盘(pads)，而通路本身并不能被直接置于铜迹线中。于是，由于需要分配空间给通路作为焊盘，电路板面积被浪费了。
前面对于处理有机衬底(比如环氧树脂)的描述对于陶瓷或其它材料来讲是类似的。需要系列独立的步骤来形成衬底上的通路和电路迹线，这样将导致成本上升和整体可靠性下降。
附图说明
以举例的方式对本发明进行图示说明，并且本发明不限于附图中的图形，在附图中相似附图标记表示类似的元件。
图1图示了内建层和金属核心层的组件；
图2A示出了内建层；
图2B示出了压印(imprinted)内建层；
图2C示出了填充有导电材料的压印内建层；
图3A示出了金属核心层；
图3B图示了以第一图案在其上施加有光刻胶的AlOx/Al核心层；
图3C图示了以第二图案在其上施加有光刻胶的AlOx/Al核心层；
图3D是平面化以后的AlOx/Al核心层；
图4图示了阳极化方法。
具体实施方式
在下面详细的说明中，阐述了许多具体的细节。但是，应该理解的是，本发明的实施方案在没有这些具体的细节的情形下也能够得以实施。在其它实例中，为了不使对本说明的理解变得模糊，没有详细地示出已经众所周知的电路、结构以及技术。所以，下面详细的说明不是出于限制意义的，并且本发明的范围仅仅由所附的权利要求书来确定。
通过阳极化或类似方法制得的金属核心层被层压到压印内建层(imprinted-builduplayer)，来创建多层的集成电路封装。使用压印和选择性阳极氧化方法减少了许多的步骤，这些步骤是用来创建各种深度的导电迹线、内建层中的通路以及创建核心层中镀金属的通孔的。按照这里所述的方法，同时在内建层的一侧或两侧上制备所述通路和任意数目的不同深度/大小的电路迹线。这省略了使用金属填充通路的单独步骤。在金属核心层中通过选择性阳极氧化创建了明晰的导电区域和非导电区域。导电区域和非导电区域的组合在金属核心层的一侧或两侧上形成电路迹线。如给定的集成电路封装设计所要求的那样，可以将附加金属核心层或附加内建层添加到该多层集成电路封装以创建附加的电路层。
每个内建层和每个金属层在它们各自的每一侧上都可以支承(support)电路迹线层以及附着到该电路迹线层上的有源或无源器件。于是，电阻器或电容器可以附着或结合在金属层或内建层的表面上。在各个实施方案中，这些有源或无源器件可以被安装到集成电路封装的外表面上或被包含在集成电路封装的各层之内。在下面的说明中，铝(Al)将被用作金属层。在其中所形成的非导电区域将是它的氧化物，氧化铝(AlOx)。
在一个实施方案中，图1图示了内建层和金属核心层组件100的横截剖视图。在图1中所示出的视图是组件的一部分。参考图1，核心层104包含由氧化铝(AlOx)制成的非导电区域或介电区域104a，以及由铝(Al)制成的导电区域104b。与核心层104相邻的是内建层102。内建层102包含介电区域102a及导电区域102b。在一个实施方案中，介电区域102a可以由液晶聚合物(LCP)制成，这种LCP比如是由罗杰斯(Rogers)公司生产的R/maxTM。在核心层104的AlOx区域104a和介电区域102a之间设置有粘结层106。粘结层106提供内建层102的AlOx区域104a与介电区域102a之间的结合。在一个实施方案中，粘结层106由低熔点液晶聚合物(LCPLM)制成。适当的LCPLM材料将取决于所选择用作LCP的材料，所述材料用于介电区域102a。能够适于被用作介电区域102a的其它材料的一些实施例有环氧树脂、聚乙烯以及其它热固性和热塑性聚合物。
在一个实施方案中，环氧树脂可以被用作内建层102的材料。在这个实施方案中，除了粘结层106不会在核心层104被层压到内建层102时被充分固化以外，粘结层106可以由与内建层102同样的环氧树脂来制备，这使得在层压过程中被加热时粘结层106仍然流动。
在Al区域104b和导电区域102b之间设置的是金属接触体108。该金属接触体108在表面110和表面112之间提供了电学上的连续性。Al区域104b可以起到核心层104中镀金属的通孔或通路的功能。Al区域104b与金属接触体108和导电区域102b组合在一起，提供了穿过组件100的全部厚度的通路的等同物。
金属接触体108可以是通过本领域周知的丝网印刷工艺施加到Al区域104b的一层焊膏。市场上可获得的焊膏可以用来作为金属接触体108。由3.5％的银组成的锡/银合金，以及其它可在内建层102的熔点之下熔化的焊膏都是适合的。在本发明另一个的实施方案中，金属接触体可以由处于挤压下的焊球，和/或由在核心层104和内建层102的层压中部分或完全熔化的焊球来制备。在本发明另一个的实施方案中，金属接触体108可以是使用加预应力的金属接触体来制备，该加预应力的金属接触体一旦置于层压压力条件下时，向相对的面施加接触压力。虽然已经针对本发明各种实施方案对金属接触体进行了说明，但是可以制造本发明的这样的实施方案，该实施方案包括以几种不同的技术来制备组件100内的金属接触体和/或粘结层106。于是，本发明所述的实施方案可以根据需要进行组合以获得所想要的结果，并且这些实施方案不是相互排斥的。
可以使用多种方法制备组件100。在本发明的一个实施方案中，粘结物106可以被施加到核心层104的一个表面上。然后通过激光烧蚀从Al区域104b的表面上去除粘结物106。或者，可以通过使用光刻加上化学蚀刻从Al区域104b的表面上去除粘结物106。采用该备选方法时，除了与打算要去除的Al区域104b接触的粘结物区域以外，在粘结层的表面上施加一层光刻胶。然后，化学刻蚀去除与Al区域104b接触的粘结层。可以在刚去除粘结物106的Al区域的表面上施加焊膏。在一个实施方案中，焊膏可以被丝网印刷到Al的表面上。或者，可以使用另外的机制作为金属接触体108以替代焊膏，比如用下面所述的加预应力的金属接触体。
将核心层104与内建层102对准，使得包含在102、104每层内的电路特征将根据每层的电路设计以设想的方式进行配合。如上所述，核心层104被层压到内建层102上。该层压可以在范围非常宽泛的条件下进行。精确的层压条件将取决于比如LCP、LCPLM粘结物、焊料的特定材料和/或其它在组件100内使用的金属接触手段。LCP/铜内建层102以及AlOx/Al核心层104的典型的层压条件是在每平方英寸200磅的压力、500华氏度下进行30分钟。在该实施例中，R/maxTM可以用作LCP。在层压期间，施加热和压力导致焊膏熔化，将Al区域104b粘结到导电区域102b。类似地，粘结层106使得AlOx区域104a被结合到介电区域102a。在另一个实施方案中，当使用一种备选的制备金属接触体108的形式时，在层压期间所施加的压力将使加预应力的金属接触体和/或焊球变形。在层压压力条件下，在核心层和内建层之间所获得的结合在Al区域104b和导电区域102b之间提供了压力，由此确保获得所需要的金属接触。
前面所述的各个层和区域包含有第三维度，其延伸进入图1的平面。根据本发明的各个实施方案，这些前面所述的各个层和区域可以与如图1所示长度不同。在图1中所呈现的视图没有为本发明暗示任何限制。于是，Al区域104b可以具有圆形横截面或任何给定设计所需的形状。导电区域102c可以与导电区域102b相接触，并且可以是一片连续的导电材料，比如铜。在另一个实施方案中，可以使用导电聚合物、焊料和其它导体来替代铜。导电区域102c可以是组件100内的第一层电路线路中存在的电路的部分，并且在112和110之间的导电路径提供了到其它电路线路平面的电学上的连续性，这些电路线路平面存在于组件100内不同的深度。组件100能够在每一个内建层或AlOx核心层上包含两个电路线路平面，但是为了保持图示说明简洁，在图1所呈现的视图中仅仅包括了最小数目的导电电路迹线102c、102b和104b。通常，如上所讨论的那样，在内建层102或核心层104两侧中的每一侧上都可以形成电路迹线或器件层。
                          内建层的形成
在图2A、2B和2C中图示了用于创建压印内建层(如图1中102所示的层)的方法。对于图2A，该方法起始于如图2A所示的内建材料层202。内建材料层202可以是前面结合图1所讨论的LCP，或可以是其它材料，比如环氧树脂。内建材料所需要的材料性质是能够承受和保持塑性变形的永久状态并具有电介质的电性质。
使用如图2B所示的上压印工具210a以及下压印工具210b在内建材料202的表面中压印图案。上压印工具210a沿着箭头212a所指示的方向移动。下压印工具210b沿着箭头212b所指示的方向移动。将压印工具压入内建材料202中形成空隙214和空隙216。在压印(embossing)操作期间所得到的系列空隙导致一个或多个电路线路(lines)在内建材料202中被模制出来(图2B)。一旦这些空隙中填充了导电材料(比如铜)并且表面被平面化(如下所述)时，这些空隙就成为电路线路。一旦通孔中填充了导电材料(比如铜)之后，由压印操作以及随后的表面清洁步骤所产生的通孔导致形成通路。
空隙216的宽度222典型的标称尺寸是5微米，深度是5到10微米(图2B和图2C)。内建层202典型的厚度是15-20微米。这些尺寸的变化是在本发明范围之内可以预见的。本发明并不受限于被压印到内建材料202中的尺寸。
压印工具210a和210b通常是由电镀的镍(Ni)或Ni合金制成。也可以使用其它的材料来制备压印工具。由于压印工具被用来使内建材料202变形，所以压印工具必须在可接受的磨损限度内保持压印力。因此，压印工具必须一定要由比用作内建层的材料更硬的材料制成。可接受的磨损限度将由给定的应用来确定。本发明并不受限于为压印工具210a和210b所选择的材料。在各个实施方案中，上压印工具或下压印工具可以被平坦的表面所替代。由此，可以在内建材料202上通过使用单个压印工具和平坦的表面来形成一层电路迹线。
在压印处理之后，必须对内建材料202的表面进行清洁(图2B)。在一个实施方案中，使用等离子方法对表面进行清洁和粗糙化。使用等离子清洁方法去除了表面材料的亚微米层。在压印处理期间，特定的压印特征(比如用于通路的通孔)将导致在空隙中留下材料的薄的薄片和/或碎屑，堵塞或部分堵塞空隙214，这些都必须在刻蚀处理期间被去除。在清洁处理之后，经溅射或通过将聚合物浸入到液体催化剂中来施加一层金属籽晶(seed)层。在溅射处理期间，铬铜合金(chrome-copper)可以用作溅射金属。
在另一个实施方案中，通过化学刻蚀使用高锰酸钠或高锰酸钾的湿法刻蚀对表面进行清洁和粗糙化。在浸入到液体催化剂期间，氯化钯的乳液被吸收到表面上，从而在内建层202的表面上留下了非常薄的一层钯。
接下来的过程是电镀处理，其中如图2C所示，导电材料(比如铜)被沉积到内建材料202中所有被留下的空隙214和216当中，结果使得导电材料218填充空隙214和216。在电镀处理之后，对表面202进行平面化得到了如图2C所示的层。可以使用本领域所周知的技术对图2C所示的层进行平面化。通过使用研磨刷、浸渍有压缩的有机纤维的研磨剂、砂纸或本领域中公知的等同物来对表面进行精确的研磨来获得内建层的平面化(图2C)。平面化从内建材料202的外表面上去除了所沉积的导电材料，而留下了在空隙214和216范围内的导电材料218(图2C)。本发明不受限于为清洁、粗糙化和/或金属化内建层所选择的材料或工艺。
                          核心层的形成
使用电化学阳极氧化(阳极化)来将Al转变为AlOx。在本发明的一个实施方案中，图3A、3B、3C和3D图示了通过将Al层部分阳极化来从Al层形成金属核心层的过程。将Al层暴露于阳极化处理使Al转变为电介质AlOx。使用在图3A、3B、3C和3D中示出的横截面视图显示了前后四种情况下在所述层内的Al和AlOx分布。该过程开始于导电层，即在该实施例中时间T1示出了Al层302a(图3A)。光刻胶304a、304b、306a和306b被施加到Al层302a上以防止在光刻胶区域下方出现阳极化。持续进行阳极化处理，直到已经形成了相前310(图3B)。现在，在图3B示出的层内，形成了明显不同的A1Ox区域308和Al区域302b。
图4显示了这样一种装置，在该装置中可以进行电化学阳极氧化。对于图4，容器401包含弱有机酸或无机酸溶液406，例如有硼酸、蚁酸、柠檬酸等，或它们的组合。在图中示出阴极402以及金属层404被浸入到溶液406中。金属层404起到阳极的功能。阴极402、阳极404、溶液406以及适当的电流源(未示出)的组合构成了伏打电池。通过将阴极402和阳极404置于不同的电势来将电流提供到系统上。在阳极化期间，阳极404的表面出现选择性的氧化，使得出现了导电区域转变为非导电区域。404的表面中的暴露区域，即没有被掩模区域408、410、412和414所覆盖的区域，被转变为非导电区域。在一个实施方案中，如前面针对图3A、3B、3C和3D所述的那样，铝是被用作制备导电区域的材料，并且铝在阳极化过程中被转换为非导电的AlOx。如果使用不同的金属材料来制备阳极中的导电区域，那么所转变得到的非导电区域将是该金属材料的各自的氧化物。
在本发明的各个实施方案中，可以对工艺参数进行调节以在核心层内得到所想要的导电和非导电区域的序列。在铝中可以形成两种类型的非导电区域：多孔和非多孔的区域。多孔层提供了所需要的非导电的介电性质。密实的区域起到屏障的作用，以保护导电区域免于受到当前在相邻的上层内正在进行的氧化处理的损害。应该注意的是，多孔或密实的区域可以在每个核心层中创建，并且可以单独或相互组合存在于给定核心层中。下面说明了几个非限制性的实施例，这些实施例可以被用于阳极化方法以创建多孔和非多孔层。
在以下的段落本发明的一个实施方案中，阳极404的金属成分被选择为铝。应该注意的是，如果阳极是由除铝以外的其它导电材料所制备而成的话，那么在这种情形中所转变得到的非导电区域将是该选择用于阳极的金属材料的各自的氧化物。
准备多组分的电解液，其中具有浓度为70克/升的草酸、40克/升的柠檬酸以及16克/升的硼酸。前面所列出的酸以1∶1∶1的比例进行混合，获得了pH值为1.5的电解液。在第一步骤中，以1-2伏/秒的电压梯度用40秒钟从0伏上升到大约40伏来进行阳极化。在第二步骤中，另一组工艺参数将电压相对恒定地保持在大约40伏约10-30分钟，直到建立一个1-2安培/平方分米范围内的电流密度为止。根据所述方法实现的阳极氧化将导致形成深度约为2-3微米的AlOx。或者，可以对电流密度进行监视以确定所获得的阳极化深度。例如，当电流密度下降到8-9毫安培/平方分米以下时，阳极氧化可以被终止。在实践中，要是初始非氧化的铝层的厚度足够厚，那么就可以获得厚度达到20微米的AlOx区域。如果允许阳极化处理一直进行直到电流密度测量结果大约为零为止，可以将铝层的整个厚度都氧化。
可以使用密实区域作为屏障，以防止随后的阳极处理改变那些位于屏障下面(或之下)的材料的特性。这里，提供下面使用屏障的非限制性实施例来说明采用本发明的一个实施方案来创建密实区域。该过程包括以下两个步骤。首先，以1-2伏的梯度以逐步的方式增加电压，约5分钟从0伏上升到300伏。其次，在恒定的电压150-300伏下进行约20分钟的氧化处理，直到电流密度从大约4微安培/平方分米逐步增加到0.05-0.07安培/平方分米。该电流密度与紧密区域的形成相关联，该紧密区域具有0.02-0.07微米的厚度。
在本发明的一个或多个实施方案中，可以使用光刻胶来创建Al的内部区域，该Al的内部区域与层的表面相分离。为了创建这样的特征，所述方法将通过去除光刻胶306a、306b、304a和304b(图3B)而进行。然后重新施加光刻胶掩模304a和304b以创建如图3C中的视图所示的掩模。重新开始阳极化，并持续将Al转变为AlOx。在图3B中，相前310改变为图3C中的相前312、314和316，由此创建与表面318或320中任何一个都不相接触的Al区域302c(图3D)。
Al区域302c延伸穿过层的整个宽度，并且是通过在进行阳极化过程中将光刻胶保持在由304a和304b指示的位置而创建的。通过组合前面所述的施加和去除光刻胶、以及剥离和重新开始阳极化处理来创建各种分布的AlOx和Al的各个步骤，本发明的各个实施方案都是可能的。在前面的讨论中，对于形成Al区域302c，其它系列的处理也可以得到同样的最终结果。例如，光刻胶306a和306b可以在第一阳极化过程中不存在，而在第二阳极化处理过程中出现。同样的结果得以实现，例如由302c所指示的与表面318和320相分离的Al区域。
在阳极化处理之后，使用本领域周知的常规化学处理去除光刻胶层，并且由此对表面318和320进行平面化。因为在阳极化过程中Al的体积增加并且膨胀，由此产生了非平坦的情形，所以需要平面化。可以使用另外的掩模和刻蚀工艺来减小AlOx层的厚度，使得Al区域在平面318和/或320中出现凸起。在层压期间，由Al区域提供的凸起将被挤压并且与内建层相邻的导电区域接触。这就是在前面部分提及的加预应力的金属接触的一个实施例。
在本发明的各个实施方案中，在核心层104以及内建层102中的多个区域将被用来制备集成电路封装，这些多个区域如(但不限于)由导电区域102c和介电区域102a(图1)所指示的那些区域，而且集成电路封装将被用来将一个或多个集成电路和/或无源或有源电路元件连接在一起。根据本发明的教导制备的集成电路封装可以在当前使用集成电路的任意场合中使用，例如手持摄像机、蜂窝电话、个人数字助理、膝上电脑、桌面电脑、桌边电脑、服务器等。
尽管已经根据几种实施方案对本发明进行了说明，但是本领域的普通技术人员将理解本发明并不限于所说明的实施方案，并且可以通过在所附权利要求书的范围内进行修改和变化来得以实现。因此，本说明书应被认为是说明性的，而非限制性。

Claims (29)

1.一种方法，包括：
将粘结材料施加到金属核心层上；
从所述金属核心层的导电区域中去除所述粘结材料；
在所述金属核心层的所述导电区域中提供金属接触体；以及
将所述金属核心层层压到内建层，所述内建层具有介电区域和导电区域，其中所述金属核心层的非导电区域被结合到所述内建层的所述介电区域，并且所述金属核心层的所述导电区域被结合到所述内建层的所述导电区域。
2.如权利要求1的方法，其中集成电路封装形成有四个或更多的电路层。
3.如权利要求1的方法，其中使用焊膏来制备所述金属接触体。
4.如权利要求3的方法，其中所述焊膏是丝网印刷的。
5.如权利要求1的方法，其中使用焊球来制备所述金属接触体。
6.如权利要求1的方法，其中使用加预应力的金属接触体来制备所述金属接触体。
7.如权利要求1的方法，其中将液晶聚合物层(LCP)用作所述粘结材料。
8.如权利要求1的方法，其中所述层压是在华氏500度、每平方英寸200磅下进行30分钟。
9.如权利要求1的方法，其中所述内建层的所述介电区域是液晶聚合物。
10.如权利要求1的方法，其中所述内建层的所述导电区域是铜。
11.如权利要求1的方法，其中所述金属核心层的所述导电区域是铝(Al)。
12.如权利要求1的方法，其中所述金属核心层的所述非导电区域是氧化铝(AlOx)。
13.一种方法，包括：
施加粘结材料到金属核心层，其中所述粘结材料被施加到所述金属核心层的非导电区域的表面；
在所述金属核心层的导电区域的表面之上提供金属接触体；以及
将所述金属核心层层压到内建层，所述内建层具有介电区域和导电区域，其中所述金属核心层的所述非导电区域的表面被结合到所述内建层的所述介电区域的表面，并且所述金属核心层的所述导电区域的表面被结合到所述内建层的所述导电区域的表面。
14.如权利要求13的方法，还包括使用激光烧蚀从所述金属核心层的所述导电区域的表面上去除所述粘结材料。
15.如权利要求13的方法，还包括使用锂化学刻蚀从所述金属核心层的所述导电区域的表面上去除所述粘结材料。
16.如权利要求13的方法，其中所述金属核心层的所述导电区域是铝(Al)。
17.如权利要求13的方法，其中所述金属核心层的所述非导电区域是氧化铝(AlOx)。
18.一种装置，包括：
具有非导电区域和导电区域的核心层，其中所述非导电区域是通过阳极化形成的；
具有介电区域和导电区域的内建层，其中所述内建层是通过对所述介电区域进行压印和金属化形成的；
粘结层，其中所述粘结层被用来将所述核心层粘结到所述内建层；以及
金属接触体，其中所述金属接触体在所述核心层的所述导电区域和所述内建层的所述导电区域之间提供电学上的连续性。
19.如权利要求18的装置，其中集成电路封装形成有四个电路层。
20.如权利要求18的装置，其中焊膏被使用来制备所述金属接触体。
21.如权利要求20的装置，其中所述焊膏是丝网印刷的。
22.如权利要求18的装置，其中焊球被使用来制备所述金属接触体。
23.如权利要求18的装置，其中加预应力的金属接触体被使用来制备所述金属接触体。
24.如权利要求18的装置，其中将液晶聚合物层(LCP)用于所述粘结材料。
25.如权利要求18的装置，其中所述核心层的所述介电区域是液晶聚合物。
26.如权利要求18的装置，其中所述核心层的所述金属区域是铜。
27.如权利要求18的装置，其中所述核心层的所述导电区域是铝(Al)。
28.如权利要求18的装置，其中所述核心层的所述非导电区域是氧化铝(AlOx)。
29.如权利要求18的装置，还包括：
存储器；
与所述存储器耦合的系统总线；以及
被嵌入到所述装置中的集成电路，其中所述装置处理数据。
CNB03811318XA 2002-03-29 2003-03-21 多层集成电路封装 Expired - Fee Related CN100441074C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/109,792 2002-03-29
US10/109,792 US6899815B2 (en) 2002-03-29 2002-03-29 Multi-layer integrated circuit package

Publications (2)

Publication Number Publication Date
CN1653874A true CN1653874A (zh) 2005-08-10
CN100441074C CN100441074C (zh) 2008-12-03

Family

ID=28453172

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03811318XA Expired - Fee Related CN100441074C (zh) 2002-03-29 2003-03-21 多层集成电路封装

Country Status (8)

Country Link
US (2) US6899815B2 (zh)
EP (1) EP1491078B1 (zh)
CN (1) CN100441074C (zh)
AT (1) ATE472242T1 (zh)
AU (1) AU2003225932A1 (zh)
DE (1) DE60333084D1 (zh)
MY (1) MY132766A (zh)
WO (1) WO2003086038A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262739B (zh) * 2006-07-31 2011-05-04 三洋电机株式会社 元件搭载用基板及其制造方法、以及半导体模块
CN106797700A (zh) * 2014-10-13 2017-05-31 德国贺利氏公司 优化的陶瓷基底上的金属材料的导体电路设计

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
KR100815361B1 (ko) 2007-01-31 2008-03-19 삼성전기주식회사 인쇄회로기판의 제조방법
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP2011014612A (ja) * 2009-06-30 2011-01-20 Ibiden Co Ltd 配線基板及び配線基板の製造方法
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8867219B2 (en) 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
KR102103375B1 (ko) 2013-06-18 2020-04-22 삼성전자주식회사 반도체 패키지
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146440A (en) 1978-04-03 1979-03-27 Burroughs Corporation Method for forming an aluminum interconnect structure on an integrated circuit chip
US5917157A (en) * 1994-12-12 1999-06-29 Remsburg; Ralph Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US6159586A (en) 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps
JP3514669B2 (ja) 1999-06-30 2004-03-31 三菱樹脂株式会社 金属ベースプリント配線板および金属ベース多層プリント配線板並びにその製造方法
JP4201436B2 (ja) 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
TWI226814B (en) * 1999-12-16 2005-01-11 Matsushita Electric Ind Co Ltd A removable film, a substrate with film, a process for forming the removable film and a process for the manufacturing of the circuit board
JP2001320171A (ja) 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US6585903B1 (en) * 2000-09-06 2003-07-01 Visteon Global Tech. Inc. Electrical circuit board and a method for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262739B (zh) * 2006-07-31 2011-05-04 三洋电机株式会社 元件搭载用基板及其制造方法、以及半导体模块
CN106797700A (zh) * 2014-10-13 2017-05-31 德国贺利氏公司 优化的陶瓷基底上的金属材料的导体电路设计

Also Published As

Publication number Publication date
US20030184987A1 (en) 2003-10-02
US6899815B2 (en) 2005-05-31
DE60333084D1 (zh) 2010-08-05
MY132766A (en) 2007-10-31
EP1491078B1 (en) 2010-06-23
US20050009353A1 (en) 2005-01-13
EP1491078A1 (en) 2004-12-29
ATE472242T1 (de) 2010-07-15
US7245001B2 (en) 2007-07-17
AU2003225932A1 (en) 2003-10-20
WO2003086038A1 (en) 2003-10-16
CN100441074C (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
JP4671802B2 (ja) めっき方法、半導体装置の製造方法及び回路基板の製造方法
JP3771867B2 (ja) 同一平面回路フィーチャを有する構造およびその製法
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US20030058629A1 (en) Wiring substrate for small electronic component and manufacturing method
TW200908827A (en) Wiring board with built-in component and method for manufacturing the same
JP2003264253A (ja) 半導体装置及びその製造方法
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
WO1990013990A2 (en) Circuit boards with recessed traces
CN1325262A (zh) 印刷电路板及其制造方法
CN100441074C (zh) 多层集成电路封装
JPH08307028A (ja) 回路カード及びその製造方法
US7543375B2 (en) Process for filling via hole in a substrate
KR100690480B1 (ko) 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법
US5884396A (en) Transfer flat type ball grid array method for manufacturing packaging substrate
JP2016066705A (ja) プリント配線板およびその製造方法
JP2009027125A (ja) 配線基板内蔵用部品及びその製造方法、配線基板
US7278205B2 (en) Multilayer printed wiring board and production method therefor
EP3235354B1 (en) Contacting embedded electronic component via wiring structure in a component carrier's surface portion with homogeneous ablation properties
JP4443349B2 (ja) 多層配線基板の製造方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
JPH08148782A (ja) 金属コア回路板
KR20150083401A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2003318534A (ja) 層間接続構造及びその形成方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20170321

CF01 Termination of patent right due to non-payment of annual fee