CN1659716B - 半导体设备、半导体电路及制造半导体设备的方法 - Google Patents

半导体设备、半导体电路及制造半导体设备的方法 Download PDF

Info

Publication number
CN1659716B
CN1659716B CN03813635XA CN03813635A CN1659716B CN 1659716 B CN1659716 B CN 1659716B CN 03813635X A CN03813635X A CN 03813635XA CN 03813635 A CN03813635 A CN 03813635A CN 1659716 B CN1659716 B CN 1659716B
Authority
CN
China
Prior art keywords
transmission line
line unit
power
supply wiring
describedly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03813635XA
Other languages
English (en)
Other versions
CN1659716A (zh
Inventor
中野隆
远矢弘和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Innovations Co ltd Hong Kong
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1659716A publication Critical patent/CN1659716A/zh
Application granted granted Critical
Publication of CN1659716B publication Critical patent/CN1659716B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/20—Thermomagnetic devices using thermal change of the magnetic permeability, e.g. working above and below the Curie point
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种在半导体芯片、引线或印刷电路板上的电源布线上的传输线单元，所述传输线单元具有插入绝缘膜所形成的地布线和电源布线，以便增大传输线单元的每单位长度的电容，从而将传输线单元的特征阻抗设置为用于较高频率范围的最优值。按照这种方式，包括传输线单元的电源布线能够具有令人满意的去耦性能。

Description

半导体设备、半导体电路及制造半导体设备的方法
技术领域
本发明涉及一种半导体设备和一种半导体电路，更具体地，涉及一种配备了去耦合电路的半导体设备和半导体电路，用于减小通过电源布线泄漏的高频噪声。
背景技术
在数字电路中，伴随着半导体元件的开关操作产生的高频噪声引起了电磁干扰。该高频噪声主要包括基本时钟频率的高阶谐波。例如，在进行开关操作的LSI(大规模集成电路)的元件(以下称作开关元件)中产生的部分高频噪声通过LSI中的电源布线传播，并进一步通过感兴趣的封装泄漏到其上安装了LSI的印刷电路板的电源布线等中。
通过电源布线传播的高频噪声通过传播路径中的电磁感应，与LSI中印刷电路板上的封装和信号布线相耦合。该电磁耦合引起高频噪声，叠加到由信号布线承载的信号上，造成了信号电压的失真。此外，从开关元件看过去，在电源布线的浪涌阻抗(surge impedance)较高的情况下，高频噪声的产生引起从信号电缆和设备发射的电磁波的产生。
有利地，在最有效的位置设置适于所产生的高频噪声的频率的去耦电路，以便解决上述问题。
例如，在如JP H10-270643所述的传统去耦电路中，在电源布线和地电势布线之间设置了等同于集总常数的电容器，由于与对应于本电路的工作频率的信号波长相比，例如晶体管、电阻器和电容器的构成电路的元件的尺寸较小。
关于其它传统去耦电路，JP 2001-168223描述了一种增大地和电源环之间的去耦电容的技术；以及JP H06-216309描述了一种在半导体设备的引线框(lead frame)上设置去耦电容器的技术。作为参考，上述技术涉及插入在电源布线和在相同平面上设置的地电势布线之间的去耦电容器，与随后所述本发明的去耦电路的基本区别在于，在本发明中，在不同层形成电源布线和地电势布线。
在其中将电容器用作去耦电路的电路中，有必要考虑与连接端子串联的、所包括的电感元件，用于高频范围内的噪声。换句话说，电容器同时包括电容和电感元件，表示了在频率低于电容和电感的串联谐振频率处的容性特征和频率高于串联谐振频率处的感性特征。因此，当使用电容器作为去耦电路时，去耦电路随着频率更高而更趋于感性，这导致去耦性能的退化。
作为解决该问题的对应措施，已有的方法是在封装附近的分布式配置中或LSI中的印刷电路板中设置多个电容器。然而，即使使用了该方法，用于连接电容器和电源布线的端子和传输线的电感也具有不可忽略的幅度。因此，难以在几百MHz或更高的频率范围内将电容器作为去耦电路进行操作。
近年来，数字电路的运算速度提高到几GHz高的运算频率。结果，必须使去耦电路在高于几百MHz或最好是几十GHz的频率范围内具有保持在较低值的阻抗，以便抑制电磁干扰并提高信号质量。因此，有必要开发与传统电容器不同的电路元件或元件结构，以便能够在较高的频率范围内保持较低的阻抗。
本发明的目的是提供一种配备了去耦电路的半导体设备和半导体电路，能够在直到高于几百MHz以及最好是几十GHz的频率处保持较低的阻抗。
发明内容
为了实现上述目的，本发明在半导体芯片、引线或印刷电路板上的电源布线上实现了一种传输线单元，所述传输线单元具有插入绝缘膜所形成的地布线和电源布线，以便增大传输线单元的每单位长度的电容，从而将传输线单元的特征阻抗设置为用于较高频率范围的最优值。按照这种方式，包括传输线单元的电源布线能够具有令人满意的去耦性能。与传统的传输线相比，由于传输线的该结构提供了用于更高频率范围的具有优异去耦性能的去耦电路，抑制了通过电源布线从开关元件传播到DC电源的高频噪声的产生，导致电磁干扰的抑制，还导致了由开关元件所产生的高频噪声的信号波形中失真的减小。
附图说明
图1是表示了根据本发明的半导体设备的优选模式的结构的电路图；
图2是表示了图1所示传输线单元的等效电路的电路图；
图3是通过替换图2所示的传输线单元的等效电路的并联导纳(admittance)来获得的电路图；
图4是表示了传输线单元的特征阻抗和散射矩阵[S]的元素S21的数值之间的关系的图；
图5是示出了在半导体设备中形成的布线的典型结构的横截面图；
图6是示出了根据本发明的半导体设备的第一实施例的结构的横截面侧视图；
图7是示出了第一实施例的半导体设备的制造方法的流程图；
图8是示出了根据本发明的半导体设备的第二实施例的结构的横截面侧视图；
图9是示出了第二实施例的半导体设备的第一制造方法的流程图；
图10是示出了第二实施例的半导体设备的第二制造方法的流程图；
图11是示出了本发明的半导体设备的第三实施例结构的多晶硅和绝缘膜的透视图；
图12是示出了本发明的半导体设备的第三实施例结构的布线的透视图；
图13是示出了沿图11所示的半导体设备的X-X’线的横截面图；
图14是示出了沿图11所示的半导体设备的Y-Y’线的横截面图；
图15是示出了第三实施例的半导体设备的制造方法的流程图；
图16是示出了根据本发明第四实施例的半导体设备的结构的多晶硅和绝缘膜的透视图；
图17是示出了根据本发明第四实施例的半导体设备的结构的布线的透视图；
图18是示出了沿图16所示的半导体设备的X-X’线的横截面图；
图19是示出了沿图16所示的半导体设备的Y-Y’线的横截面图；
图20是示出了第四实施例的半导体设备的制造方法的流程图；
图21是示出了半导体设备的封装结构的示例的平面图；
图22是示出了根据本发明的半导体设备的第五实施例的基本结构的放大图；
图23是沿图22所示的半导体设备的Y-Y’线的横截面图；
图24是示出了第五实施例的半导体设备的制造方法的流程图；
图25是示出了根据本发明的半导体设备的第六实施例的基本结构的放大图；
图26是沿图25所示的半导体设备的Y-Y’线的横截面图；
图27是示出了第六实施例的半导体设备的制造方法的流程图。
具体实施方式
接下来将参考附图，给出关于本发明的解释。
图1是示出了根据本发明的半导体设备的最希望配置的电路图，以及图2是表示了图1所示传输线单元的等效电路的电路图。
如图1所示，本发明的半导体设备具有以下结构：将具有容性特性的传输线单元17插入到电源布线和地电势布线之间，所述电源布线用于从DC电源18向开关元件(例如，CMOS(互补金属氧化物半导体)转换器)提供电源电流。将传输线单元17设置在尽可能靠近开关元件19的位置，以使在开关元件19产生的高频电流能够在开关元件19附近流动。作为参考，当图1表示了通过传输线单元17直接相连的电源布线和地电势布线时，实际的传输线单元17不仅使高频电流通过电容器在电源和地电势布线之间流动，并且不使相对低频率的DC电流或信号电流流动。
如图2所示，将传输线单元17的特征阻抗Zc表示为串联插入在DC电源18和开关元件19之间的阻抗分量Zz和与DC电源18并联插入的阻抗分量Zy。此外，假设开关元件19的浪涌阻抗未知。此外，电源布线的特征阻抗Zo取决于在DC电源18和开关元件19之间串联的电感L，并且在用于去耦的频率区域内，估计Zo的数值是几十到几百Ω。
图3是利用并联导纳Yc来替换图2所示的传输线单元的等效电路的电路图。作为参考，图3是通过省略图2所示串联在DC电源18和开关元件19之间的阻抗Zz而简化得到的电路图。
通过以下数学表达式所示的散射矩阵[S]来表示的图3所示电路的传输特性，
[ S ] = 1 Y c ′ + 2 - Y c ′ 2 2 - Y c ′ = S 11 S 12 S 21 S 22 - - - ( 1 )
其中，Yc’＝Yc/Yo，Yo＝1/Zo以及Yc＝1/Zc。
可以利用上述散射矩阵[S]的元素S11和S21来表示从图3中信号输入端子(图中观测者的左侧＝开关元件侧)看过去的电路的反射系数Γ和传输系数T。
Γ = S 11 = - Y c ′ Y c ′ + 2 = - 1 2 ( Z c / Z o ) + 1 - - - ( 2 )
T = S 21 = 2 Y c ′ + 2 = 2 ( Z c / Z o ) 2 ( Z c / Z o ) + 1 - - - ( 3 )
其中，如果(电源布线的阻抗Zo)＞＞(传输线单元的阻抗Zc)，则反射系数Γ＝-1，传输系数T＝0，因此，开关元件19中产生的高频电流不会通过电源布线传播，以至于流入DC电源18。
本发明在印刷电路板上的引线或电源布线中，在半导体芯片上形成了传输线单元，由此，通过提高每单位长度的电容，将传输线单元的特征阻抗设置为用于高频范围的最优值，从而向包括传输线单元的电源布线提供了去耦性能。
例如，通过以下设置来形成传输线单元：将施加地电势的衬底(多晶硅、金属等的电导体)和通过其流动电源电流的布线设置在穿过绝缘膜的不同层上。为了增大上述传输线单元的每单位长度的电容，可以采用以下方法：
1.使设置在布线和地电势之间的绝缘膜变薄。
2.将高介电常数的采用用作绝缘膜。
3.通过形成蛇行线形状的布线或在布线的表面产生起伏来扩大表面面积。
可以结合使用这三种方法。
设置传输线单元17的有效传输线长度，使其大于与用于去耦的频率范围中的最低频率(以下称作最低去耦频率)相对应的波长的四分之一((λ/4)/ε1/2)。作为这种设置的结果，将传输线单元17的特征阻抗表示为独立于用于去耦的频率范围中的频率的(L/C)1/2，其中λ代表对应于最小频率的波长，ε代表绝缘膜的特定介电常数，L表示传输线单元17每单位长度的电感，以及C表示传输线单元17每单位长度的电容。
此外，有必要为了能够在较宽频率范围内实现去耦性能来延长传输线单元17的有效长度。然而，从实现减小尺寸并使半导体设备高密度的角度，希望将传输线的布局面积限制在最小。因此，在本发明中，按照蛇行线的图案形成传输线单元17，或使表面上具有起伏，同时保持地和电源布线之间的距离恒定，由此能够增大布线宽度和长度，而不会增大传输线的布局面积。
此外，本发明在半导体芯片上实现了传输线，其中配置传输线，使其对于由半导体芯片上的开关元件所产生的高频中的最高频，具有容性特征。
此外，本发明在半导体设备的引线上实现了传输线，其中传输线对于实质上低于在半导体芯片上实现的传输线情况的频率范围，具有容性特征。
可选地，本发明在印刷电路板上实现了传输线，其中传输线对于实质上低于在半导体设备的引线上实现的传输线情况的频率范围，具有容性特征。
将多个传输线单元安装在根据本发明的半导体电路中，所述传输线单元在分布式配置中具有设置在例如芯片、半导体设备的引线或印刷电路板的位置的多个位置的不同有效频率区，以便拓宽用于去耦性能的频率范围，还实现了半导体设备中的高密度设置。在这种情况下，希望设置每个传输线单元的特征阻抗，以使DC电源的电压变化小于等于5％。
此外，有必要配置绝缘膜，使其具有到某一程度的介电损失，以便防止传输线单元上的入射波向外泄漏。优选地，该绝缘膜中的介电损失与入射到传输线单元上的电磁波的热消耗一样大。
本发明通过采用具有上述结构的传输线单元作为去耦电路，提供了一种在直到比传统情况更高的频率范围内具有优良去耦性能的去耦电路。结果，限制了从开关元件经由电源布线发送到DC电源的高频噪声，由此减小了电磁干扰，并且还减小了由开关元件中产生的高频噪声所引起的信号波形的失真。
(实施例)
接下来，将参考附图，给出关于本发明实施例的解释。
首先，解释有关传输线单元的特征阻抗和散射矩阵[S]的元素S21(传输系数T)之间的关系。
图4是表示了传输线单元的特征阻抗和散射矩阵[S]的元素S21之间关系的图。出于参考，图4表示了其中特征阻抗Zo分别等于50Ω和100Ω的示例。
当电源布线的特征阻抗的数值Zo通常取决于是在印刷电路板上形成布线还是在半导体设备的芯片上形成时，将特征阻抗近似地设置为50Ω到200Ω。此外，针对去耦性能，当前的数字电路需要S21的数值不大于-40dB。
如图4所示，在电源布线的特征阻抗Zo＝50Ω的情况下，这是严格条件，有必要使传输线单元的特征阻抗Zc不大于0.3Ω，以便使S21不大于-40dB。
图5是示出了在半导体设备中形成的布线的典型结构的横截面图。
如图5所示，配置在半导体设备中形成的传输线，从而在地衬底(ground substrate)20上形成绝缘膜(氧化膜)21并在绝缘膜21上形成布线22。例如，利用铝来形成布线22，并且使布线长度是1mm，宽度大约是50μm。此外，例如，利用比介电常数大约是4的SiO2来形成膜厚度是大约5000的绝缘膜21。例如，由以高浓度掺杂了杂质并且结果具有减小的电阻的多晶硅来形成地衬底20。由上述地衬底20、绝缘膜21和布线22构成的传输线的特征阻抗Zc是大约50Ω。
因此，为了使传输线单元的特征阻抗Zc是0.3Ω或更小，对于图5所示的结构示例，有必要将其特征阻抗减小到大约1/170并将每单位长度的电容增大30000倍。
下面的解释有关本发明的实施例。
(第一实施例)
首先，给出有关根据本发明的半导体设备的第一实施例的解释。
图6是示出了根据本发明的半导体设备的第一实施例的结构的横截面侧视图。
如图6所示，第一实施例的半导体设备具有以下结构：设置了硅衬底1，形成在硅衬底1上的氧化硅膜2，掺杂了高浓度杂质并形成在氧化硅膜2上的多晶硅3，例如由设置在多晶硅3上的LaAlO3膜形成的具有高比介电常数的绝缘膜4，以及由例如设置在绝缘膜4上的铝形成的布线5。
作为参考，图6中由布线5承载的信号的传输方向采用了与纸面垂直的方向。
第一实施例的传输线单元包括由具有大约是24的比介电常数、厚度是大约10
Figure S03813635X19960409D000082
的LaAlO3膜形成的绝缘膜4和按照起伏图案(corrugatedpattern)形成的多晶硅3、绝缘膜4和布线5，由此与图5所示结构的通常示例相比，在不改变传输线的布局面积的前提下，将布线的宽度提供到大约10倍，还将每单位长度的电容提高到大约30,000倍。作为参考，通过保持多晶硅3和布线5之间的距离恒定来保持绝缘膜4的厚度恒定。
接下来，将给出第一实施例的半导体设备的制造方法的解释。
图7是示出了第一实施例的半导体设备的制造方法的流程图。
如图7所示，在第一实施例中，首先，在硅衬底1上形成氧化硅膜2(步骤S1)，在氧化硅膜2上形成多晶硅3，并通过注入例如磷的杂质来处理多晶硅3，从而将电阻减小到金属的水平(步骤S2)。
接下来，通过公知的光刻技术在多晶硅3上进行布线图案处理以形成起伏(corrugation)(步骤S3)。随后，在多晶硅3上以大约10
Figure S03813635X19960409D000091
的厚度形成由LaAlO3膜制成的绝缘膜4(步骤S4)，最后，在绝缘膜4上形成由铝制成的布线5(步骤S5)。
(第二实施例)
图8是示出了根据本发明的半导体设备的第二实施例的结构的横截面侧视图。
如图8所示，第一实施例的半导体设备具有以下结构：设置了硅衬底1，形成在硅衬底1上的氧化硅膜2，掺杂了高浓度杂质的多晶硅3，例如由设置在多晶硅3上的LaAlO3膜形成的具有高比介电常数(specific dielectric constant)的绝缘膜4，以及由例如设置在绝缘膜4上的铝形成的布线5，与第一实施例的半导体设备相同。
第二实施例的传输线单元包括由具有大约是16的特定介电常数、厚度是大约10
Figure S03813635X19960409D000092
的SrTiO3膜形成并且与多晶硅3和绝缘膜4的表面接触的绝缘膜4，和按照起伏图案形成的绝缘膜4和布线的接触面，通过更精细的脊(ridge)和凹进(depression)来修改接触面，由此与图5所示结构的通常示例相比，在不改变传输线的布局面积的前提下，将布线的宽度提高到大约10倍，还将每单位长度的电容提高到大约40000倍。
接下来，将给出第二实施例的半导体设备的制造方法的解释。
考虑了两种方法用于制造第二实施例的半导体设备。首先参考图9解释第一种制造方法。
图9是示出了第二实施例的半导体设备的第一制造方法的流程图。
如图9所示，在第一制造方法中，首先，在硅衬底1上形成氧化硅膜2(步骤S11)，在氧化硅膜2上形成多晶硅3，并通过注入磷离子等来处理多晶硅3，从而将电阻减小到金属的水平(步骤S12)。
接下来，通过公知的光刻技术在多晶硅3上进行布线图案处理以形成起伏(步骤S13)。随后，通过例如喷射湿法蚀刻方案的方法，在多晶硅3上形成其它凹进(步骤S14)。
接下来，在多晶硅3上形成SrTiO3的绝缘膜4(步骤S15)，最后，在绝缘膜4上形成铝制的布线5(步骤S16)。
接下来，将参考图10，给出第二实施例的半导体设备的第二制造方法的解释。
图10是示出了第二实施例的半导体设备的第二制造方法的流程图。
如图10所示，在第二制造方法中，首先，在硅衬底1上形成氧化硅膜2(步骤S21)，在氧化硅膜2上形成多晶硅3，并在多晶硅3上实现磷离子等的注入，从而将多晶硅3的电阻减小到金属的水平(步骤S22)。
接下来，通过公知的光刻技术在多晶硅3上进行布线图案处理以形成起伏(步骤S23)。随后，在气相生长炉中，在多晶硅3上局部地生长硅，同时引入硅烷(SiH4)以产生突起(protrusion)(步骤S24)。
接下来，在多晶硅3上形成SrTiO3的绝缘膜4(步骤S25)，最后，在绝缘膜4上形成铝制的布线5(步骤S26)。
作为参考，对于由多晶硅3、绝缘膜4和布线5制成的上传输线单元，如果将最低可去耦频率设为10GHz(波长λ＝30mm)，则传输线长度是(λ/4)/ε1/2或更大。在第一实施例中，传输线单元的长度是1.5mm或更大，这是由于将具有大约是24的比介电常数的LaAlO3用于绝缘膜4。此外，在第二实施例中，传输线单元的长度是1.88mm或更大，这是由于将具有大约是16的比介电常数的SrTiO3用于绝缘膜4。
(第三实施例)
图11是示出了本发明的半导体设备的第三实施例结构的多晶硅和绝缘膜的透视图。图12是示出了本发明的半导体设备的第三实施例结构的布线的透视图。图13是示出了沿图11所示的半导体设备的X-X’线的横截面图。图14是示出了沿图11所示的半导体设备的Y-Y’线的横截面图。作为参考，图11到图14是其中从构成传输线单元的组成元件中省略了硅衬底的1和氧化硅物2的附图。
如图11到图14所示，第三实施例的半导体设备具有以下结构：沿着垂直于信号传输方向的方向(X-X’)，按照起伏的图案形成了多晶硅3、绝缘膜4和布线5，还沿着信号传输方向(Y-Y’)，按照起伏的图案形成了多晶硅3、绝缘膜4和布线5。作为这种结构的结果，在无需任何增大传输线单元的布局面积的前提下，增大了布线的宽度和长度，导致增大了传输线单元每单位长度的电容，由此拓宽了传输线长度的有效可去耦频率的范围。
接下来，将参考图15，给出第三实施例的半导体设备的制造方法的解释。
图15是示出了第三实施例的半导体设备的制造方法的流程图。
如图15所示，在第三实施例中，首先，在硅衬底1上形成氧化硅膜2(步骤S31)，在氧化硅膜2上形成多晶硅3，并在多晶硅3上实现磷离子等的注入，从而将多晶硅3的电阻减小到金属的水平(步骤S32)。
接下来，通过公知的光刻技术在多晶硅3上进行布线图案处理以同时在信号传输方向和垂直于信号传输方向的方向上形成起伏(步骤S33)。
接下来，在多晶硅3上以大约10
Figure S03813635X19960409D000111
的厚度形成由LaAlO3膜制成的绝缘膜4(步骤S34)，最后，在绝缘膜4上形成由铝制成的布线5(步骤S34)，其中，与多晶硅3的情况相同，同时在信号传输方向和垂直于信号传输方向的方向上起伏绝缘膜4和布线5的形成。
本实施例可以将第一和第二实施例中的布线宽度和布线长度提高大约10倍，而无需增大传输线的布局面积。结果，即使将最低有效可去耦频率设为1GHz，即，第一和第二实施例的1/10，大约1.5mm的长度对于传输线单元的传输线的长度也足够了。
(第四实施例)
图16到图19是示出了根据本发明第四实施例的半导体设备的结构的图。图16是示出了根据本发明第四实施例的半导体设备的结构的多晶硅和绝缘膜的透视图。图17是示出了根据本发明第四实施例的半导体设备的结构的布线的透视图。图18是示出了沿图16所示的半导体设备的X-X’线的横截面图，以及图19是示出了沿图16所示的半导体设备的Y-Y’线的横截面图。作为参考，图16到图19是其中从构成传输线单元的组成元件中省略了硅衬底的1和氧化硅膜2的附图。
如图16到图19所示，第四实施例的半导体设备具有以下结构：形成多晶硅3、绝缘膜4和布线5，以使沿着垂直于信号传输方向的方向(X-X’)设置起伏，其中对每一个起伏进行处理，使其在侧面具有多个脊。作为这种结构的结果，在无需任何增大传输线单元的布局面积的前提下，增大了布线的宽度，导致增大了传输线每单位长度的电容，由此拓宽了传输线长度的有效可去耦频率的范围，与第三实施例相同。
接下来，将参考图20，给出第四实施例的半导体设备的制造方法的解释。
图20是示出了第四实施例的半导体设备的制造方法的流程图。
如图20所示，在第四实施例中，首先，在硅衬底1上形成氧化硅膜2(步骤S41)，在氧化硅膜2上形成多晶硅3，并在多晶硅3上实现磷离子等的注入，从而将多晶硅3的电阻减小到金属的水平(步骤S42)。
接下来，通过公知的光刻技术在多晶硅3上进行布线图案处理，在垂直于信号传输方向的方向上产生起伏，并且处理每一个起伏，使其具有多个脊(步骤S43)。
接下来，在多晶硅3上以大约10
Figure S03813635X19960409D000121
的厚度形成由LaAlO3膜制成的绝缘膜4(步骤S44)，最后，在绝缘膜4上形成由铝制成的布线5(步骤S45)，其中，与多晶硅3的情况相同，在垂直于信号传输方向的方向上起伏绝缘膜4和布线5的形成，并且其侧面具有多个脊。
本实施例可以将第一和第二实施例中的布线宽度提高大约10倍，而无需增大传输线的布局面积。结果，即使将最低有效可去耦频率设为1GHz，即，第一和第二实施例的1/10，大约1.5mm的长度对于传输线单元的传输线的长度也足够了。
作为参考，如果对其配置，从而使传输信号的方向处于相差90度的方向(即，相对于纸面的水平方向，或X-X’方向)，则第一到第四实施例所示的传输线单元增大了布线的宽度或布线长度，而无需增加传输线的布局面积，。因此，可以获得与上述相同的优点。
此外，如果使传输线单元更长，以便对于更低的频率获得去耦性能，并结果变得不能安装在半导体芯片上，则可以在印刷电路板或封装的引线上实现结合上述第一到第四实施例所述的传输线单元。然而，在这点上，优选地，将传输线单元设置在开关元件附近，从而在去耦性能中引起较小的退化。
因此，优选地，根据尺寸，在半导体设备的芯片和引线或印刷电路板等上的多个位置设置传输线单元，这以便拓宽用于去耦的频率区，并且还实现了半导体设备的高密度集成。
(第五实施例)
配置第五实施例的半导体设备，从而在半导体设备的引线上实现上述第一到第四实施例中每一个所示例的传输线单元。
首先，解释有关半导体设备的通用封装结构。
图21是示出了半导体设备的封装结构的示例的平面图。
如图21所示，半导体设备具有以下结构：利用安装材料将在其上形成了电路的半导体芯片32固定在芯片安装区域(die pad)部分31。在芯片32的表面上形成内部焊点(未示出)，通过使用焊接布线，将内部焊点与设置在芯片安装区域31外围附近的多个引线33分别相连。由树脂塑模层34封装芯片安装区域31、半导体芯片32、焊接布线和部分引线。
在本实施例中，对于图21所示的多个引线33的电源布线(以下称作电源引线)33-1，在引线上实现上述第一实施例到第四实施例中任一所述的传输线单元。
图22是示出了根据本发明的半导体设备的第五实施例的基本结构的放大图。
图22是以放大表示示出了半导体设备的电源引线7和其它引线8的图，示出了安装在电源引线7上的传输线单元6的设置。
如第一到第四实施例中任一所示，传输线单元6具有由多晶硅3、绝缘膜(例如LaAlO3)4和布线5构成的结构。
图23是沿图22所示的半导体设备的Y-Y’线的横截面图。
如图23所示，本实施例的半导体设备具有以下结构：在固定于例如半导体设备的封装上的金属地(地电势)的表面10上形成传输线单元6，在地表面10上形成环氧树脂层9，从而夹住感兴趣的传输线单元6。
在每一个环氧树脂层9上形成电源引线7，并且通过端线(endline)6a和6b连接传输线单元6和每一个环氧树脂层9上的电源引线7的一端。本实施例形成的传输线单元6比环氧树脂层9更薄。结果，所形成的比绝缘膜4更薄的传输线单元6实现了传输线单元6的较大电容。作为参考，图23表示了其中省略引线8的设置。
接下来，将给出第五实施例的半导体设备的制造方法的解释。
图24是示出了第五实施例的半导体设备的制造方法的流程图。
如图24所示，第五实施例首先在金属地表面10上形成了具有比介电常数为4且厚度是大约1mm的环氧树脂层9(步骤S51)。
接下来，在环氧树脂层9上形成均为1mm宽且大约20mm长(只是上层部分的长度)的金属引线8(未示出)和电源引线7。
随后，根据上述第一到第四实施例任一所述的方法，在环氧树脂层9之间夹住的位置形成薄于环氧树脂层9的传输线单元6(步骤S53)。利用焊料等将传输线单元6的端部与形成于环氧树脂层9上的电源引线7相焊接。作为参考，将传输线单元6的多晶硅(地电势布线：未示出)与金属地表面10相连。
在这种结构中，例如，如果将传输线单元6的最低可去耦频率设置为1GHz，假设根据第一实施例来配置传输线单元6，则传输线单元6的长度是大约15mm，而假设根据第三实施例来配置传输线单元6，则其长度是大约1.5mm。此外，如果将传输线单元6的最低可去耦频率设置为100MHz，假设根据第一实施例来配置传输线单元6，则传输线单元6的长度是大约150mm，而假设根据第三实施例来配置传输线单元6，则其长度是大约15mm。
如果假设半导体设备的电源引线7的长度是20mm，并且能够安装在感兴趣引线上的传输线单元6的长度是15mm，则通过使用第一实施例所述的传输线单元6，能够在1GHz和更高得到去耦效果，而通过使用第三实施例所述的传输线单元6，能够在100MHz和更高得到去耦效果。
注意，尽管上述解释基于将金属地表面10固定在半导体设备的封装上的假设，在封装没有地表面的情况下，可以将传输线单元的多晶硅与印刷电路板上的地电势布线相连。
(第六实施例)
第六实施例的半导体设备具有在半导体设备的引线上实现上述第一到第四实施例中每一个所示例的任一传输线单元的结构。
图25是示出了根据本发明的半导体设备的第五实施例的基本结构的放大图。
图25是以放大表示示出了半导体设备的电源引线7和其它引线8的图，示出了安装在电源引线7上的传输线单元6的设置。
图26是沿图25所示的半导体设备的Y-Y’线的横截面图。
如图26所示，配置本发明的半导体设备，从而在固定于例如半导体设备的封装上的陶瓷衬底(绝缘衬底)12上形成金属的(地电势)表面10，并通过高介电常数的绝缘膜13，在金属地表面10上形成布线14。
在传输线单元14上形成陶瓷层(绝缘膜)11，通过在陶瓷层11上设置的通孔将传输线单元14与形成在感兴趣陶瓷层上的电源引线7相连。
具体地，在金属地表面10上形成由具有特定介电常数8的氧化铝制成的厚度是大约1mm的陶瓷层11，并且在陶瓷层11上形成金属引线8(未示出)和均为1mm宽、大约20mm长的两个电源引线7。
尽管在第一到第四实施例中，将传输线单元的宽度设为50μm，在本实施例中，根据电源引线7的宽度，可以将其设为大约1mm。例如，通过使用具有比介电常数24的LaAlO3，形成厚度是大约10
Figure S03813635X19960409D000161
的高介电常数绝缘膜13。
作为参考，在本实施例中，尽管没有形成起伏图案的传输线单元41，仍然令人满意地实现了设定的标准，这是因为传输线的宽度是第一和第二实施例中的20倍，结果，每单位长度的电容达到了图5所示通用情况的大约60000倍。
在本实施例中，例如，如果将传输线单元的最低可去耦频率规定为1GHz，则传输线单元的长度变为15mm或更长。将传输线单元41的布线14的两端均与电源引线7相连，并且将地表面10用于传输线单元41的地电势布线公用。
接下来，将给出第六实施例的半导体设备的制造方法的解释。
图27是示出了第六实施例的半导体设备的制造方法的流程图。
如图27所示，在第六实施例中，首先在氧化铝等的陶瓷衬底12上形成金属层(步骤S61)，并在感兴趣的地表面10上形成由LaAlO3制成且厚度是大约10
Figure S03813635X19960409D000162
的绝缘膜13(步骤S62)。
接下来，在绝缘膜13上形成由钨等制成的宽度是大约1mm的布线14(步骤S63)。将该部分称作陶瓷A。
接下来，独立于陶瓷A设置在其中形成了开口(通孔)的陶瓷层11，并形成由钨等制成的宽度是大约1mm的电源引线7，以便与陶瓷层11的顶部、通孔的内壁和通孔的底部相连(步骤S64)。将该部分称作陶瓷B。
最后，将上述陶瓷A和陶瓷B固定在一起并烧结以集成在一起(步骤S65)。在此步骤中，将形成在陶瓷层11中设置的通孔底部的电源引线7部分与形成在绝缘膜13上的布线14的两端焊接。
作为参考，在上述第一到第六实施例中，尽管对于基于传输线单元的设计，预设了0.3Ω的特征阻抗Zc，实际传输线单元的特征阻抗取决于需要的去耦性能、结构、半导体设备的引线和印刷电路板的材料。因此，优选地，根据这些条件来设置最优数值。
此外，对于上述第一到第六实施例中作为示例所述的传输线单元，优选地，根据设计基础，适当地改变绝缘膜的介电常数和厚度、传输线的宽度和长度、起伏的密度、起伏的纵横比和起伏的形状等。
此外，对于前述第一到第六实施例，尽管基于硅工艺的假设给出了传输线单元的制造方法的解释，该方法还可以应用除例如砷化镓工艺的硅工艺之外的制造工艺。
此外，可以将以下材料用于传输线单元的绝缘膜：具有大约是4的与氧化硅膜相同的介电常数的环氧树脂；具有大约是4的比介电常数的SiO、氮化硅、TaO3、TiO2、Al2O3和MgO；具有大约是16的比介电常数的SrTiO3和ZrO3；具有大约是24的比介电常数的LaAlO3和ZrO3；具有大约是300的比介电常数的BST(钡锶钛)；具有大约是1000的比介电常数的PZT(钛酸铅锆)等。

Claims (23)

1.一种半导体设备，包括：
多个传输线，形成在半导体芯片中，所述多个传输线的每一个由具有地电势的地布线和承载电源电流的电源布线以及插入在所述地布线和电源布线之间的绝缘膜构成；以及
传输线单元，形成在半导体芯片中，所述传输线单元被设置成中继所述传输线之间所承载的电源电流，所述传输线单元由所述地布线之一和所述电源布线相应之一以及插入在所述地布线和电源布线之间的绝缘膜构成，所述传输线单元还具有与所述传输线的特征阻抗相比足够低的特征阻抗，用于减小从电源布线泄露的高频噪声。
2.根据权利要求1所述的半导体设备，其特征在于所述传输线单元具有每单位长度较大的电容，以使其特征阻抗与所述传输线的特征阻抗相比足够低。
3.根据权利要求1所述的半导体设备，其特征在于所述传输线单元的有效长度比与用于去耦的频率范围中的最低频率相对应的波长的四分之一长。
4.根据权利要求1所述的半导体设备，其特征在于所述传输线单元具有按照起伏形式形成的所述地布线和所述电源布线，所述地布线和所述电源布线之间的分隔保持恒定距离。
5.根据权利要求4所述的半导体设备，其特征在于所述传输线单元在所述地布线、所述绝缘膜和所述电源布线上至少具有凹进或突起。
6.根据权利要求4所述的半导体设备，其特征在于按照起伏的形式形成所述传输线单元，其中沿着垂直于所述信号传输方向的方向设置起伏。
7.根据权利要求4所述的半导体设备，其特征在于按照起伏的形式形成所述传输线单元，其中沿着所述信号传输的方向设置起伏。
8.根据权利要求4所述的半导体设备，其特征在于按照起伏的形式形成所述传输线单元，其中沿着所述信号传输的方向和垂直于所述信号传输方向的方向设置起伏。
9.根据权利要求4所述的半导体设备，其特征在于按照具有多个脊的形式来形成在所述传输线单元的所述地布线、所述绝缘膜和所述电源布线的每一个的起伏形式中形成的表面。
10.根据权利要求1所述的半导体设备，其特征在于还包括：
实现在电源引线上的多个传输线，每一个电源引线用于从外部电路提供电源，每一个所述传输线由具有地电势的地布线和承载电源电流的电源布线以及插入在所述地布线和电源布线之间的绝缘膜构成；以及
实现在电源引线上的传输线单元，其被设置成中继所述传输线之间所承载的电源电流，所述传输线单元由所述地布线和所述电源布线以及插入在所述地布线和电源布线之间的第二绝缘膜构成，所述传输线单元还具有与所述传输线的特征阻抗相比足够低的特征阻抗。
11.根据权利要求10所述的半导体设备，其特征在于还配备了在插入到所述传输线单元中的地电势面上形成的树脂层，其中所述电源引线的末端与所述传输线单元相连，并且在所述树脂层上形成所述电源引线，其中
形成的所述传输线单元比所述树脂层更薄。
12.根据权利要求10所述的半导体设备，其特征在于还包括：
形成在部分封装的绝缘衬底上的传输线单元，以及
安装在所述传输线单元上的绝缘体层，配备了从绝缘体层的顶部到底部的通孔，其中在所述顶部上形成所述电源引线，并通过所述通孔将所述电源引线与所述传输线单元的所述电源布线相连。
13.一种半导体电路，配备有：
根据权利要求10所述的半导体设备，以及
其上安装了所述半导体设备的印刷电路板，所述印刷电路板配备了多个传输线，所述多个传输线的每一个由具有地电势的地布线和承载电源电流的电源布线以及插入在所述地布线和电源布线之间的绝缘膜构成，以及传输线单元，其被设置成中继所述传输线之间所承载的电源电流，所述传输线单元由所述地布线和所述电源布线以及插入在所述地布线和电源布线之间的第二绝缘膜构成，所述传输线单元还具有与所述传输线的特征阻抗相比足够低的特征阻抗。
14.根据权利要求13所述的半导体电路，其特征在于所述传输线单元具有的特征阻抗能够实现施加到所述电源布线的直流电源电压5％或更小的变化。
15.根据权利要求13所述的半导体电路，其特征在于安装在所述半导体设备的半导体芯片上的所述传输线单元对于在所述半导体芯片中产生的高频中的最高频率，具有容性特征，
安装在所述半导体设备的电源引线上的所述传输线单元对于比安装在半导体芯片上的传输线单元的频率范围低的频率范围，具有容性特征，以及
安装在印刷电路板上的所述传输线单元对于比安装在所述半导体设备的电源引线上的传输线单元的频率范围低的频率范围，具有容性特征。
16.一种制造半导体设备的方法，所述半导体设备包括多个传输线，所述多个传输线的每一个由具有地电势的地布线和承载电源电流的电源布线以及插入在所述地布线和电源布线之间的绝缘膜构成，所述方法包括：
单元形成步骤，用于形成传输线单元，所述传输线单元被设置成中继所述传输线之间所承载的电源电流，所述传输线单元由所述地布线之一和所述电源布线相应之一以及插入在所述地布线和电源布线之间的第二绝缘膜构成，并且所述传输线单元具有与所述传输线的特征阻抗相比足够低的特征阻抗，用于减小从电源布线泄露的高频噪声。
17.根据权利要求16所述的制造半导体设备的方法，其特征在于所述单元形成步骤包括步骤：
形成所述地布线；
在地布线上形成图案，以使地布线具有起伏的形状；
在所述地布线上形成所述绝缘膜；以及
在所述绝缘膜上形成所述电源布线。
18.根据权利要求16所述的制造半导体设备的方法，其特征在于所述单元形成步骤包括步骤：
形成所述地布线；
在地布线上形成图案，以在所述地布线上形成沿信号传输方向以及还沿着垂直于形成沿信号传输方向的方向设置的起伏；
在所述地布线上形成所述绝缘膜；以及
在所述绝缘膜上形成所述电源布线。
19.根据权利要求16所述的制造半导体设备的方法，其特征在于所述单元形成步骤包括步骤：
形成所述地布线；
在地布线上形成图案，以使地布线具有起伏的形状；
进一步在起伏的表面上形成凹进；
在所述地布线上形成所述绝缘膜；以及
在所述绝缘膜上形成所述电源布线。
20.根据权利要求16所述的制造半导体设备的方法，其特征在于所述单元形成步骤包括步骤：
形成所述地布线；
在地布线上形成图案，以使地布线具有起伏的形状；
进一步在起伏的表面上形成脊；
在所述地布线上形成所述绝缘膜；以及
在所述绝缘膜上形成所述电源布线。
21.根据权利要求16所述的制造半导体设备的方法，其特征在于所述单元形成步骤包括步骤：
形成所述地布线；
在地布线上形成图案，从而使地布线具有起伏的形状，并进一步在起伏表面上形成脊；
在所述地布线上形成所述绝缘膜；以及
在所述绝缘膜上形成所述电源布线。
22.根据权利要求16所述的制造半导体设备的方法，其特征在于所述单元形成步骤还包括步骤：
在半导体设备的封装中，在部分地电势面上分开地形成树脂层；
在每一个所述树脂层上形成用于从外部电路提供电源电流的电源引线；以及
在分开的树脂层上，在中继所述电源引线的位置中形成传输线单元，所述传输线单元具有设置在插入绝缘膜的所述地电势面上的电源布线，其中所述传输线单元具有与所述传输线的特征阻抗相比足够低的特征阻抗。
23.根据权利要求16所述的制造半导体设备的方法，其特征在于所述单元形成步骤还包括步骤：
在半导体设备的封装中，在部分绝缘衬底上形成地电势面；
形成传输线单元，所述传输线单元具有设置在所述插入绝缘膜的地电势面上的电源布线；
在独立于所述绝缘衬底设置的绝缘层上形成通孔；
形成电源布线，用于通过所述通孔的内壁，向所述绝缘层的顶部提供电源电流，并从所述绝缘层的顶部到所述通孔的底部提供电源电流；以及
将所述绝缘衬底和所述绝缘层粘接在一起，分别连接在所述通孔的底部的电源布线和形成在所述传输线单元上的电源布线。
CN03813635XA 2002-06-12 2003-06-11 半导体设备、半导体电路及制造半导体设备的方法 Expired - Fee Related CN1659716B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP170840/2002 2002-06-12
JP2002170840A JP3637903B2 (ja) 2002-06-12 2002-06-12 半導体回路の製造方法
PCT/JP2003/007397 WO2003107445A1 (ja) 2002-06-12 2003-06-11 半導体装置、半導体回路及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1659716A CN1659716A (zh) 2005-08-24
CN1659716B true CN1659716B (zh) 2010-09-01

Family

ID=29727782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03813635XA Expired - Fee Related CN1659716B (zh) 2002-06-12 2003-06-11 半导体设备、半导体电路及制造半导体设备的方法

Country Status (6)

Country Link
US (1) US7288844B2 (zh)
JP (1) JP3637903B2 (zh)
KR (1) KR20050012792A (zh)
CN (1) CN1659716B (zh)
TW (1) TW200401420A (zh)
WO (1) WO2003107445A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356791B2 (en) * 2005-05-27 2008-04-08 Sonnet Software, Inc. Method and apparatus for rapid electromagnetic analysis
CN107995776A (zh) * 2017-12-14 2018-05-04 武汉电信器件有限公司 一种用于屏蔽串扰的电路板及串扰消除方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788118A1 (en) * 1996-02-05 1997-08-06 TDK Corporation Low dielectric polymer and film, substrate and electronic part using the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604342Y2 (ja) 1977-06-01 1985-02-07 日本電気株式会社 プリント基板用積層ブスバ−
JPS5662354A (en) 1979-10-25 1981-05-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Hybrid type semiconductor integrated circuit device
US4639690A (en) * 1985-07-05 1987-01-27 Litton Systems, Inc. Tunable, dielectric-resonator-stabilized oscillator and method of tuning same
US4945399A (en) 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
JPH05160334A (ja) * 1991-12-09 1993-06-25 Shinko Electric Ind Co Ltd 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JPH06216309A (ja) * 1993-01-14 1994-08-05 Oki Electric Ind Co Ltd 半導体装置
JPH08316404A (ja) 1995-05-15 1996-11-29 Shinko Electric Ind Co Ltd 多層リードフレームおよびこれを用いた半導体装置
JPH08330738A (ja) * 1995-05-30 1996-12-13 Sumitomo Metal Ind Ltd 多層配線基板中のコンデンサの製造方法
US5959320A (en) 1997-03-18 1999-09-28 Lsi Logic Corporation Semiconductor die having on-die de-coupling capacitance
JPH11177276A (ja) * 1997-12-08 1999-07-02 Sumitomo Bakelite Co Ltd 電磁波遮蔽透明体
JP3630367B2 (ja) 1999-11-12 2005-03-16 松下電器産業株式会社 回路基板および回路基板の製造方法
JP2001168223A (ja) 1999-12-07 2001-06-22 Fujitsu Ltd 半導体装置
JP2001267751A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板およびその製造方法
JP2001338836A (ja) * 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
JP3308260B2 (ja) * 2000-03-27 2002-07-29 株式会社環境電磁技術研究所 Ｅｍｉフィルタ素子付き集積回路
JP2002009244A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 半導体集積回路および半導体集積回路の設計方法
JP3615126B2 (ja) * 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置
JP3856671B2 (ja) * 2000-08-30 2006-12-13 Ｎｅｃトーキン株式会社 分布定数型ノイズフィルタ
TW499793B (en) 2000-08-30 2002-08-21 Nec Tokin Corp Distributed constant type noise filter
JP3586435B2 (ja) * 2001-03-30 2004-11-10 ユーディナデバイス株式会社 高周波半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788118A1 (en) * 1996-02-05 1997-08-06 TDK Corporation Low dielectric polymer and film, substrate and electronic part using the same

Also Published As

Publication number Publication date
KR20050012792A (ko) 2005-02-02
US20050236651A1 (en) 2005-10-27
TW200401420A (en) 2004-01-16
WO2003107445A1 (ja) 2003-12-24
CN1659716A (zh) 2005-08-24
US7288844B2 (en) 2007-10-30
JP3637903B2 (ja) 2005-04-13
JP2004015033A (ja) 2004-01-15

Similar Documents

Publication Publication Date Title
US7988744B1 (en) Method of producing capacitor structure in a semiconductor device
CA2381117C (en) Improved multiple terminal capacitor structure
US5521431A (en) Semiconductor device with lead frame of molded container
US8237520B2 (en) Capacitor devices with a filter structure
US8178974B2 (en) Microstrip structure including a signal line with a plurality of slit holes
US20070217122A1 (en) Capacitor
US7671704B2 (en) LC resonant circuit
US6242796B1 (en) Wiring structure of semiconductor memory device and formation method thereof
CN110875722A (zh) 高频放大器
CN1659716B (zh) 半导体设备、半导体电路及制造半导体设备的方法
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
US7911026B2 (en) Chip carrier with reduced interference signal sensitivity
CN1249852C (zh) 天线装置
JPH06181119A (ja) Ｌｃ複合部品
KR20000048663A (ko) 칩 형태의 패시브 네트워크
CN218647936U (zh) 半导体电容结构
KR100275541B1 (ko) 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법
JP2004221317A (ja) 半導体装置
US20210304964A1 (en) Capacitor
EP1211799B1 (en) Lc oscillator
KR100415547B1 (ko) 초고주파 집적회로용 고충실도 다결정 실리콘 캐패시터
JP2000208670A (ja) パッケ―ジ基板およびそれを用いた電子装置
KR20010036982A (ko) 세라믹 적층 모듈용 고주파 콘덴서
JP2701644B2 (ja) 半導体装置
JPH01212456A (ja) 半導体装置用パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG)

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20141209

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141209

Address after: Hongkong, China

Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG)

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901

Termination date: 20160611

CF01 Termination of patent right due to non-payment of annual fee